JP2003318239A - 半導体ウェハのドーパント濃度判定方法及び判定装置 - Google Patents

半導体ウェハのドーパント濃度判定方法及び判定装置

Info

Publication number
JP2003318239A
JP2003318239A JP2003108291A JP2003108291A JP2003318239A JP 2003318239 A JP2003318239 A JP 2003318239A JP 2003108291 A JP2003108291 A JP 2003108291A JP 2003108291 A JP2003108291 A JP 2003108291A JP 2003318239 A JP2003318239 A JP 2003318239A
Authority
JP
Japan
Prior art keywords
dopant concentration
semiconductor wafer
determining
insulating layer
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003108291A
Other languages
English (en)
Inventor
William H Howland
ウィリアム エイチ ハウランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State Measurements Inc
Original Assignee
Solid State Measurements Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State Measurements Inc filed Critical Solid State Measurements Inc
Publication of JP2003318239A publication Critical patent/JP2003318239A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06738—Geometry aspects related to tip portion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 測定対象領域以外からの電気の流れや干渉を
最小化可能な半導体ウェハのドーパント濃度判定方法及
び判定装置を提供すること。 【解決手段】半導体ウェハ（１２）の電気特性を測定す
る電気特性測定装置は、シャフト（１６）を有するプロ
ーブ（１４）を備える。シャフトの先端（１８）には、
半導体ウェハの測定対象領域（２２）と導通可能な導電
性端部（２０）が設けられる。電気特性測定装置には更
に、導電性端部と測定対象領域との間に電気的刺激を付
与する電気的刺激付与手段（２６）と、電気的刺激に対
する半導体ウェハの反応を測定し、この反応から測定対
象領域の電気特性を判定する電気特性測定手段（３０）
が設けられる。シャフト先端近傍を覆うプローブガード
（３２）によりプローブ端部が半導体ウェハから絶縁さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体ウェハのドー
パント濃度判定方法及び判定装置に関する。
【０００２】
【背景技術】半導体ウェハに形成された誘電層の電気特
性及び／または半導体ウェハ内部のキャリア密度分布の
判定は半導体ウェハを製造する上で重要である。半導体
ウェハの電気特性を判定する方法として、容量−電圧
（ＣＶ）測定技術、電流−電圧（ＩＶ）測定技術、コン
ダクタンス−電圧（ＧＶ）技術、電流−時間（Ｃｔ）測
定技術、少数キャリア発生寿命測定技術などの様々な技
術を単独でまたは組み合わせて用いることができる。
【０００３】
【発明が解決しようとする課題】半導体ウェハの電気特
性を判定する際、半導体の頂面近傍領域のドーパント濃
度を測定しなければならないことがある。半導体ウェハ
に金属酸化物半導体（ＭＯＳ）層がない場合、ドーパン
ト濃度の測定はショットキーダイオードを用いるＣＶ測
定により行うことが一般的である。ショットキーダイオ
ードは、シリコン等の半導体層の表面に金属を直接接触
させることにより形成される。しかし、ショットキーダ
イオードの製造工程は非常に時間がかかる。また、ショ
ットキーダイオードを用いるＣＶ測定にはデバイ距離
（Debye length）の５倍の限定（即ち、表面からデバイ
距離の５倍の範囲までについてドーパント濃度を測定可
能であること）が存在する。
【０００４】一方、半導体ウェハの半導体層上に酸化層
を形成し、この酸化層に対して一時的または永久的に金
属を接触させることでＭＯＳ接合を形成し、このＭＯＳ
接合を利用してドーパント濃度を測定することも可能で
ある。ＭＯＳ接合を用いることは、酸化層と半導体層と
の境界からデバイ距離の範囲内までのより狭い範囲のド
ーパント濃度を測定できるという点で優れている。しか
し、ユーザが酸化層を形成することができない場合、シ
ョットキーダイオードによる測定に頼らなければならな
い。
【０００５】また、従来の測定技術では、ウェハの測定
対象領域や測定地点及び／またはプローブと、それらの
周辺領域との間で電気の流れや干渉が生じてしまう。こ
のため、周辺領域における少数キャリアの発生を減らす
ことが求められていた。この求めに対する従来技術とし
て、図１に示されるように、被膜された測定地点または
測定対象領域１を囲む永久保護リング層２を酸化層また
は誘電層表面に形成することで電気の流れや干渉を最小
化するものがある。しかし、この被膜保護リングを用い
る場合、製造時間が著しく増加する。
【０００６】ＣＶ測定及び少数キャリア発生寿命測定を
行う際、半導体層頂面の複数箇所を測定するには、ウェ
ハに対してプローブを水平方向に移動させる必要が生じ
る。この水平移動により測定時間が増加してしまう。更
に、上述のように、ＣＶ測定及び少数キャリア発生寿命
測定では、少数キャリアによる干渉のため誤差が生じ
る。
【０００７】本発明の目的は、測定対象領域以外の領域
から測定対象領域またはプローブへの電気の流れや干渉
を最小化可能なプローブ構造を備える半導体ウェハの電
気特性測定装置を提供することにより上記問題等を解消
することである。本発明の別の目的は、測定時間及びコ
ストを抑えることのできる測定装置を提供することであ
る。本発明のその他の目的は、当業者であれば、下記の
詳細説明を読み、これを理解すれば明らかとなるであろ
う。
【０００８】
【課題を解決するための手段】以上より、我々は半導体
ウェハの少なくとも一つの電気特性を測定する電気特性
測定装置を発明した。この電気特性測定装置はシャフト
を有するプローブを備え、このシャフトの先端には導電
性端部が設けられる。前記導電性端部は、半導体ウェハ
の測定対象領域と電気的に接触する。前記電気特性測定
装置には、前記導電性端部と前記測定対象領域との間に
電気的刺激を付与する電気的刺激付与手段と、前記電気
的刺激に対する半導体ウェハの反応を測定し、この反応
に基づいて前記半導体ウェハの測定対象領域の少なくと
も一つの電気特性を判定する電気特性測定手段とが設け
られる。前記電気特性としては例えばドーパント濃度が
ある。更に前記電気特性測定装置には、前記プローブ
と、前記半導体ウェハの測定対象領域以外の領域との間
に電気の流れが生じるのを防ぐまたは前記導電性端部を
前記半導体ウェハから絶縁するために、少なくとも前記
プローブの先端近傍において前記プローブのシャフトを
覆うプローブ保護手段が設けられる。
【０００９】本発明では、前記プローブの導電性端部及
び前記シャフトの少なくとも一部は前記プローブ保護手
段により覆われてもよい。更に、前記プローブ保護手段
は絶縁材料から形成することもできる。
【００１０】本発明では、前記プローブ保護手段には、
前記プローブの先端近傍において前記プローブのシャフ
トを覆う絶縁層が形成されてもよい。前記プローブ保護
手段には、前記絶縁層を覆う導電層も設けてもよい。ま
た、交流バイアス電圧、直流バイアス電圧、基準電圧の
いずれか一つまたはこれらを組み合わせたものが前記導
電層に付与されてもよい。
【００１１】更に前記プローブ保護手段には、前記導電
層を覆う第２絶縁層を設けてもよい。前記プローブの導
電性端部は、インジウム酸化膜（ＩＴＯ）などの光透過
性・導電性物質で形成するとともに、前記プローブに発
光ダイオード（ＬＥＤ）等の光源を設け、前記プローブ
端部の光透過部を介して前記半導体ウェハの測定対象領
域へと光を放出させることができる。更に前記プローブ
には、前記光透過部以外の箇所から光を放出させないよ
うに前記ＬＥＤを覆う光遮蔽部が設けることができる。
本実施形態において、前記測定対象領域への信号の伝達
は、前記ＬＥＤ及び／または前記光透過性・導電性プロ
ーブ端部を介して行うことができる。しかし、上述の構
成の有無にかかわらず、前記プローブ端部の反応から前
記測定値が得られる。
【００１２】後述する本発明の実施形態の説明を添付の
図面と関連付けて読めば、本発明に係る構成及びその操
作方法を、更なる目的及び利点とともに理解できるであ
ろう。
【００１３】
【発明の実施の形態】図２において、半導体ウェハ１２
の電気特性を測定する電気特性測定装置は、シャフト１
６を有するプローブ１４を備える。シャフト１６の先端
１８には導電性端部２０が形成される。導電性端部２０
により、半導体ウェハ１２の頂面２４及び／またはその
近傍においてプローブ１４と測定対象領域２２とが導通
可能とされる。測定対象領域２２は、ユーザが電気特性
の測定を意図する半導体ウェハ１２の領域である。
【００１４】導電性端部２０と半導体ウェハ１２の測定
対象領域２２とは、電気的刺激を付与する電気的刺激付
与手段２６により接続される。電気的刺激発生手段２６
には、プローブ１４の導電性端部２０と、半導体ウェハ
１２を保持するチャック２８などの第２の電気的接触点
との間に、高周波交流電圧、直流バイアス電圧と組み合
わされた高周波交流電圧、直流ストレス電圧または電流
などを付与する当該分野において公知の装置を備える。
導電性端部２０と、半導体ウェハ１２の測定対象領域２
２の間には、前記電気的刺激に対する半導体ウェハ１
２、即ち、測定対象領域２２の反応を測定し、この反応
から測定対象領域２２の少なくとも一つの電気特性を判
定する電気特性判定手段３０が接続される。プローブ１
４の周囲において少なくとも先端１８を囲むようにプロ
ーブ保護手段であるプローブガード３２が設けられる。
【００１５】操作に際し、容量−電圧（ＣＶ）型、電流
−電圧（ＩＶ）型、コンダクタンス−電圧（ＧＶ）型、
容量−時間（Ｃｔ）型、少数キャリア発生寿命型の電気
的刺激のいずれか一つまたはこれらを組み合わせたもの
が、電気的刺激付与手段２６から測定対象領域２２へと
プローブ１４を介して付与することが可能とされる。測
定対象領域２２に電気的刺激を付与した後、所定時間経
過すると、前記ＣＶ型、ＩＶ型、ＧＶ型、Ｃｔ型それぞ
れの刺激に対する測定対象領域２２の反応が電気特性判
定手段３０により測定される。
【００１６】図３にはプローブ１４の第１実施形態が示
されている。本実施形態において、プローブガード３２
には、導電性端部２０及び少なくともこの端部に近接す
るシャフト１６の一部を覆う絶縁層３８が形成される。
使用に際し、半導体ウェハ１２の頂面２４は、米国特許
第５０２３５６１号に開示される可動プローブアームア
センブリなどの公知の方法によりプローブ１４を用いて
押圧される。より具体的には、半導体ウェハ１２を構成
する半導体層３４上に直接形成される絶縁層３８が押圧
される。そして、電気的刺激付与手段２６からの信号
が、導電性端部２０を介して半導体層３４の測定対象領
域２２に対して付与される。
【００１７】次に、半導体層３４、即ち測定対象領域２
２の反応がプローブ１４により受信され、電気特性判定
手段３０へと伝達される。図２では、電気的刺激付与手
段２６及び電気特性判定手段３０のための回路はチャッ
ク２８により完成する。しかし、このことは本発明を限
定するものでなく、当該分野において公知の別の手段に
より、回路を完成することも可能である。
【００１８】本実施形態では、プローブガード３２を用
いることで、半導体層３４上に酸化層や誘電層を直接被
膜ないし成長させることなしにＭＯＳ測定技術を利用す
ることが可能となる。即ち、導電性端部２０の先端１８
に積層される絶縁層３８は絶縁物質または誘電物質であ
るため、プローブ１４の先端１８を覆う絶縁層３８が、
外部に露出した半導体層３４と接触することとなり、そ
の結果、測定対象領域２２における半導体層３４の電気
特性を測定するＭＯＳ接合を形成されることとなる。こ
のＭＯＳ接合は導電性端部２０（金属）、絶縁層３８
（酸化層）、半導体層３４（半導体）から構成され、絶
縁層３８はウェハの頂面２４に自生する酸化層または誘
電体薄膜（図示せず）の代わるものまたはこれに加わる
ものとなっている。
【００１９】ここで導電性端部２０は、弾性変形可能な
金属、導電性エラストマー、導電性ポリマーなど弾性変
形可能な物質から形成されることが好ましい。しかし、
このことは本発明を限定するものではない。
【００２０】第１実施形態のプローブ１４にはプローブ
ガード３２が存在するため、１種類または複数種類のＭ
ＯＳ測定技術による半導体ウェハ１２の測定前に、酸化
層等の絶縁層を半導体層３４に形成する必要がない。加
えて、プローブガード３２を用いることで、ＭＯＳ測定
技術の空間的解像度を向上させることができる。このた
め、従来の測定技術ではデバイ距離の５倍の範囲までし
か測定領域を狭くできなかったが、本実施形態ではデバ
イ距離と等しい範囲まで測定領域を細かくすることが可
能となる。
【００２１】図４にはプローブ１４の第２実施形態が示
される。本実施形態は、半導体ウェハ１２の頂面２４の
位置に誘電層３６が形成されることが多いことを考慮し
て、このようなウェハ構成の場合も、半導体ウェハ１２
の電気特性を測定可能にするものである。
【００２２】本実施形態のプローブガード３２には、プ
ローブ１４の先端１８に近接してシャフト１６を囲む絶
縁層３８が形成される。絶縁層３８の外面には導電層４
２が積層される。本第２実施形態では、導電性端部２０
が外部に露出されている。プローブガード３２に形成さ
れた絶縁層３８及び導電層４２により、測定対象領域２
２に対するＣＶ測定、ＧＶ測定、Ｃｔ測定のいずれか一
つまたはこれらの組合せを行う間、半導体層３４の少数
キャリアの影響が軽減される。
【００２３】第２実施形態のプローブ１４の使用に際
し、プローブ１４の導電性端部２０は、当該分野におい
て公知の方法により半導体ウェハ１２の頂面２４に接触
ないし近接するよう押圧される。次に、ＣＶ測定が行わ
れる場合であれば、電気的刺激付与手段２６から導電性
端部２０、導電層４２、チャック２８へと所定の交流及
び／または直流のバイアス電圧ＣＶが付与される。この
バイアス電圧ＣＶには必要に応じて基準グラウンド電圧
が含まれる。この基準グラウンド電圧により多数キャリ
アが発生されるため、測定対象領域２２を囲む蓄積領域
４４に多数キャリアを蓄積されるとともに、少数キャリ
アが測定対象領域２２に蓄積されることとなる。
【００２４】ｐ型シリコンであれば、ＣＶ型電気的刺激
を付与する間、負の直流バイアス電圧が導電層４２に付
与される。ｎ型シリコンであれば、正の直流バイアス電
圧が付与される。測定対象領域２２の周りに蓄積領域４
４が形成されることにより、測定対象領域２２の近傍に
少数キャリアからなる反転層４５が発生するのを防ぐこ
とができる。もし第２実施形態のプローブ１４にプロー
ブガード３２がなければ、測定対象領域２２の周囲に反
転層が発生するにより実際に測定される領域が広がるた
め、容量の測定値が不必要に大きくなる。
【００２５】第２実施形態のプローブ１４を用いてＣｔ
測定を行う場合、必要となるのは測定対象領域２２にお
ける少数キャリア発生率の測定である。もし蓄積領域４
４に反転層が発生すると、反転層の少数キャリアが測定
対象領域２２に移動するため、測定対象領域２２だけで
比較した場合でも少数キャリア発生率が上昇してしま
う。このため、少数キャリアを発生させる平均時間とし
て定義される少数キャリア発生寿命が明らかに短くな
る。しかし、図４に示される第２実施形態のプローブ１
４を用いると、蓄積領域４４の存在により、少なくとも
部分的には半導体ウェハ１２の測定対象領域２２に対す
る少数キャリアの移動を「防ぐ」ことになる。
【００２６】第２実施形態のプローブ１４を用いてＧＶ
測定を行う場合、必要となるのは半導体層３４に積層さ
れた誘電層３６の境界面状態密度（interface state de
nsity）をＧＶ測定値から判定することである。第３実
施形態のプローブ１４を用いると、少なくとも部分的に
は測定対象領域２２に対する少数キャリアの移動を「防
ぐ」ことができるため、少数キャリアからの影響を受け
ずにＧＶ測定を行うことが可能となる。
【００２７】図５、図６にはプローブ１４の第３実施形
態が示される。本実施形態では、プローブ１４の導電性
端部２０の先端１８が外部に露出されるとともに、プロ
ーブガード３２には、導電性端部２０の外面を覆う絶縁
層３８と、この絶縁層３８の外面を覆う導電層４２とが
形成される。加えて、プローブ１４の第３実施形態で
は、プローブガード３２に、導電層４２の外面を覆う第
２絶縁層４８が形成される。本実施形態では、必要に応
じて基準グラウンドバイアス値を含む所定の交流及び／
または直流バイアス電圧を電気的刺激付与手段２６から
導電性端部２０、導電層４２、チャック２８へと付与す
ることができる。
【００２８】プローブ１４の第３実施形態では、プロー
ブガード３２に、第２絶縁層４８の外面を覆う第２導電
層（破線で表示）を形成することもできる。本実施形態
では、導電性端部２０から導電性端部２０、導電層４
２、チャック２８へと所定の交流及び／または直流バイ
アス電圧が付与するのに加え、電気的刺激付与手段２６
から第２導電層５８へと所定の交流及び／または直流バ
イアス電圧を付与することができる。導電性端部２０、
導電層４２、チャック２８及び／または第２導電層５８
に付与される直流バイアス電圧は、用途に応じて基準グ
ラウンドバイアス値とすることができる。
【００２９】プローブ１４の第３実施形態には発光ダイ
オード（ＬＥＤ）５０を設けるとともに、このＬＥＤ５
０から放出される光５６を透過する物質により導電性端
部２０を形成することができる。ＬＥＤ５０から放出さ
れた光５６は、導電性端部２０を通過し、半導体ウェハ
１２の測定対象領域２２へと向けられる。従って、電気
的刺激付与手段２６はＬＥＤ５０に対する電気信号を単
独または他の信号と同時に送信することができる。測定
対象領域２２以外の領域に対してＬＥＤ５０から放出さ
れた光５６の影響を与えないように光遮蔽部５２をプロ
ーブ１４に設けることもできる。導電性端部２０は、Ｌ
ＥＤ５０からの光を透過する物質で構成されるため、Ｌ
ＥＤ５０から光５６が放出されると、この光５６は光遮
蔽部５２で遮られる一方、測定対象領域２２に向かって
導電性端部２０を通過する。電気的刺激付与手段２６か
らの電気信号がＬＥＤ５０及び／または導電性端部２０
に選択的に付与されることが理解されよう。
【００３０】操作に際し、第３実施形態のプローブ１４
の導電性端部２０は誘電層３６に直接接触されるか、誘
電層３６との間に隙間を生じるように離隔配置される。
別の形態として、半導体ウェハ１２に面するプローブガ
ード３２の面の一部または全部を覆う絶縁層５４（破線
で表示）を設けてもよい。絶縁層５４の材料としては例
えば窒化珪素（Si2N4）を挙げることができるが、これ
に限定されるものではない。絶縁層５４またはプローブ
１４及び誘電層３６間の隙間は、半導体ウェハ１２を測
定する間に生じる誘電層３６への漏れ電流を減少させ
る。プローブ１４の導電性端部２０や絶縁層５４が誘電
体３６からなる頂面２４と接触する場合と、導電性端部
２０が誘電層３６と離隔される場合とのいずれにおいて
も、プローブ１４下方の測定対象領域２２を蓄積状態と
するために、電気的刺激付与手段２６により１回または
複数回の電気的刺激がプローブガード３２、即ち、導電
層４２及び第２導電層５８（設けた場合のみ）に付与さ
れる。なお、誘電層３６は、二酸化珪素または二酸化珪
素を超える高誘電率の誘電体等から形成されるものであ
る。
【００３１】図５に示されるように、第３実施形態のプ
ローブ１４を複数設け、半導体ウェハ１２の誘電層３６
に対して各プローブ１４の導電性端部２０を同時に接触
または近接させることもできる。複数のプローブ１４を
用いることで、半導体ウェハ１２の頂面２４に対して一
つのプローブ１４を水平移動させることなしに少数キャ
リア発生寿命やＣＶに基づくパラメータを高速に測定す
ることが可能となる。第３実施形態のプローブ１４それ
ぞれにおいてプローブガード３２を用いることにより、
それぞれの測定対象領域２２以外の領域からの電気の流
れや干渉を減らすことができるだけでなく、各プローブ
１４を相互に関連付けることが可能となる。
【００３２】第３実施形態のプローブ１４を複数設ける
場合、各プローブ１４の導電性端部２０を個別に選択し
て各プローブ１４下方の測定対象領域を測定させるマト
リックススイッチ７０を電気的刺激付与手段２６と組み
合わせて用いることもできる。これと同時に、スイッチ
マトリックス７０により、電気的刺激付与手段２６から
の１種類以上の所定のバイアス電圧を各プローブ１４の
プローブガード３２に個別にまたは同時に付与すること
もできる。
【００３３】各プローブ１４は２種類のモードのうちの
一つを選択することで動作可能である。第１のモードで
は、導電性端部２０と、導電層４２及び第２導電層５８
（設けた場合のみ）のいずれか一方または両方とに所定
の電気的刺激が付与される。電気的刺激が付与された
後、所定時間経過すると、対応する測定対象領域２２の
反応が測定され、電気特性測定手段３０により記録され
る。例えば、第１の電気的刺激が半導体層３４及び導電
性端部２０の間に付与され、第２の電気的刺激が半導体
層３４及び導電層４２の間に付与される。第３の電気的
刺激を半導体層３４及び第２導電層５８（設けた場合の
み）の間に付与することも可能である。
【００３４】第１の電気的刺激は容量−電圧（ＣＶ）型
の電気的刺激または容量−時間（Ｃｔ）型の電気的刺激
である。第２の電気的刺激は直流電圧または基準電圧値
である。第３の電気的刺激を直流電圧または基準グラウ
ンド電圧値とすることも可能である。ＣＶ型及びＣｔ型
の電気的刺激はいずれも第１の開始値から第２の終了値
まで変化される直流信号に交流信号を重畳させたものを
含む。Ｃｔ型電気的刺激に用いる直流信号の変化速度
は、ＣＶ型電気的刺激に用いる直流信号の変化速度より
も速い。
【００３５】Ｃｔ型の刺激を用いた測定では、直流信号
が前記第２の値に達したとき、半導体ウェハの第１の容
量値が測定される。直流信号が第２の値に維持され、半
導体ウェハの容量が第１の容量値から第２の安定した容
量値に達するまでの変化時間が測定される。半導体ウェ
ハの容量が第１の容量値から第２の容量値までの変化に
要した時間に基づき、半導体層３４の少数キャリア発生
寿命が判定可能となる。
【００３６】第２のモードでは、ＬＥＤ５０、導電性端
部２０、導電層４２、第２導電層５８（設けた場合の
み）に所定の電気的刺激が付与される。電気的刺激の付
与後、所定時間が経過すると、対応する測定対象領域２
２の反応が測定され、電気特性測定手段３０により記録
される。例えば、電気的刺激付与手段２６により、半導
体層３４と導電性端部２０との間に第１の刺激が付与さ
れ、半導体層３４と導電層４２との間に第２の刺激が付
与され、ＬＥＤ５０に第３の刺激が付与される。プロー
ブ１４に第２導電層５８を設ける場合、第２導電層５８
に第４の刺激を付与させることも可能である。
【００３７】第１の電気的刺激はＣｔ型刺激とすること
ができる。第２のモードでは、Ｃｔ型刺激には、半導体
層３４の閾値電圧（Ｖｔ）よりも大きい値の直流電流に
交流電流を重畳させたものが含まれ、これと同時にＬＥ
Ｄ５０を選択的にオン・オフさせる。ＬＥＤ５０がオン
であるとき、半導体ウェハ１２の第１の容量値が測定さ
れる。ＬＥＤ５０をオフにすると、半導体ウェハの容量
が第２の安定した容量値へと変化するまでの時間が測定
される。半導体ウェハの容量が第１の容量値から第２の
容量値へと変化するまでの時間を用いて半導体層３４の
再結合寿命が判定される。
【００３８】いずれのモードにおいても、対応する測定
対象領域２２からの応答信号は、導電性端部２０を介し
て電気特性測定手段３０に受信される。受信された応答
信号は電気特性測定手段３０により測定及び／または記
録される。電気特性測定手段３０により測定される電気
特性としてはドーパント濃度、フラットバンド電圧、表
面電荷密度、閾値電圧などがある。
【００３９】以上より、本発明に係るプローブ１４によ
れば、半導体ウェハ１２の電気特性を効率的かつ高精度
に測定可能となる。本発明のプローブガード３２を用い
ることにより、プローブ１４間の干渉、及び測定対象領
域２２と測定対象領域２２以外の領域との間の干渉を効
果的に防ぎ、干渉を最小化することができる。端的にい
うと、本発明に係るプローブ１４によれば、不要な電気
の流れを抑制しつつ、測定対象領域２２を個別にかつ効
率的に測定することができる。加えて、図５に示される
マルチプローブシステムを用いると、１つのプローブ１
４を水平移動させる必要なしに、少数キャリア発生寿命
やＣＶに基づくパラメータを高速に測定することができ
る。
【００４０】好適な実施形態を参照して本発明を説明し
てきた。上記詳細説明を読み、これを理解すれば他の変
形や変更も明らかとなろう。特許請求の範囲及びその均
等の範囲に含まれる限り、あらゆる変形及び変更も本願
に含まれるものである。
【図面の簡単な説明】
【図１】測定対象領域の周囲に保護リングを被膜する従
来技術を示す頂面図である。
【図２】本発明に係る半導体ウェハの電気特性測定装置
を示すブロック図である。
【図３】本発明に係る図２の電気特性測定装置の第１実
施形態を示す横断面図及びブロック図を組み合わせた図
である。
【図４】本発明に係る図２の電気特性測定装置の第２実
施形態を示す横断面図及びブロック図を組み合わせた図
である。
【図５】本発明に係る図２の電気特性測定装置の第３実
施形態を示すブロック図である。
【図６】本発明に係る図５の電気特性測定装置における
プローブ−ウェハ間の境界部を示す横断面図及びブロッ
ク図を組み合わせた図である。
【符号の説明】
１２ 半導体ウェハ １４ プローブ １６ シャフト １８ 導電性端部の先端 ２０ 導電性端部 ２２ 測定対象領域 ２４ 半導体ウェハの頂面 ２６ 電気的刺激付与手段 ３０ 反応測定手段及びドーパント濃度判定手
段である電気特性測定手段 ３２ プローブガード ３４ 半導体層 ３６ 誘電層 ３８ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハウランド ウィリアム エイチ アメリカ合衆国 ペンシルベニア州 15090 ウェクスフォード セクレタリア ットドライブ 2535 Ｆターム(参考） 4M106 AA01 BA01 CA12 CB01 DD03

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】半導体ウェハのドーパント濃度判定方法で
    あって、 （ａ）キャリアをドープした半導体ウェハ（１２）を所
    定位置に配置し、 （ｂ）導電性端部（２０）及びこの導電性端部の少なく
    とも先端（１８）を覆う絶縁層（３８）を有するプロー
    ブ（１４）を用い、 （ｃ）前記絶縁層が前記半導体ウェハと接触した状態で
    前記導電性端部と前記半導体ウェハとの間に容量−電圧
    （ＣＶ）型の電気的刺激を付与し、 （ｄ）前記ＣＶ型の電気的刺激に対する前記半導体ウェ
    ハの反応を測定し、 （ｅ）前記半導体ウェハの反応から前記半導体ウェハの
    ドーパント濃度を判定することを特徴とするドーパント
    濃度判定方法。
  2. 【請求項２】請求項１に記載のドーパント濃度判定方法
    において、 少なくとも前記導電性端部は弾性変形物質からなること
    を特徴とするドーパント濃度判定方法。
  3. 【請求項３】請求項１に記載のドーパント濃度判定方法
    において、 前記絶縁層は前記半導体ウェハの頂面に接触し、 前記ドーパント濃度は前記絶縁層近傍に位置する前記半
    導体ウェハ頂面及びその近傍の領域について判定される
    ことを特徴とするドーパント濃度判定方法。
  4. 【請求項４】請求項１に記載のドーパント濃度判定方法
    において、 前記キャリアはｐ型キャリアまたはｎ型キャリアである
    ことを特徴とするドーパント濃度判定方法。
  5. 【請求項５】請求項１に記載のドーパント濃度判定方法
    において、 前記プローブはシャフトを有し、 前記絶縁層は、前記シャフトの前記導電性端部に近接す
    る一部と、前記導電性端部とを覆うことを特徴とするド
    ーパント濃度判定方法。
  6. 【請求項６】請求項１に記載のドーパント濃度判定方法
    において、 前記絶縁層と前記半導体ウェハとが接触することで、前
    記導電性端部が金属部、前記絶縁層が酸化層、前記半導
    体ウェハが半導体として機能する金属酸化物半導体型接
    合が形成されることを特徴とするドーパント濃度判定方
    法。
  7. 【請求項７】請求項１に記載のドーパント濃度判定方法
    において、 前記工程（ｄ）において、前記ＣＶ型電気的刺激に対す
    る反応の測定は、前記絶縁層と前記半導体ウェハの境界
    面からデバイ距離（Debye length）の範囲内に関して行
    われることを特徴とするドーパント濃度判定方法。
  8. 【請求項８】請求項１に記載のドーパント濃度判定方法
    において、 前記絶縁層は、（ｉ）前記半導体ウェハの半導体層また
    は（ｉｉ）前記半導体層に積層された誘電層または酸化
    層と接触することを特徴とするドーパント濃度判定方
    法。
  9. 【請求項９】半導体ウェハのドーパント濃度判定装置で
    あって、 導電性端部（２０）及びこの導電性端部の少なくとも先
    端（１８）を覆う絶縁層（３８）を有するプローブ（１
    ４）と、 前記絶縁層が半導体ウェハと接触した状態で前記導電性
    端部と前記半導体ウェハとの間に容量−電圧（ＣＶ）型
    の電気的刺激を付与する電気的刺激付与手段（２６）
    と、 前記ＣＶ型電気的刺激に対する前記半導体ウェハの反応
    を測定する反応測定手段（３０）と、 前記ＣＶ型電気的刺激に対する反応から前記半導体ウェ
    ハのドーパント濃度を判定するドーパント濃度判定手段
    と、を備えることを特徴とするドーパント濃度判定装
    置。
  10. 【請求項１０】請求項９に記載のドーパント濃度判定装
    置において、 前記絶縁層は前記半導体ウェハの頂面に接触し、 前記ドーパント濃度は、前記絶縁層に近接する前記半導
    体ウェハの頂面及びその近傍の領域について判定される
    ことを特徴とするドーパント濃度判定装置。
  11. 【請求項１１】請求項９に記載のドーパント濃度判定装
    置において、 前記半導体ウェハにドープされるキャリアはｐ型キャリ
    アまたはｎ型キャリアであることを特徴とするドーパン
    ト濃度判定装置。
  12. 【請求項１２】請求項９に記載のドーパント濃度判定装
    置において、 前記プローブはシャフトを有し、 前記絶縁層は、前記シャフトの前記導電性端部に近接す
    る一部と、前記導電性端部とを覆うことを特徴とするド
    ーパント濃度判定装置。
  13. 【請求項１３】請求項９に記載のドーパント濃度判定装
    置において、 前記絶縁層と前記半導体ウェハとが接触することで、前
    記導電性端部が金属部、前記絶縁層が酸化層、前記半導
    体ウェハが半導体として機能する金属酸化物半導体型接
    合が形成されることを特徴とするドーパント濃度判定装
    置。
  14. 【請求項１４】請求項９に記載のドーパント濃度判定装
    置において、 前記反応測定手段による前記ＣＶ型電気的刺激に対する
    反応の測定は、前記絶縁層と前記半導体ウェハとの境界
    面からデバイ距離の範囲内に関して行われることを特徴
    とするドーパント濃度判定装置。
  15. 【請求項１５】請求項９に記載のドーパント濃度判定装
    置において、 前記導電性端部は弾性変形物質からなることを特徴とす
    るドーパント濃度判定装置。
  16. 【請求項１６】請求項９に記載のドーパント濃度判定装
    置において、 前記絶縁層は、（ｉ）前記半導体ウェハの半導体層また
    は（ｉｉ）前記半導体層に積層された誘電層または酸化
    層と接触することを特徴とするドーパント濃度判定装
    置。
JP2003108291A 2002-04-11 2003-04-11 半導体ウェハのドーパント濃度判定方法及び判定装置 Pending JP2003318239A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/120,734 US6632691B1 (en) 2002-04-11 2002-04-11 Apparatus and method for determining doping concentration of a semiconductor wafer
US10/120734 2002-04-11

Publications (1)

Publication Number Publication Date
JP2003318239A true JP2003318239A (ja) 2003-11-07

Family

ID=28454006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003108291A Pending JP2003318239A (ja) 2002-04-11 2003-04-11 半導体ウェハのドーパント濃度判定方法及び判定装置

Country Status (4)

Country Link
US (2) US6632691B1 (ja)
EP (1) EP1353367A3 (ja)
JP (1) JP2003318239A (ja)
TW (1) TWI282585B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529794A (ja) * 2006-03-12 2009-08-20 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． 半導体試料のドーピング密度の算出方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894519B2 (en) * 2002-04-11 2005-05-17 Solid State Measurements, Inc. Apparatus and method for determining electrical properties of a semiconductor wafer
US7068054B2 (en) * 2002-06-01 2006-06-27 Worcester Polytechnic Institute Real-time carbon sensor for measuring concentration profiles in carburized steel
US6972582B2 (en) * 2003-02-10 2005-12-06 Solid State Measurements, Inc. Apparatus and method for measuring semiconductor wafer electrical properties
US6879176B1 (en) * 2003-11-04 2005-04-12 Solid State Measurements, Inc. Conductance-voltage (GV) based method for determining leakage current in dielectrics
US20050225345A1 (en) * 2004-04-08 2005-10-13 Solid State Measurements, Inc. Method of testing semiconductor wafers with non-penetrating probes
US7023231B2 (en) * 2004-05-14 2006-04-04 Solid State Measurements, Inc. Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof
US20060103398A1 (en) * 2004-11-01 2006-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for etching and plating probe cards
US7282941B2 (en) * 2005-04-05 2007-10-16 Solid State Measurements, Inc. Method of measuring semiconductor wafers with an oxide enhanced probe
US20070249073A1 (en) * 2006-04-20 2007-10-25 Solid State Measurement, Inc. Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures
US8022716B2 (en) * 2009-07-21 2011-09-20 Globalfoundries Inc Dielectric breakdown lifetime enhancement using alternating current (AC) capacitance
US8415620B2 (en) * 2010-01-11 2013-04-09 International Business Machines Corporation Determining doping type and level in semiconducting nanostructures
MX2013013483A (es) 2011-06-27 2014-02-27 Panasonic Corp Metodo de decodificacion de imagenes, metodo de codificacion de imagenes, aparato de decodificacion de imagenes, aparato de codificacion de imagenes y aparato de codificacion y decodificacion de imagenes.
EP2858102B1 (en) * 2012-05-31 2020-04-22 Kabushiki Kaisha Nihon Micronics Semiconductor probe for testing quantum cell, test device, and test method
US9310396B2 (en) * 2013-03-05 2016-04-12 Alliance For Sustainable Energy, Llc Apparatus and methods of measuring minority carrier lifetime using a liquid probe
RU177151U1 (ru) * 2017-09-29 2018-02-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Устройство для измерения толщины поверхностного токопроводящего слоя изделия
CN109507554B (zh) * 2018-12-10 2020-11-24 国网四川省电力公司电力科学研究院 一种电气设备绝缘状态评估方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168212A (en) * 1974-05-16 1979-09-18 The Post Office Determining semiconductor characteristic
US4621233A (en) * 1984-01-13 1986-11-04 Rensselaer Polytechnic Institute Non-destructive testing of semiconductors using acoustic wave method
US4608943A (en) 1984-10-24 1986-09-02 Sovonics Solar Systems Cathode assembly with localized profiling capabilities
US4849916A (en) 1985-04-30 1989-07-18 Ade Corporation Improved spatial resolution measurement system and method
US5034685A (en) 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US5023561A (en) * 1990-05-04 1991-06-11 Solid State Measurements, Inc. Apparatus and method for non-invasive measurement of electrical properties of a dielectric layer in a semiconductor wafer
US5217907A (en) 1992-01-28 1993-06-08 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
US5385477A (en) 1993-07-30 1995-01-31 Ck Technologies, Inc. Contactor with elastomer encapsulated probes
US5500607A (en) 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
US5508627A (en) * 1994-05-11 1996-04-16 Patterson; Joseph M. Photon assisted sub-tunneling electrical probe, probe tip, and probing method
US5923033A (en) 1994-09-14 1999-07-13 Olympus Optical Co., Ltd. Integrated SPM sensor having a photodetector mounted on a probe on a free end of a supported cantilever
US5621333A (en) 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US5742174A (en) 1995-11-03 1998-04-21 Probe Technology Membrane for holding a probe tip in proper location
JP3838381B2 (ja) 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US6041032A (en) * 1996-06-19 2000-03-21 Pioneer Electronic Corp. Disk changer with trays movable between retaining and drawn-out positions
US6097205A (en) * 1997-02-14 2000-08-01 Semitest, Inc. Method and apparatus for characterizing a specimen of semiconductor material
US5969345A (en) 1997-04-30 1999-10-19 University Of Utah Research Foundation Micromachined probes for nanometer scale measurements and methods of making such probes
US6028437A (en) 1997-05-19 2000-02-22 Si Diamond Technology, Inc. Probe head assembly
US6210982B1 (en) * 1997-07-16 2001-04-03 University Of Utah Research Foundation Method for improving spatial resolution and accuracy in scanning probe microscopy
US6014032A (en) 1997-09-30 2000-01-11 International Business Machines Corporation Micro probe ring assembly and method of fabrication
JP3700910B2 (ja) 1997-10-16 2005-09-28 セイコーインスツル株式会社 半導体歪センサ及びその製造方法ならびに走査プローブ顕微鏡
US6064214A (en) 1997-12-19 2000-05-16 Hewlett-Packard Company Perimeter trace probe for plastic ball grid arrays
US6084420A (en) 1998-11-25 2000-07-04 Chee; Wan Soo Probe assembly for testing
US6069485A (en) * 1999-01-26 2000-05-30 Advanced Micro Devices, Inc. C-V method to extract lateral channel doping profiles of MOSFETs
ATE333652T1 (de) * 1999-10-19 2006-08-15 Solid State Measurements Inc Nicht-invasive elektrische messung von halbleiterscheiben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529794A (ja) * 2006-03-12 2009-08-20 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． 半導体試料のドーピング密度の算出方法

Also Published As

Publication number Publication date
EP1353367A3 (en) 2009-01-07
TWI282585B (en) 2007-06-11
TW200306618A (en) 2003-11-16
US6632691B1 (en) 2003-10-14
EP1353367A2 (en) 2003-10-15
US20040008033A1 (en) 2004-01-15
US6788076B2 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
JP2003318239A (ja) 半導体ウェハのドーパント濃度判定方法及び判定装置
US9379181B2 (en) Semiconductor device
AU2117101A (en) Non-invasive electrical measurement of semiconductor wafers
JP2003318236A (ja) 半導体ウェハの電気特性測定装置及び測定方法
US20130307609A1 (en) Hall Effect Device
US6972582B2 (en) Apparatus and method for measuring semiconductor wafer electrical properties
KR101630612B1 (ko) 반도체장치의 검사방법
EP1612570A2 (en) Apparatus and method for detecting breakdown of a dielectric layer of a semiconductor wafer
US7327155B2 (en) Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials
KR101248439B1 (ko) 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법
JP2014103228A (ja) 半導体装置の評価方法
US20050162153A1 (en) Zero-temperature-gradient zero-bias thermally stimulated current technique to characterize defects in semiconductors or insulators
US11662371B2 (en) Semiconductor devices for improved measurements and related methods
CN107515367B (zh) 半导电体电荷发射测试方法及装置
JP2012004428A (ja) パワー半導体素子
JP7304827B2 (ja) 半導体装置およびクラック検出方法
JP6007507B2 (ja) トレンチゲート型ｍｏｓ半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法
JPH10284563A (ja) 半導体装置および半導体表面・界面の評価方法
CN118248672A (en) Semiconductor test structure and semiconductor test method
CN113035949A (zh) Igbt芯片
JPH10163503A (ja) 集積化された垂直形半導体素子
JP2003031633A (ja) シリコンウエーハの評価装置及び評価方法
JPH05209932A (ja) 樹脂モールド半導体装置の絶縁耐圧測定方法
JPH0582619A (ja) チヤージアツプセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027