JP2003317064A - デバイスの製造方法並びにデバイス、非接触カード媒体及び電子機器 - Google Patents

デバイスの製造方法並びにデバイス、非接触カード媒体及び電子機器

Info

Publication number
JP2003317064A
JP2003317064A JP2002119447A JP2002119447A JP2003317064A JP 2003317064 A JP2003317064 A JP 2003317064A JP 2002119447 A JP2002119447 A JP 2002119447A JP 2002119447 A JP2002119447 A JP 2002119447A JP 2003317064 A JP2003317064 A JP 2003317064A
Authority
JP
Japan
Prior art keywords
wiring
manufacturing
substrate
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002119447A
Other languages
English (en)
Other versions
JP3823870B2 (ja
Inventor
Takashi Hashimoto
貴志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119447A priority Critical patent/JP3823870B2/ja
Priority to US10/420,522 priority patent/US7131194B2/en
Publication of JP2003317064A publication Critical patent/JP2003317064A/ja
Priority to US11/423,530 priority patent/US7370410B2/en
Application granted granted Critical
Publication of JP3823870B2 publication Critical patent/JP3823870B2/ja
Priority to US11/533,919 priority patent/US20070011871A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0534—Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Credit Cards Or The Like (AREA)
  • Ink Jet (AREA)

Abstract

(57)【要約】 【課題】 基板の材質に依らずインクジェット方式によ
って配線パターンを形成する。 【解決手段】 所定の撥液性を有する仮基板５上にイン
クジェット方式により導電性液体Ｌを吐出した後、熱処
理を施すことによって配線２Ｂ1を形成する工程と、配
線２Ｂ1上に粘着材３Ｂ1を介して絶縁フィルム４Ｂ1を
接着する工程と、仮基板５を剥離して除去する工程と、
本基板１上に配線２Ｂ1を絶縁フィルム４Ｂ1と共に粘着
材３Ｂ1で接着固定する工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デバイスの製造方
法並びにデバイス、非接触カード媒体及び電子機器に関
する。
【０００２】
【従来の技術及び発明が解決しようとする課題】周知の
ように、上記各種電子装置に組み込まれるプリント配線
板や各種の半導体デバイスの配線パターンの形成にはフ
ォトリソグラフィ法が一般的に用いられている。このフ
ォトリソグラフィ法は、基板上に形成した膜についてエ
ッチング処理により必要部分のみを残して除去すること
を繰り返すことにより基板上に各種の回路素子や配線パ
ターンを形成するものである。このようなフォトリソグ
ラフィ法はエッチング処理により膜の多くの部分を除去
することを繰り返すものであるため、膜を形成するため
の材料に無駄が多いという欠点がある。そして、このよ
うな欠点を克服する方法として、基板上に導電性液体を
インクジェット方式により局部的に順次連続的に吐出す
ることにより配線パターンを描画的に直接形成する方法
が提案されている。
【０００３】しかしながら、上記インクジェット方式に
よる配線パターンの形成方法には、以下のような問題点
がある。すなわち、微細かつ厚膜の配線パターンを形成
するには、導電性液体を吐出する基板に撥液性が要求さ
れるために、前処理として基板の表面に撥液性を確保す
るための表面処理を施す必要があり、この表面処理の
分、製造工程が複雑となる。また、多種多様な基板に対
して一定レベルの撥液性を付与するためには基板の材質
に応じた表面処理条件を模索する必要があると共に、実
際の配線パターンの形成時には基板の材質に応じた表面
処理条件を設定する必要がある。また、基板の材質によ
っては、一定レベルの撥液性を付与するための表面処理
条件を実現できないもの、つまり表面処理が極めて困難
なものも存在する。さらには、多層配線を形成する場合
の層間絶縁膜をインクジェット方式により形成すること
が提案されているが、層間絶縁膜を形成する度に上記表
面処理を行った上で配線パターンの形成を行う必要があ
るので、製造工程が複雑となる。
【０００４】一方、インクジェット方式による配線パタ
ーンの形成方法の場合、基板表面に吐出した導電性液体
は熱処理によって導電膜に変換する必要があるので、基
板の材質としては、この熱処理に耐え得るものでなくて
はならない。例えばプラスチックを材質とする基板は上
記熱処理に対する耐性を備えていないので、インクジェ
ット方式による配線パターンの形成方法に適用すること
はできない。
【０００５】本発明は、上述する問題点に鑑みてなされ
たもので、以下の点を目的とするものである。 （１）基板の材質の性状に依らずインクジェット方式に
よって良好な配線パターンを形成する。 （２）一定レベルの撥液性を付与するための表面処理を
行うことなくインクジェット方式によって配線パターン
を形成する。 （３）インクジェット方式による多層配線の形成工程を
単純化する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、デバイスの製造方法に係わる第１の手
段として、（ａ）仮基板の上に第１配線を形成する工程
と、（ｂ）前記第１配線上に絶縁体を設置して、前記第
１配線と前記絶縁体との積層体を形成する工程と、
（ｃ）前記積層体を前記仮基板から剥離する工程と、
（ｄ）前記積層体を本基板に設置する工程とを含む構成
を採用する。
【０００７】また、デバイスの製造方法に係わる第２の
手段として、上記第１の手段における工程（ａ）におい
て、第１配線が形成される前に、仮基板表面には、工程
（ｃ）において第１配線と前記仮基板とを剥離可能にす
る性質が備えられているという構成を採用する。
【０００８】デバイスの製造方法に係わる第３の手段と
して、上記第２の手段において、剥離可能にする性質は
撥液性を有するという構成を採用する。
【０００９】デバイスの製造方法に係わる第４の手段と
して、上記第１〜第３いずれかの手段において、工程
（ａ）において、第１配線は液滴吐出法により形成され
るという構成を採用する。
【００１０】デバイスの製造方法に係わる第５の手段と
して、上記第１〜第４いずれかの手段において、工程
（ｂ）は、第１配線上に絶縁フィルムを接着させる工程
であるという構成を採用する。
【００１１】デバイスの製造方法に係わる第６の手段と
して、上記第１〜第５いずれかの手段において、工程
（ｄ）において、本基板に予め第２配線を形成し、第２
配線と第１配線とが導通するように、積層体を前記本基
板に設置するという構成を採用する。
【００１２】デバイスの製造方法に係わる第７の手段と
して、上記第１〜第６いずれかの手段において、工程
（ｄ）において、本基板に予め回路端子を形成し、回路
端子と第１配線とが導通するように、積層体を前記本基
板に設置するという構成を採用する。
【００１３】デバイスの製造方法に係わる第８の手段と
して、前記絶縁体には、前記第１配線の少なくとも一部
が露出するように開口部が形成されてなる、請求項１乃
至７いずれかに記載のデバイスの製造方法という構成を
採用する。
【００１４】デバイスの製造方法に係わる第９の手段と
して、上記第８の手段において、開口部は、工程（ｂ）
の前に予め絶縁体に形成されてなるという構成を採用す
る。
【００１５】デバイスの製造方法に係わる第１０の手段
として、上記第８または第９の手段において、工程
（ｄ）の後にさらに、（ｅ）開口部に導電層を形成する
工程を含むという構成を採用する。
【００１６】デバイスの製造方法に係わる第１１の手段
として、上記第１０の手段において、工程（ｅ）は液滴
吐出法により形成されるという構成を採用する。
【００１７】デバイスの製造方法に係わる第１２の手段
として、上記第４または第１１の手段において、液滴は
金属微粒子を含む液状体であるという構成を採用する。
【００１８】デバイスの製造方法に係わる第１３の手段
として、上記第１〜第１０いずれかの手段において、積
層体の上に、積層体を形成する工程と同様の工程で形成
された新たな積層体を少なくとも１以上形成することに
より多層配線を形成するという構成を採用する。
【００１９】さらに、本発明では、デバイスに係わる手
段として、上記デバイスの製造方法に係わる第１〜第１
３の手段により製造するという構成を採用する。
【００２０】また、本発明では、非接触カード媒体に係
わる手段として、上記デバイスの製造方法に係わる第１
〜第１３の手段によりアンテナ回路を製造するという構
成を採用する。
【００２１】また、本発明では、上記デバイスに係わる
手段により電子機器を構成するという手段を採用する
【００２２】
【発明の実施の形態】以下、図面を参照して、本発明に
係わるデバイスの製造方法並びにデバイス、非接触カー
ド媒体及び電子機器の一実施形態について説明する。
【００２３】なお本発明において、液滴吐出法とは、液
滴を所望の領域に吐出することにより、被吐出物を含む
所望のパターンを形成する方法であり、インクジェット
法と呼ばれることもある。但しこの場合、吐出液滴は、
印刷物に用いられる所謂インクではなく、デバイスを構
成する材料物質を含む液状体であり、この剤両物質は、
例えばデバイスを構成する導電物質または絶縁物質とし
て機能し得る物質を含むものである。さらに、液滴吐出
とは、吐出時に噴霧されるものに限らず、液状体の１滴
１滴が連続するように吐出される場合も含む。
【００２４】図１は、本実施形態に係わる多層配線パタ
ーンの要部断面図である。この図において、符号１は基
板、２Ａは端子、２Ｂ1，２Ｂ2，２Ｂ3は配線、３Ｂ1，
３Ｂ2，３Ｂ3は粘着層、４Ｂ1，４Ｂ2，４Ｂ3は絶縁層
（粘着材）、Ｐ12，Ｐ23，Ｐ3はスルーホールである。
基板１は、例えばガラスを材料とするガラス基板であ
る。
【００２５】端子２Ａは、導電性材料からなり、基板１
を加工することにより当該基板１内に埋め込まれた配線
の一部をなす特定配線である。各配線２Ｂ1，２Ｂ2，２
Ｂ3のうち、配線２Ｂ1は、粘着層３Ｂ1及び絶縁層４Ｂ1
と共に第１層を構成しており、粘着層３Ｂ1によって絶
縁層４Ｂに接着されると共に、上記基板１内の端子２Ａ
及びスルーホールＰ12に接続されている。配線２Ｂ2
は、粘着層３Ｂ2及び絶縁層４Ｂ2と共に第２層を構成し
ており、粘着層３Ｂ2によって絶縁層４Ｂ2に接着される
と共に、上記スルーホールＰ12及びスルーホールＰ23に
接続されている。配線２Ｂ3は、粘着層３Ｂ3及び絶縁層
４Ｂ3と共に第３層を構成しており、粘着層３Ｂ3によっ
て絶縁層４Ｂ3に接着されると共に、上記スルーホール
Ｐ23及びスルーホールＰ3に接続されている。
【００２６】各粘着層３Ｂ1，３Ｂ2，３Ｂ3のうち、粘
着層３Ｂ1は、絶縁層４Ｂ1の下面に設けられており、当
該絶縁層４Ｂ1を端子２Ａ、配線２Ｂ1及び基板１に接着
する。粘着層３Ｂ2は、絶縁層４Ｂ2の下面に設けられて
おり、当該絶縁層４Ｂ2を配線２Ｂ2及び第１層の絶縁層
４Ｂ1に接着する。粘着層３Ｂ3は、絶縁層４Ｂ3の下面
に設けられており、当該絶縁層４Ｂ3を配線２Ｂ3及び第
２層の絶縁層４Ｂ2に接着する。
【００２７】各絶縁層４Ｂ1，４Ｂ2，４Ｂ3は例えばポ
リイミドから形成されており、絶縁層４Ｂ1は第１層と
第２層との電気的絶縁を確保するため、絶縁層４Ｂ2は
第２層と第３層との電気的絶縁を確保するため、また絶
縁層４Ｂ3は第３層と図示を略した第４層との電気的絶
縁を確保するために設けられている。なお、この図１で
は、便宜上、各粘着層３Ｂ1，３Ｂ2，３Ｂ3及び各配線
２Ｂ1，２Ｂ2，２Ｂ3の各厚さを各絶縁層４Ｂ1，４Ｂ
2，４Ｂ3の厚さに対して強調して描いている。実際の各
絶縁層４Ｂ1，４Ｂ2，４Ｂ3の厚さは、各粘着層３Ｂ1，
３Ｂ2，３Ｂ3及び各配線２Ｂ1，２Ｂ2，２Ｂ3の厚さよ
りもかなり厚くなっている。
【００２８】各スルーホールＰ12，Ｐ23，Ｐ3のうち、
スルーホールＰ12は、第１層の絶縁層４Ｂ1を上下方向
に貫通する状態で形成されており、第１層の配線２Ｂ1
と第２層の配線２Ｂ2とを接続する。スルーホールＰ23
は、第２層の絶縁層４Ｂ2を上下方向に貫通する状態で
形成されており、第２層の配線２Ｂ2と第３層の配線２
Ｂ3とを接続する。スルーホールＰ3は、第３層の絶縁層
４Ｂ3を上下方向に貫通する状態で形成されており、第
３層の配線２Ｂ3と第４層の配線とを接続する。
【００２９】このように本多層配線パターンは基板１上
に多層構造をなす状態で形成されているが、端子２Ａ及
び各配線２Ｂ1，２Ｂ2，２Ｂ3が所望の接続状態となる
ように各層を位置合わせして各粘着層粘３Ｂ1，３Ｂ2，
３Ｂ3によって多重に貼り合わせた構造を備える点を特
徴としている。
【００３０】なお、多層ではなく単層、すなわち第１層
と基板１のみから配線パターンを構成しても良いことは
勿論である。この場合には、第１層の絶縁層４Ｂ1にス
ルーホールＰ12を貫通形成する必要がないので、絶縁層
４Ｂ1としてスルーホールＰ12を形成するための貫通孔
を備えない完全に平板状のものを用いる。また、基板と
して端子２Ａを備えないもの、つまり第１層の配線２Ｂ
1のみによって所望の配線パターンを形成するようにし
ても良い。
【００３１】さらには、基板１と第１層との間にチップ
状の回路素子を挟み込むことが考えられる。この場合に
は、回路素子の接続端子が基板１の端子２Ａあるいは第
１層の配線２Ｂ1に接続するように回路素子を位置決め
する必要がある。
【００３２】次に、上記多層配線パターンの形成方法に
ついて、図２〜図８を参照して詳しく説明する。なお、
これら図２〜図８は、本多層配線パターンの形成方法に
おける第１工程〜第７工程までの各工程を示す工程図で
ある。
【００３３】第１工程では、図２に示すように平板状の
基材５ａの表面に剥離膜５ｂが予め成膜された仮基板５
上にインクジェットヘッドＨから導電性液体Ｌ、例えば
金属である銀微粒子を含む液体をインクジェット方式に
よって吐出する。上記剥離膜５ｂは、所望レベルの撥液
性を有するものである。そして、この仮基板５の剥離膜
５ｂ上にパターン状に付着した導電性液体Ｌを３００°
Ｃ程度の温度環境下で熱処理（焼成処理）することによ
り、図３に示すように上記導電性液体Ｌを第１層の配線
２Ｂ1（銀配線）とする（第２工程）。
【００３４】このようにして仮基板５上（正確には剥離
膜５上）に配線２Ｂ1が形成されると、図４に示すよう
に上記スルーホールＰ12用に予め貫通孔４ａが形成され
ると共に下面に粘着層３Ｂ1が設けられた絶縁フィルム
を配線２Ｂ1の上に貼り合わせる（第３工程）。この場
合、絶縁フィルムは上記絶縁層４Ｂ1を構成するもので
あり、当該絶縁フィルムは、貫通孔４ａが所定の配線２
Ｂ1の直上に配置するように位置決めされて粘着層３Ｂ1
によって配線２Ｂ1及び剥離膜５ｂの一部（配線２Ｂ1が
存在しない部分）に接着される。
【００３５】この状態で、図５に示すように仮基板５を
剥離膜５ｂと共に剥離して除去する（第４工程）。剥離
膜５ｂは撥液性が良好なので剥離性にも優れており、容
易に粘着層３Ｂ1から剥離する。そして、図６に示すよ
うに、上記仮基板５に代えて本基板つまり上記基板１を
粘着層３Ｂ1を介して絶縁フィルムに接着する（第５工
程）。この第５工程が完了することにより、基板１上へ
の第１層の形成が完了する。
【００３６】このような第１層の形成方法によれば、基
板１上に導電性液体Ｌを直接吐出して配線２Ｂ1を形成
するのではなく、所望レベルの撥液性が確保された仮基
板５上（正確には剥離膜５ｂ上）に導電性液体Ｌを直接
吐出して配線２Ｂ1を形成した後に基板１上に接着する
ので、基板１の材質に関わりなくつまり基板１の撥液性
に関わりなく、インクジェット方式に基づいて形成され
た配線２Ｂ1を基板１上に配置することができる。
【００３７】さて、このようにして第１層が形成される
と、図７に示すように、インクジェットヘッドＨから貫
通孔４ａの周縁部近傍を目掛けて導電性液体Ｌを吐出す
る（第６工程）。この結果、導電性液体Ｌは、図示する
ように表面張力の作用によって配線２Ｂ1から上記周縁
部を介して貫通孔４ａの上端近傍に亘ってブリッジ状に
付着する。そして、上記第２工程と同様に、３００°Ｃ
程度の温度環境下で導電性液体Ｌを熱処理（焼成処理）
することにより、図８に示すようなスルーホールＰ12
（銀スルーホール）を形成する（第７工程）。さらに、
以上の各工程を繰り返すことにより上層、つまり第２
層、第３層、……並びに各層を相互接続するスルーホー
ルＰ23，Ｐ3，……が形成され、最終的に図１に示した
多層配線パターンが完成する。
【００３８】さらに、上記多層配線パターンの形成方法
に基づいて製造される多層配線板の構成を図９〜図１２
に示す正面図を用いて具体的に説明する。なお、この多
層配線板は、上述した基板１及び第１層と第２層とから
構成される２層配線板であり、上述した説明と対応させ
て各構成要素の構造を説明する。
【００３９】図９は第１層を構成するための仮基板５及
び絶縁フィルム（絶縁層４Ｂ1）並びに上記基板１の構
造を示す正面図である。この図９において、（ａ）は上
記基板１（本基板）の正面図であり、（ｂ）は第１層の
配線２Ｂ1が形成された状態の仮基板５の正面図であ
り、また（ｃ）は第１層の絶縁フィルム（絶縁層４Ｂ
1）の正面図である。
【００４０】図９（ａ）に示すように、本基板１には端
子２Ａが予め埋め込み形成されている。また、図９
（ｂ）に示すように仮基板５上にはインクジェット方式
により配線２Ｂ1が所定形状かつ所定配置の線パターン
として形成される一方、図９（ｃ）に示すように絶縁フ
ィルム４Ｂ1には、上述したスルーホールＰ12を形成す
るための複数の貫通孔４ａが所定位置に配置されると共
に、その中央部には上記端子２Ａを露出させるための端
子用開口４ｂが形成されている。なお、このような本基
板１、仮基板５及び絶縁フィルム４Ｂ1は何れも方形状
に外形設定されており、その外形サイズは、仮基板５と
絶縁フィルム４Ｂ1が同一、本基板１は仮基板５と絶縁
フィルム４Ｂ1よりも多少大きめに設定されている。
【００４１】また、図１０において、（ａ）は上記仮基
板５に絶縁フィルム４Ｂ1とを重ねて接着した状態を示
す正面図、（ｂ）は仮基板５に絶縁フィルムとを接着し
たものを上記基板１に接着した状態、つまり基板１上に
第１層が形成された状態を示す正面図である。
【００４２】同一外形サイズの上記仮基板５と絶縁フィ
ルム４Ｂ1とは、図１０（ａ）に示すように、位置合わ
せされた状態で重ねられ、絶縁フィルム４Ｂ1の下面に
設けられた粘着層３Ｂ1によって貼り合わせられる。こ
の状態において、各貫通孔４ａは所定の配線２Ｂ1の直
上に位置している。そして、このような絶縁フィルム４
Ｂ1は、仮基板５が除去された状態、つまり配線２Ｂ1の
みが絶縁フィルム４Ｂ1に接着された状態で、図１０
（ｂ）に示されるように本基板１と位置合わせされて貼
り合わせられる。この状態では、本基板１上の各端子２
Ａは、各々に所定の配線２Ｂ1と一部が重なり合った状
態で接触すると共に、他の部分が端子用開口４ｂから露
出した状態である。
【００４３】続いて、図１１は第２層を構成するための
仮基板５及び絶縁フィルム（絶縁層４Ｂ2）の構造を示
す正面図である。この図１１において、（ａ）は第２層
の配線２Ｂ2が形成された状態の仮基板５を示す正面
図、（ｂ）は第２層の絶縁フィルム（絶縁層４Ｂ2）を
示す正面図である。図１１（ａ）に示すように、仮基板
５上にはインクジェット方式により第１層の配線２Ｂ1
を相互に接続するための配線２Ｂ2が所定形状かつ所定
配置の線パターンとして形成されている。
【００４４】また、絶縁フィルム４Ｂ2には、図１１
（ｂ）に示すように上述したスルーホールＰ23を形成す
るための複数の貫通孔４ａが所定位置に配置され、かつ
その中央部には本基板１上の上記端子２Ａを露出させる
ための端子用開口４ｂが形成されている。このような仮
基板５及び絶縁フィルム４Ｂ2とは、上述した第１層を
構成する仮基板５及び絶縁フィルム４Ｂ1と同様に、何
れも方形状に外形設定されており、その外形サイズは同
一である。
【００４５】このような仮基板５上に位置合わせした状
態で絶縁フィルム４Ｂ2を重ねて接着すると、図１２
（ａ）のように配線２Ｂ2上の所定位置に各貫通孔４ａ
が配置される。そして、図１０（ａ）に示した第１層の
上の各貫通孔４ａにインクジェット方式によりスルーホ
ールＰ12を形成した上で、上記絶縁フィルム４Ｂ2を位
置決めして接着すると、図１２（ｂ）に示すように２層
配線板が完成する。この２層配線板では、第１層の配線
２Ｂ1はスルーホールＰ12によって第２層の所定の配線
２Ｂ2に接続されており、このように相互接続された第
１層の配線２Ｂ1と第２層の配線２Ｂ2とによって所望の
回路が形成される。そして、端子用開口４ｂから露出し
た状態の各端子２Ａには、例えば接触ピン等を介して外
部から各種信号や電源が供給される。
【００４６】次に、図１３は、基板１（本基板）と第１
層との間にチップ状の回路素子（ＩＣチップ７）を挟み
込んだ単層配線板よりなる非接触型カード媒体の構成例
を示す斜視図である。絶縁フィルム４Ｂ1の下面には２
本の配線２Ｂ1が接着されている。一方の配線２Ｂ1は、
図示するようにループアンテナを構成するように解放ル
ープ状に形状設定されており、他方の配線２Ｂ1は略直
線状に形状設定されている。これに対して、基板１上に
は所定位置に配線を設けその上に絶縁膜６を配置するこ
とで２つの端子２Ａが形成されていると共に、ベアチッ
プ形状のＩＣチップ７が所定位置に接着固定されてい
る。このＩＣチップ７の上面には外部接続用端子７ａ，
７ｂが設けられている。
【００４７】このように構成された基板１上に絶縁フィ
ルム４Ｂ1を位置決めした状態で接着すると、図示する
ように、略直線状の配線２Ｂ1については、一端が外部
接続用端子７ａに重なるように接続され、他端が一方の
端子２Ａに重なるように接続される。また、解放ループ
状の配線２Ｂ1については、一端が外部接続用端子７ｂ
に重なるように接続され、他端が他方の端子２Ａに重な
るように接続される。すなわち、ＩＣチップ７が各配線
２Ｂ1によって相互接続されてループアンテナ回路を含
む非接触型カード媒体が形成される。この非接触型カー
ド媒体は、図示されない外部の送受信機と電磁波または
静電容量結合の少なくとも一方により電力供給あるいは
データ授受の少なくとも一方を行うようになっている。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
所定の撥液性を有する仮基板上にインクジェット方式に
より導電性液体を吐出した後、熱処理を施すことによっ
て配線を形成する工程と、配線上に粘着材を介して絶縁
フィルムを接着する工程と、仮基板を剥離して除去する
工程と、本基板上に配線を絶縁フィルムと共に粘着材で
接着固定する工程とを有するので、基板の材質の性状に
依らずインクジェット方式によって良好な配線を形成す
ることができる。すなわち、従来のようにインクジェッ
ト方式により導電性液体を、実際に配線を形成すべき本
基板に直接吐出して配線パターンを形成するものではな
く、一定レベルの撥液性が確保された仮基板上に導電性
液体を吐出して先に配線を形成し、この配線を絶縁フィ
ルムと共に粘着材で本基板上に接着固定するので、本基
板に一定レベルの撥液性を付与するための表面処理を行
う必要がなく、この分インクジェット方式による多層配
線の形成工程を単純化することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係わる多層配線パタ
ーンの要部断面図である。
【図２】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第１工程を示す要部断面図である。
【図３】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第２工程を示す要部断面図である。
【図４】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第３工程を示す要部断面図である。
【図５】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第４工程を示す要部断面図である。
【図６】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第５工程を示す要部断面図である。
【図７】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第６工程を示す要部断面図である。
【図８】 本発明の一実施形態に係わる多層配線パタ
ーンの形成方法の第７工程を示す要部断面図である。
【図９】 本発明の一実施形態に係わる多層配線板の
構成を示す図であり、（ａ）は基板（本基板）の正面
図、（ｂ）は第１層を構成する配線が形成された仮基板
の正面図、また（ｃ）は第１層を構成する絶縁フィルム
の正面図である。
【図１０】 本発明の一実施形態に係わる多層配線板
の構成を示す図であり、（ａ）は上記図９（ｂ）の仮基
板上に図９（ｃ）の絶縁フィルムを接着した第１層を示
す正面図、（ｂ）は図９（ａ）の基板上にこの第１層を
接着した状態を示す正面図である。
【図１１】 本発明の一実施形態に係わる多層配線板
の構成を示す図であり、（ａ）は第２層を構成する配線
が形成された仮基板の正面図、また（ｂ）は第２層を構
成する絶縁フィルムの正面図である。
【図１２】 本発明の一実施形態に係わる多層配線板
の構成を示す図であり、（ａ）は上記図１１（ａ）の仮
基板上に図１１（ｂ）の絶縁フィルムを接着した第２層
を示す正面図、（ｂ）はこのような第２層を図１０
（ｂ）の第１層上に接着した状態を示す正面図である。
【図１３】 本発明の一実施形態に係わる本基板と第
１層との間に回路素子を挟み込んだ単層配線パターンよ
りなる非接触型カード媒体を示す斜視図である。
【符号の説明】
１……基板（本基板） ２Ａ……端子（特定配線） ２Ｂ1，２Ｂ2，２Ｂ3……配線 ３Ｂ1，３Ｂ2，３Ｂ3……粘着層 ４Ｂ1，４Ｂ2，４Ｂ3……絶縁層（粘着材） ４ａ……貫通孔 ４ｂ……端子用開口 Ｐ12，Ｐ23，Ｐ3……スルーホール ５ａ……基材 ５ｂ……剥離膜 ５……仮基板 ６……絶縁膜 ７……ＩＣチップ Ｈ……インクジェットヘッド Ｌ……導電性液体

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程を含むデバイスの製造方
    法。 （ａ）仮基板の上に第１配線を形成する工程と、 （ｂ）前記第１配線上に絶縁体を設置して、前記第１配
    線と前記絶縁体との積層体を形成する工程と、 （ｃ）前記積層体を前記仮基板から剥離する工程と、 （ｄ）前記積層体を本基板に設置する工程。
  2. 【請求項２】 前記工程（ａ）において、 前記第１配線が形成される前に、前記仮基板表面には、
    前記工程（ｃ）において前記第１配線と前記仮基板とを
    剥離可能にする性質が備えられている、請求項１記載の
    デバイスの製造方法。
  3. 【請求項３】 前記剥離可能にする性質は撥液性を有
    する、請求項２に記載のデバイスの製造方法。
  4. 【請求項４】 前記工程（ａ）において、 前記第１配線は液滴吐出法により形成されることを特徴
    とする、請求項１乃至３いずれかに記載のデバイスの製
    造方法。
  5. 【請求項５】 前記工程（ｂ）は、前記第１配線上に
    絶縁フィルムを接着させる工程である、請求項１乃至４
    いずれかに記載のデバイスの製造方法。
  6. 【請求項６】 前記工程（ｄ）において、 前記本基板に予め第２配線を形成し、 前記第２配線と前記第１配線とが導通するように、前記
    積層体を前記本基板に設置する、請求項１乃至５いずれ
    かに記載のデバイスの製造方法。
  7. 【請求項７】 前記工程（ｄ）において、 前記本基板に予め回路端子を形成し、 前記回路端子と前記第１配線とが導通するように、前記
    積層体を前記本基板に設置する、請求項１乃至６いずれ
    かに記載のデバイスの製造方法。
  8. 【請求項８】 前記絶縁体には、前記第１配線の少な
    くとも一部が露出するように開口部が形成されてなる、
    請求項１乃至７いずれかに記載のデバイスの製造方法。
  9. 【請求項９】 前記開口部は、前記工程（ｂ）の前に
    予め前記絶縁体に形成されてなる、請求項８記載のデバ
    イスの製造方法。
  10. 【請求項１０】 前記工程（ｄ）の後にさらに以下の
    工程（ｅ）を含む、請求項８又は９記載のデバイスの製
    造方法。 （ｅ）前記開口部に導電層を形成する工程。
  11. 【請求項１１】 前記工程（ｅ）は、液滴吐出法によ
    り形成される、請求項１０記載のデバイスの製造方法。
  12. 【請求項１２】 前記液滴は、金属微粒子を含む液状
    体である請求項４または１１記載のデバイスの製造方
    法。
  13. 【請求項１３】 前記積層体の上に、前記積層体を形
    成する工程と同様の工程で形成された新たな積層体を少
    なくとも１以上形成することにより多層配線を形成す
    る、請求項１乃至１０記載のデバイスの製造方法。
  14. 【請求項１４】 請求項１乃至１３に記載の製造方法
    により製造されたデバイス。
  15. 【請求項１５】 請求項１乃至１３に記載の製造方法
    により製造されたアンテナ回路を含む非接触カード媒
    体。
  16. 【請求項１６】 請求項１４記載のデバイスを含む電
    子機器。
JP2002119447A 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法 Expired - Fee Related JP3823870B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002119447A JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法
US10/420,522 US7131194B2 (en) 2002-04-22 2003-04-22 Method of manufacturing a device
US11/423,530 US7370410B2 (en) 2002-04-22 2006-06-12 Method of manufacturing a device, device, non-contact type card medium, and electronic equipment
US11/533,919 US20070011871A1 (en) 2002-04-22 2006-09-21 Method of manufacturing a device, device, non-contact type card medium, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119447A JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2003317064A true JP2003317064A (ja) 2003-11-07
JP3823870B2 JP3823870B2 (ja) 2006-09-20

Family

ID=29536006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119447A Expired - Fee Related JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法

Country Status (2)

Country Link
US (3) US7131194B2 (ja)
JP (1) JP3823870B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066576A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 回路基板の製造方法
JP2010067946A (ja) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
KR101137797B1 (ko) * 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
CN104476921A (zh) * 2014-12-30 2015-04-01 管理 一种s形防伪金丝标签制作系统及其方法
CN108454237A (zh) * 2017-02-17 2018-08-28 佳能株式会社 制造液体排出头基板的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
KR101205191B1 (ko) 2003-12-19 2012-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7632721B2 (en) * 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4207860B2 (ja) 2004-07-14 2009-01-14 セイコーエプソン株式会社 層形成方法、配線基板、電気光学装置、および電子機器
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270292A (ja) 1990-03-20 1991-12-02 Fujitsu Ltd 多層配線板の製造方法
US5227588A (en) 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
JPH0653654A (ja) * 1992-07-30 1994-02-25 Kyocera Corp 多層回路基板及びその製造方法
JPH06199032A (ja) 1992-10-15 1994-07-19 Seiko Epson Corp 転写型インクジェット記録装置
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
JP3599149B2 (ja) 1996-08-21 2004-12-08 日立化成工業株式会社 導電ペースト、導電ペーストを用いた電気回路及び電気回路の製造法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH11163499A (ja) 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US7052824B2 (en) * 2000-06-30 2006-05-30 E. I. Du Pont De Nemours And Company Process for thick film circuit patterning
US6596406B2 (en) * 2000-12-28 2003-07-22 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137797B1 (ko) * 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US8202238B2 (en) 2003-12-15 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP2008066576A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 回路基板の製造方法
JP2010067946A (ja) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
CN104476921A (zh) * 2014-12-30 2015-04-01 管理 一种s形防伪金丝标签制作系统及其方法
CN108454237A (zh) * 2017-02-17 2018-08-28 佳能株式会社 制造液体排出头基板的方法

Also Published As

Publication number Publication date
US7131194B2 (en) 2006-11-07
US20060234493A1 (en) 2006-10-19
US20040016115A1 (en) 2004-01-29
US20070011871A1 (en) 2007-01-18
JP3823870B2 (ja) 2006-09-20
US7370410B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
US7370410B2 (en) Method of manufacturing a device, device, non-contact type card medium, and electronic equipment
CN101969053B (zh) 半导体装置及其制造方法
US6353420B1 (en) Wireless article including a plural-turn loop antenna
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JPH03506102A (ja) 相互連結装置およびその製造方法
WO1991006977A1 (en) Flexible circuit board for mounting ic and method of producing the same
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
WO2000049655A1 (en) Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
US8409963B2 (en) Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
US7585419B2 (en) Substrate structure and the fabrication method thereof
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
JP2002111208A (ja) 多層誘電体基板
US6913814B2 (en) Lamination process and structure of high layout density substrate
US6351391B1 (en) Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
US20130313002A1 (en) Multilayer printed circuit board and method for manufacturing same
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2001313448A (ja) 両面フレキシブル配線板、ｉｃカードおよび両面フレキシブル配線板の製造方法
JP4407609B2 (ja) 電子回路装置
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP4806926B2 (ja) 電子部品搭載装置の製造方法
JP4693295B2 (ja) 回路の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees