JP2003309740A - 同期信号制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 フレームメモリを用いた映像信号処理回路に
おいて、入力のフォーマットが切り替わった時など、垂
直同期信号が変動した場合でも、安定した出力映像信号
を得ることができる同期信号制御回路を提供する。 【解決手段】 フレームメモリ読み出し用同期信号に、
書き込み用同期信号とは相関のないフリーラン同期信号
を用い、更にフィールド極性の位相を入力系と連動させ
ることにより、常に一定の周波数、位相を持つ同期信号
でフレームメモリの読み出し処理を行うことにより、書
き込み用同期信号が変動した場合でも安定した読み出し
動作を行うことができ、入力同期の変動の影響を受けな
い映像信号処理を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン映像
信号などの垂直同期成分、水平同期成分を有する映像信
号を処理する映像信号処理装置に用いる同期信号制御回
路に関する。

【０００２】

【従来の技術】近年、テレビジョン放送がデジタル化
し、衛星放送（以下ＢＳ）においてもＢＳデジタル放送
が開始され、一般家庭においても多チャンネル、高画質
映像が楽しめるようになった。また２００３年には地上
波テレビジョン放送のデジタル放送化も控えている。こ
れらデジタル放送を視聴するには、専用のデジタル放送
用チューナが必要であり、このチューナに既存のテレビ
ジョン受信機を接続することでこれらデジタル放送を視
聴することができる。また、これらのデジタル放送は様
々な放送フォーマットを有しており、標準画質放送（以
下ＳＤ放送）として有効走査線数４８０本の飛び越し走
査方式（以下４８０ｉ）、有効走査線数４８０本の順次
走査方式（以下４８０ｐ）があり、高精細画質放送（以
下ＨＤ放送）として有効走査線数１０８０本の飛び越し
走査方式（以下１０８０ｉ）、有効走査線数７２０本の
順次走査方式（以下７２０ｐ）などがある。デジタル放
送はこのように多彩な放送フォーマットの映像信号で放
送されるが、従来のテレビジョン受信機では４８０ｉも
しくは１０８０ｉしか受信できない受信機が多い。した
がってこのデジタル放送を従来のテレビジョン受信機で
受信・視聴するためには、デジタル放送受信チューナに
おいて全ての放送フォーマットを従来の放送方式である
４８０ｉまたは１０８０ｉに変換する映像フォーマット
変換回路が必要である。

【０００３】以下、図面を参照しながら、従来の映像フ
ォーマット変換回路の一例について説明を行う。

【０００４】図４は、従来の映像フォーマット変換回路
のブロック構成図である。図４において１は映像信号処
理回路であり、入力された映像信号ａをフレームメモリ
２を用いてフォーマット変換し、映像信号出力ｆを出力
する。２はその際に用いるフレームメモリであり、各フ
ォーマットのフレーム単位での映像信号蓄積が可能であ
る。メモリ制御に必要な制御クロック、アドレス、デー
タの各ポートは、書き込みと読み出しでそれぞれに独立
して装備する。４は分周回路であり、フォーマット変換
後の水平同期信号を制御クロックを分周することで作成
し、分周水平同期信号ｇとして出力する。分周動作のリ
セットは垂直同期信号ｃを用いて行う。まず映像信号処
理回路１では映像信号ａが入力されると、フォーマット
変換に必要な画素数変換等の各種信号処理を行った後、
フレームメモリ２に対してメモリ書き込みデータｄを出
力する。フレームメモリでこのメモリ書き込みデータｄ
を書き込むタイミングは、水平同期信号ｂと垂直同期信
号ｃにより決定される。その後このフレームメモリから
メモリ読み出しデータｅを読み出し、再度映像信号処理
回路１に入力する。最終的にフォーマット変換された映
像信号は、映像信号処理回路１から映像信号出力ｆとし
て出力される。このようにして、映像信号入力ａが４８
０ｉ，４８０ｐ，７２０ｐ，１０８０ｉのどのフォーマ
ットであっても、フォーマット変換処理を行うことによ
り、映像信号出力ｆからは常に４８０ｉもしくは１０８
０ｉに固定して出力することを可能としている。ここ
で、ＢＳデジタル放送を始めとする各種デジタル放送で
は、各放送フォーマットの垂直走査周波数は、飛び越し
走査の場合はフィールド周波数、順次走査の場合はフレ
ーム周波数で表すが、これらはすべて約５９．９４Ｈｚ
で同一である。従って、フレームメモリに書き込む際の
垂直同期信号と読み出す際の垂直同期信号は同じ信号で
共用できる。一方水平同期信号は、フォーマット変換の
前後でその水平走査周波数が変化するので、書き込みの
際には入力された水平同期信号ｂをそのまま用い、読み
出しの際には、入力された垂直同期信号ｃを用いて、分
周回路４にてクロック分周を行うことにより出力用水平
走査周波数と同一の周波数を持つ読み出し用の分周水平
同期信号ｇを作り出している。フレームメモリからはこ
の分周水平同期信号ｇと垂直同期信号ｃを用いてメモリ
読み出しデータｅを読み出している。

【０００５】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、フレームメモリの書き込みに用いる垂直
同期信号と読み出しに用いる垂直同期信号が共通のた
め、ノイズや回路の誤動作、入力映像信号のフォーマッ
トが切り替わる際の垂直同期位相の違いなど、何らかの
要因により垂直同期信号ｃの走査周波数や位相に変動が
生じた場合、フレームメモリへの書き込み／読み出しの
タイミングによっては、その垂直同期位相の乱れがその
ままフレームメモリ２の読み出し系に影響を与えてしま
い、メモリ読み出しデータｅの垂直同期位相が乱れてし
まう可能性がある。

【０００６】

【課題を解決するための手段】前記課題を解決するため
に、本発明の同期信号制御回路は、映像信号のフォーマ
ット変換などのフレームメモリを用いた映像信号処理を
行う際に用いる同期信号制御回路であって、映像信号を
蓄積するフレームメモリと、そのフレームメモリを用い
て信号処理を行う映像信号処理回路と、読み出し用水平
同期信号を制御クロック分周にて作成する分周回路と、
フリーランカウンタにより垂直同期信号を作成する垂直
同期信号発生回路と、入力信号が飛び越し走査の場合に
フィールド極性を判別するフィールド判別回路とを具備
することを特徴とする。

【０００７】本発明によれば、フレームメモリの読み出
し用垂直同期信号と水平同期信号を独自に作り出すこと
ができ、入力された映像信号の垂直同期位相が変動した
場合でも、安定した映像処理出力信号を得ることができ
る同期信号制御回路を提供することができる。

【０００８】

【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。

【０００９】（実施の形態１）図１は本発明の実施の形
態１における同期信号制御回路を示すものである。図１
において、１は映像信号処理回路であり、入力された映
像信号ａをフレームメモリ２を用いてフォーマット変換
し、映像信号出力ｆを出力する。２はその際に用いるフ
レームメモリであり、各フォーマットのフレーム単位で
の映像信号蓄積が可能である。メモリ制御に必要なクロ
ック、アドレス、データの各ポートは、書き込みと読み
出しでそれぞれに独立して装備する。３は垂直同期信号
発生回路であり、フレームメモリ読み出し用垂直同期信
号の垂直走査周波数に応じて、それに適応した垂直同期
信号を作成する。この動作はフィールド信号ｊによりリ
セットされ、作成されたフリーラン垂直同期信号ｈはフ
ィールド信号ｊに同期している。４は分周回路であり、
フレームメモリ読み出し用の水平同期信号を、制御クロ
ックを分周することで作成し、分周水平同期信号ｇとし
て出力する。この分周動作はフリーラン垂直同期信号ｈ
によりリセットされ、作成された分周水平同期信号ｇは
フリーラン垂直同期信号ｈに同期している。５はフィー
ルド判別回路であり、入力映像フォーマットが飛び越し
走査の場合、入力された水平同期信号ｂと垂直同期信号
ｃからフィールド極性を判別し、その判別結果をフィー
ルド信号ｊとして出力する。

【００１０】以上のように構成された同期信号制御回路
について、以下図面を用いてその動作を説明する。図１
において、映像信号処理回路１に入力される映像信号入
力ａは、水平同期信号ｂと垂直同期信号ｃにそれぞれ水
平同期位相や垂直同期位相が同期していると仮定する。
仮にこの水平同期信号ｂと垂直同期信号ｃが時間軸上で
変動した場合には、これらに同期している映像信号入力
ａも同位相で変動するので、これらの同期信号を用いて
映像信号入力ａを映像信号処理回路１を介してメモリ書
き込みデータｄとしてフレームメモリ２に書き込む場
合、フレームメモリに書き込まれたデータは同期位相の
変動の影響を受けない。

【００１１】一方読み出し用の同期信号としては、書き
込み系の同期位相の変動の影響を受けないように、垂直
同期信号発生回路３でフリーラン垂直同期信号ｈを作成
する。この同期信号は垂直同期信号発生回路３の内部の
フリーランカウンタにて作成されるので、その周波数や
位相に一切乱れがなく、また書き込み系の水平同期信号
ｂと垂直同期信号ｃとは相関のない同期信号である。ま
た水平同期信号に関しては、分周回路４で制御クロック
分周処理を行って分周水平同期信号ｇを作成する。この
同期信号もフリーラン垂直同期信号ｈと同様に乱れのな
い水平同期信号である。これら乱れのない垂直同期信
号、水平同期信号を用いてフレームメモリ２から読み出
し処理を行うことによって、入力された水平同期信号ｂ
と垂直同期信号ｃの周波数や位相に乱れがあった場合で
も、フレームメモリ２からのメモリ読み出しデータｅは
乱れのない、きれいな映像信号を得ることができる。

【００１２】ただ、入力映像フォーマットが飛び越し走
査の場合、垂直同期信号発生回路３で作成されたフリー
ラン垂直同期信号ｈのフィールド極性が異なっている
と、走査フィールドが入れ替わり、出力映像信号が乱れ
てしまう。これを防止するためには、入力された垂直同
期信号ｃのフィールド極性と垂直同期信号発生回路３で
作成されたフリーラン垂直同期信号ｈのフィールド極性
の位相を合わせる必要がある。そこで、入力の水平同期
信号ｂと垂直同期信号ｃから、フィールド判別回路５に
てフィールド極性を判別し、その信号をフィールド信号
ｊとして出力する。垂直同期信号発生回路３ではこのフ
ィールド信号ｊを用いて、フリーラン垂直同期信号ｈの
極性を制御し、入力された垂直同期信号ｃのフィールド
極性と垂直同期信号発生回路３で作成されたフリーラン
垂直同期信号ｈのフィールド極性の位相を合わせること
により、フレームメモリ２を用いた映像信号処理の前後
でフィールドの入れ替わりなどのフィールド制御の誤動
作を防止することを可能としている。

【００１３】（実施の形態２）図２は本発明の実施の形
態２における同期信号制御回路を示すものである。図２
において、３は垂直同期信号発生回路であり、フレーム
メモリ読み出し用垂直同期信号の垂直走査周波数に応じ
て、それに適応した垂直同期信号を作成する。映像フォ
ーマットが飛び越し走査の場合のこのフリーラン垂直同
期信号ｈのフィールド極性は、フィールド信号ｊによっ
て制御される。４は分周回路であり、フレームメモリ読
み出し用の水平同期信号を、クロックを分周することで
作成し、分周水平同期信号ｇとして出力する。この分周
動作はフリーラン垂直同期信号ｈによりリセットされ、
作成された分周水平同期信号ｇはフリーラン垂直同期信
号ｈに同期している。１、２については実施の形態１と
同一である。

【００１４】以上のように構成された同期信号制御回路
について、以下図面を用いてその動作を説明する。

【００１５】図２において、映像信号処理回路１を用い
てフレームメモリ２に映像信号入力ａを書き込み、乱れ
のない映像信号出力ｆを得るところまでは実施の形態１
と同一である。実施の形態１では、飛び越し走査フォー
マット入力時に、入力の垂直同期信号ｃとフリーラン垂
直同期信号ｈのフィールド極性の位相を合わせるために
フィールド判別回路５にてフィールド極性判別を行った
結果のフィールド信号ｊを用いていたが、実施の形態２
では、水平同期信号ｂと垂直同期信号ｃのフィールド極
性の状態を示すフィールド信号ｊを別途入力する。この
水平同期信号ｂと垂直同期信号ｃのフィールド極性に同
期したフィールド信号ｊを用いて、垂直同期信号発生回
路３でフリーラン垂直同期信号ｈのフィールド極性を制
御し、入力された垂直同期信号ｃのフィールド極性と垂
直同期信号発生回路３で作成されたフリーラン垂直同期
信号ｈのフィールド極性の位相を合わせることにより、
フレームメモリ２を用いた映像信号処理の前後でフィー
ルドの入れ替わりなどのフィールド制御の誤動作を防止
することを可能としている。

【００１６】（実施の形態３）図３は本発明の実施の形
態３における同期信号制御回路を示すものである。図３
において、３は垂直同期信号発生回路であり、フレーム
メモリ読み出し用垂直同期信号の垂直走査周波数に応じ
て、それに適応した垂直同期信号を作成する。この動作
はリセット信号ｉによりリセットされ、作成されたフリ
ーラン垂直同期信号ｈはリセット信号ｉに同期してい
る。４は分周回路であり、フレームメモリ読み出し用の
水平同期信号を、クロックを分周することで作成し、分
周水平同期信号ｇとして出力する。この分周動作はフリ
ーラン垂直同期信号ｈによりリセットされ、作成された
分周水平同期信号ｇはフリーラン垂直同期信号ｈに同期
している。５はフィールド判別回路であり、入力映像フ
ォーマットが飛び越し走査の場合、入力された水平同期
信号ｂと垂直同期信号ｃからフィールド極性を判別し、
その判別結果をフィールド信号ｊとして出力する。１、
２については実施の形態１と同一である。

【００１７】以上のように構成された同期信号制御回路
について、以下図面を用いてその動作を説明する。図３
において、映像信号処理回路１を用いてフレームメモリ
２に映像信号入力ａを書き込み、乱れのない映像信号出
力ｆを得るところまでは実施の形態１と同一である。実
施の形態１では、飛び越し走査フォーマット入力時に、
入力の垂直同期信号ｃとフリーラン垂直同期信号ｈのフ
ィールド極性の位相を合わせるためにフィールド判別回
路５にてフィールド極性判別を行った結果のフィールド
信号ｊを用いていたが、実施の形態３では、入力された
垂直同期信号ｃと位相のあったリセット信号ｉを垂直同
期信号発生回路３に供給し、このリセット信号ｉを用い
て垂直同期信号の発生を制御し、入力された垂直同期信
号ｃのフィールド極性と垂直同期信号発生回路３で作成
されたフリーラン垂直同期信号ｈのフィールド極性の位
相を合わせることにより、フレームメモリ２を用いた映
像信号処理の前後でフィールドの入れ替わりなどのフィ
ールド制御の誤動作を防止することを可能としている。

【００１８】以上のように本実施例によれば、フレーム
メモリを用いた映像信号処理の際に、入力された水平、
垂直同期信号が乱れた場合でも、映像の乱れのないきれ
いな映像処理信号を得ることができる。

【００１９】なお、以上の説明では、デジタル放送での
映像信号処理の一例としてフォーマット変換処理につい
ての同期信号制御回路について述べたが、これらの処理
以外でもフレームメモリを用いた映像処理全般に関して
同様の効果が得られる。またフレームメモリではなくフ
ィールドメモリの場合でも同様の効果を得ることができ
る。

【００２０】

【発明の効果】以上のように本発明は映像信号処理回
路、フレームメモリ、垂直同期信号発生回路、分周回
路、フィールド判別回路という構成を設けることによ
り、フレームメモリを用いた映像信号処理を行う際に、
入力系の同期変動の影響を受けない、安定した処理映像
出力を得ることができる同期信号制御回路を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による同期信号制御
回路のブロック構成図

【図２】本発明の第２の実施の形態による同期信号制御
回路のブロック構成図

【図３】本発明の第３の実施の形態による同期信号制御
回路のブロック構成図

【図４】従来の同期信号制御回路のブロック構成図

【符号の説明】 １ 映像信号処理回路 ２ フレームメモリ ３ 垂直同期信号発生回路 ４ 分周回路 ５ フィールド判別回路 ａ 映像信号入力 ｂ メモリ書き込みデータ ｃ 水平同期信号入力 ｄ 垂直同期信号入力 ｅ メモリ読み出しデータ ｆ 映像信号出力 ｇ 分周水平同期信号 ｈ フリーラン垂直同期信号 ｉ リセット信号 ｊ フィールド信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 垂直走査周波数が同一の映像信号間の処
   理を行う際に用いる同期信号制御回路であって、映像信
   号処理回路と、フレームメモリと、垂直同期信号発生回
   路と、分周回路とを具備し、入力映像信号の切り替えな
   どで垂直同期の位相が乱れた場合でも、処理後の映像信
   号出力の垂直走査周波数や位相が乱れないことを特徴と
   する同期信号制御回路。
2. 【請求項２】 前記垂直同期信号発生回路において、入
   力された映像信号と出力する映像信号の垂直同期位相を
   合わせる手段と、入力された映像信号のフィールド極性
   情報を判別する手段と、その判別結果を用いることによ
   り入出力間の映像信号の垂直同期位相を合わせる手段と
   を具備することを特徴とする、請求項１に記載の同期信
   号制御回路。
3. 【請求項３】 前記垂直同期信号発生回路において、入
   力された映像信号と出力する映像信号の垂直同期位相を
   合わせる手段と、外部より入力されたフィールド信号を
   用いることにより入出力間の映像信号の垂直同期位相を
   合わせる手段とを具備することを特徴とする、請求項１
   に記載の同期信号制御回路。
4. 【請求項４】 前記垂直同期信号発生回路において、入
   力された映像信号と出力する映像信号の位相を合わせる
   手段と、入出力双方の信号処理系をリセットするリセッ
   ト信号を用いることにより入出力間の映像信号の垂直同
   期位相を合わせる手段とを具備することを特徴とする、
   請求項１に記載の同期信号制御回路。