JP2003304050A - 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置 - Google Patents

配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置

Info

Publication number
JP2003304050A
JP2003304050A JP2002106516A JP2002106516A JP2003304050A JP 2003304050 A JP2003304050 A JP 2003304050A JP 2002106516 A JP2002106516 A JP 2002106516A JP 2002106516 A JP2002106516 A JP 2002106516A JP 2003304050 A JP2003304050 A JP 2003304050A
Authority
JP
Japan
Prior art keywords
wiring board
conductive resin
film
insulating base
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002106516A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002106516A priority Critical patent/JP2003304050A/ja
Publication of JP2003304050A publication Critical patent/JP2003304050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 配線基板の厚さを薄くできるようにする。 【解決手段】配線基板1aを、絶縁ベース1にそれを貫
通するように導電性樹脂(導電ペースト、例えば銀ペー
スト)を形成し、その少なくとも一方の露出面上に、絶
縁ベース1の表面から突出してバンプを成す金属メッキ
膜4を形成した構造にする。その配線基板1aの製造
は、絶縁ベース1に貫通孔2を形成し、貫通孔2に導電
性樹脂3を充填し、且つ導電性樹脂3を硬化させ、その
露出面に無電解メッキによりメッキすることによりバン
プを成す金属メッキ膜4を形成することにより行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板と、その
製造方法と、配線基板に半導体素子を搭載した半導体装
置と、その製造方法及び配線基板の製造に用いるマスク
合わせ装置に関する。
【0002】
【従来の技術】配線基板の製造方法として、特開平6−
262375号公報等に紹介されているように、絶縁ベ
ースに貫通孔を形成し、そこに導電性樹脂(導電ペース
ト)を埋め込み、その絶縁ベース両面に銅箔を当てて加
圧・加熱することにより貼り付け、その後、該銅箔を選
択的にエッチングすることによりパターニングする製造
方法がある。図9(1)〜(5)はそのような配線基板
の製造方法の一例を具体的に工程順に示す断面図であ
る。
【0003】(1)図9(1)に示すように、リジット
な絶縁ベースaを用意し、該絶縁ベースaに貫通孔bを
形成する。 (2)次に、図9(2)に示すように、上記各貫通孔b
に銀或いは銅を主成分とする導電ペースト(導電性樹
脂)cを例えばスクリーン印刷法等により充填する。該
貫通孔bに充填された絶縁ベースcが上下配線間接続用
の導電膜となる。
【0004】(3)次に、図9(3)に示すように、絶
縁ベースaの両面に銅箔dを当てて加圧・加熱すること
により貼り付ける。 (4)次に、図9(4)に示すように、銅箔dを選択的
にエッチングすることによりパターニングして、銅から
なる配線膜dと成す。
【0005】(5)その後、図9(5)に示すように、
上記各金属パターン膜dの表面に例えばニッケルをメッ
キし、更に金を例えば無電解或いは電解メッキする。e
はそのメッキにより形成されたメッキ膜である。
【0006】
【発明が解決しようとする課題】ところで、図9に示す
製造方法には、製造された配線基板を薄くすることに限
界があるという問題があった。というのは、絶縁ベース
aの貫通孔bを充填する導電ペーストcと、メッキ膜e
との間に、例えば銅からなる金属パターン膜dが介在
し、その金属パターン膜dの厚さが例えば15μmにな
るので、配線基板aの厚さを一個当たり30μm程度厚
くする要因となるからである。
【0007】また、図9に示した製造方法によれば、上
記銅箔dの選択的にエッチングの際におけるマスク合わ
せが難しいという問題もある。即ち、図9(3)に示し
た工程で、銅箔dを貼り付け、その後、図9(4)に示
した工程で、該銅箔dを選択的にエッチングしてパター
ニングすることにより金属パターン膜dとするが、その
金属パターン膜dは各貫通孔bを充填する導電ペースト
cと所定の位置関係があるので、その選択的にエッチン
グのためのマスク合わせには、貫通孔bを充填する導電
ペーストcの位置を把握することが必要である。しか
し、その際、その導電ペーストcが銅箔dで覆われてい
るので、その導電ペーストcの位置把握が難しく、精度
の高いパターニングが難しいのである。
【0008】そのため、図9に示した製造方法によれ
ば、そのマスク合わせは絶縁ベースaの外形を貫通孔b
に代わる位置合わせ基準にして行わざるを得なかった。
そのため、上記マスク合わせ精度が良くても±250μ
m程度になり、通常のマスク合わせ精度±30μm程度
と比較してきわめて低く、そのため、貫通孔bの配置ピ
ッチを小さくすることが制約され、実際上、その配置ピ
ッチを0.5mm以下にすることは不可能であった。こ
れでは、配線基板の小型化、高集積化の要請に充分に応
えることは不可能である。
【0009】また、銅箔dの貼り付け後マスク合わせし
てその選択的にエッチングをするため、製造コストが非
常に高くなり、配線基板の低価格化の要請を阻む要因に
なるという問題もあった。更に、絶縁ベースa上の銅箔
dをパターニングして金属パターン膜dを形成した後、
例えばニッケル、金をメッキするので、絶縁ベースaの
両面から上下に飛び出す部分の厚さが厚くなるという傾
向があった。
【0010】その上、該絶縁ベースaに半導体素子を搭
載しようとした場合、導電ペーストc充填部の配置ピッ
チが上述したように広いので、導電ペーストc上に半導
体素子のバンプを接続することが不可能の場合が多い。
そのような場合、結局、その導電ペーストc充填部から
引き出した引き出し配線上に半導体素子のバンプを接続
するようにせざるを得ない。しかしながら、そのように
すれば、導電ペーストcのスプリング効果が得られない
のである。即ち、導電ペーストcは樹脂中に金属粒子や
バインダ等を混ぜたものであり、貫通孔b中に充填して
硬化させても絶縁ベースや銅箔などに比較して弾性が強
く、従って、その貫通孔b内の導電ペーストc上に半導
体素子の電極のバンプを位置させて導電ペーストcと半
導体素子の電極のバンプとの電気的接続を行うようにす
れば、その導電ペーストcは絶縁ベースa・半導体素子
間に加わる荷重を吸収するスプリングとしての役割を果
たし得るのであるが、半導体素子のバンプを導電ペース
トcからずれた引き回し配線膜上に位置させるとそのよ
うなスプリング効果は得られないのである。
【0011】本発明はこのような問題点を解決すべく為
されたものであり、配線基板の厚さを薄くできるように
し、且つローコストで精度良く貫通孔を埋める導電ペー
ストと金属パターン膜との位置関係を高精度に制御する
ことができるようにし、更には導電ペースト充填貫通孔
の配置ピッチを狭くすることを可能にし、また、金属パ
ターン膜形成用の選択的エッチングのためのマスク合わ
せの精度を高くすることを目的とする。
【0012】
【課題を解決するための手段】請求項1の配線基板は、
絶縁ベースにそれを貫通するように導電性樹脂が形成さ
れ、その少なくとも一方の露出面上に、絶縁ベースの表
面から突出してバンプを成す金属メッキ膜が形成されて
なることを特徴とする。
【0013】従って、請求項1の配線基板によれば、絶
縁ベースを貫通する導電性樹脂に、従来におけるように
銅膜を介することなく直接金属メッキ膜からなるバンプ
を形成することができるので、その銅箔の厚さ分配線基
板の薄型化を図ることができる。
【0014】請求項2の配線基板は、絶縁ベースにそれ
を貫通するように導電性樹脂が形成され、導電性樹脂の
一方の露出面上に、上記絶縁ベースの表面から突出して
バンプを成す金属メッキ膜が形成され、上記絶縁ベース
の上記一方の側に、配線膜が形成され、上記導電性樹脂
が上記配線膜に接続されたことを特徴とする。
【0015】従って、請求項2の配線基板によれば、少
なくとも一方の主面側においては、請求項1におけると
同様の配線基板の薄型化を図ることができ、また、他方
の主面側においては、配線膜が形成されているので、そ
の配線膜を、導電性樹脂の引き回し配線として用いるこ
とが可能となる。従って、引き回し配線が必要な場合に
対応することができる。
【0016】請求項3の配線基板の製造方法は、絶縁ベ
ースに貫通孔を形成し、該貫通孔に導電性樹脂を充填
し、且つ該導電性樹脂を硬化させ、該導電性樹脂の露出
面に無電解メッキによりメッキすることによりバンプを
成す金属メッキ膜を形成することを特徴とする。従っ
て、請求項3の配線基板の製造方法によれば、貫通孔を
形成し該貫通孔に導電性樹脂を充填することにより絶縁
ベースに導電性樹脂を貫通させることができ、そして、
該導電性樹脂の露出面に無電解メッキをするので、バン
プを成す金属メッキ膜を形成することができ、請求項1
或いは2記載の配線基板を得ることができる。
【0017】更に、従来において必要とした絶縁ベース
上に全面的に形成した金属箔を選択的にエッチングする
工程が必要ではなくなり、マスク合わせ精度の低さから
導電性樹脂による上下間接続部の配置ピッチを広くせざ
るを得ないと言う問題が無くなるので、導電性樹脂によ
る上下間接続部の配置ピッチを狭くすることが可能とな
り、延いては、搭載する半導体素子の電極配置ピッチと
同じにすることも可能になる。そして、そのように同じ
にした場合には、半導体素子の各電極を配線基板の導電
性樹脂の金属メッキ膜からなるバンプに、直接的に接続
することが可能になり、延いては、導電性樹脂が半導体
素子から受ける荷重を吸収するスプリング機能を発揮し
得る。
【0018】請求項4の配線基板の製造方法は、絶縁ベ
ースに貫通孔を形成し、該絶縁ベースの片方の主表面に
金属箔を貼り付け、該貫通孔に該金属箔の貼り付け面と
反対側の面から導電性樹脂を充填し、上記金属箔の選択
的エッチングにより配線膜を形成し、上記得導電性樹脂
の露出面に無電解メッキによりバンプを成す金属メッキ
膜を形成することを特徴とする。従って、請求項4の配
線基板の製造方法によれば、貫通孔を形成し、絶縁ベー
スの片方の主表面に金属箔を貼り付け、該貫通孔を充填
するので、一方の面に金属箔が貼り付けられ、その金属
箔に一端にて接し、他端が露出する導電性樹脂によって
貫通された配線基板を得ることができる。そして、その
後、上記金属箔の選択的エッチングにより配線膜を形成
した後、上記導電性樹脂の露出面をメッキしてバンプを
成す金属メッキ膜を形成するので、請求項2記載の配線
基板を得ることができる。
【0019】尚、本配線基板の製造方法によれば、絶縁
性ベースの一方の主表面に全面的に貼り付けた金属箔を
導電性樹脂による上下間接続部と所定の位置関係を有す
るパターンの配線膜となるように選択的にエッチングす
る必要があり、従って、そのエッチングのために露光用
マスクをその全面的に金属箔が形成された側にて位置合
わせする必要がある。しかし、絶縁性ベースの他方の主
表面側には金属箔が無く、その側においては導電性樹脂
(による上下間接続部)を視認できるので、後述する請
求項11のマスク合わせ装置を用いて配線基板の上下両
側においた光軸が一致するように配置した二つのカメラ
により露光用マスクと導電性樹脂(による上下間接続部
面)を視認することにより、露光用マスクの導電性樹脂
との位置関係を正確に把握することができる。従って、
正確なマスク合わせが可能となるので、高精度の金属箔
の選択的エッチングは可能であり、配置ピッチは従来よ
りも小さくすることができる。
【0020】請求項7の半導体装置は、請求項1記載の
配線基板と、半導体素子とを、該配線基板の前記バンプ
に、該半導体素子の外部引き出し電極又はその表面に形
成されたバンプを接続して一体化してなることを特徴と
する。従って、請求項7の半導体装置によれば、請求項
1記載の配線基板を有するので、その請求項1記載の配
線基板が奏する前記効果を享受することができる。
【0021】請求項8の半導体装置の製造方法は、請求
項7の半導体装置の製造方法であって、前記配線基板の
前記バンプを成す金属メッキ膜と、前記半導体素子の外
部引き出し電極又はその表面のバンプとの接続を、上記
配線基板と該半導体素子との間に樹脂を介在させて加圧
しその樹脂を固めながら行うことを特徴とする。
【0022】従って、請求項8の半導体装置の製造方法
によれば、配線基板のバンプを成す金属メッキ膜と、前
記半導体素子の外部引き出し電極又はその表面のバンプ
との接続を、上記配線基板と該半導体素子との間に樹脂
を介在させて加圧しその樹脂を固めながら行うので、そ
の際に導電性樹脂を収縮させることができる。従って、
その収縮により導電性樹脂の導電性粒子相互の接触、接
続を強めることができるので、導電性樹脂の導電率をよ
り高め、接続性を良くすることができる。
【0023】請求項9の半導体装置は、請求項1記載の
配線基板と、半導体素子と、該配線基板及び該半導体素
子を搭載し、該配線基板の導電性樹脂と上記半導体素子
との間を電気的に接続する配線膜が形成された別の配線
基板からなり、上記半導体素子の外部引き出し電極又は
その表面のバンプと上記別の配線基板の上記配線膜とが
接続され、上記配線基板のバンプを成す金属メッキ膜
と、半導体素子の外部引き出し電極或いはバンプと接続
された配線膜との間が半田を介して接続されてなること
を特徴とする。従って、請求項9の半導体装置によれ
ば、請求項1記載の配線基板を有するので、請求項1記
載の配線基板が奏する前述する効果を享受することがで
きる。
【0024】請求項10の電子機器は、請求項1又は2
の配線基板を用いて半導体素子を搭載した半導体装置、
請求項7の半導体装置及び/又は請求項9記載の半導体
装置を用いたことを特徴とする。従って、請求項10の
電子機器によれば、請求項1又は2の配線基板を用いて
半導体素子を搭載した半導体装置、請求項7の半導体装
置及び/又は請求項9記載の半導体装置を有するので、
請求項1又は2の配線基板を用いて半導体素子を搭載し
た半導体装置、請求項7の半導体装置及び/又は請求項
9記載の半導体装置が奏する効果を享受することができ
る。
【0025】請求項11のマスク合わせ装置は、導電性
樹脂が貫通し主表面に金属箔を貼り付けた配線基板の該
金属膜を、上記導電性樹脂と所定の位置関係を有するパ
ターンにパターニングするフォトエッチングのための露
光用マスクを位置合わせするマスク合わせ装置であっ
て、上記配線基板の金属膜形成側に位置してマスクパタ
ーンを撮像する第1のカメラと、上記配線基板の金属膜
形成面と反対側に位置して上記導電性樹脂の露出部分を
撮像する第2のカメラと、を少なくとも有し、該第2の
カメラで上記導電性樹脂の位置を確認しながら上記第1
のカメラで上記露光用マスクの位置決めを行うようにし
てなることを特徴とする。
【0026】従って、請求項11のマスク合わせ装置に
よれば、二つのカメラの一方によって露光用マスクを撮
像し、他方によって配線基板の裏面(金属箔が形成され
ていない側の主表面)の導電性樹脂露出面を撮像するこ
とにより露光用マスクと導電性樹脂(による上下間接続
部)との正確な位置関係を把握することができるので、
その位置関係が所望どおりでないときは露光マスクを移
動させて所望通りにすることができる。依って、従来の
ように、配線基板の周縁と露光用マスクとの位置関係か
らマスク合わせをする場合よりもマスク合わせ精度を顕
著に高くすることができる。依って、配線膜の形成精度
を顕著に高めることができる。
【0027】
【発明の実施の形態】本発明は、基本的には、絶縁ベー
スにそれを貫通するように導電性樹脂が形成し、上記導
電性樹脂の少なくとも一方の露出面上に、上記絶縁ベー
スの表面から突出してバンプを成す金属メッキ膜を形成
してなる、或いは、絶縁ベースの他方の露出面側にはそ
の導電性樹脂と接続された配線膜を形成してなる導電性
樹脂或いはその製造方法であり、配線基板の絶縁ベース
は、例えば、通常のエポキシ樹脂や、通常のプリント基
板で使用されるところの、ガラス繊維にエポキシ樹脂を
染み込ませたものを使用することができるが、ポリイミ
ドフィルムのようなフィルム系のものを使用するように
しても良い。フィルム系の使用可能例としては、ポリエ
ステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリ
スチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹
脂、ポリイミド系樹脂、ABS樹脂、ポリカーボネート
樹脂、シリコーン系樹脂等、熱硬化性樹脂であるか熱可
塑性樹脂であるかを問わず、広い範囲のものが挙げら
れ、これらの中から目的に応じて選ぶことができる。
【0028】絶縁ベースにそれを貫通するように導電性
樹脂を形成することは、具体的には、絶縁ベースに貫通
孔を形成し、それに導電性樹脂を埋めることにより行
う。そして、その貫通孔は例えばレーザー光による加工
により、或いはドリルによる機械加工等により、或いは
選択的エッチングにより形成することができる。貫通孔
の孔径が100μm以上の場合にはコストの面からドリ
ルによる機械加工により形成するのが良いといえるが、
ファインピッチの貫通孔を形成する場合には、レーザー
光によると良い。レーザー光の種類はドライエッチング
加工が可能である限り特に限定はされないが、より高精
度、高アスペクト比、ファインパターン化を図るには、
エキシマレーザーの如き発振波長が400nm以下の紫
外線レーザー光を用いることが好ましい。また、パワー
からの点からCO2レーザーを用いても良い。
【0029】尚、YAGレーザー、ガラスレーザー、ル
ビーレーザー等の発振波長(或いは基本波長)が赤外領
域の固体レーザーを光源として用いる場合には、第二リ
ン酸カリウム結晶のような非線型光学結晶にこれらのレ
ーザー光を照射することによって実質的に紫外領域の高
次高調波に変調することができる。該貫通孔の孔径は接
続する部品の接点の大きさ等によって左右されるが、フ
ァインピッチ化に対応する微細加工を施す場合は、通常
40〜200μmであり、また、貫通孔2の配置ピッチ
は例えば40〜300μm程度である。
【0030】導電性樹脂は、導電性粒子とバインダから
なり、一般的には導電ペーストと称される。その導電性
粒子は例えば銅、銅合金、金、金合金、銀、銀合金、パ
ラジウム、アルミニウム或いは合金からなる。また、樹
脂ボール表面に金属メッキしたものでも良い。導電粒子
の形状には、丸型、葉っぱ型、針状型等の種類があり、
どの種類でも良い。しかし、より導電性を高くするに
は、葉っぱ型が好適であると言える。導電粒子のサイズ
は、絶縁ベース1の貫通孔2の孔径にもよるが、径が1
00nm〜100μm程度が好適である。
【0031】導電ペーストのバインダとしては、通常の
エポキシ樹脂、シリコン樹脂、フェノール樹脂等、熱硬
化型か熱可塑型かを問わず広い範囲の種類の樹脂を使用
することが可能である。尚、導電ペーストの硬化は、例
えばオーブンによる加熱によって行う。その際、導通を
確実に取るため、導通を良くするために、加圧しながら
加熱するようにしても良い。
【0032】導電ペーストの充填は、例えば、絶縁ベー
スの両面からスキージ等で導電ペーストをスクリーン越
しで押し込むことにより為し得る。また、絶縁ベースの
両側に、一主面に導電ペーストを塗ったフィルムのその
導電ペースト塗布面を当てて貫通孔に導電ペーストを充
填し、その後、そのフィルムを剥がし、しかる後、その
貫通孔内の導電ペーストを加熱により硬化させるように
しても良い。また、導電ペーストの加熱による硬化後に
フィルムを剥がすようにすることも可能である。 更に
は、絶縁ベースの両面にマスクフィルムを貼り付け、そ
の後に、上記貫通孔を形成し、しかる後、その貫通孔に
導電ペーストを充填し、硬化後、そのマスクフィルムを
剥離するようにしても良い。このようにすれば、導電ペ
ーストを絶縁ベースの表面からそのフィルム分突出させ
ることができ、導電性樹脂への他の部材、電子部品の接
続の際に導電ペーストを強く加圧してより強く圧縮して
導電性粒子相互の接続を良くすることができる。
【0033】導電ペーストを充填し、硬化させた後、導
電ペースト表面を研磨することが好ましい。というの
は、導電ペースト中にはバインダとしての樹脂が含ま
れ、これが導電性粒子の表面を覆うので、このままでは
導電ペースト表面にメッキすることが難しいからであ
る。そこで、導電ペースト表面を、例えば機械的研磨に
より、或いはプラズマ処理による研磨により、あるいは
化学エッチングにより導電ペースト中の導電性粒子の絶
縁ベース主表面部に位置するものの金属表面を露出させ
ることによって良好なメッキが可能な状態にするのであ
る。
【0034】その後の導電ペースト表面へのメッキによ
るメッキ膜の形成は、絶縁ベースを無電解もしくは電解
メッキ液中に浸漬することにより行うことができる。メ
ッキの種類としては、ニッケルメッキ、パラジウムメッ
キ、銀メッキ、半田メッキ、金メッキ、錫メッキ、銅メ
ッキ、鉄メッキ、コバルトメッキ、アルミニウムメッキ
等或いはこれらの金属の合金メッキが挙げられる。
【0035】形成されるメッキ膜の厚さについては、特
に制限はないが、数百nm〜数十μmがコストの面から
好ましいと言える。特に、そのメッキ膜の形成後の、半
導体素子のアルミニウムパッドとの接続、アルミニウム
パッド上の金属バンプとの接続、或いは他の配線膜との
接続を良好にすることを考慮に入れると、ニッケルメッ
キし、更にそのニッケルメッキ膜上に金メッキする、或
いは銅メッキし、更に、その銅メッキ膜上にニッケルを
メッキし、更にそのニッケルメッキ膜上に金メッキする
のが、最適であるといえる。
【0036】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(1)〜(4)は本発明配線基板の製造方
法の第1の実施例を工程順に示す断面図であり、図2
(1)はその製造方法により製造された配線基板の平面
図であり、図1は図2(1)の1−1線で切断した断面
に当たるところを示している。図2(2)は図1に示し
た配線基板への半導体素子の一つの搭載例を示す。
【0037】(1)図1(1)に示すように、リジット
な絶縁ベース(厚さ例えば100μm)1を用意し、該
絶縁ベース1に貫通孔2を、例えばドリルを用いて形成
する。絶縁ベース1の材料として、例えばガラス繊維に
エポキシ樹脂を染み込ませて硬化させた、通常FR−5
と称されるものを使用した。貫通孔2の孔径は例えば1
00μm、貫通孔2の配置ピッチは例えば200μmで
ある。
【0038】(2)次に、図1(2)に示すように、上
記各貫通孔2に銀或いは銅を主成分とする導電ペースト
3を充填する。具体的には、例えば銀からなる導電性粒
子とエポキシ樹脂を混合した導電ペースト3をスキージ
を用いて絶縁ベース1の貫通孔3に埋め込む。導電性粒
子は葉っぱ型のものをメインとして用い、ペーストの混
合比を、例えば、導電粒子80%、エポキシ樹脂20%
にし、埋め込み(充填)後、そのままで硬化させる。こ
の導電ペースト3が上下配線間接続用の導電膜となる。
【0039】次に、導電ペースト3表面へのメッキを可
能にするために、該導電ペースト3表面を研磨する。こ
の研磨は、プラズマ処理により行う。更に、その後、絶
縁ベース1表面に水とビーズとを混在させた液体を当て
て導電性粒子表面のエポキシ樹脂及び絶縁ベース1表面
の貫通孔2以外の部分に付着した導電ペーストを除去す
る。 (3)次に、絶縁ベース1を、例えば、無電解ニッケル
メッキ液に浸漬することによりニッケルメッキし、図1
(3)に示すようにニッケルメッキ膜(膜厚例えば5μ
m)4aを形成する。
【0040】(4)次いで、絶縁ベース1を、例えば金
のメッキ液に浸漬することにより金メッキし、図1
(4)に示すように、金メッキ膜(膜厚例えば0.5μ
m)4bを形成する。これにより配線基板1aが出来上
がる。このような配線基板1aによれば、従来における
ような銅箔(図9のd参照)を必要とせず、導電ペース
ト3に直接金属メッキ膜4(4a、4b)を形成するこ
とができるので、その分、配線基板の厚さを薄くするこ
とができる。具体的には、銅箔の厚さ(例えば15μ
m)の2倍分(例えば30μm)薄くできる。
【0041】尚、本実施例には、絶縁ベース1に貫通孔
2を形成する前に、絶縁ベース1の両面に保護テープを
貼り付け、その後、ドリルにより貫通孔2を形成し、導
電ペースト3をスキージを用いる等して各貫通孔2に埋
め込んだ後、その保護テープを剥がし、その後、その導
電ペースト3を硬化させるというバリエーションも採り
得る。このように、保護テープを用いると、導電ペース
ト3を絶縁ベース1の表面から突出するように貫通孔2
に充填することができると共に、貫通孔2以外の部分の
表面を汚れないようにすることができる。
【0042】また、本実施例には、図9に示す従来の配
線基板の製造方法の図9(3)に示す工程(3)までを
終え、その後、その両面の銅箔を除去して図1に示す状
態にし、しかる後、図1(3)に示す工程を行い、次い
で、図1(4)に示す工程(4)を行うというバリエー
ションもあり得る。
【0043】図1に示した実施例或いはそのバリエーシ
ョンの製造方法で製造した配線基板1aは、例えば図2
(2)に示すようにポリイミド樹脂からなるフィルムを
ベース11とする配線基板11aを用いて半導体素子9
の搭載ができる。具体的には、半導体素子9の電極パッ
ド8上に、スタッドバンプボンダーを用いて金属バンプ
7を形成しておき、これを、表面に例えばエポキシ樹脂
10を付けた配線基板11aの表面にニッケルメッキ膜
13が形成された配線膜12上にフリップチップボンダ
ーを用いて位置合わせした上で加熱・加圧することによ
りエポキシ樹脂10を硬化させ、搭載する。
【0044】一方、その半導体素子9の外側にて、配線
基板1aを、その一方の主表面のメッキ膜4を半田13
により配線基板11aのニッケルメッキ膜13で表面を
覆われた配線膜12に接続することにより、配線基板1
1aに搭載する。従って、この搭載例は、上記ベース1
1からなる配線基板11aに、本配線基板1aと、半導
体素子9とを搭載し、配線基板1aと半導体素子9との
間を配線基板11aの配線膜13を介して電気的接続し
た 構造を有するといえる。。
【0045】図3(1)〜(5)は本発明配線基板の製
造方法の第2の実施例を工程順に示す断面図である。本
実施例は、図1に示す第1の実施例とは、絶縁ベース1
の一方の主表面には配線膜を形成するようにした点では
異なるが、それ以外では共通する。即ち、第1の実施例
によれば、配線基板1aは、各貫通孔2の導電ペースト
上に金属メッキ膜4(4a、4b)が形成されるのみ
で、パターニングされた配線膜が存在しない。しかし、
配線膜を形成する必要となる場合があり、一方の主表面
に配線膜のある配線基板1bを得ようとするが本実施例
(第2の実施例)なのである。
【0046】以下に図3を参照して本発明配線基板の製
造方法の第2の実施例を工程順に説明する。(1)図3
(1)に示すように、絶縁ベース1を用意し、該絶縁ベ
ース1に貫通孔2を形成する。 (2)次に、図3(2)に示すように、絶縁ベース1の
一方の主表面(図3における下側の主表面)に銅箔(厚
さ例えば15μm)6を貼り付ける。
【0047】(3)次に、図3(3)に示すように、各
貫通孔2に銀或いは銅を主成分とする導電ペースト3を
充填する。具体的には、例えば銀からなる導電性粒子と
エポキシ樹脂を混合した導電ペースト3をスキージを用
いて絶縁ベース1の貫通孔3に該絶縁ベース1の他方の
主表面(図3における上側の主表面)から埋め込む。こ
の充填は、絶縁ベース1を減圧チャンバー内に入れて減
圧下で行うと、導電性樹脂内のボイド発生を抑制するこ
とができるという利点がある。
【0048】(4)次に、図3(4)に示すように、上
記銅箔6をフォトエッチングによりパターニングするこ
とにより配線膜6とする。尚、そのフォトエッチングは
銅箔6上にレジスト膜を塗布し、それにマスク膜を介し
て露光し、現像することにより行うが、そのマスク合わ
せは、絶縁ベース1の銅箔6が形成されていない側の主
表面を視て導電ペースト3が充填された貫通孔2を位置
合わせ基準として行い、露光を行うこともできる。
【0049】尚、その場合、マスク合わせ装置として、
二つのカメラを有するものを用いることとし、そのうち
の第1のカメラでの露光用マスクの位置決めを、第2の
カメラで導電性樹脂の位置を確認しながら行うようにす
ると良い。これにより、貫通孔2の位置に合わせてのマ
スク合わせが可能となる。
【0050】(5)その後、基板表面にプラズマ洗浄を
施し、しかる後、ニッケルメッキし、それに続いて金メ
ッキする。これにより配線基板1bが出来上がる。4は
バンプを成す金属メッキ膜(ニッケルメッキ膜4aと金
メッキ膜4bからなる)である。本実施例は、銅からな
る配線膜6を有するようにした点で相違するがそれ以外
の点では基本的に第1の実施例と共通する。本実施例に
よれば、前述のことから明らかなように、絶縁ベース1
の一方の主表面には銅からなる配線膜6を形成した配線
基板1bを得ることができる。
【0051】尚、本実施例においては、基板上にエポキ
シ樹脂が塗られた保護フィルムを貼り付け、ドリルを用
いる等して貫通孔を形成し、その後、その保護フィルム
を剥がし、銅箔6を貼り付けるという、保護フィルムを
用いるバリエーションがあり得る。このようにすれば、
前述の通り、導電ペースト3を絶縁ベース1の表面から
突出するように貫通孔2に充填することができると共
に、貫通孔2以外の部分の表面を汚れないようにするこ
とができる。また、本実施例には、図9に示す従来の配
線基板の製造方法の図9(3)に示す工程(3)までを
終え、その後、その一方の主表面の銅箔を除去して図3
(3)に示す状態にし、しかる後、図3(4)に示す工
程を行い、次いで図3(5)に示す工程(4)を行うと
いうバリエーションもあり得る。
【0052】図4(1)、(2)は図3に示した実施例
或いはそのバリエーションの製造方法で製造した配線基
板1bに対する半導体素子の搭載例を示すもので、
(1)は半導体素子9を搭載した状態の断面図、(2)
は半導体素子9搭載前の配線基板1bを示す底面(銅箔
による配線膜6が形成された側の主表面)図である。本
例においても、図2(2)に示す例と同様に、半導体素
子9の電極パッド8上に、スタッドバンプボンダーを用
いて金属バンプ7を形成しておく。そして、これを、表
面に例えばエポキシ樹脂10を付けた配線基板1bの表
面のメッキ413が形成された導電ペースト3上にフリ
ップチップボンダーを用いて位置合わせした上で加熱・
加圧することによりエポキシ樹脂10を硬化させ、搭載
する。
【0053】本例においては、配線基板1bとして、銅
箔による配線膜6が半導体素子9の各電極を例えば外側
に導くパターンに形成されたものを用い、その配線膜6
が形成された側と反対側の面に半導体素子9が上述した
ようにしてフェイスボンディングされているのである。
即ち、配線基板1bの貫通孔2に充填された導電ペース
ト3にニッケル及び金を順次メッキすることにより形成
されたメッキ膜4上に半導体素子9の電極パッド8上の
バンプ7が接続されてなる。尚、図2(2)に示す例と
同様に、半田(13)により接続するように実施しても
良い。
【0054】図5(1)〜(3)は本発明配線基板の製
造方法により製造された配線基板1a或いは1bの導電
ペースト及びメッキ膜の形状例及び半導体素子接続例を
示す断面図で、(1)は充填後における貫通孔2内導電
ペースト3表面が絶縁ベース1表面と同一平面上に位置
する場合、(2)は充填後における貫通孔2内導電ペー
スト3が絶縁ベース1表面から突出している場合を示
し、(3)は配線基板のバンプに半導体素子(チップ)
のバンプとを接続した場合を示す。
【0055】図5(1)に示すように、貫通孔2内導電
ペースト3表面が絶縁ベース1表面と同一平面上に位置
する形態は、絶縁ベース1主表面にマスクシートを張ら
ないで貫通孔2への導電ペースト3の充填をした場合に
なり、図5(2)に示すように貫通孔2内導電ペースト
3が絶縁ベース1表面から突出する形態は、2点鎖線に
示すようにマスクシート11を絶縁ベース1表面に這っ
た状態で貫通孔2への導電ペースト3の充填をした場合
になる。即ち、マスクシート11の厚さ分導電ペースト
3が絶縁ベース1表面から突出する。その充填、硬化
後、このマスクシート11は剥がされる。
【0056】図5(3)に示すように、半導体素子9を
搭載する際、半導体素子9を加圧しながら半導体素子1
0、配線基板のバンプ7、4を覆っている絶縁樹脂10
を硬化させるので、そのとき、メッキ膜4下の導電ペー
スト3のバインダを成す樹脂はその圧力で収縮し、凹み
気味になり、導電ペースト3の導電率が高くなる。尚、
図5(2)に示すように予め導電ペースト3を絶縁ベー
ス1から突出させておくと、収縮により凹み気味になっ
ても導電ペースト3の表面と絶縁ベース1表面の高さを
略同じにして素子9と配線基板との接続性の確保、良好
な導電率の確保が図り易くなる。
【0057】尚、本発明配線基板の各実施例1a或いは
1bを用いた半導体装置[例えば図2、図4に示す半導
体装置]は、各種電子機器に用いることができ、特に小
型化を要する例えば携帯電話等に用いて小型化に大きく
寄与する。そして、このような電子機器は上記利点を有
した半導体装置を用い、その半導体装置は上記利点を有
した半導体装置の製造方法により製造できるので、その
製造方法の利点を享受することができる。図6はそのよ
うな電子機器の一例(携帯電話)Aを示し、この内部に
は、マザーボードBに搭載された本発明に係る半導体装
置Bが存在し、電子機器の内部回路の少なくとも一部を
成している。尚、本発明に係る半導体装置は例えば多数
の半導体記憶装置等を高集積化して実装したメモリカー
ド等にも適用できる。
【0058】図7(1)〜(3)は本発明マスク装置の
一つの実施例を説明するためのもので、(1)は装置の
概略説明図、(2)、(3)は二つのカメラで撮像した
画像を重ねた各別の例を示す画像図である。本実施例
は、図3に示した本発明配線基板の製造方法の第2の実
施例の図3(3)に示した工程(3)の終了後、一方の
主面に全面的に形成された銅箔6をパターニングして配
線膜とするためのフォトエッチング処理を施すための露
光に際してのマスク合わせに用いるものである。また、
図8はマスク合わせの原理説明図である。先ず、図7
(1)を参照して装置を説明する。
【0059】1bは上記工程(3)を終えた段階の配線
基板で、銅箔6が形成された主表面にはフォトレジスト
膜16が塗布されており、その面を上向きにして図示し
ない保持手段により略水平に置かれるようになってい
る。16は露光用マスクで、配線基板1bの上方にそれ
と平行な向きであって図示しないXY移動機構によりX
Y方向(X方向:横方向、Y方向:縦方向)に移動可能
なるように保持されている。更にはθ方向(回転方向)
における移動(回転)も可能にされている。
【0060】17a、17bはカメラで、カメラ17a
は、上記露光用マスク16を撮像するものであり、カメ
ラ17bは配線基板1bの銅箔6が形成されていない方
の主表面の貫通孔2に充填された導電ペースト3を撮像
するものであり、この二つのカメラ17a、17bは配
線基板1b及び露光用マスク16を挟んで互いに対向し
ている。露光用マスク16は、X(横)方向、Y(縦)
方向及びθ(回転)方向に動かすことが可能で、露光用
マスク16配線基板1bはX方向及びY方向に動かすこ
とが可能である。また、露光用マスク16と配線基板1
bは一体で動かすことが可能である。この場合、カメラ
17a、17bは位置が固定されている。
【0061】ここで、図7及び図8を参照してマスク合
わせの方法について説明する。先ず、配線基板1bを
X、Y方向に動かしてカメラ17aによって、合わせる
べき貫通孔2−1(図8参照)が見えるようにする。次
に、カメラ17bによって、その貫通孔2−1に合わせ
るマスクパターンが見えるように露光用マスク16を
X、Y方向に動かし、その貫通孔2−1と合わせるべき
マスクパターンとの位置関係を認識する。次に、カメラ
17aが他の合わせるべき貫通孔2−2(図8参照)が
見れるように、露光用マスク16と配線基板1bとの位
置関係を保ちながら、該露光用マスク16と配線基板1
bをX、Y方向に動かす。
【0062】そして、カメラ17bにて、貫通孔2−2
と、該貫通孔2−2に合わせるべきマスクパターンとの
位置関係との位置関係を認識する。そして、上記貫通孔
2−1と該貫通孔2−1に合わせるマスクパターンとの
位置関係と、上記貫通孔2−2と該貫通孔2−2にわせ
るマスクパターンとの位置関係から、マスク合わせに必
要となるマスクパターンのX、Y及びθ方向の移動すべ
き量を算出し、その量、移動させる。
【0063】すると、カメラ17aにより撮像した露光
用マスク16の画像と、カメラ17bにより撮像した配
線基板1bの導電ペースト3の画像を重ねて、図7
(2)に示すように、各導電ペースト3を示す部分[図
7(2)、(3)においては破線で示す。]が、露光用
マスク16の配線パターンのその導電ペースト3と対応
する部分に合致したらマスク合わせが終了したことにな
る。図7(3)に示す場合は、露光用マスク16が矢印
Aに示す方向にずれている。従って、露光マスク16を
矢印Aと反対側の矢印Bに示す方向に移動させる必要が
あるということになる。
【0064】このようなマスク合わせ装置によれば、二
つのカメラ17a、17bの一方17aによって露光用
マスク16を撮像し、他方17bによって配線基板1b
の裏面(銅箔が形成されていない側の主表面)の貫通孔
2内の導電ペースト3(による上下間接続部)を撮像す
ることにより露光用マスク16と導電ペースト3(によ
る上下間接続部)との正確な位置関係を把握することが
できるので、正確なマスク合わせをすることが可能にな
り、従来のように、配線基板1bの周縁と露光用マスク
との位置関係からマスク合わせをする場合よりもマスク
合わせ精度を顕著に高くすることができる。具体的に
は、従来±250μm程度であったマスク合わせ精度を
±30μm程度に改良することができる。
【0065】尚、二つのカメラ17a、17bにより撮
像した画像は、同一表示面上に重ねて表示し、その表示
画像を視ながら位置合わせするようにしても良いし、実
際には画像データを視認可能に表示せず、単にデータ演
算処理してエラー量(マスク合わせずれ量)を検出し、
そのエラー量が0になるように露光用マスクとの位置制
御を行うようにしても良く、実際に表示画面上に二つの
カメラ17a、17bによる画像を重ねて表示する場合
の他、実際には表示をしないが、演算処理により実質的
に画像を重ねてそのずれを検知することにより位置合わ
せする態様でも本発明マスク合わせ装置を実施すること
ができる。
【0066】
【発明の効果】請求項1の配線基板によれば、絶縁ベー
スを貫通する導電性樹脂に、従来におけるように銅膜を
介することなく直接金属メッキ膜からなるバンプを形成
することができるので、その銅箔の厚さ分配線基板の薄
型化を図ることができる。
【0067】請求項2の配線基板によれば、少なくとも
一方の主面側においては、請求項1におけると同様の配
線基板の薄型化を図ることができ、また、他方の主面側
においては、配線膜が形成されているので、その配線膜
を、製造方法の引き回し配線として用いることが可能と
なる。従って、引き回し配線が必要な場合に対応するこ
とができる。
【0068】請求項3の配線基板の製造方法によれば、
貫通孔を形成し該貫通孔に導電性樹脂を充填することに
より絶縁ベースに導電性樹脂を貫通させることができ、
そして、該導電性樹脂の露出面に無電解メッキをするの
で、バンプを成す金属メッキ膜を形成することができ、
請求項1或いは2記載の配線基板を得ることができる。
【0069】更に、従来において必要とした絶縁ベース
上に全面的に形成した金属箔を選択的にエッチングする
工程が必要ではなくなり、マスク合わせ精度の低さから
導電性樹脂による上下間接続部の配置ピッチを広くせざ
るを得ないと言う問題が無くなるので、導電性樹脂によ
る上下間接続部の配置ピッチを狭くすることが可能とな
り、延いては、搭載する半導体素子の電極配置ピッチと
同じにすることも可能になる。そして、そのように同じ
にした場合には、半導体素子の各電極を配線基板の導電
性樹脂の金属メッキ膜からなるバンプに、直接的に接続
することが可能になり、延いては、導電性樹脂が半導体
素子から受ける荷重を吸収するスプリング機能を発揮し
得る。
【0070】請求項4の配線基板の製造方法によれば、
貫通孔を形成し、絶縁ベースの片方の主表面に金属箔を
貼り付け、該貫通孔を充填するので、一方の面に金属箔
が貼り付けられ、その金属箔に一端にて接し、他端が露
出する導電性樹脂によって貫通された配線基板を得るこ
とができる。そして、その後、上記金属箔の選択的エッ
チングにより配線膜を形成した後、上記導電性樹脂の露
出面をメッキしてバンプを成す金属メッキ膜を形成する
ので、請求項2記載の配線基板を得ることができる。
【0071】尚、本配線基板の製造方法によれば、絶縁
性ベースの一方の主表面に全面的に貼り付けた金属箔を
導電性樹脂による上下間接続部と所定の位置関係を有す
るパターンの配線膜となるように選択的にエッチングす
る必要があるが、絶縁性ベースの他方の主表面側には金
属箔が無く、その側においては導電性樹脂(による上下
間接続部)を視認できるので、請求項11のマスク合わ
せ装置を用いることにより前述のように高精度なマスク
合わせができる。従って、高精度の金属箔の選択的エッ
チングは可能であり、配置ピッチは従来よりも小さくす
ることができる。
【0072】請求項5の配線基板の製造方法によれば、
絶縁ベースの少なくとも一方の主表面にフィルムを貼っ
た状態で該絶縁ベースへの前記貫通孔の形成を行い、導
電性樹脂をその貫通孔に充填するので、導電性樹脂を絶
縁ベースの主表面から突出させるようにすることができ
る。従って、導電性樹脂上に他の部材、例えば半導体素
子の外部引き出し電極を接続する場合するとき加圧して
導電性粒子どうしをより強固に接触させるように導電性
樹脂を収縮させても導電性樹脂が絶縁ベース表面から凹
まないように予め導電性樹脂を厚く形成しておくことが
できる。
【0073】請求項6の配線基板の製造方法によれば、
導電性樹脂の露出面へのバンプを成す金属メッキ膜の形
成のための無電解メッキの前に、上記導電性樹脂の露出
面を、機械的研磨、科学的エッチング、プラズマ洗浄、
スパッタリング或いはUV照射等により、該導電性樹脂
を構成する導電性粒子を露出させる処理を施すので、そ
の後の、導電性樹脂表面への無電解メッキによる金属メ
ッキ膜が形成が良好に為し得る。
【0074】請求項7の半導体装置によれば、請求項1
記載の配線基板を有するので、その請求項1記載の配線
基板が奏する前記効果を享受することができる。請求項
8の半導体装置の製造方法によれば、配線基板のバンプ
を成す金属メッキ膜と、前記半導体素子の外部引き出し
電極又はその表面のバンプとの接続を、上記配線基板と
該半導体素子との間に樹脂を介在させて加圧しその樹脂
を固めながら行うので、その際に導電性樹脂を収縮させ
ることができる。従って、その収縮により導電性樹脂の
導電性粒子相互の接触、接続を強めることができるの
で、導電性樹脂の導電率をより高め、接続性を良くする
ことができる。
【0075】請求項9の半導体装置によれば、請求項1
記載の配線基板を有するので、請求項1記載の配線基板
が奏する前述する効果を享受することができる。請求項
10の電子機器によれば、請求項1又は2の配線基板を
用いて半導体素子を搭載した半導体装置、請求項7の半
導体装置及び/又は請求項9記載の半導体装置を有する
ので、請求項1又は2の配線基板を用いて半導体素子を
搭載した半導体装置、請求項7の半導体装置及び/又は
請求項9記載の半導体装置が奏する効果を享受すること
ができる。
【0076】請求項11のマスク合わせ装置によれば、
二つのカメラの一方によって露光用マスクを撮像し、他
方によって配線基板の裏面(銅箔が形成されていない側
の主表面)の導電ペースト露出面を撮像することにより
露光用マスクと導電ペーストとの正確な位置関係を把握
することができるので、その位置関係が所望どおりでな
いときは露光マスクを移動させて所望通りにすることが
できる。従って、従来のように、配線基板の周縁と露光
用マスクとの位置関係からマスク合わせをする場合より
もマスク合わせ精度を顕著に高くすることができる。依
って、配線膜の形成精度を顕著に高めることができる。
【図面の簡単な説明】
【図1】(1)〜(4)は本発明配線基板の製造方法の
第1の実施例を工程順に示す断面図である。
【図2】(1)はその製造方法により製造された配線基
板の平面図であり、(2)は図1に示した配線基板への
半導体素子の一つの搭載例を示す断面図である。尚、図
1(1)〜(4)は図2(2)の1−1線に沿う断面に
当たる。
【図3】(1)〜(5)は本発明配線基板の製造方法の
第2の実施例を工程順に示す断面図である。
【図4】(1)、(2)は図3に示した実施例或いはそ
のバリエーションの製造方法で製造した配線基板に対す
る半導体素子の搭載例を示すもので、(1)は半導体素
子を搭載した状態の断面図、(2)は半導体素子9搭載
前の配線基板を示す底面(銅箔による配線膜が形成され
た側の主表面)図である。
【図5】本発明配線基板の製造方法により製造された配
線基板の導電ペースト及びメッキ膜の形状例及び半導体
素子接続例を示す断面図で、(1)は充填後における貫
通孔内導電性樹脂(導電ペースト)表面が絶縁ベース表
面と同一平面上に位置する場合、(2)は充填後におけ
る貫通孔内導線性樹脂(導電ペースト)が絶縁ベース表
面から突出している場合を示し、(3)は配線基板のバ
ンプに半導体素子(チップ)のバンプを接続した場合を
示す。
【図6】本発明に係る半導体装置を搭載した電子機器の
一例を示す一部切り欠き斜視図である。
【図7】(1)〜(3)は本発明マスク合わせ装置の一
つの実施例を説明するもので、(1)は装置の概略説明
図、(2)、(3)は二つのカメラで撮像した画像を重
ねた各別の例を示す画像図である。
【図8】図7(1)に示すマスク合わせ装置によるマス
ク合わせの原理説明図である。
【図9】(1)〜(4)は従来の配線基板の製造方法の
一例を工程順に示す断面図である。
【符号の説明】
1a、1b・・・配線基板、1・・・絶縁ベース、2・
・・孔(貫通孔)、3・・・導電性樹脂(導電ペース
ト)、4・・・金属メッキ膜、4a・・・ニッケルメッ
キ膜、4b・・・金メッキ膜、6・・・配線膜(銅
箔)、7・・・半導体素子のバンプ、8・・・半導体素
子の電極バンプ、9・・・半導体素子、10・・・樹
脂、15・・・レジスト膜、16・・・露光用マスク、
17a・・・第1のカメラ、17b・・・第2のカメ
ラ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/34 501 H05K 3/40 K 3/40 H01L 23/12 F Fターム(参考) 5E317 AA24 BB02 BB03 BB22 CC22 CC25 CD01 CD21 CD25 CD27 CD32 CD34 GG14 GG16 5E319 AA03 AA07 AB06 AC02 AC11 AC18 CC61 CD04 GG01 GG15 5E336 AA04 BB02 BB15 CC34 CC58 EE07 5E343 AA02 AA17 BB17 BB23 BB24 BB25 BB67 BB72 DD03 DD76 EE02 EE08 EE13 EE43 EE46 EE52 ER35 GG08 GG11

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 絶縁ベースにそれを貫通するように導電
    性樹脂が形成され、 上記導電性樹脂の少なくとも一方の露出面上に、上記絶
    縁ベースの表面から突出してバンプを成す金属メッキ膜
    が形成されてなることを特徴とする配線基板。
  2. 【請求項2】 絶縁ベースにそれを貫通するように導電
    性樹脂が形成され、 上記導電性樹脂の一方の露出面上に、上記絶縁ベースの
    表面から突出してバンプを成す金属メッキ膜が形成さ
    れ、 上記絶縁ベースの上記一方の露出面と反対側の面に、配
    線膜が形成され、 上記導電性樹脂の上記一方の露出面と反対側の面が上記
    配線膜に接続されたことを特徴とする配線基板。
  3. 【請求項3】 絶縁ベースに貫通孔を形成し、 上記貫通孔に導電性樹脂を充填し、且つ該導電性樹脂を
    硬化させ、 上記導電性樹脂の露出面にメッキ法によりバンプを成す
    金属メッキ膜を形成することを特徴とする配線基板の製
    造方法。
  4. 【請求項4】 絶縁ベースに貫通孔を形成し、 上記絶縁ベースの一方の主表面に金属箔を貼り付け、 上記貫通孔に上記金属箔の貼り付け面と反対側の面から
    導電性樹脂を充填し、且つ該導電性樹脂を硬化させ、 上記金属箔を選択的にエッチングすることにより配線膜
    を形成し、 上記導電性樹脂の露出面にメッキ法によりバンプを成す
    金属メッキ膜を形成することを特徴とする配線基板の製
    造方法。
  5. 【請求項5】 前記絶縁ベースの少なくとも一方の主表
    面にフィルムを貼った状態で該絶縁ベースに前記貫通孔
    を形成し、 上記貫通孔へ前記導電性樹脂を充填し、該導電性樹脂を
    硬化させた後、上記フィルムを剥がすことを特徴とする
    請求項3又は4記載の配線基板の製造方法。
  6. 【請求項6】 前記導電性樹脂の露出面へのバンプを成
    す金属メッキ膜の形成のためのメッキの前に、上記導電
    性樹脂の露出面を、機械的研磨、化学的エッチング、プ
    ラズマ洗浄、スパッタリング或いはUV照射等により、
    該導電性樹脂を構成する導電性粒子を露出させる処理を
    施すことを特徴とする請求項3、4又は5記載の配線基
    板の製造方法。
  7. 【請求項7】 請求項1記載の配線基板と、半導体素子
    とを、該配線基板の前記バンプに、該半導体素子の外部
    引き出し電極又はその表面に形成されたバンプを接続す
    ることにより一体化してなることを特徴とする半導体装
    置。
  8. 【請求項8】 請求項7の半導体装置の製造方法であっ
    て、 前記配線基板の前記バンプを成す金属メッキ膜と、前記
    半導体素子の外部引き出し電極又はその表面のバンプと
    の接続を、上記配線基板と該半導体素子との間に樹脂を
    介在させて加圧しその樹脂を固めながら行うことを特徴
    とする半導体装置の製造方法。
  9. 【請求項9】 請求項1記載の配線基板と、半導体素子
    と、該配線基板及び該半導体素子を搭載し、該配線基板
    の導電性樹脂と上記半導体素子との間を電気的に接続す
    る配線膜が形成された別の配線基板とからなり、 上記半導体素子の外部引き出し電極又はその表面のバン
    プと上記別の配線基板の上記配線膜とが接続され、 上記配線基板のバンプを成す金属メッキ膜と、半導体素
    子の外部引き出し電極或いはバンプと接続された配線膜
    との間が電気的に接続されてなることを特徴とする半導
    体装置。
  10. 【請求項10】 請求項1又は2の配線基板を用いて半
    導体素子を搭載した半導体装置、請求項7の半導体装置
    及び/又は請求項9記載の半導体装置を用いたことを特
    徴とする電子機器。
  11. 【請求項11】 導電性樹脂が貫通し主表面に金属膜を
    貼り付けた配線基板の該金属膜を、上記導電性樹脂と所
    定の位置関係を有するパターンにパターニングするフォ
    トエッチングのための露光用マスクを位置合わせするマ
    スク合わせ装置であって、 上記配線基板の金属膜形成側に位置してマスクパターン
    を撮像する第1のカメラと、 上記配線基板の金属膜形成面と反対側に位置して上記導
    電性樹脂の露出部分を撮像する第2のカメラと、 を少なくとも有し、 上記第2のカメラで上記導電性樹脂の位置を確認しなが
    ら上記第1のカメラで上記マスクパターンの位置決めを
    行うようにしてなることを特徴とするマスク合わせ装
    置。
JP2002106516A 2002-04-09 2002-04-09 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置 Pending JP2003304050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002106516A JP2003304050A (ja) 2002-04-09 2002-04-09 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002106516A JP2003304050A (ja) 2002-04-09 2002-04-09 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置

Publications (1)

Publication Number Publication Date
JP2003304050A true JP2003304050A (ja) 2003-10-24

Family

ID=29390817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002106516A Pending JP2003304050A (ja) 2002-04-09 2002-04-09 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置

Country Status (1)

Country Link
JP (1) JP2003304050A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
JP2016172345A (ja) * 2015-03-17 2016-09-29 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
JP2016172345A (ja) * 2015-03-17 2016-09-29 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
US10259215B2 (en) 2015-03-17 2019-04-16 Seiko Epson Corporation Liquid jet head and method for manufacturing liquid jet head
US10773517B2 (en) 2015-03-17 2020-09-15 Seiko Epson Corporation Liquid jet head and method for manufacturing liquid jet head
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺
GB2604516A (en) * 2019-11-18 2022-09-07 Scivita Med Tech Co Ltd Integrated miniature welding plate structure and manufacturing process therefor

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US20070035021A1 (en) Printed circuit board and electronic apparatus including printed circuit board
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
TW200904267A (en) Method of manufacturing multilayer wiring board
JP2010272562A (ja) 電子部品の実装構造
US9935053B2 (en) Electronic component integrated substrate
JP5064158B2 (ja) 半導体装置とその製造方法
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JP2009231657A (ja) 半導体装置およびその製造方法
JP2004193297A (ja) ウェハレベルパッケージおよびその製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2003304050A (ja) 配線基板と、その製造方法と、半導体装置と、その製造方法と、それに用いるマスク合わせ装置
JP4465891B2 (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP2006049822A (ja) 半導体ic内蔵モジュール
JP3918828B2 (ja) 半導体装置
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
JP3929251B2 (ja) 2層配線半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050131