JP2003303785A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2003303785A
JP2003303785A JP2002105600A JP2002105600A JP2003303785A JP 2003303785 A JP2003303785 A JP 2003303785A JP 2002105600 A JP2002105600 A JP 2002105600A JP 2002105600 A JP2002105600 A JP 2002105600A JP 2003303785 A JP2003303785 A JP 2003303785A
Authority
JP
Japan
Prior art keywords
aluminum
thin film
film
silicon
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002105600A
Other languages
Japanese (ja)
Inventor
Yasuaki Tanaka
靖明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002105600A priority Critical patent/JP2003303785A/en
Publication of JP2003303785A publication Critical patent/JP2003303785A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device wherein a thin film containing aluminum can properly be embedded in a contact hole which is formed in a semiconductor substrate and has a small width and diameter and a large aspect ratio. <P>SOLUTION: A polysilicon film 15 is formed on the surface of a silicon substrate 1 having a trench 4 by a CVD method. An aluminium thin film 16 is formed on the surface of the silicon substrate 1 by a sputter method while the silicon substrate 1 is heated. The ratio of the amount of silicon which is supplied to the silicon substrate 1 by the CVD method to the amount of aluminum which is supplied to the silicon substrate 1 by the sputter method can be made, e.g. at least 0.1 at.% and 1 at.%. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、MOS FETな
どの半導体装置の製造方法に関し、特に、シリコン基板
等の半導体基板上に形成された微細なコンタクトホール
を埋め込むようにアルミニウムを含む薄膜を形成する工
程を含む半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a MOS FET, and more particularly to forming a thin film containing aluminum so as to fill a fine contact hole formed on a semiconductor substrate such as a silicon substrate. The present invention relates to a method for manufacturing a semiconductor device including steps.

【0002】[0002]

【従来の技術】半導体装置の製造工程では、シリコン基
板上に形成された微細なホール(穴)状またはトレンチ
(溝)状のコンタクトホールを埋めるようにアルミニウ
ムからなる電極薄膜が形成される。このような電極薄膜
は、シリコン基板上に形成された素子(たとえば、トラ
ンジスタ)の取り出し電極をなす。このような薄膜は、
従来、スパッタ法により、シリコン基板上にアルミニウ
ム原子を供給して、コンタクトホールを埋めるようにア
ルミニウム薄膜を形成することにより形成されていた。
2. Description of the Related Art In a manufacturing process of a semiconductor device, an electrode thin film made of aluminum is formed so as to fill a fine hole-shaped or trench-shaped contact hole formed on a silicon substrate. Such an electrode thin film serves as an extraction electrode of an element (for example, a transistor) formed on a silicon substrate. Such a thin film is
Conventionally, it has been formed by supplying aluminum atoms onto a silicon substrate by a sputtering method to form an aluminum thin film so as to fill the contact hole.

【0003】[0003]

【発明が解決しようとする課題】ところが、近年の配線
パターンの微細化に伴い、コンタクトホールの幅や径が
小さく(たとえば、0.6μm以下に)なってきてい
る。一方、コンタクトホールの深さは配線パターンが微
細化されてもほとんど変わらないので、コンタクトホー
ルの幅または径に対するコンタクトホールの深さの比
(アスペクト比)が、大きく(たとえば、1以上に)な
る。
However, with the recent miniaturization of wiring patterns, the width and diameter of contact holes have become smaller (for example, 0.6 μm or less). On the other hand, the depth of the contact hole hardly changes even if the wiring pattern is miniaturized, so that the ratio (aspect ratio) of the depth of the contact hole to the width or diameter of the contact hole becomes large (for example, 1 or more). .

【0004】このような幅や径が狭くアスペクト比が大
きいコンタクトホールには、上述の方法では、コンタク
トホールを良好に埋めるアルミニウム薄膜を形成するこ
とができなかった。具体的には、アルミニウム薄膜内で
コンタクトホールに対応する部分にボイド(空隙)が形
成されるという問題があった。これは、スパッタ法で
は、幅や径が小さくアスペクト比が大きいコンタクトホ
ールの内部空間が、アルミニウム原子で完全に埋められ
る前に、コンタクトホールの開口を塞ぐようにアルミニ
ウム薄膜が成長してしまうことによる。
In the contact hole having such a small width and diameter and a large aspect ratio, the aluminum thin film which can satisfactorily fill the contact hole could not be formed by the above method. Specifically, there is a problem that voids (voids) are formed in the aluminum thin film at the portions corresponding to the contact holes. This is because in the sputtering method, the aluminum thin film grows so as to block the opening of the contact hole before the inner space of the contact hole having a small width and diameter and a large aspect ratio is completely filled with aluminum atoms. .

【0005】また、成膜時またはその後の工程で、アル
ミニウム薄膜から、シリコン基板上の拡散領域などへと
アルミニウム原子が拡散(アルミスパイク)し、素子の
pn接合が破壊されるという問題もあった。そこで、こ
の発明の目的は、半導体基板上に形成された幅や径が狭
くアスペクト比が大きいコンタクトホールに、アルミニ
ウムを含む薄膜を良好に埋め込むことができる半導体装
置の製造方法を提供することである。
Further, there is a problem that aluminum atoms are diffused (aluminum spikes) from an aluminum thin film to a diffusion region on a silicon substrate or the like at the time of film formation or a subsequent step, and the pn junction of the element is destroyed. . Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of satisfactorily embedding a thin film containing aluminum in a contact hole formed on a semiconductor substrate with a small width and diameter and a large aspect ratio. .

【0006】この発明の他の目的は、コンタクトホール
に埋め込まれたアルミニウムを含む薄膜から、アルミニ
ウム原子が拡散しにくい半導体装置の製造方法を提供す
ることである。
Another object of the present invention is to provide a method of manufacturing a semiconductor device in which aluminum atoms are less likely to diffuse from a thin film containing aluminum buried in a contact hole.

【0007】[0007]

【課題を解決するための手段および発明の効果】上記の
課題を解決するための請求項1記載の発明は、半導体基
板(1)上に形成されたコンタクトホール(4)を埋め
るようにアルミニウムを含む薄膜(11)を形成する半
導体装置の製造方法であって、上記コンタクトホールの
内表面に、シリコンを含む薄膜(15)を形成する下地
膜形成工程と、上記下地膜形成工程の後、上記半導体基
板を加熱しながら、上記半導体基板の表面に、上記コン
タクトホールを埋めるようにアルミニウムを含む薄膜
(11,16)を形成するアルミニウム薄膜形成工程と
を含むことを特徴とする半導体装置の製造方法である。
[Means for Solving the Problems and Effects of the Invention] According to the invention of claim 1 for solving the above problems, aluminum is filled so as to fill the contact hole (4) formed on the semiconductor substrate (1). A method of manufacturing a semiconductor device, comprising forming a thin film (11) containing silicon, comprising: a base film forming step of forming a silicon containing thin film (15) on an inner surface of the contact hole; An aluminum thin film forming step of forming a thin film (11, 16) containing aluminum on the surface of the semiconductor substrate so as to fill the contact hole while heating the semiconductor substrate. Is.

【0008】なお、括弧内の英数字は後述の実施形態に
おける対応構成要素等を示す。以下、この項において同
じ。この発明によれば、アルミニウムを含む薄膜(以
下、「アルミニウム薄膜」という。)の形成に先立っ
て、コンタクトホールの内面を含む半導体基板の表面
に、シリコンを含む薄膜(下地層)が形成される。引き
続き実施されるアルミニウム薄膜形成工程で、たとえ
ば、物理蒸着法により半導体基板上に供給されるアルミ
ニウム原子は、半導体基板上のコンタクトホールの内部
(特に、内壁)には到達しにくい。しかし、半導体基板
表面のコンタクトホール以外の部分に到達したアルミニ
ウム原子は、下地膜に拡散しながらコンタクトホール内
へと移動することができる。このため、半導体基板のコ
ンタクトホール外の部分にアルミニウム原子が堆積して
形成された薄膜の一部が、コンタクトホールの内面に沿
ってコンタクトホール内に流れ込むように移動する。
The alphanumeric characters in the parentheses indicate corresponding constituent elements in the embodiments described later. The same applies in this section below. According to this invention, prior to the formation of a thin film containing aluminum (hereinafter referred to as “aluminum thin film”), a thin film containing silicon (base layer) is formed on the surface of the semiconductor substrate including the inner surfaces of the contact holes. . In the subsequent aluminum thin film forming step, for example, aluminum atoms supplied onto the semiconductor substrate by the physical vapor deposition method do not easily reach the inside (particularly the inner wall) of the contact hole on the semiconductor substrate. However, aluminum atoms that have reached portions other than the contact holes on the surface of the semiconductor substrate can move into the contact holes while diffusing into the base film. Therefore, a part of the thin film formed by depositing aluminum atoms on the portion of the semiconductor substrate outside the contact hole moves so as to flow into the contact hole along the inner surface of the contact hole.

【0009】これにより、コンタクトホール内が良好に
埋められて、アルミニウム薄膜が成長する。特に、コン
タクトホールが、幅や径が0.6μm以下と狭く、アス
ペクト比が1以上と高い場合、このような製造方法は効
果がある。アルミニウム薄膜の不要な部分は、その後、
エッチングなどにより除去してもよい。このようにし
て、コンタクトホールに良好に埋め込まれたアルミニウ
ム薄膜を形成でき、たとえば、コンタクトホール内面に
露出している半導体層(基板自身であってもよい。)と
アルミニウム薄膜とを電気的に接続できる。
As a result, the inside of the contact hole is filled well and an aluminum thin film grows. In particular, when the contact hole has a narrow width or diameter of 0.6 μm or less and an aspect ratio of 1 or more, such a manufacturing method is effective. The unnecessary part of the aluminum thin film is then
You may remove by etching etc. In this way, an aluminum thin film well embedded in the contact hole can be formed, and for example, the semiconductor layer (which may be the substrate itself) exposed on the inner surface of the contact hole is electrically connected to the aluminum thin film. it can.

【0010】また、アルミニウム薄膜が成長する際、下
地層からアルミニウム薄膜へとシリコン原子が拡散す
る。したがって、アルミニウム薄膜は、シリコンを含ん
だものとなる。このため、アルミニウム薄膜中のアルミ
ニウム原子は、コンタクトホール内面に露出している半
導体層(特に、シリコンからなるもの)へ拡散しにくく
なり、これにより、当該半導体層の内方に形成されたp
n接合の破壊を防ぐことができる。
When the aluminum thin film grows, silicon atoms diffuse from the underlayer to the aluminum thin film. Therefore, the aluminum thin film contains silicon. As a result, aluminum atoms in the aluminum thin film are less likely to diffuse into the semiconductor layer exposed on the inner surface of the contact hole (particularly, one made of silicon), which causes p formed inside the semiconductor layer.
It is possible to prevent the destruction of the n-junction.

【0011】半導体基板は、たとえば、シリコン基板で
あってもよい。また、コンタクトホールは、半導体基板
上に形成された膜中に形成されたものであってもよい。
請求項2記載の発明は、上記アルミニウム薄膜形成工程
で上記半導体基板に供給されるアルミニウム量に対する
上記下地膜形成工程で上記半導体基板に供給されるシリ
コン量の比が、原子比で0.1%以上かつ1%以下であ
ることを特徴とする請求項1記載の半導体装置の製造方
法である。
The semiconductor substrate may be, for example, a silicon substrate. The contact hole may be formed in the film formed on the semiconductor substrate.
According to a second aspect of the invention, the ratio of the amount of silicon supplied to the semiconductor substrate in the base film forming step to the amount of aluminum supplied to the semiconductor substrate in the aluminum thin film forming step is 0.1% in atomic ratio. It is above and 1% or less, It is a manufacturing method of the semiconductor device according to claim 1 characterized by things.

【0012】これにより、上述の拡散によるアルミニウ
ム原子の移動が有効に生じて、コンタクトホールに良好
にアルミニウム薄膜を埋め込むことができる。また、過
剰なシリコンによるシリコンノジュールの発生を防ぐこ
ともできる。請求項3記載の発明は、上記下地膜形成工
程が、化学蒸着法によりポリシリコンの薄膜(15)を
形成する工程を含むことを特徴とする請求項1または2
記載の半導体装置の製造方法である。
As a result, the migration of aluminum atoms due to the diffusion described above effectively occurs, and the aluminum thin film can be satisfactorily embedded in the contact hole. It is also possible to prevent the generation of silicon nodules due to excess silicon. The invention according to claim 3 is characterized in that the underlying film forming step includes a step of forming a polysilicon thin film (15) by a chemical vapor deposition method.
It is a manufacturing method of the semiconductor device described.

【0013】化学蒸着法により、コンタクトホールの内
部(内壁など)にも均一にポリシリコン膜(下地膜)を
形成できる。アルミニウム薄膜の成膜は、たとえば、請
求項4記載のように、物理蒸着法の一例であるスパッタ
法によるものとすることができる。請求項5記載の発明
は、上記アルミニウム薄膜形成工程が、上記半導体基板
を300℃ないし400℃に加熱する工程を含むことを
特徴とする請求項1ないし4のいずれかに記載の半導体
装置の製造方法である。
By the chemical vapor deposition method, a polysilicon film (base film) can be uniformly formed inside the contact hole (inner wall or the like). The aluminum thin film can be formed by, for example, the sputtering method, which is an example of the physical vapor deposition method. The invention according to claim 5 is characterized in that the aluminum thin film forming step includes the step of heating the semiconductor substrate to 300 ° C. to 400 ° C. Is the way.

【0014】アルミニウム薄膜形成工程において、半導
体基板を300℃以上に加熱することにより、上述のア
ルミニウム原子およびシリコン原子の拡散を好適に生じ
させ、コンタクトホールに良好にアルミニウム薄膜を埋
め込むことができる。また、半導体基板の加熱温度を4
00℃以下とすることにより、コンタクトホールに埋め
込まれたアルミニウム薄膜から、半導体基板などへのア
ルミニウム原子の拡散を少なくできる。
By heating the semiconductor substrate to 300 ° C. or higher in the aluminum thin film forming step, the above-mentioned diffusion of aluminum atoms and silicon atoms can be suitably caused, and the aluminum thin film can be satisfactorily embedded in the contact hole. In addition, the heating temperature of the semiconductor substrate is set to 4
By setting the temperature to 00 ° C. or less, diffusion of aluminum atoms from the aluminum thin film embedded in the contact hole to the semiconductor substrate or the like can be reduced.

【0015】[0015]

【発明の実施の形態】以下では、添付図面を参照して、
本発明の実施の形態について詳細に説明する。図1は、
本発明の製造方法を適用して製造されるMOS FET
(Metal OxideSemiconductor Field Effect Transisto
r)の構造を示す図解的な断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, referring to the accompanying drawings,
Embodiments of the present invention will be described in detail. Figure 1
MOS FET manufactured by applying the manufacturing method of the present invention
(Metal Oxide Semiconductor Field Effect Transisto
It is a schematic sectional drawing which shows the structure of r).

【0016】シリコン基板1の表層部には、n-型のエ
ピタキシャル層2が形成されている。エピタキシャル層
2の上には、複数のリッジ形状の積層膜3が互いに平行
に配されている。隣接した積層膜3の間は、ホール
(穴)4となっている。積層膜3は、下部(エピタキシ
ャル層2側)から上部に向かって積層された、p-
5、n+層6、および酸化シリコン層7を含んでいる。
各積層膜3の内部には、エピタキシャル層2の上部から
延びるポリシリコン層8が形成されている。ポリシリコ
ン層8は、p-層5およびn+層6を貫通しており、上部
(エピタキシャル層2側とは反対側)で酸化シリコン層
7に接している。ポリシリコン層8は、不純物の添加に
より導電化されていて、積層膜3の長さ方向に平行な方
向(図1で、紙面に垂直な方向)で外部に露出してお
り、FETのゲート電極として機能するようになってい
る。
An n type epitaxial layer 2 is formed on the surface layer of the silicon substrate 1. A plurality of ridge-shaped laminated films 3 are arranged in parallel on the epitaxial layer 2. Between the adjacent laminated films 3 are holes 4. The laminated film 3 includes a p layer 5, an n + layer 6, and a silicon oxide layer 7, which are laminated from the lower portion (epitaxial layer 2 side) toward the upper portion.
Inside each laminated film 3, a polysilicon layer 8 extending from the upper part of the epitaxial layer 2 is formed. The polysilicon layer 8 penetrates the p layer 5 and the n + layer 6 and is in contact with the silicon oxide layer 7 on the upper side (the side opposite to the epitaxial layer 2 side). The polysilicon layer 8 is made conductive by addition of impurities, and is exposed to the outside in a direction parallel to the length direction of the laminated film 3 (direction perpendicular to the paper surface in FIG. 1), and the gate electrode of the FET. It is supposed to function as.

【0017】ポリシリコン層8の周囲には、酸化シリコ
ン層7と接する部分を除いて、酸化膜9が形成されてい
る。隣接する積層膜3のp-層5間で、エピタキシャル
層2に接する部分には、p-層5より層厚が薄いp+層1
0が形成されている。積層膜3およびp+層10の上部
には、ホール4を埋めるようにアルミニウム(Al)を
主成分とするアルミニウム電極膜11が形成されてい
る。アルミニウム電極膜11は、少量(たとえば、原子
比でアルミニウムに対して0.3%)のシリコンを含ん
でいる。アルミニウム電極膜11は、n+層6の取り出
し電極として機能するようになっている。
An oxide film 9 is formed around the polysilicon layer 8 except for the portion in contact with the silicon oxide layer 7. Between the p layers 5 of the adjacent laminated films 3, the p + layer 1 having a smaller thickness than the p layer 5 is formed in a portion in contact with the epitaxial layer 2.
0 is formed. An aluminum electrode film 11 containing aluminum (Al) as a main component is formed on the laminated film 3 and the p + layer 10 so as to fill the hole 4. The aluminum electrode film 11 contains a small amount (for example, 0.3% in atomic ratio with respect to aluminum) of silicon. The aluminum electrode film 11 functions as an extraction electrode for the n + layer 6.

【0018】以上のような構造のMOS FETにおい
て、ホール4の幅W1は、たとえば、0.6μmであ
り、ホール4の幅W1に対する深さDの比(アスペクト
比)D/W1は大きい(たとえば、1以上)。ポリシリ
コン層8の幅W2は、たとえば、0.6μmであり、積
層膜3のうちポリシリコン層8の片側に存在する部分の
幅W3は、たとえば、0.45μmである。したがっ
て、このMOS FETの素子単位の幅W4は、たとえ
ば、2.1μmである。
In the MOS FET having the above structure, the width W1 of the hole 4 is, for example, 0.6 μm, and the ratio of the depth D to the width W1 of the hole 4 (aspect ratio) D / W1 is large (for example, 1 or more). The width W2 of the polysilicon layer 8 is, for example, 0.6 μm, and the width W3 of a portion of the laminated film 3 existing on one side of the polysilicon layer 8 is, for example, 0.45 μm. Therefore, the width W4 of the element unit of this MOS FET is, for example, 2.1 μm.

【0019】図2は、アルミニウム電極膜11の形成工
程を説明するための図解的な断面図である。先ず、p+
層10および積層膜3(シリコン基板1)上に、CVD
(化学蒸着)法により、ポリシリコン膜15が形成され
る(図2(a))。ポリシリコン膜15は、エピタキシ
ャル層2上、積層膜3の側面(ホール4の内壁)、およ
び積層膜3の上面などに均一な厚さで形成される。ポリ
シリコン膜15の厚さは、たとえば、100Åとするこ
とができる。
FIG. 2 is a schematic sectional view for explaining the forming process of the aluminum electrode film 11. First, p +
CVD is performed on the layer 10 and the laminated film 3 (silicon substrate 1).
The polysilicon film 15 is formed by the (chemical vapor deposition) method (FIG. 2A). The polysilicon film 15 is formed with a uniform thickness on the epitaxial layer 2, the side surface of the laminated film 3 (inner wall of the hole 4), the upper surface of the laminated film 3, and the like. The thickness of the polysilicon film 15 can be set to 100 Å, for example.

【0020】次に、このようにしてポリシリコン膜15
が形成されたシリコン基板1に対して、スパッタ法によ
り、アルミニウム原子が堆積されてアルミニウム薄膜1
6が形成される(図2(b)〜(d))。この際、シリ
コン基板1は加熱される。スパッタ法によりシリコン基
板1上に供給されたアルミニウム原子は、ホール4の内
部には到達しにくいので、成膜の初期には、アルミニウ
ム原子は主にホール4の外部に堆積してアルミニウム薄
膜16を形成する。アルミニウム原子は、ポリシリコン
膜15中に拡散するので、ホール4外に形成されたアル
ミニウム薄膜16の一部は、ホール4内に流れ込むよう
に移動する(図2(b))。
Next, in this way, the polysilicon film 15 is formed.
Aluminum atoms are deposited by a sputtering method on the silicon substrate 1 on which the aluminum thin film 1 has been formed.
6 is formed (FIGS. 2B to 2D). At this time, the silicon substrate 1 is heated. Since aluminum atoms supplied onto the silicon substrate 1 by the sputtering method do not easily reach the inside of the holes 4, the aluminum atoms are mainly deposited outside the holes 4 to form the aluminum thin film 16 at the beginning of film formation. Form. Since aluminum atoms diffuse into the polysilicon film 15, a part of the aluminum thin film 16 formed outside the hole 4 moves so as to flow into the hole 4 (FIG. 2B).

【0021】また、ポリシリコン膜15を構成するシリ
コン原子も、アルミニウム薄膜16中へと拡散する。こ
のようして、ホール4は次第にアルミニウム薄膜16で
埋められていき(図2(c))、成膜終了時にはホール
4は、アルミニウム薄膜16により完全に埋められる。
シリコン基板1へのアルミニウム原子の供給を停止した
後、適当な時間シリコン基板1の加熱を継続することと
してもよい。以上の工程(図2(a)〜(d))で、シ
リコン基板1に供給するアルミニウム量に対するシリコ
ン量の比は、ポリシリコン膜15を形成する工程におけ
るシリコン基板1の加熱温度でのアルミニウムに対する
シリコンの固溶限界内とすることが好ましい。この場
合、ポリシリコン層8を構成するシリコン原子は全量ア
ルミニウム薄膜16中へと移動し、アルミニウム薄膜1
6の成膜終了後には、アルミニウム薄膜16(アルミニ
ウム電極膜11)とp+層10および積層膜3との間に
は、ポリシリコン層8は存在しなくなる。
The silicon atoms forming the polysilicon film 15 also diffuse into the aluminum thin film 16. In this way, the holes 4 are gradually filled with the aluminum thin film 16 (FIG. 2C), and the holes 4 are completely filled with the aluminum thin film 16 at the end of the film formation.
After stopping the supply of aluminum atoms to the silicon substrate 1, the heating of the silicon substrate 1 may be continued for an appropriate time. In the above steps (FIGS. 2A to 2D), the ratio of the amount of silicon to the amount of aluminum supplied to the silicon substrate 1 is the amount of aluminum to the aluminum at the heating temperature of the silicon substrate 1 in the step of forming the polysilicon film 15. It is preferably within the solid solution limit of silicon. In this case, all the silicon atoms forming the polysilicon layer 8 move into the aluminum thin film 16, and the aluminum thin film 1
After the film formation of 6, the polysilicon layer 8 does not exist between the aluminum thin film 16 (aluminum electrode film 11) and the p + layer 10 and the laminated film 3.

【0022】このようにして、ボイド(空隙)のない良
好なアルミニウム電極膜11が得られる(図2
(d))。特に、ホール4が、幅や径が0.6μm以下
と狭く、アスペクト比が1以上と高い場合、このような
製造方法は効果がある。アルミニウム電極膜11は、ア
ルミニウムを主成分とし、少量(たとえば、原子比でア
ルミニウムに対して0.3%)のシリコンを含んだもの
となる。アルミニウム電極膜11が形成された後、アル
ミニウム電極膜11の不要部分は、エッチングなどによ
り除去される。
In this way, a good aluminum electrode film 11 without voids (voids) is obtained (FIG. 2).
(D)). In particular, when the hole 4 has a narrow width or diameter of 0.6 μm or less and an aspect ratio of 1 or more, such a manufacturing method is effective. The aluminum electrode film 11 contains aluminum as a main component and a small amount of silicon (for example, 0.3% in atomic ratio to aluminum). After the aluminum electrode film 11 is formed, unnecessary portions of the aluminum electrode film 11 are removed by etching or the like.

【0023】アルミニウム電極膜11が固溶限界内のシ
リコンを含んでいることにより、スパッタ法によるアル
ミニウム電極膜11形成時や他の工程において、シリコ
ン基板1が加熱されて高温になった場合でも、アルミニ
ウム電極膜11を構成するアルミニウム原子は、p+
10、積層膜3、エピタキシャル層2などへ拡散しにく
い。したがって、素子を構成するエピタキシャル層2、
-層5、およびn+層6にアルミニウム原子が拡散し
て、pn接合が破壊されることはない。
Since the aluminum electrode film 11 contains silicon within the solid solution limit, even when the silicon substrate 1 is heated to a high temperature during the formation of the aluminum electrode film 11 by the sputtering method or in other steps, Aluminum atoms forming the aluminum electrode film 11 are less likely to diffuse into the p + layer 10, the laminated film 3, the epitaxial layer 2, and the like. Therefore, the epitaxial layer 2 constituting the device,
Aluminum atoms will not diffuse into the p layer 5 and the n + layer 6 to destroy the pn junction.

【0024】このアルミニウム電極膜11の形成方法で
は、アルミニウム電極膜11を形成する前にバリアメタ
ル層を形成する必要もない。この発明の一実施形態の説
明は、以上の通りであるが、この発明は他の形態でも実
施することもできる。たとえば、本発明に係る製造方法
は、MOS FET以外の半導体装置の様々なコンタク
トホールを埋めて薄膜を形成する場合にも適用可能であ
る。
In the method of forming the aluminum electrode film 11, it is not necessary to form the barrier metal layer before forming the aluminum electrode film 11. Although one embodiment of the present invention has been described above, the present invention can be implemented in other forms. For example, the manufacturing method according to the present invention can also be applied to the case where a thin film is formed by filling various contact holes of a semiconductor device other than a MOS FET.

【0025】たとえば、上記の実施形態では、アルミニ
ウム電極膜11はホール4(コンタクトホール)側面に
露出したp-層5(半導体層)に電気的に接続されるよ
うに形成されているが、コンタクトホール底面に露出し
ている半導体層(基板自身を含む。)に電気的に接続さ
れるように形成されてもよい。この場合、コンタクトホ
ールの内側壁には絶縁体のみが露出していてもよい。ま
た、アルミニウム電極膜11は、コンタクトホール内に
露出している導体に電気的に接続されるものであっても
よい。
For example, in the above embodiment, the aluminum electrode film 11 is formed so as to be electrically connected to the p layer 5 (semiconductor layer) exposed on the side surface of the hole 4 (contact hole). It may be formed so as to be electrically connected to the semiconductor layer (including the substrate itself) exposed on the bottom surface of the hole. In this case, only the insulator may be exposed on the inner wall of the contact hole. Further, the aluminum electrode film 11 may be electrically connected to the conductor exposed in the contact hole.

【0026】薄膜(電極配線)を埋め込むコンタクトホ
ールは、幅または径が0.6μm以下のものに限られ
ず、幅または径が0.6μmより大きいのものであって
もよい。また、薄膜(電極配線)を埋め込むコンタクト
ホールは、アスペクト比が1以上のものに限られず、ア
スペクト比が1未満のものであってもよい。その他、特
許請求の範囲に記載された事項の範囲で種々の変更を施
すことが可能である。
The contact hole for embedding the thin film (electrode wiring) is not limited to one having a width or diameter of 0.6 μm or less, and may have a width or diameter of more than 0.6 μm. Further, the contact hole in which the thin film (electrode wiring) is embedded is not limited to have an aspect ratio of 1 or more, and may have an aspect ratio of less than 1. In addition, various changes can be made within the scope of the matters described in the claims.

【0027】[0027]

【実施例1】上述の方法により形成されるアルミニウム
電極膜11における、シリコン量と断面状態との関係、
シリコン量とコンタクト抵抗との関係、およびシリコン
量とアルミニウム電極膜11剥離後のシリコン基板1の
表面状態との関係を調べた。スパッタ時のシリコン基板
1の加熱温度は、370℃とした。アルミニウム電極膜
11におけるアルミニウム量に対するシリコン量の比
(以下、「Si/Al比」という。)は、0.2%、
0.3%、1.0%、2.0%、6.0%(いずれも原
子比)とした。Si/Al比は、CVD法により形成さ
れるポリシリコン膜15の厚さを変えることにより変更
した。すなわち、Si/Al比は、スパッタ法でシリコ
ン基板1に供給されるアルミニウム量に対するCVD法
でシリコン基板1に供給されるシリコン量の比にほぼ等
しい。
Example 1 The relationship between the amount of silicon and the cross-sectional state of the aluminum electrode film 11 formed by the above method,
The relationship between the silicon amount and the contact resistance and the relationship between the silicon amount and the surface state of the silicon substrate 1 after the aluminum electrode film 11 was peeled off were examined. The heating temperature of the silicon substrate 1 during sputtering was 370 ° C. The ratio of the amount of silicon to the amount of aluminum in the aluminum electrode film 11 (hereinafter referred to as “Si / Al ratio”) is 0.2%,
It was set to 0.3%, 1.0%, 2.0%, and 6.0% (all are atomic ratios). The Si / Al ratio was changed by changing the thickness of the polysilicon film 15 formed by the CVD method. That is, the Si / Al ratio is approximately equal to the ratio of the amount of silicon supplied to the silicon substrate 1 by the CVD method to the amount of aluminum supplied to the silicon substrate 1 by the sputtering method.

【0028】また、比較のため、Si/Al比が0%の
アルミニウム電極膜11も形成した。すなわち、予めポ
リシリコン膜15を成膜せずアルミニウム電極膜11を
形成した。アルミニウム電極膜11の断面状態、および
アルミニウム電極膜11剥離後のシリコン基板1の表面
状態は電子顕微鏡で調べた。アルミニウム電極膜11の
断面状態、およびアルミニウム電極膜11剥離後のシリ
コン基板1の表面状態の評価結果を表1に示す。Si/
Al比が0.2〜6.0%のアルミニウム電極膜11
は、いずれも内部にボイドなどは存在せず、断面状態は
良好であった。一方、Si/Al比が0%のアルミニウ
ム電極膜11にはボイドが存在した。
For comparison, an aluminum electrode film 11 having a Si / Al ratio of 0% was also formed. That is, the aluminum electrode film 11 was formed without forming the polysilicon film 15 in advance. The cross-sectional state of the aluminum electrode film 11 and the surface state of the silicon substrate 1 after the aluminum electrode film 11 was peeled off were examined by an electron microscope. Table 1 shows the evaluation results of the cross-sectional state of the aluminum electrode film 11 and the surface state of the silicon substrate 1 after the aluminum electrode film 11 has been peeled off. Si /
Aluminum electrode film 11 having an Al ratio of 0.2 to 6.0%
In each case, voids and the like did not exist inside and the cross-sectional state was good. On the other hand, voids were present in the aluminum electrode film 11 having a Si / Al ratio of 0%.

【0029】アルミニウム電極膜11剥離後のシリコン
基板1の表面には、Si/Al比が0.0%および0.
2%のときは、アルミニウム電極膜11からシリコン基
板1へのアルミニウムスパイクの痕跡が存在した。Si
/Al比が2.0%および6.0%のときは、シリコン
のノジュールが存在した。Si/Al比が0.3%およ
び1.0%のときはアルミニウムスパイクの痕跡やシリ
コンのノジュールは存在せず、良好であった。
On the surface of the silicon substrate 1 after peeling the aluminum electrode film 11, the Si / Al ratio is 0.0% and 0.1.
At 2%, traces of aluminum spikes from the aluminum electrode film 11 to the silicon substrate 1 were present. Si
Silicon nodules were present when the / Al ratios were 2.0% and 6.0%. When the Si / Al ratio was 0.3% and 1.0%, the traces of aluminum spikes and the nodules of silicon were not present, which was good.

【0030】以上のことから、Si/Al比は、0.2
%ないし1.0%が好ましいことがわかる。Si/Al
比が0.2%のときは、アルミニウムスパイクが発生す
るので、Si/Al比は、さらに好ましくは0.3%な
いし1.0%とすることができる。以上は、シリコン基
板1の加熱温度が370℃のときの結果であって、シリ
コン基板1の加熱温度が異なる場合は、最適なSi/A
l比の範囲は異なることが予想される。
From the above, the Si / Al ratio is 0.2
It can be seen that% -1.0% is preferable. Si / Al
When the ratio is 0.2%, aluminum spikes are generated, so the Si / Al ratio can be more preferably set to 0.3% to 1.0%. The above is the result when the heating temperature of the silicon substrate 1 is 370 ° C., and when the heating temperature of the silicon substrate 1 is different, the optimum Si / A
It is expected that the l ratio range will be different.

【0031】[0031]

【表1】 [Table 1]

【0032】図3は、Si/Al比とコンタクト抵抗と
の関係を示す図である。コンタクト抵抗は、Si/Al
比が0〜0.3%のときは0.5μΩ以下でほぼ一定の
低い値を示すが、Si/Al比が1.0%以上のときは
Si/Al比の増加とともに大きくなる。Si/Al比
が2.0%以上のとき、コンタクト抵抗は5.0〜5.
5μΩ程度になる。
FIG. 3 is a diagram showing the relationship between the Si / Al ratio and the contact resistance. Contact resistance is Si / Al
When the ratio is 0 to 0.3%, it shows an almost constant low value of 0.5 μΩ or less, but when the Si / Al ratio is 1.0% or more, it increases as the Si / Al ratio increases. When the Si / Al ratio is 2.0% or more, the contact resistance is 5.0 to 5.
It becomes about 5 μΩ.

【0033】[0033]

【実施例2】アルミニウム電極膜11形成時のシリコン
基板1の加熱温度と、アルミニウム電極膜11の断面状
態および得られた半導体装置のFET On抵抗との関
係を調べた。Si/Al比は、0.3%とした。シリコ
ン基板1の加熱温度は、275℃、340℃、410
℃、480℃、および550℃とした。アルミニウム電
極膜11の断面状態の評価結果を表2に示す。シリコン
基板1の加熱温度が340〜480℃で形成されたアル
ミニウム電極膜11は、いずれもボイドなどは存在せ
ず、断面の状態は良好であった。一方、シリコン基板1
の加熱温度が275℃で形成されたアルミニウム電極膜
11にはボイドが存在した。
Example 2 The relationship between the heating temperature of the silicon substrate 1 when the aluminum electrode film 11 was formed, the cross-sectional state of the aluminum electrode film 11 and the FET On resistance of the obtained semiconductor device was investigated. The Si / Al ratio was 0.3%. The heating temperature of the silicon substrate 1 is 275 ° C., 340 ° C., 410
C, 480, and 550 ° C. Table 2 shows the evaluation results of the cross-sectional state of the aluminum electrode film 11. The aluminum electrode film 11 formed by heating the silicon substrate 1 at a heating temperature of 340 to 480 ° C. did not have any voids and had a good cross-section. On the other hand, silicon substrate 1
The aluminum electrode film 11 formed at the heating temperature of 275 ° C. had voids.

【0034】[0034]

【表2】 [Table 2]

【0035】図4は、シリコン基板1の加熱温度とFE
T On抵抗との関係を示す図である。FET On抵抗
は、シリコン基板1の加熱温度が275〜410℃のと
きはおよそ80mΩと低い値を示すが、シリコン基板1
の加熱温度が550℃のときは、160mΩ程度と高く
なる。以上のことから、シリコン基板1の加熱温度は、
300〜400℃が好ましいことがわかる。
FIG. 4 shows the heating temperature of the silicon substrate 1 and FE.
It is a figure which shows the relationship with T On resistance. The FET On resistance shows a low value of about 80 mΩ when the heating temperature of the silicon substrate 1 is 275 to 410 ° C.
When the heating temperature of 1 is 550 ° C., it becomes as high as about 160 mΩ. From the above, the heating temperature of the silicon substrate 1 is
It turns out that 300-400 degreeC is preferable.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法を適用して製造されるMOS
FETの構造を示す図解的な断面図である。
FIG. 1 is a MOS manufactured by applying a manufacturing method of the present invention.
It is a schematic sectional drawing which shows the structure of FET.

【図2】アルミニウム電極の形成方法を説明するための
図解的な断面図である。
FIG. 2 is a schematic sectional view for explaining a method for forming an aluminum electrode.

【図3】アルミニウム電極における、アルミニウム量に
対するシリコン量の比とコンタクト抵抗との関係を示す
図である。
FIG. 3 is a diagram showing the relationship between the contact resistance and the ratio of the amount of silicon to the amount of aluminum in an aluminum electrode.

【図4】シリコン基板の加熱温度とFET On抵抗と
の関係を示す図である。
FIG. 4 is a diagram showing a relationship between a heating temperature of a silicon substrate and a FET On resistance.

【符号の説明】[Explanation of symbols]

1 シリコン基板 4 ホール 11 アルミニウム電極膜 15 ポリシリコン膜 16 アルミニウム薄膜 1 Silicon substrate 4 holes 11 Aluminum electrode film 15 Polysilicon film 16 Aluminum thin film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB01 BB03 BB40 CC01 CC05 DD16 DD37 DD78 EE03 EE16 FF22 FF27 GG09 GG18 HH05 HH14 HH15 5F033 HH04 HH09 JJ01 JJ09 KK01 LL01 MM30 PP06 PP18 QQ09 QQ37 QQ73 RR04 VV06 WW00 WW03 XX04 XX09    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 4M104 AA01 BB01 BB03 BB40 CC01                       CC05 DD16 DD37 DD78 EE03                       EE16 FF22 FF27 GG09 GG18                       HH05 HH14 HH15                 5F033 HH04 HH09 JJ01 JJ09 KK01                       LL01 MM30 PP06 PP18 QQ09                       QQ37 QQ73 RR04 VV06 WW00                       WW03 XX04 XX09

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成されたコンタクトホー
ルを埋めるようにアルミニウムを含む薄膜を形成する半
導体装置の製造方法であって、 上記コンタクトホールの内表面に、シリコンを含む薄膜
を形成する下地膜形成工程と、 上記下地膜形成工程の後、上記半導体基板を加熱しなが
ら、上記半導体基板の表面に、上記コンタクトホールを
埋めるようにアルミニウムを含む薄膜を形成するアルミ
ニウム薄膜形成工程とを含むことを特徴とする半導体装
置の製造方法。
1. A method of manufacturing a semiconductor device, comprising forming a thin film containing aluminum so as to fill a contact hole formed on a semiconductor substrate, wherein a thin film containing silicon is formed on an inner surface of the contact hole. A ground film forming step, and an aluminum thin film forming step of forming a thin film containing aluminum so as to fill the contact hole on the surface of the semiconductor substrate while heating the semiconductor substrate after the base film forming step. A method for manufacturing a semiconductor device, comprising:
【請求項2】上記アルミニウム薄膜形成工程で上記半導
体基板に供給されるアルミニウム量に対する上記下地膜
形成工程で上記半導体基板に供給されるシリコン量の比
が、原子比で0.1%以上かつ1%以下であることを特
徴とする請求項1記載の半導体装置の製造方法。
2. The atomic ratio of the amount of silicon supplied to the semiconductor substrate in the base film forming step to the amount of aluminum supplied to the semiconductor substrate in the aluminum thin film forming step is 0.1% or more and 1 or more. % Or less, The method for manufacturing a semiconductor device according to claim 1, wherein
【請求項3】上記下地膜形成工程が、化学蒸着法により
ポリシリコンの薄膜を形成する工程を含むことを特徴と
する請求項1または2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the base film forming step includes a step of forming a polysilicon thin film by a chemical vapor deposition method.
【請求項4】上記アルミニウム薄膜形成工程が、スパッ
タ法によりアルミニウムを含む薄膜を形成する工程を含
むことを特徴とする請求項1ないし3のいずれかに記載
の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the aluminum thin film forming step includes a step of forming a thin film containing aluminum by a sputtering method.
【請求項5】上記アルミニウム薄膜形成工程が、上記半
導体基板を300℃ないし400℃に加熱する工程を含
むことを特徴とする請求項1ないし4のいずれかに記載
の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the aluminum thin film forming step includes a step of heating the semiconductor substrate to 300 ° C. to 400 ° C.
JP2002105600A 2002-04-08 2002-04-08 Method for manufacturing semiconductor device Pending JP2003303785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002105600A JP2003303785A (en) 2002-04-08 2002-04-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002105600A JP2003303785A (en) 2002-04-08 2002-04-08 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003303785A true JP2003303785A (en) 2003-10-24

Family

ID=29390233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002105600A Pending JP2003303785A (en) 2002-04-08 2002-04-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003303785A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890866B2 (en) 2003-02-27 2005-05-10 Rohm Co., Ltd. Method for manufacturing semiconductor device
US7276434B2 (en) 2003-02-27 2007-10-02 Rohm Co., Ltd. Method for filling a contact hole having a small diameter and a large aspect ratio
JP2009141230A (en) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor device and sputtering apparatus for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890866B2 (en) 2003-02-27 2005-05-10 Rohm Co., Ltd. Method for manufacturing semiconductor device
US7276434B2 (en) 2003-02-27 2007-10-02 Rohm Co., Ltd. Method for filling a contact hole having a small diameter and a large aspect ratio
JP2009141230A (en) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor device and sputtering apparatus for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3245004B2 (en) Semiconductor manufacturing method, gate stack manufacturing method, and semiconductor device
JPH04290232A (en) Formation method of groove-buried interconnection
JPH0680737B2 (en) Method for manufacturing semiconductor device
JP3118785B2 (en) Method of forming barrier metal structure
KR0161116B1 (en) Formation method of metal layer in semiconductor
JP2003303785A (en) Method for manufacturing semiconductor device
US7344974B2 (en) Metallization method of semiconductor device
GB2212979A (en) Fabricating electrical connections,particularly in integrated circuit manufacture
JPH10189592A (en) Manufacturing method of semiconductor device
JP3248234B2 (en) Method of forming embedded plug
US7524749B2 (en) Metallization method of semiconductor device
JP2001319930A (en) Method of manufacturing semiconductor device
JPH11145138A (en) Semiconductor device and manufacture thereof
JP2004260101A (en) Process for fabricating semiconductor device
KR100191710B1 (en) Metal wiring method of semiconductor device
KR100313417B1 (en) Method of forming a wiring in a seminconductor device
KR19980056165A (en) Metal wiring formation method of semiconductor device
KR100339026B1 (en) Method for forming metal wiring in semiconductor device
KR100223872B1 (en) Forming method of metalization structure
KR100210853B1 (en) Conducting line of semiconductor device and method of manufacturing the same
JP2946555B2 (en) CVD apparatus and CVD method
KR100383756B1 (en) Method of forming a metal wiring in a semiconductor device
US6890866B2 (en) Method for manufacturing semiconductor device
JP2000269328A (en) Semiconductor device and manufacture thereof
TW413902B (en) Method for forming landing pads

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041221

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050106

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050304

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20050426

Free format text: JAPANESE INTERMEDIATE CODE: A02