JP2003298462A - 分波器デバイス用セラミック基板 - Google Patents

Abstract

(57)【要約】 【課題】 送受信信号と送信信号、送受信信号と受信信
号、または、送信信号と受信信号のアイソレーションを
向上させる分波器デバイス用セラミック基板を提供する
こと。 【解決手段】 分波器デバイス用セラミック基板１０１
は、基板側面１０４側に送信信号を伝送する送信用側面
導体１３３Ｔと受信信号を送信する受信信号用側面導体
１３３Ｒとを備える。そして、第５，第６セラミック層
１４５，１４６の層間には、位相整合回路用の線路１８
１と、送信用側面導体１３３Ｔと線路１８１との間に位
置する第１接地電位層１８３Ｐと、受信用側面導体１３
３Ｒと線路１８１との間に位置する第２接地電位層１８
３Ｑと、が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、分波器デバイスに
用いるセラミック基板に関し、特に、表面弾性波フィル
タ素子が搭載される分波器デバイス用セラミック基板に
関する。

【０００２】

【従来の技術】従来より、表面弾性波フィルタ素子が搭
載される分波器デバイス用のセラミック基板が知られて
いる。例えば、図１１に斜視図を示す分波器デバイス用
セラミック基板９０１が挙げられる。この分波器デバイ
ス用セラミック基板９０１は、基板主面９０２とその反
対側に位置する基板裏面９０３とこれらの面を結ぶ４つ
の基板側面９０４とを有する略直方体形状であり、基板
主面９０２側に開口する階段状の凹部（キャビティ）９
１１を有する。

【０００３】凹部９１１は、表面弾性波フィルタ素子を
収容するために設けられており、表面弾性波フィルタ素
子が搭載される凹部９１１の底面（搭載面）９１１Ｔに
は、接地電位とされる搭載面接地電位層９１３が形成さ
れている。また、凹部９１１の階段部９１１Ｋには、表
面弾性波フィルタ素子の各端子をワイヤーボンディング
により接続するため、複数の接続パッド９１５が形成さ
れている。口字形状をなす基板主面９０２側には、リッ
ドをハンダ等で接合し凹部９１１を気密封止するため、
その略全面に接地電位とされる主面側接地電位層９２１
が形成されている。一方、基板裏面９０３側には、マザ
ーボード等の他の基板に接続するため、複数の端子が形
成されている。具体的には、基板裏面９０３側には、図
１４に示すように、送受信信号を伝送する送受信用端子
９２３Ａと、送信信号を伝送する送信用端子９２３Ｔ
と、受信用信号を伝送する受信用端子９２３Ｒとが形成
されている。さらに、基板裏面９０３側には、これらの
端子９２３Ａ、９２３Ｔ，９２３Ｒと絶縁するようし
て、略全面に接地電位とされる裏面側接地電位層９２５
が形成されている。

【０００４】また、４つの基板側面９０４側には、図１
１に示すように、基板主面９０２及び基板裏面９０３と
直交する方向に基板主面９０２から基板裏面９０３まで
延びる略半円筒形状の第１凹溝９３１が、各基板側面９
０４に対し３個ずつ形成されている。また、基板側面９
０４同士が直交する４つの角部にも、基板主面９０２及
び基板裏面９０３と直交する方向に基板主面９０２から
基板裏面９０３まで延びる第２凹溝９３２がそれぞれ形
成されている。そして、第１凹溝９３１の内壁面の一部
または全体には、第１側面導体９３３が形成され、第２
凹溝９３２の内壁面の全体には、第２側面導体９３４が
形成されている。

【０００５】第１凹溝９３１の内壁面全体に形成された
第１側面導体９３３は、いずれも接地電位とされる接地
用第１側面導体９３３Ｇであり、また、いずれの第２側
面導体９３４も、接地電位とされる接地用第２側面導体
９３４Ｇである。これら接地用第１側面導体９３３Ｇ及
び接地用第２側面導体９３４Ｇは、いずれも基板主面９
０２の主面側接地電位層９２１及び基板裏面９０３の裏
面側接地電位層９２５に接続している。一方、第１凹溝
９３１の内壁面の一部のみ形成された第１側面導体９３
３は、いずれも信号を伝送する側面導体である。即ち、
図１１中で前面の中央に位置する第１側面導体９３３
は、送受信信号を伝送する送受信用側面導体９３３Ａで
あり、基板裏面９０３の送受信用端子９２３Ａに接続し
ている。また、図１１中で右面の中央に位置する第１側
面導体９３３は、送信信号を伝送する送信用側面導体９
３３Ｔであり、基板裏面９０３の送信用端子９２３Ｔに
接続している。また、図１１中で左側の中央に位置する
第１側面導体９３３は、受信信号を伝送する受信用側面
導体９３３Ｒであり、基板裏面９０３の受信用端子９２
３Ｒに接続している。なお、基板主面９０２、基板裏面
９０３及び基板側面９０４には、部分的にガラスコート
（図示しない）が被着されている。

【０００６】次に、基板内部について説明すると、この
分波器デバイス用セラミック基板９０１は、積層された
６層セラミック層（基板主面９０２側から第１セラミッ
ク層９４１、第２セラミック層９４２、第３セラミック
層９４３、第４セラミック層９４４、第５セラミック層
９４５及び第６セラミック層９４６）から構成されてい
る。このうち基板主面９０２側の４層のセラミック層９
４１〜９４４には、凹部９１１に対応した孔が形成さ
れ、凹部９１１の壁部を構成している。一方、基板裏面
９０３側の２層のセラミック層９４５，９４６は、凹部
９１１の底部を構成している。

【０００７】これらのセラミック層９４１〜９４６のう
ち、第４セラミック層９４４と第５セラミック層９４５
の層間、即ち、凹部９１１の底面９１１Ｔをなす第５セ
ラミック層９４５の主面には、図１２に示すように、上
述の搭載面接地電位層９１３が略ベタ状に形成されてい
る。この搭載面接地電位層９１３は、この主面におい
て、全部で９個ある接地用第１側面導体９３３Ｇのう
ち、図１２中右側と左側に位置する４個の接地用第１側
面導体９３３Ｇに接続し、また、全部で４個ある接地用
第２側面導体９３４Ｇのいずれとも接続している。一
方、図１２中上側と下側に位置する残り５個の接地用第
１側面導体９３３Ｇは、この主面においては、搭載面接
地電位層９１３と絶縁されている。また、送受信用側面
導体９３３Ａ、送信用側面導体９３３Ｔ及び受信用側面
導体９３３Ｒも、それぞれ搭載面接地電位層９１３と絶
縁されている。なお、図１２において、×印は、第４セ
ラミック層９４４を貫通して形成されたビア導体を示
し、一方、破線の丸印は、第５セラミック層９４５を貫
通して形成されたビア導体を示している。

【０００８】第５セラミック層９４５と第６セラミック
層９４６の層間、即ち、第６セラミック層９４６の主面
には、図１３に示すように、その略中央に、搭載する表
面弾性波フィルタ素子について位相を整合される位相整
合回路用の線路（ミアンダ線路）９５１が形成されてい
る。また、この主面の周縁には、接地電位とされる内部
接地電位層９５３が複数（３個）形成され、接地用第１
側面導体９３３Ｇ同士や接地用第１側面導体９３３Ｇと
接地用第２側面導体９３４Ｇを接続している。なお、図
１３において、×印は、第５セラミック層９４５を貫通
して形成されたビア導体を示している。

【０００９】次に、このような分波器デバイス用セラミ
ック基板９０１に表面弾性波フィルタ素子を収容し、こ
れを封止した分波器デバイスについて説明する。この分
波器デバイスは、互いに異なる帯域中心周波数を有する
２つの表面弾性波フィルタ（送信用の表面弾性波フィル
タ及び受信用の表面弾性波フィルタ）と１つの位相整合
回路用の線路９５１を有し、アンテナに接続される送受
信用端子９２３Ａと、外部端子に接続される送信用端子
９２３Ｔ及び受信用端子９２３Ｒを備える。なお、２つ
の表面弾性波フィルタは、小型化や性能の観点から、１
つの表面弾性波フィルタ素子内に組み込まれている。位
相整合回路用の線路９５１は、送受信用端子９２３Ａと
送信用の表面弾性波フィルタとの間に設けられている。
この線路９５１は、２つの表面弾性波フィルタの互いの
干渉を低減して、所望のフィルタ特性を得るためのもの
であり、送信用の表面弾性波フィルタの位相を、受信用
の表面弾性波フィルタの周波数に対して整合させる整合
回路用の線路である。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな分波器デバイスにおいて、送受信信号と送信信号の
アイソレーション（以下、ＡＮＴ−Ｔｘ間のアイソレー
ションとも言う。）、送受信信号と受信信号のアイソレ
ーション（以下、ＡＮＴ−Ｒｘ間のアイソレーションと
も言う。）、及び、送信信号と受信信号のアイソレーシ
ョン（以下、Ｔｘ−Ｒｘ間のアイソレーションとも言
う。）をさらに向上させたいという要請がある。

【００１１】本発明は、かかる現状に鑑みてなされたも
のであって、送受信信号と送信信号のアイソレーショ
ン、送受信信号と受信信号のアイソレーション、また
は、送信信号と受信信号のアイソレーションを向上させ
ることができる分波器デバイス用のセラミック基板を提
供することを目的とする。

【００１２】

【課題を解決するための手段、作用及び効果】その解決
手段は、積層された複数のセラミック層から構成され、
基板主面とその反対側に位置する基板裏面とこれらの面
を結ぶ基板側面とを有し、上記基板主面側に露出し表面
弾性波フィルタ素子が搭載される搭載面と、上記基板側
面側に形成され、上記基板主面及び基板裏面と直交する
方向に延びる複数の側面導体と、を備え、分波器デバイ
スに用いるセラミック基板であって、上記複数の側面導
体のいずれかは、送信信号を伝送する送信用側面導体で
あり、上記複数の側面導体のいずれかは、受信信号を送
信する受信用側面導体であり、上記複数のセラミック層
のいずれかの層間には、上記表面弾性波フィルタ素子に
ついて位相を整合させる位相整合回路用の線路と、上記
送信用側面導体と上記線路との間に位置し接地電位とさ
れる第１接地電位層、及び、上記受信用側面導体と上記
線路との間に位置し接地電位とされる第２接地電位層の
少なくともいずれかと、が形成されている分波器デバイ
ス用セラミック基板である。

【００１３】本発明によれば、基板側面側に形成された
側面導体のいずれかは、送信信号を伝送する送信用側面
導体であり、また、いずれかは、受信信号を伝送する受
信用側面導体である。そして、セラミック層のいずれか
の層間には、表面弾性波フィルタ素子について位相を整
合させる位相整合回路用の線路が形成されている。さら
に、この層間には、送信用側面導体と線路との間に位置
し接地電位とされる第１接地電位層、及び、受信用側面
導体と線路との間に位置し接地電位とされる第２接地電
位層の少なくともいずれかが形成されている。

【００１４】このため、第１接地電位層が形成されてい
る場合には、送信用側面導体と線路との間に第１接地電
位層が介在することにより、送信用側面導体を伝送する
信号と線路を伝送する信号の干渉を減らし、これらのア
イソレーションを向上させることができる。また、第２
接地電位層が形成されている場合には、受信用側面導体
と線路との間に第２接地電位層が介在することにより、
受信用側面導体を伝送する信号と線路を伝送する信号の
干渉を減らし、これらのアイソレーションを向上させる
ことができる。従って、本発明によれば、送受信信号と
送信信号のアイソレーション、送受信信号と受信信号の
アイソレーション、または、送信信号と受信信号のアイ
ソレーションを向上させることができる。

【００１５】ここで、本発明では、第１接地電位層及び
第２接地電位層のいずれかが形成されていればよいが、
各々のアイソレーションを向上させるためには、両者が
形成されているのが特に好ましい。なお、第１接地電位
層と第２接地電位層が形成されている場合において、こ
れらの層は、これらの層が形成された層間において互い
に接続されていてもよいし、絶縁されていてもよい。

【００１６】また、他の解決手段は、積層された複数の
セラミック層から構成され、基板主面とその反対側に位
置する基板裏面とこれらの面を結ぶ基板側面とを有し、
上記基板主面側に露出し表面弾性波フィルタ素子が搭載
される搭載面と、上記基板側面側に形成され、上記基板
主面及び基板裏面と直交する方向に延びる複数の側面導
体と、を備え、分波器デバイスに用いるセラミック基板
であって、上記複数の側面導体のいずれかは、送信信号
を伝送する送信用側面導体であり、上記複数の側面導体
のいずれかは、受信信号を送信する受信用側面導体であ
り、上記複数のセラミック層のいずれかの層間には、上
記表面弾性波フィルタ素子について位相を整合させる位
相整合回路用の線路が形成され、上記線路を挟む２層の
上記セラミック層のうち少なくともいずれかには、上記
送信用側面導体と上記線路との間に配置され接地電位と
される複数の第１接地用ビア導体、及び、上記受信用側
面導体と上記線路との間に配置され接地電位とされる複
数の第２接地用ビア導体の少なくともいずれかが、貫通
して形成されている分波器デバイス用セラミック基板で
ある。

【００１７】本発明によれば、基板側面側に形成された
側面導体のいずれかは、送信信号を伝送する送信用側面
導体であり、また、いずれかは、受信信号を伝送する受
信用側面導体である。また、セラミック層のいずれかの
層間には、表面弾性波フィルタ素子について位相を整合
させる位相整合回路用の線路が形成されている。そし
て、この線路を挟む２層のセラミック層のうち少なくと
もいずれかには、送信用側面導体と線路との間に配置さ
れ接地電位とされる複数の第１接地用ビア導体、及び、
受信用側面導体と線路との間に配置され接地電位とされ
る複数の第２接地用ビア導体の少なくともいずれかが、
貫通して形成されている。

【００１８】このため、第１接地用ビア導体が形成され
ている場合には、送信用側面導体と線路との間に第１接
地用ビア導体が介在することにより、送信用側面導体を
伝送する信号と線路を伝送する信号の干渉を減らし、こ
れらのアイソレーションを向上させることができる。ま
た、第２接地用ビア導体が形成されている場合には、受
信用側面導体と線路との間に第２接地用ビア導体が介在
することにより、受信側面導体を伝送する信号と線路を
伝送する信号の干渉を減らし、これらのアイソレーショ
ンを向上させることができる。従って、本発明によれ
ば、送受信信号と送信信号のアイソレーション、送受信
信号と受信信号のアイソレーション、または、送信信号
と受信信号のアイソレーションを向上させることができ
る。

【００１９】ここで、第１接地用ビア導体及び第２接地
用ビア導体は、線路を挟む２層のセラミック層のうち少
なくともいずれかを貫通して形成されていればよいの
で、線路の基板主面側のセラミック層にのみ形成されて
いても、線路の基板裏面側のセラミック層にのみ形成さ
れていても、あるいは、線路の基板主面側及び基板裏面
側のセラミック層に形成されていてもよい。しかし、各
々のアイソレーションをより向上させるためには、一方
のセラミック層にのみ接地用ビア導体が形成されている
よりも、両方のセラミック層に接地用ビア導体が形成さ
れている方が特に好ましい。

【００２０】また、他の解決手段は、積層された複数の
セラミック層から構成され、基板主面とその反対側に位
置する基板裏面とこれらの面を結ぶ基板側面とを有し、
上記基板主面側に露出し表面弾性波フィルタ素子が搭載
される搭載面と、上記基板側面側に形成され、上記基板
主面及び基板裏面と直交する方向に延びる複数の側面導
体と、を備え、分波器デバイスに用いるセラミック基板
であって、上記複数の側面導体のうち少なくとも複数個
は、接地電位とされる接地用側面導体であり、上記搭載
面をなす上記セラミック層の主面には、接地電位とされ
る搭載面接地電位層であって、この主面において上記接
地用側面導体のいずれとも接続する搭載面接地電位層が
形成されている分波器デバイス用セラミック基板であ
る。

【００２１】本発明によれば、側面導体の少なくとも複
数個は、接地電位とされる接地用側面導体であり、搭載
面をなすセラミック層の主面には、接地電位とされる搭
載面接地電位層が形成されている。そして、この搭載面
接地電位層は、搭載面をなすセラミック層の主面におい
て接地用側面導体のいずれとも接続する。このため、搭
載面接地電位層の接地電位をより安定化することができ
る。その結果、送受信信号と送信信号のアイソレーショ
ン、送受信信号と受信信号のアイソレーション、また
は、送信信号と受信信号のアイソレーションを向上させ
ることができる。

【００２２】さらに、上記のいずれかに記載の分波器デ
バイス用セラミック基板であって、前記基板裏面側に形
成され、送信信号を伝送する送信用端子と、前記基板裏
面側に形成され、受信信号を伝送する受信用端子と、前
記搭載面をなす前記セラミック層の主面に形成され、接
地電位とされる搭載面接地電位層であって、上記送信用
端子をこの主面に垂直に投影した第１投影領域、及び、
上記受信用端子をこの主面に垂直に投影した第２投影領
域を避けて形成された搭載面接地電位層と、を備える分
波器デバイス用セラミック基板とすると良い。

【００２３】本発明によれば、基板裏面側には、送信信
号を伝送する送信用端子と受信信号を伝送する受信用端
子が形成されている。また、搭載面をなすセラミック層
の主面には、接地電位とされる搭載面接地電位層が、送
信用端子をこの主面に垂直に投影した第１投影領域、及
び、受信用端子をこの主面に垂直に投影した第２投影領
域を避けて形成されている。このため、この搭載面接地
電位層は、送信用端子及び受信用端子の影響を受けにく
いので、搭載面接地電位層の接地電位をより安定化する
ことができる。その結果、送受信信号と送信信号のアイ
ソレーション、送受信信号と受信信号のアイソレーショ
ン、または、送信信号と受信信号のアイソレーションを
さらに向上させることができる。

【００２４】

【発明の実施の形態】（実施形態１）以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態１
の分波器デバイス用セラミック基板１０１について図１
に斜視図を示す。また、第１セラミック層１４１の主面
の平面図を図２に、第２セラミック層１４２の主面の平
面図を図３に、第３セラミック層１４３の主面の平面図
を図４に、第４セラミック層１４４の主面の平面図を図
５に、第５セラミック層１４５の主面の平面図を図６
に、第６セラミック層１４６の主面の平面図を図７に、
第６セラミック層１４６の裏面の平面図を図８に示す。

【００２５】この分波器デバイス用セラミック基板１０
１は、図１に示すように、基板主面１０２とその反対側
に位置する基板裏面１０３とこれらの面を結ぶ４つの基
板側面１０４とを有する略直方体形状であり、その外形
は、約５ｍｍ×約６ｍｍ×約１．２ｍｍである。分波器
デバイス用セラミック基板１０１には、表面弾性波フィ
ルタ素子を収容するため、基板主面１０２側に開口する
階段状の凹部（キャビティ）１１１が形成されている。
表面弾性波フィルタ素子が搭載される凹部１１１の底面
（搭載面）１１１Ｔには、接地電位とされる搭載面接地
電位層１１３が略ベタ状に形成され、また、凹部１１１
の階段部１１１Ｋには、表面弾性波フィルタ素子の各端
子をワイヤーボンディングにより接続するため、複数
（全部で１０個）の接続パッド１１５が形成されてい
る。

【００２６】口字形状をなす基板主面１０２側には、図
１及び図２に示すように、図示しないコバールからなる
リッド（蓋）をハンダ等で接合し凹部１１１を気密封止
するため、その略全面に接地電位とされる主面側接地電
位層１２１が形成されている。一方、基板裏面１０３側
には、マザーボード等の他の基板に接続するため、複数
の端子が形成されている。具体的には、基板裏面１０３
には、図８に示すように、送受信信号を伝送する送受信
用端子１２３Ａと、送信信号を伝送する送信用端子１２
３Ｔと、受信用信号を伝送する受信用端子１２３Ｒと
が、それぞれ略矩形状に形成されている。さらに、基板
裏面１０３には、これらの端子１２３Ａ、１２３Ｔ，１
２３Ｒと絶縁するようして、略全面に接地電位とされる
裏面側接地電位層１２５が形成されている。なお、この
裏面側接地電位層の１２５の一部は、接地用端子でもあ
る。

【００２７】また、４つの基板側面１０４側には、図１
〜図８に示すように、基板主面１０２及び基板裏面１０
３と直交する方向に基板主面１０２から基板裏面１０３
まで延びる略半円筒形状の第１凹溝１３１が、各基板側
面１０４に対し３個ずつ形成されている。また、基板側
面１０４同士が直交する４つの角部にも、基板主面１０
２及び基板裏面１０３と直交する方向に基板主面１０２
から基板裏面１０３まで延びる第２凹溝１３２がそれぞ
れ形成されている。そして、第１凹溝１３１の内壁面の
一部または全体には、第１側面導体１３３が形成され、
第２凹溝１３２の内壁面の全体には、第２側面導体１３
４が形成されている。

【００２８】第１凹溝１３１の内壁面全体に形成された
第１側面導体１３３は、いずれも接地電位とされる接地
用第１側面導体１３３Ｇであり、また、いずれの第２側
面導体１３４も、接地電位とされる接地用第２側面導体
１３４Ｇである。これら接地用第１側面導体１３３Ｇ及
び接地用第２側面導体１３４Ｇは、いずれも基板主面１
０２の主面側接地電位層１２１及び基板裏面１０３の裏
面側接地電位層１２５に接続している。一方、第１凹溝
１３１の内壁面の一部にのみ形成された第１側面導体１
３３は、いずれも信号を伝送する側面導体である。即
ち、図１中で前面の中央に位置する第１側面導体１３３
は、送受信信号を伝送する送受信用側面導体１３３Ａで
あり、基板裏面１０３の送受信用端子１２３Ａに接続し
ている。また、図１中で右面の中央に位置する第１側面
導体１３３は、送信信号を伝送する送信用側面導体１３
３Ｔであり、基板裏面１０３の送信用端子１２３Ｔに接
続している。また、図１中で左側の中央に位置する第１
側面導体１３３は、受信信号を伝送する受信用側面導体
１３３Ｒであり、基板裏面１０３の受信用端子１２３Ｒ
に接続している。なお、基板主面１０２、基板裏面１０
３及び基板側面１０４には、部分的にガラスコート（図
示しない）が被着されている。

【００２９】次に、基板内部について説明すると、この
分波器デバイス用セラミック基板１０１は、図１に示す
ように、積層された６層セラミック層（基板主面１０２
側から第１セラミック層１４１、第２セラミック層１４
２、第３セラミック層１４３、第４セラミック層１４
４、第５セラミック層１４５及び第６セラミック層１４
６）から構成されている。このうち基板主面１０２側の
４層のセラミック層１４１〜１４４には、凹部１１１に
対応した孔が形成され、凹部１１１の壁部を構成してい
る。一方、基板裏面１０３側の２層のセラミック層１４
５，１４６は、凹部１１１の底部を構成している。

【００３０】これらのセラミック層１４１〜１４６のう
ち、第１セラミック層１４１と第２セラミック層１４２
の層間、即ち、第２セラミック層１４２の主面には、図
３に示すように、導体層は特に形成されておらず、各々
の接地用第１側面導体１３３Ｇ及び接地用第２側面導体
１３４Ｇは、この主面においては互いに絶縁している。

【００３１】第２セラミック層１４２と第３セラミック
層１４３との層間、即ち、第３セラミック層１４３の主
面には、図４に示すように、上記の階段部１１１Ｋの接
続パッド１１５が形成されている。そして、これらの接
続パッド１１５のうち送受信信号を伝送する送受信用接
続パッド１１５Ａは、送受信用導体層１５１Ａを介して
送受信用側面導体１３３Ａに接続している。また、送信
信号を伝送する送信用接続パッド１１５Ｔは、送信用導
体層１５１Ｔを介して送信用側面導体１３３Ｔに接続し
ている。また、受信信号を伝送する受信用接続パッド１
１５Ｒは、受信用導体層１５１Ｒを介して受信用側面導
体１３３Ｒに接続している。さらに、接地電位とされる
複数の接地用接続パッド１１５Ｇは、複数の第１接地用
導体層１５１Ｇ１を介して接地用第１側面導体１３３Ｇ
及び接地用第２側面導体１３４Ｇに接続している。ま
た、一部の接地用第１側面導体１３３Ｇ及び接地用第２
側面導体１３４Ｇは、複数の第２接地用導体層１５１Ｇ
２を介して互いに接続されている。また、第３セラミッ
ク層１４３には、図４中に破線の丸印で示すように、ビ
ア導体１５３が貫通して形成されている。これらのビア
導体１５３は、送受信用導体層１５１Ａ、第１接地用導
体層１５１Ｇ１及び第２接地用導体層１５１Ｇ２のいず
れかにそれぞれ接続している。

【００３２】第３セラミック層１４３と第４セラミック
層１４４との層間、即ち、第４セラミック層１４４の主
面には、図５に示すように、接地電位とされる複数の接
地用導体層１６１が形成されている。具体的には、これ
らの接地用導体層１６１のうち一部のものは、接地用第
１側面導体１３３Ｇと接地用第２側面導体１３４Ｇとを
互いに接続させると共に、図５中に×印で示す第３セラ
ミック層１４３に形成されたビア導体１５３に接続して
いる。また、一部のものは、接地用第１側面導体１３３
Ｇに接続すると共に、第３セラミック層１４３に形成さ
れたビア導体１５３に接続している。また、第４セラミ
ック層１４４には、図５中にその一部を破線の丸印で示
すように、ビア導体１６３が貫通して形成されている。
これらのビア導体１６３は、上記接地導体層１６１を介
して第３セラミック層１４３のビア導体１５３に接続す
るか、あるいは、第３セラミック層１４３のビア導体１
５３に直接接続している。

【００３３】第４セラミック層１４４と第５セラミック
層１４５の層間、即ち、凹部１１１の底面１１１Ｔをな
す第５セラミック層１４５の主面には、図６に示すよう
に、前記の搭載面接地電位層１１３が略ベタ状に形成さ
れている。この搭載面接地電位層１１３は、この主面に
おいて、全部で９個ある接地用第１側面導体１３３Ｇの
いずれとも接続し、また、全部で４個ある接地用第２側
面導体１３４Ｇのいずれとも接続している。従って、搭
載面接地電位層１１３は、従来（図１２参照）とは異な
り、接地電位とされる側面導体のいずれとも、この主面
において接続している。このため、搭載面接地電位層１
１３の電位がより安定化される。また、搭載面接地電位
層１１３は、第４セラミック層１４４に形成された図６
中に×印で示す複数のビア導体１６３とも接続してい
る。一方、送受信用側面導体１３３Ａ、送信用側面導体
１３３Ｔ及び受信用側面導体１３３Ｒは、搭載面接地電
位層１１３とそれぞれ絶縁されている。搭載面接地電位
層１１３がほとんど形成されていない中央の領域は、表
面弾性波フィルタ素子の接合に利用される部分である。

【００３４】また、搭載面接地電位層１１３は、従来
（図１２参照）とは異なり、基板裏面１０３の送信用端
子１２３Ｔをこの主面に投影した第１投影領域１７１
（図６中右側に一点鎖線で示した領域）と、基板裏面１
０３の受信用端子１２３Ｒをこの主面に投影した第２投
影領域１７３（図６中左側に一点鎖線で示した領域）と
を避けるようにして形成されている。このため、送信用
端子１２３Ｔ及び受信用端子１２３Ｒを伝送する信号
が、この搭載面接地電位層１１３に影響し難い。また、
第５セラミック層１４５には、図６中にその一部を破線
の丸印で示すように、ビア導体１７５が貫通して形成さ
れている。これらのビア導体１７５は、搭載面接地電位
層１１３に接続するか、あるいは、第４セラミック層１
４４のビア導体１６３に直接接続している。

【００３５】第５セラミック層１４５と第６セラミック
層１４６の層間、即ち、第６セラミック層１４６の主面
には、図７に示すように、その略中央に、搭載する表面
弾性波フィルタ素子について位相を整合される位相整合
回路用の線路（ミアンダ線路）１８１が形成されてい
る。また、この主面の周縁には、接地電位とされる内部
接地電位層１８３が形成され、接地用第１側面導体１３
３Ｇ及び接地用第２側面導体１３４Ｇのいずれとも接続
している。この内部接地電位層１８３は、従来（図１
３）とは異なり、送信用側面導体１３３Ｔと線路１８１
との間に位置する図７中右側の第１接地電位層１８３Ｐ
と、受信用側面導体１３３Ｒと線路１８１との間に位置
する図７中左側の第２接地電位層１８３Ｑとを含むもの
である。このため、送信用側面導体１３３Ｔを伝送する
信号と線路１８１を伝送する信号との干渉が少ない。ま
た、受信用側面導体１３３Ｒを伝送する信号と線路１８
１を伝送する信号との干渉も少ない。

【００３６】また、内部接地電位層１８３には、第５セ
ラミック層１４５に形成された図７中に×印で示す複数
のビア導体１７５が接続されている。このうちの複数個
（３個）は、従来（図１３参照）とは異なり、図７中右
側に示すように、送信用側面端子１３３Ｔと線路１８１
との間に配置され、接地電位とされる第１接地用ビア導
体１７５Ｐである。また、別の複数個（３個）は、図７
中左側に示すように、受信用側面端子１３３Ｒと線路１
８１との間に配置され、接地電位とされる第２接地用ビ
ア導体１７５Ｑである。

【００３７】さらに、第６セラミック層１４６には、図
７中に破線の丸印で示すように、ビア導体１８５が貫通
して形成され、内部接地電位層１８３に接続している。
そして、これらのビア導体１８５のうち複数個（３個）
は、従来（図１３参照）とは異なり、図７中右側に示す
ように、送信用側面端子１３３Ｔと線路１８１との間に
配置され、内部接地電位層１８３を介して第５セラミッ
ク層１４５の第１接地用ビア導体１７５Ｐに接続する第
１接地用ビア導体１８５Ｐである。また、残りの複数個
（３個）のビア導体１８５は、図７中左側に示すよう
に、受信用側面端子１３３Ｒと線路１８１との間に配置
され、内部接地電位層１８３を介して第５セラミック層
１４５の第２接地用ビア導体１７５Ｑに接続する第２接
地用ビア導体１８５Ｑである。このように第１接地用ビ
ア導体１７５Ｐ，１８５Ｐ及び第２接地用ビア導体１７
５Ｑ，１８５Ｑが配置されているため、送信用側面導体
１３３Ｔを伝送する信号と線路１８１を伝送する送受信
信号との干渉が特に少なく、また、受信用側面導体１３
３Ｒを伝送する信号と線路１８１を伝送する信号との干
渉が特に少ない。なお、第６セラミック層１４６に形成
されたビア導体１８５は、図８中に×印で示すように、
他方で裏面側接地電位層１２５に接続している。

【００３８】次に、このような分波器デバイス用セラミ
ック基板１０１に表面弾性波フィルタ素子を収容し、こ
れを封止した分波器デバイスについて説明する。この分
波器デバイスは、互いに異なる帯域中心周波数を有する
２つの表面弾性波フィルタ（送信用の表面弾性波フィル
タ及び受信用の表面弾性波フィルタ）と１つの位相整合
回路用の線路１８１を有し、アンテナに接続される送受
信用端子１２３Ａと、外部端子に接続される送信用端子
１２３Ｔ及び受信用端子１２３Ｒを備える。なお、２つ
の表面弾性波フィルタは、小型化や性能の観点から、１
つの表面弾性波フィルタ素子内に組み込まれている。位
相整合回路用の線路１８１は、送受信用端子１２３Ａと
送信用の表面弾性波フィルタとの間に設けられている。
２つの表面弾性波フィルタの互いの干渉を低減して、所
望のフィルタ特性を得るためのものであり、送信用の表
面弾性波フィルタの位相を、受信用の表面弾性波フィル
タの周波数に対して整合させる整合回路用の線路であ
る。なお、本実施形態１に係る分波器デバイス用セラミ
ック基板１０１は、公知の手法により製造することがで
きる。

【００３９】以上で説明したように、本実施形態１の分
波器デバイス用セラミック基板１０１は、基板側面１０
４側に送信用側面導体１３３Ｔと受信用側面導体１３３
Ｒが形成されている。そして、第５，第６セラミック層
１４５，１４６の層間には、位相整合回路用の線路１８
１が形成され、さらに、この層間には、送信用側面導体
１３３Ｔと線路１８１との間に位置する第１接地電位層
１８３Ｐと、受信用側面導体１３３Ｒと線路１８１との
間に位置する第２接地電位層１８３Ｑが形成されてい
る。このため、送信用側面導体１３３Ｔと線路１８１と
の間に第１接地電位層１８３Ｐが介在することにより、
送信用側面導体１３３Ｔを伝送する信号と線路１８１を
伝送する信号の干渉を減らし、これらのアイソレーショ
ンを向上させることができる。また、受信用側面導体１
３３Ｒと線路１８１との間に第２接地電位層１８３Ｑが
介在することにより、受信用側面導体１３３Ｒを伝送す
る信号と線路１８１を伝送する信号の干渉を減らし、こ
れらのアイソレーションを向上させることができる。従
って、送受信信号と送信信号のアイソレーション、送受
信信号と受信信号のアイソレーション、または、送信信
号と受信信号のアイソレーションを向上させることがで
きる。

【００４０】また、本実施形態１では、位相整合回路用
の線路１８１を挟む２層のセラミック層（第５，第６セ
ラミック層１４５，１４６）に、送信用側面導体１３３
Ｔと線路１８１との間に配置される複数の第１接地用ビ
ア導体１７５Ｐ，１８５Ｐと、受信用側面導体１３３Ｒ
と線路１８１との間に配置される複数の第２接地用ビア
導体１７５Ｑ，１８５Ｑとが貫通して形成されている。
このため、送信用側面導体１３３Ｔと線路１８１との間
に第１接地用ビア導体１７５Ｐ，１８５Ｐが介在するこ
とにより、送信用側面導体１３３Ｔを伝送する信号と線
路１８１を伝送する信号の干渉を減らし、これらのアイ
ソレーションを向上させることができる。また、受信用
側面導体１３３Ｒと線路１８１との間に第２接地用ビア
導体１７５Ｑ，１８５Ｑが介在することにより、受信用
側面導体１３３Ｒを伝送する信号と線路１８１を伝送す
る信号の干渉を減らし、これらのアイソレーションを向
上させることができる。特に、線路１８１を挟む２層の
セラミック層（第５，第６セラミック層１４５，１４
６）の双方に第１接地用ビア導体１７５Ｐ，１８５Ｐ及
び第２接地用ビア導体１７５Ｑ，１８５Ｑが形成されて
いるため、いずれか一方のセラミック層に形成されてい
る場合よりも、アイソレーションを向上させることがで
きる。従って、送受信信号と送信信号のアイソレーショ
ン、送受信信号と受信信号のアイソレーション、また
は、送信信号と受信信号のアイソレーションを向上させ
ることができる。

【００４１】また、本実施形態１では、基板側面１０４
側に複数の接地用第１側面導体１３３Ｇと複数の接地用
第２側面導体１３４Ｇが形成され、搭載面１１１Ｔをな
す第５セラミック層１４５の主面には、搭載面接地電位
層１１３が形成されている。そして、この搭載面接地電
位層１１３は、この主面において、接地用第１側面導体
１３３Ｇ及び接地用第２側面導体１３４Ｇのいずれとも
接続する。このため、搭載面接地電位層１１３の接地電
位をより安定化することができるので、送受信信号と送
信信号のアイソレーション、送受信信号と受信信号のア
イソレーション、または、送信信号と受信信号のアイソ
レーションを向上させることができる。

【００４２】さらに、本実施形態１では、基板裏面１０
３側に送信用端子１２３Ｔと受信用端子１２３Ｒが形成
されている。そして、搭載面１１１Ｔをなす第５セラミ
ック層１４５の主面には、搭載面接地電位層１１３が、
送信用端子１２３Ｔをこの主面に垂直に投影した第１投
影領域１７１、及び、受信用端子１２３Ｒをこの主面に
垂直に投影した第２投影領域１７３を避けて形成されて
いる。このため、この搭載面接地電位層１１３は、送信
用端子１２３Ｔ及び受信用端子１２３Ｒを伝送する信号
の影響を受けにくいので、搭載面接地電位層１１３の接
地電位をより安定化することができる。その結果、送受
信信号と送信信号のアイソレーション、送受信信号と受
信信号のアイソレーション、または、送信信号と受信信
号のアイソレーションを、さらに向上させることができ
る。

【００４３】（実施形態２）次いで、第２の実施形態に
ついて説明する。なお、上記実施形態１と同様な部分の
説明は、省略または簡略化する。本実施形態２の分波器
デバイス用セラミック基板２０１は、７層のセラミック
層１４１〜１４６及び２４７からなり、第６セラミック
層１４６の主面に形成された位相整合回路用の線路（ス
パイラル線路）２８１が、上記実施形態１と異なる。そ
の他の部分は、上記実施形態１と同様である。

【００４４】具体的に説明すると、第５セラミック層１
４５と第６セラミック層１４６の層間、即ち、第６セラ
ミック層１４６の主面には、図９に示すように、その略
中央に、搭載する表面弾性波フィルタ素子について位相
を整合される位相整合回路用の線路（スパイラル線路）
２８１が形成されている。また、第６セラミック層１４
６と第７セラミック層２４７の層間、即ち、第７セラミ
ック層２４７の主面には、図１０に示すように、その略
中央に、上記線路２８１とビア導体１８５を介して接続
する直線状の線路２９１が形成されている。

【００４５】また、第６セラミック層１４６の主面の周
縁には、図９に示すように、上記実施形態１と同様に、
第１接地電位層１８３Ｐと第２接地電位層１８３Ｑを含
む内部接地電位層１８３が形成されている。このため、
送信用側面導体１３３Ｔを伝送する信号と線路２８１を
伝送する信号との干渉が少なく、また、受信用側面導体
１３３Ｒを伝送する信号と線路２８１を伝送する信号と
の干渉が少ない。さらに、上記実施形態１と同様に、第
５セラミック層１４５には、第１接地用ビア導体１７５
Ｐ及び第２接地用ビア導体１７５Ｑが形成され、また、
第６セラミック層１４６には、第１接地用ビア導体１８
５Ｐ及び第２接地用ビア導体１８５Ｑが形成されてい
る。このため、送信用側面導体１３３Ｔを伝送する信号
と線路２８１を伝送する信号との干渉が特に少なく、ま
た、受信用側面導体１３３Ｒを伝送する信号と線路２８
１を伝送する信号との干渉が特に少ない。

【００４６】なお、第７セラミック層２４７には、図１
０中に破線の丸印で示すように、第６セラミック層１４
６のビア導体１８５にそれぞれ直接接続するビア導体２
９３が形成されている。さらに、このビア導体２９３
は、他方で裏面側接地電位層１２５にそれぞれ接続して
いる。

【００４７】このような分波器デバイス用セラミック基
板２０１も、第５，第６セラミック層１４５，１４６の
層間に、表面弾性波フィルタ素子について位相を整合さ
せる位相整合回路用の線路２８１が形成され、さらに、
この層間には、送信用側面導体１３３Ｔと線路２８１と
の間に位置する第１接地電位層１８３Ｐと、受信用側面
導体１３３Ｒと線路２８１との間に位置する第２接地電
位層１８３Ｑが形成されている。このため、送信用側面
導体１３３Ｔを伝送する信号と線路２８１を伝送する信
号の干渉を減らし、これらのアイソレーションを向上さ
せることができ、また、受信用側面導体１３３Ｒを伝送
する信号と線路２８１を伝送する信号の干渉を減らし、
これらのアイソレーションを向上させることができる。
従って、送受信信号と送信信号のアイソレーション、送
受信信号と受信信号のアイソレーション、または、送信
信号と受信信号のアイソレーションを向上させることが
できる。

【００４８】また、本実施形態２でも、位相整合回路用
の線路２８１を挟む２層のセラミック層（第５，第６セ
ラミック層１４５，１４６）の双方に、送信用側面導体
１３３Ｔと線路２８１との間に配置される複数の第１接
地用ビア導体１７５Ｐ，１８５Ｐと、受信用側面導体１
３３Ｒと線路２８１との間に配置される複数の第２接地
用ビア導体１７５Ｑ，１８５Ｑが貫通して形成されてい
る。このため、送信用側面導体１３３Ｔを伝送する信号
と線路２８１を伝送する信号の干渉を減らし、これらの
アイソレーションを向上させることができ、また、受信
用側面導体１３３Ｒを伝送する信号と線路２８１を伝送
する信号の干渉を減らし、これらのアイソレーションを
向上させることができる。従って、送受信信号と送信信
号のアイソレーション、送受信信号と受信信号のアイソ
レーション、または、送信信号と受信信号のアイソレー
ションを向上させることができる。その他、上記実施形
態１と同様な部分は同様な効果を奏する。

【００４９】（調査結果）本発明に係る分波器デバイス
用セラミック基板１０１，２０１等について、送受信信
号と送信信号のアイソレーション（ＡＮＴ−Ｔｘのアイ
ソレーション）、送受信信号と受信信号のアイソレーシ
ョン（ＡＮＴ−Ｒｘのアイソレーション）、送信信号と
受信信号のアイソレーション（Ｔｘ−Ｒｘのアイソレー
ション）をそれぞれ測定した。また、従来に係る分波器
デバイス用セラミック基板９０１等についても、同様に
調査した。

【００５０】調査に用いた分波器デバイス用セラミック
基板は、以下の通りである。即ち、比較例１として、従
来の技術で示した分波器デバイス用セラミック基板９０
１を用いた。また、比較例２として、比較例１の分波器
デバイス用セラミック基板９０１の位相整合回路用のミ
アンダ線路９５１を、上記実施形態２のようにスパイラ
ル線路２８１に変更したものを用いた。

【００５１】一方、実施例１〜１５の分波器デバイス用
セラミック基板は、ミアンダ線路９５１を有する比較例
１の分波器デバイス用セラミック基板９０１に、様々な
対策を行ったものである。即ち、実施例１として、比較
例１の分波器デバイス用セラミック基板９０１の搭載面
接地電位層９１３を、上記各実施形態１，２のように、
すべての接地用第１側面導体９３３Ｇ及び接地用第２側
面導体９３４Ｇに接続させたもの（以下、このように変
更することを対策４とも言う。）を用いた。また、実施
例２として、比較例１の分波器デバイス用セラミック基
板９０１に、上記実施形態１のように、送信用側面導体
９３３Ｔと線路９５１との間に複数の接地用第１ビア導
体１７５Ｐ，１８５Ｐを配置し、また、受信用側面導体
９３３Ｒと線路９５１との間に複数の接地用第２ビア導
体１７５Ｑ，１８５Ｑを配置したもの（以下、このよう
に変更することを対策３とも言う。）を用いた。また、
実施例３として、比較例１の分波器デバイス用セラミッ
ク基板９０１に上記対策３，４の２つの対策を行ったも
のを用いた。また、実施例４の分波器デバイス用セラミ
ック基板として、比較例１の分波器デバイス用セラミッ
ク基板９０１に、上記実施形態１のように、送信用側面
導体９３３Ｔと線路９５１との間に第１接地電位層１８
３Ｐを配置し、また、受信用側面導体９３３Ｒと線路９
５１との間に第２接地電位層１８３Ｑを配置したもの
（以下、このように変更することを対策２とも言う。）
を用いた。また、実施例５として、比較例１の分波器デ
バイス用セラミック基板９０１に上記対策２，４の２つ
の対策を行ったものを用いた。

【００５２】また、実施例６として、比較例１の分波器
デバイス用セラミック基板９０１に上記対策２，３の２
つの対策を行ったものを用いた。また、実施例７とし
て、比較例１の分波器デバイス用セラミック基板９０１
に上記対策２，３，４の３つの対策を行ったものを用い
た。また、実施例８として、比較例１の分波器デバイス
用セラミック基板９０１の搭載面接地電位層９１３を、
上記各実施形態１，２のように、送信用端子９２３Ｔを
投影した第１投影領域及び受信用端子９２３Ｒを投影し
た第２投影領域を避けた形状としたもの（以下、このよ
うに変更することを対策１とも言う。）を用いた。ま
た、実施例９として、比較例１の分波器デバイス用セラ
ミック基板９０１に上記対策１，４の２つの対策を行っ
たものを用いた。また、実施例１０として、比較例１の
分波器デバイス用セラミック基板９０１に上記対策１，
３の２つの対策を行ったものを用いた。

【００５３】また、実施例１１として、比較例１の分波
器デバイス用セラミック基板９０１に上記対策１，３，
４の３つの対策を行ったものを用いた。また、実施例１
２として、比較例１の分波器デバイス用セラミック基板
９０１に上記対策１，２の２つの対策を行ったものを用
いた。また、実施例１３として、比較例１の分波器デバ
イス用セラミック基板９０１に上記対策１，２，４の３
つの対策を行ったものを用いた。また、実施例１４とし
て、比較例１の分波器デバイス用セラミック基板９０１
に上記対策１，２，３の３つの対策を行ったものを用い
た。また、実施例１５として、比較例１の分波器デバイ
ス用セラミック基板９０１に上記対策１，２，３，４の
４つの対策を行ったもの、即ち、上記実施形態１の分波
器デバイス用セラミック基板１０１を用いた。

【００５４】これらの分波器デバイス用セラミック基板
についての調査結果をまとめて表１に示す。なお、表中
の最小値の欄には、ＡＮＴ−Ｔｘのアイソレーション、
ＡＮＴ−Ｒｘのアイソレーション、及び、Ｔｘ−Ｒｘの
アイソレーションのうち、最小の値であったものの数値
を示してある。

【００５５】

【表１】

【００５６】他方、実施例１６〜３０の分波器デバイス
用セラミック基板は、スパイラル線路２８１を有する比
較例２の分波器デバイス用セラミック基板に様々な対策
を行ったものである。即ち、実施例１６として、比較例
２の分波器デバイス用セラミック基板９０１に上記対策
４を行ったものを用いた。また、実施例１７として、比
較例２の分波器デバイス用セラミック基板９０１に上記
対策３を行ったものを用いた。また、実施例１８とし
て、比較例２の分波器デバイス用セラミック基板９０１
に上記対策３，４の２つの対策を行ったものを用いた。
また、実施例１９として、比較例２の分波器デバイス用
セラミック基板９０１に上記対策２を行ったものを用い
た。また、実施例２０として、比較例２の分波器デバイ
ス用セラミック基板９０１に上記対策２，４の２つの対
策を行ったものを用いた。

【００５７】また、実施例２１として、比較例２の分波
器デバイス用セラミック基板９０１に上記対策２，３の
２つの対策を行ったものを用いた。また、実施例２２と
して、比較例２の分波器デバイス用セラミック基板９０
１に上記対策２，３，４の３つの対策を行ったものを用
いた。また、実施例２３として、比較例２の分波器デバ
イス用セラミック基板９０１に上記対策１を行ったもの
を用いた。また、実施例２４として、比較例２の分波器
デバイス用セラミック基板９０１に上記対策１，４の２
つの対策を行ったものを用いた。また、実施例２５とし
て、比較例２の分波器デバイス用セラミック基板９０１
に上記対策１，３の２つの対策を行ったものを用いた。

【００５８】また、実施例２６として、比較例２の分波
器デバイス用セラミック基板９０１に上記対策１，３，
４の３つの対策を行ったものを用いた。また、実施例２
７として、比較例２の分波器デバイス用セラミック基板
９０１に上記対策１，２の２つの対策を行ったものを用
いた。また、実施例２８として、比較例２の分波器デバ
イス用セラミック基板９０１に上記対策１，２，４の３
つの対策を行ったものを用いた。また、実施例２９とし
て、比較例２の分波器デバイス用セラミック基板９０１
に上記対策１，２，３の３つの対策を行ったものを用い
た。また、実施例３０として、比較例２の分波器デバイ
ス用セラミック基板９０１に上記対策１，２，３，４の
４つの対策を行ったもの、即ち、上記実施形態２の分波
器デバイス用セラミック基板２０１を用いた。

【００５９】これらの分波器デバイス用セラミック基板
についての調査結果をまとめて表２に示す。なお、表中
の最小値の欄には、表１と同様に、ＡＮＴ−Ｔｘのアイ
ソレーション、ＡＮＴ−Ｒｘのアイソレーション、及
び、Ｔｘ−Ｒｘのアイソレーションのうち、最小の値で
あったものの数値を示してある。

【００６０】

【表２】

【００６１】上記表１から判るように、比較例１に対
し、実施例１では、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴ
ｘ−Ｒｘの各アイソレーションがいずれも上昇してい
る。従って、本発明に係る対策４を行うことにより、こ
れらのアイソレーションを高くできることが判る。ま
た、比較例１に対し、実施例２では、ＡＮＴ−Ｔｘ、Ａ
ＮＴ−Ｒｘ及びＴｘ−Ｒｘの各アイソレーションがいず
れも上昇している。従って、本発明に係る対策３を行う
ことにより、これらのアイソレーションを高くできるこ
とが判る。また、比較例１に対し、実施例４では、ＡＮ
Ｔ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴｘ−Ｒｘの各アイソレー
ションがいずれも上昇している。従って、本発明に係る
対策２を行うことにより、これらのアイソレーションを
高くできることが判る。また、比較例１に対し、実施例
８では、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴｘ−Ｒｘの
各アイソレーションがいずれも上昇している。従って、
本発明に係る対策１を行うことにより、これらのアイソ
レーションを高くできることが判る。これらの結果か
ら、本発明をそれぞれ適用すれば、ＡＮＴ−Ｔｘ、ＡＮ
Ｔ−Ｒｘ及びＴｘ−Ｒｘの各アイソレーションを向上さ
せることができると言える。

【００６２】さらに、比較例１及び実施例１，２に対
し、実施例３では、少なくともＡＮＴ−Ｔｘ及びＡＮＴ
−Ｒｘのアイソレーションが上昇している。従って、本
発明に係る対策３，４の２つを行うことにより、従来は
もとより、対策３または対策４を単独で行うよりも、さ
らにアイソレーションを高くできることが判る。また、
比較例１及び実施例１，４に対し、実施例５では、少な
くともＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーショ
ンが上昇している。従って、本発明に係る対策２，４の
２つを行うことにより、従来はもとより、対策２または
対策４を単独で行うよりも、さらにアイソレーションを
高くできることが判る。また、比較例１及び実施例２，
４に対し、実施例６では、少なくともＡＮＴ−Ｔｘ及び
ＡＮＴ−Ｒｘのアイソレーションが上昇している。従っ
て、本発明に係る対策２，３の２つを行うことにより、
従来はもとより、対策２または対策３を単独で行うより
も、さらにアイソレーションを高くできることが判る。
また、比較例１及び実施例１，８に対し、実施例９で
は、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴｘ−Ｒｘの各ア
イソレーションがいずれも上昇している。従って、本発
明に係る対策１，４の２つを行うことにより、従来はも
とより、対策１または対策４を単独で行うよりも、さら
にアイソレーションを高くできることが判る。また、比
較例１及び実施例２，８に対し、実施例１０では、少な
くともＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーショ
ンが上昇している。従って、本発明に係る対策１，３の
２つを行うことにより、従来はもとより、対策１または
対策３を単独で行うよりも、さらにアイソレーションを
高くできることが判る。また、比較例１及び実施例４，
８に対し、実施例１２では、少なくともＡＮＴ−Ｔｘ及
びＡＮＴ−Ｒｘのアイソレーションが上昇している。従
って、本発明に係る対策１，２の２つを行うことによ
り、従来はもとより、対策１または対策２を単独で行う
よりも、さらにアイソレーションを高くできることが判
る。これらの結果から、本発明のいずれか２つを組み合
わせて適用することにより、それらを単独で適用するよ
りも、少なくともＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイ
ソレーションを、さらに向上させることができると言え
る。

【００６３】さらに、比較例１及び実施例１〜６に対
し、実施例７では、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴ
ｘ−Ｒｘの各アイソレーションがいずれも上昇してい
る。従って、本発明に係る対策２，３，４の３つの対策
を行うことにより、従来や、対策１，２，４のいずれか
を単独で行うよりも、また、これらの対策のいずれか２
つを組み合わせて行うよりも、さらにアイソレーション
を高くできることが判る。また、比較例１及び実施例１
〜３，８〜１０に対し、実施例１１では、少なくともＡ
ＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーションが上昇
している。従って、本発明に係る対策１，３，４の３つ
の対策を行うことにより、従来や、対策１，３，４のい
ずれかを単独で行うよりも、また、これらの対策のいず
れか２つを組み合わせて行うよりも、さらにアイソレー
ションを高くできることが判る。また、比較例１及び実
施例１，４，５，８，９，１２に対し、実施例１３で
は、少なくともＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソ
レーションが上昇している。従って、本発明に係る対策
１，２，４の３つの対策を行うことにより、従来や、対
策１，２，４のいずれかを単独で行うよりも、また、こ
れらの対策のいずれか２つを組み合わせて行うよりも、
さらにアイソレーションを高くできることが判る。ま
た、比較例１及び実施例２，４，６，８，１０，１２に
対し、実施例１４では、少なくともＡＮＴ−Ｒｘ及びＴ
ｘ−Ｒｘのアイソレーションが上昇している。従って、
本発明に係る対策１，２，３の３つの対策を行うことに
より、従来や、対策１，２，３のいずれかを単独で行う
よりも、また、これらの対策のいずれか２つを組み合わ
せて行うよりも、さらにアイソレーションを高くできる
ことが判る。これらの結果から、本発明のいずれか３つ
を組み合わせて適用することにより、それらを単独で適
用する場合やそれらのいずれか２つを組み合わせて適用
する場合よりも、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴｘ
−Ｒｘのうち少なくともいずれかのアイソレーション
を、さらに向上させることができると言える。

【００６４】さらに、比較例１及び実施例１〜１４に対
し、実施例１５では、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及び
Ｔｘ−Ｒｘの各アイソレーションがいずれも上昇してい
る。従って、本発明に係る対策１，２，３，４の４つの
対策を行うことにより、従来や、対策１，２，３，４の
いずれかを単独で行う場合や、これらの対策のいずれか
２つを組み合わせて行う場合よりも、また、これらの対
策のいずれか３つを組み合わせて行うよりも、さらにア
イソレーションを高くできることが判る。このことか
ら、本発明の４つを組み合わせて適用することにより、
それらを単独で適用する場合やそれらのいずれか２つを
組み合わせて適用する場合、それらのいずれか３つを組
み合わせて適用する場合よりも、ＡＮＴ−Ｔｘ、ＡＮＴ
−Ｒｘ及びＴｘ−Ｒｘの各アイソレーションを、さらに
向上させることができると言える。

【００６５】次に、表２の結果について説明すると、比
較例２に対し、実施例１６では、ＡＮＴ−Ｔｘ及びＡＮ
Ｔ−Ｒｘのアイソレーションが上昇している。従って、
本発明に係る対策４を行うことにより、これらのアイソ
レーションを高くできることが判る。また、比較例２に
対し、実施例１７では、ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘ
のアイソレーションが上昇している。従って、本発明に
係る対策３を行うことにより、これらのアイソレーショ
ンを高くできることが判る。また、比較例２に対し、実
施例１９では、ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソ
レーションが上昇している。従って、本発明に係る対策
２を行うことにより、これらのアイソレーションを高く
できることが判る。また、比較例２に対し、実施例２３
では、ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーショ
ンが上昇している。従って、本発明に係る対策１を行う
ことにより、これらのアイソレーションを高くできるこ
とが判る。これらの結果から、線路の形状が異なる場合
に、本発明をそれぞれ単独で適用しても、ＡＮＴ−Ｔｘ
及びＡＮＴ−Ｒｘのアイソレーションを向上させること
ができると言える。

【００６６】さらに、比較例２及び実施例１６，１７に
対し、実施例１８では、ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘ
のアイソレーションが上昇している。従って、本発明に
係る対策３，４の２つを行うことにより、従来はもとよ
り、対策３または対策４を単独で行うよりも、さらにア
イソレーションを高くできることが判る。また、比較例
２及び実施例１６，１９に対し、実施例２０では、ＡＮ
Ｔ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーションが上昇し
ている。従って、本発明に係る対策２，４の２つを行う
ことにより、従来はもとより、対策２または対策４を単
独で行うよりも、さらにアイソレーションを高くできる
ことが判る。また、比較例２及び実施例１７，１９に対
し、実施例２１では、ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘの
アイソレーションが上昇している。従って、本発明に係
る対策２，３の２つを行うことにより、従来はもとよ
り、対策２または対策３を単独で行うよりも、さらにア
イソレーションを高くできることが判る。また、比較例
２及び実施例１６，２３に対し、実施例２４では、少な
くともＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーショ
ンが上昇している。従って、本発明に係る対策１，４の
２つを行うことにより、従来はもとより、対策１または
対策４を単独で行うよりも、さらにアイソレーションを
高くできることが判る。また、比較例２及び実施例１
７，２３に対し、実施例２５では、少なくともＡＮＴ−
Ｒｘのアイソレーションが上昇している。従って、本発
明に係る対策１，３の２つを行うことにより、従来はも
とより、対策１または対策３を単独で行うよりも、さら
にアイソレーションを高くできることが判る。また、比
較例２及び実施例１９，２３に対し、実施例２７では、
ＡＮＴ−Ｔｘ及びＡＮＴ−Ｒｘのアイソレーションが上
昇している。従って、本発明に係る対策１，２の２つを
行うことにより、従来はもとより、対策１または対策２
を単独で行うよりも、さらにアイソレーションを高くで
きることが判る。これらの結果から、線路の形状が異な
る場合においても、本発明のいずれか２つを組み合わせ
て適用することにより、それらを単独で適用するより
も、少なくともいずれかのアイソレーションを、さらに
向上させることができると言える。

【００６７】さらに、比較例２及び実施例１６〜２１に
対し、実施例２２では、少なくともＡＮＴ−Ｒｘのアイ
ソレーションが上昇している。従って、本発明に係る対
策２，３，４の３つの対策を行うことにより、従来や、
対策２，３，４のいずれかを単独で行う場合よりも、ま
た、これらの対策のいずれか２つを組み合わせて行うよ
りも、さらにアイソレーションを高くできることが判
る。また、比較例２及び実施例１６〜１８，２３〜２５
に対し、実施例２６では、少なくともいずれかのアイソ
レーションが上昇している。従って、本発明に係る対策
１，３，４の３つの対策を行うことにより、従来や、対
策１，３，４のいずれかを単独で行う場合よりも、ま
た、これらの対策のいずれか２つを組み合わせて行うよ
りも、さらにアイソレーションを高くできることが判
る。また、比較例２及び実施例１６，１９，２０，２
３，２４，２７に対し、実施例２８では、少なくともい
ずれかのアイソレーションが上昇している。従って、本
発明に係る対策１，２，４の３つの対策を行うことによ
り、従来や、対策１，２，４のいずれかを単独で行うよ
りも、また、これらの対策のいずれか２つを組み合わせ
て行うよりも、さらにアイソレーションを高くできるこ
とが判る。また、比較例２及び実施例１７，１９，２
１，２３，２５，２７に対し、実施例２９では、少なく
ともいずれかのアイソレーションが上昇している。従っ
て、本発明に係る対策１，２，３の３つの対策を行うこ
とにより、従来や、対策１，２，３のいずれかを単独で
行うよりも、また、これらの対策のいずれか２つを組み
合わせて行うよりも、さらにアイソレーションを高くで
きることが判る。これらの結果から、本発明のいずれか
３つを組み合わせて適用することにより、それらを単独
で適用する場合や、それらのいずれか２つを組み合わせ
て適用する場合よりも、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及
びＴｘ−Ｒｘのうち少なくともいずれかのアイソレーシ
ョンを、さらに向上させることができると言える。

【００６８】さらに、比較例２及び実施例１６〜２９に
対し、実施例３０では、少なくともいずれかのアイソレ
ーションが上昇している。従って、本発明に係る対策
１，２，３，４の４つの対策を行うことにより、従来
や、対策１，２，３，４のいずれかを単独で行う場合
や、これらの対策のいずれか２つを組み合わせて行うよ
りも、また、これらの対策のいずれか３つを組み合わせ
て行うよりも、さらにアイソレーションを高くできるこ
とが判る。このことから、本発明の４つを組み合わせて
適用することにより、それらを単独で適用する場合や、
それらのいずれか２つを組み合わせて適用する場合、そ
れらのいずれか３つを組み合わせて適用する場合より
も、ＡＮＴ−Ｔｘ、ＡＮＴ−Ｒｘ及びＴｘ−Ｒｘの少な
くともいずれかのアイソレーションを、さらに向上させ
ることができると言える。

【００６９】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態１，２に限定され
るものではなく、その要旨を逸脱しない範囲で、適宜変
更して適用できることはいうまでもない。例えば、上記
各実施形態１，２では、表面弾性波フィルタ素子を収容
するための凹部１１１が形成された分波器デバイス用セ
ラミック基板１０１，２０１を示したが、凹部がなく、
基板主面１０２に表面弾性波フィルタ素子を搭載するも
のであってもよい。この場合、例えば、基板主面に平面
視口字形状のリングを接合し、さらにその上にリッドを
接合すれば、表面弾性波フィルタ素子を封止することが
できる。また、上記各実施形態１，２では、基板側面１
０４に凹溝１３１，１３２が形成され、この内壁面に側
面導体１３３，１３４が形成された分波器デバイス用セ
ラミック基板１０１，２０１を示したが、凹溝１３１，
１３２を形成しないで、基板側面１０４に直接側面導体
を形成してもよい。

【図面の簡単な説明】

【図１】実施形態１に係る分波器デバイス用セラミック
基板の斜視図である。

【図２】実施形態１に係る分波器デバイス用セラミック
基板に関し、第１セラミック層の主面を見た平面図であ
る。

【図３】実施形態１に係る分波器デバイス用セラミック
基板に関し、第２セラミック層の主面を見た平面図であ
る。

【図４】実施形態１に係る分波器デバイス用セラミック
基板に関し、第３セラミック層の主面を見た平面図であ
る。

【図５】実施形態１に係る分波器デバイス用セラミック
基板に関し、第４セラミック層の主面を見た平面図であ
る。

【図６】実施形態１に係る分波器デバイス用セラミック
基板に関し、第５セラミック層の主面を見た平面図であ
る。

【図７】実施形態１に係る分波器デバイス用セラミック
基板に関し、第６セラミック層の主面を見た平面図であ
る。

【図８】実施形態１に係る分波器デバイス用セラミック
基板に関し、第６セラミック層の裏面を見た平面図であ
る。

【図９】実施形態２に係る分波器デバイス用セラミック
基板に関し、第６セラミック層の主面を見た平面図であ
る。

【図１０】実施形態２に係る分波器デバイス用セラミッ
ク基板に関し、第７セラミック層の主面を見た平面図で
ある。

【図１１】従来技術に係る分波器デバイス用セラミック
基板の斜視図である。

【図１２】従来技術に係る分波器デバイス用セラミック
基板に関し、第５セラミック層の主面を見た平面図であ
る。

【図１３】従来技術に係る分波器デバイス用セラミック
基板に関し、第６セラミック層の主面を見た平面図であ
る。

【図１４】従来技術に係る分波器デバイス用セラミック
基板に関し、第６セラミック層の裏面を見た平面図であ
る。

【符号の説明】

１０１，２０１ 分波器デバイス用セラミック基板 １０２ 基板主面 １０３ 基板裏面 １０４ 基板側面 １１１ 凹部 １１１Ｔ 搭載面（凹部の底面） １１３ 搭載面接地電位層 １３３ 第１側面導体 １３３Ｔ 送信用側面導体 １３３Ｒ 受信用側面導体 １３３Ｇ 接地用第１側面導体 １３４ 第２側面導体 １３４Ｇ 接地用第２側面導体 １７５Ｐ 第１接地用ビア導体 １７５Ｑ 第２接地用ビア導体 １８１，２８１ 線路 １８３ 内部接地電位層 １８３Ｐ 第１接地電位層 １８３Ｑ 第２接地電位層 １８５Ｐ 第１接地用ビア導体 １８５Ｑ 第２接地用ビア導体

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J097 AA16 AA29 BB15 EE01 FF01 HA02 HA03 5K011 AA04 AA06 DA02 DA27

Claims (4)

【特許請求の範囲】
1. 【請求項１】積層された複数のセラミック層から構成さ
   れ、基板主面とその反対側に位置する基板裏面とこれら
   の面を結ぶ基板側面とを有し、 上記基板主面側に露出し表面弾性波フィルタ素子が搭載
   される搭載面と、 上記基板側面側に形成され、上記基板主面及び基板裏面
   と直交する方向に延びる複数の側面導体と、を備え、分
   波器デバイスに用いるセラミック基板であって、 上記複数の側面導体のいずれかは、送信信号を伝送する
   送信用側面導体であり、 上記複数の側面導体のいずれかは、受信信号を送信する
   受信用側面導体であり、 上記複数のセラミック層のいずれかの層間には、 上記表面弾性波フィルタ素子について位相を整合させる
   位相整合回路用の線路と、 上記送信用側面導体と上記線路との間に位置し接地電位
   とされる第１接地電位層、及び、上記受信用側面導体と
   上記線路との間に位置し接地電位とされる第２接地電位
   層の少なくともいずれかと、 が形成されている分波器デバイス用セラミック基板。
2. 【請求項２】積層された複数のセラミック層から構成さ
   れ、基板主面とその反対側に位置する基板裏面とこれら
   の面を結ぶ基板側面とを有し、 上記基板主面側に露出し表面弾性波フィルタ素子が搭載
   される搭載面と、 上記基板側面側に形成され、上記基板主面及び基板裏面
   と直交する方向に延びる複数の側面導体と、を備え、分
   波器デバイスに用いるセラミック基板であって、 上記複数の側面導体のいずれかは、送信信号を伝送する
   送信用側面導体であり、 上記複数の側面導体のいずれかは、受信信号を送信する
   受信用側面導体であり、 上記複数のセラミック層のいずれかの層間には、上記表
   面弾性波フィルタ素子について位相を整合させる位相整
   合回路用の線路が形成され、 上記線路を挟む２層の上記セラミック層のうち少なくと
   もいずれかには、上記送信用側面導体と上記線路との間
   に配置され接地電位とされる複数の第１接地用ビア導
   体、及び、上記受信用側面導体と上記線路との間に配置
   され接地電位とされる複数の第２接地用ビア導体の少な
   くともいずれかが、貫通して形成されている分波器デバ
   イス用セラミック基板。
3. 【請求項３】積層された複数のセラミック層から構成さ
   れ、基板主面とその反対側に位置する基板裏面とこれら
   の面を結ぶ基板側面とを有し、 上記基板主面側に露出し表面弾性波フィルタ素子が搭載
   される搭載面と、 上記基板側面側に形成され、上記基板主面及び基板裏面
   と直交する方向に延びる複数の側面導体と、を備え、分
   波器デバイスに用いるセラミック基板であって、 上記複数の側面導体のうち少なくとも複数個は、接地電
   位とされる接地用側面導体であり、 上記搭載面をなす上記セラミック層の主面には、接地電
   位とされる搭載面接地電位層であって、この主面におい
   て上記接地用側面導体のいずれとも接続する搭載面接地
   電位層が形成されている分波器デバイス用セラミック基
   板。
4. 【請求項４】請求項１〜請求項３のいずれか一項に記載
   の分波器デバイス用セラミック基板であって、 前記基板裏面側に形成され、送信信号を伝送する送信用
   端子と、 前記基板裏面側に形成され、受信信号を伝送する受信用
   端子と、 前記搭載面をなす前記セラミック層の主面に形成され、
   接地電位とされる搭載面接地電位層であって、上記送信
   用端子をこの主面に垂直に投影した第１投影領域、及
   び、上記受信用端子をこの主面に垂直に投影した第２投
   影領域を避けて形成された搭載面接地電位層と、を備え
   る分波器デバイス用セラミック基板。