JP2003298231A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2003298231A
JP2003298231A JP2003020361A JP2003020361A JP2003298231A JP 2003298231 A JP2003298231 A JP 2003298231A JP 2003020361 A JP2003020361 A JP 2003020361A JP 2003020361 A JP2003020361 A JP 2003020361A JP 2003298231 A JP2003298231 A JP 2003298231A
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
build
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003020361A
Other languages
English (en)
Inventor
Sumio Ota
純雄 太田
Yukihiro Kimura
幸広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003020361A priority Critical patent/JP2003298231A/ja
Publication of JP2003298231A publication Critical patent/JP2003298231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】コア基板の表面上方(片面)にのみ平坦なビルド
アップ層を確実に形成できる配線基板の製造方法を提供
する。 【解決手段】表面2aに表面配線層10を形成し且つ裏
面2bに裏面配線層11を形成したコア基板2における
上記表面2aの上方にのみ、交互に積層した絶縁層1
6,23および配線層22,26を含むビルドアップ層
BUを形成するビルドアップ層形成工程において、上記
配線層22,26をセミアディティブ法に基づいて形成
する、配線基板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の表面上
方にのみビルドアップ層を有する配線基板の製造方法に
関する。
【0002】
【従来の技術】低コスト化のため、コア基板の表面上方
にのみビルドアップ層を形成した配線基板が提案されて
いる(例えば、特許文献1参照)。かかる配線基板は、コ
ア基板とビルドアップ層との熱膨張や熱収縮の相違に起
因して、かかるビルドアップ層寄りに反る、即ち当該ビ
ルドアップ層の中央付近が凹む変形を生じ易い。かかる
反りを防いで平坦なビルドアップ層を有する配線基板を
効率良く製造する方法として、以下のような方法が検討
されている。即ち、予め表面および裏面に所定パターン
の配線層を形成した2枚のコア基板を重ね合わせ、それ
らの外側面に絶縁樹脂付き銅箔を積層し且つプレスして
積層体を形成し、かかる積層体の両面(表面)に樹脂絶縁
層および配線層を有するビルドアップ配線層をサブトラ
クティブ法に基づいて形成する。その後、コア基板を個
別に分離することにより、片面ビルドアップ配線基板を
からなる多層プリント基板を2枚同時に製造する方法で
ある。
【0003】
【特許文献1】特開平11−204940号公報 (図
1)
【0004】ところで、上記の製造方法では、ビルドア
ップ層における配線層は、サブトラクティブ法によるパ
ネルメッキで形成される。即ち、コア基板の表面上に形
成した絶縁層の表面全体に銅メッキ層をパネルメッキで
形成し、かかる銅メッキ層の上に所定パターンのエッチ
ングレジストを形成した後、エッチングすることにより
配線層が形成される。しかしながら、上記パネルメッキ
による残留応力が大きいため、前記2枚のコア基板を積
層した積層体にして、ビルドアップ層を形成しても、反
りを解消できない場合がある。かかる反りが生じると、
例えば樹脂フィルムを配線層の上に貼り付ける際に、そ
の密着が十分でなく、部分的な剥離(テンティング)を生
じたり、これに起因して真空吸着ができなくなる。更に
は、第1主面上に実装すべきICチップなどの半導体素
子の実装ができなくなる、という問題があった。加え
て、上記パネルメッキによる残留応力のため、積層した
2枚のコア基板が当該応力により剥離してしまう、とい
う問題もあった。
【0005】
【発明が解決すべき課題】本発明は、以上に説明した従
来の技術における問題点を解決し、コア基板の表面上方
(片面)にのみ平坦なビルドアップ層を確実に形成できる
配線基板の製造方法を提供する、ことを課題とする。
【0006】
【課題を解決するための手段】本発明は、前記課題を解
決するため、コア基板の表面上方に形成されるビルドア
ップ層における配線層をパターンメッキにより形成す
る、ことに着想して成されたものである。即ち、本発明
の配線基板の製造方法(請求項1)は、表面に表面配線層
を形成し且つ裏面に裏面配線層を形成したコア基板にお
ける上記表面の上方にのみ、複数の絶縁層および複数の
配線層を含むビルドアップ層を形成するビルドアップ層
形成工程において、上記複数の配線層をアディティブ法
に基づいて形成する、ことを特徴とする。
【0007】これによれば、ビルドアップ層における複
数の配線層は、所定のパターンメッキにより形成される
ので、かかる配線層を形成する電解銅メッキによる残留
応力を最小限にできる。このため、従来のサブトラクテ
ィブ法により一旦全面に銅メッキ層を形成した後、これ
をエッチングによりパターニングして配線層を形成しつ
つ、コア基板の表面上方(片面)にのみビルドアップ層を
有する配線基板に比べ、かかるビルドアップ層側への反
りを小さく抑制することができる。この結果、ビルドア
ップ層の絶縁層を形成する樹脂フィルムの貼り付けも不
具合なく行えるため、平坦なビルドアップ層を確実に形
成することが可能となる。尚、上記アディティブ法に
は、フルアディティブ法、セミアディティブ法、および
バートリーアディティブ法が含まれる。また、上記コア
基板には、樹脂またはセラミックの単一の絶縁層からな
る形態の他、樹脂またはセラミック製の複数の絶縁層お
よびこれらの間に形成した単数または複数の配線層から
なる多層基板の形態も含まれる。更に、上記ビルドアッ
プ層形成工程は、複数のコア基板を有する多数個取り用
パネルの製品エリア毎に行うことも可能である。
【0008】付言すれば、本発明には、コア基板の表面
に表面配線層を形成し且つ裏面に裏面配線層を形成する
と共に、かかる表面および裏面の間を貫通し且つ上記表
面配線層と裏面配線層とを導通するスルーホール導体を
有する上記コア基板における表面の上方にのみ、複数の
絶縁層および複数の配線層を含むビルドアップ層を形成
するビルドアップ層形成工程において、上記複数の配線
層をアディティブ法に基づいて形成する、配線基板の製
造方法を含めることも可能である。
【0009】また、本発明には、前記ビルドアップ層形
成工程は、一対のコア基板をそれぞれの裏面配線層を互
いに直に接触させ、あるいは離型シートを介して接触さ
せて積層した各コア基板の表面側において行われる、配
線基板の製造方法(請求項2)も含まれる。これによれ
ば、積層した一対のコア基板全体が高い剛性を有するた
め、前記アディティブ法と相まって、ビルドアップ層を
一層確実に平坦にして形成することが可能となる。尚、
かかる積層した状態で行うビルドアップ層形成工程も、
複数のコア基板を有する多数個取りのパネルにおいて行
うことも可能である。
【0010】更に、本発明には、前記裏面配線層は、前
記表面配線層よりも厚肉である、配線基板の製造方法
(請求項3)も含まれる。これによれば、表面配線層の厚
みよりも厚肉の厚みを有する裏面配線層は、当該表面配
線層よりも熱収縮し易くなるため、前記アディティブ法
と相まって、更には前記一対のコア基板の積層形態とも
相まって、ビルドアップ層を平坦にした配線基板を一層
確実に製造することが可能となる。尚、上記表面配線層
は、予め前記コア基板の表面に形成した銅箔をパターニ
ングし、上記裏面配線層は、予め前記コア基板の裏面に
形成した銅箔の上に更に銅メッキ層を形成し、かかる銅
箔および銅メッキ層をパターニングしたもので形成して
も良い。あるいは、コア基板の裏面側の銅箔を表面側の
銅箔よりも予め厚肉のもので貼り付けても良い。一方、
コア基板がセラミックからなる形態では、かかるコア基
板の表面と裏面とに厚みの異なるメタライズインクのパ
ターンを形成し且つ焼成することにより、上記配線基板
を形成することができる。
【0011】
【発明の実施の形態】以下において、本発明の実施に好
適な形態を図面と共に説明する。図1(A)は、例えばガ
ラス−エポキシ樹脂の複合材料からなる厚さ約800μ
mのコア基板2の断面を示す。コア基板2には、図1
(A)に示すように、その表面2aに厚さ約15μmの銅
箔10aが、その裏面2bには厚さ約40μmの銅箔1
1aが予め貼り付けられている。尚、裏面2bの銅箔1
1aは、表面2aの銅箔10aと同じ厚みに形成し、そ
の上に銅メッキ層を被覆して上記の厚みに形成しても良
い。上記コア基板2の所定の位置にレーザを照射する
か、細径のドリルにて穿孔する(本実施形態ではドリル
にて穿孔)。その結果、図1(B)に示すように、コア基
板2における表面2aと裏面2bとの間を貫通し且つ内
径が約100μmのスルーホール5が複数形成される。
【0012】次に、複数のスルーホール5を有するコア
基板2の全面に対し、無電解銅メッキおよび電解銅メッ
キを施す。尚、各スルーホール5の内壁には、予めPd
を含むメッキ触媒を塗布しておく。また、上記スルーホ
ール5の穿孔および銅メッキは、複数のコア基板2(製
品単位)を含むパネル(多数個取りの基板)の状態で行っ
ても良い。その結果、図1(C)に示すように、各スルー
ホール5の内壁表面に沿って厚みが約15μmのスルー
ホール導体6がそれぞれ形成される。また、銅箔10
a,11aは、上記メッキにより、厚めの銅メッキ層1
0b,11b(便宜上、その厚みは銅箔10a,11a
と同じに図示する)となる。
【0013】次いで、図1(D)に示すように、各スルー
ホール導体6の内側に、シリカフィラなどの無機フィラ
入りのエポキシ系樹脂からなる充填樹脂7を充填する。
尚、充填樹脂7に替え、多量の金属粉末を含む導電性樹
脂または金属粉末を含む非導電性樹脂を用いても良い。
更に、表面2aおよび裏面2bの銅メッキ層10b,1
1bの上に、その全面に対し銅メッキを行い且つ充填樹
脂7の表面に蓋をするように蓋メッキを行う。そして、
公知のフォトリソグラフィ技術により、所定のパターン
を有する図示しないエッチングレジストを形成した後、
かかるエッチングレジストのパターン間の隙間から露出
する銅メッキ層10b,11bをエッチングする(公知
のサブトラクティブ法)。
【0014】その結果、図2(A)に示すように、コア基
板2の表面2aおよび裏面2bに、上記レジストのパタ
ーンに倣った表面配線層10または裏面配線層11が形
成される。かかる表面配線層10の厚みは約25μmで
あり、裏面配線層11の厚みは約50μmである。ま
た、表面配線層10は、コア基板2の表面2aのうち少
なくとも60%以上の面積を占め、裏面配線層11は、
裏面2bのうち少なくとも60%以上の面積を占めてい
る。尚、充填樹脂7の表面の真上にビア導体を形成しな
い場合には、前記蓋メッキを省いても良い。
【0015】次に、図2(B)に示すように、コア基板2
の裏面2bおよび裏面配線層11の上(図示で下側)にプ
リプレグ(接着性の絶縁層)12を形成する。かかるプリ
プレグ12は、接着性、弾力性、および絶縁性を有する
厚さ数10μmの熱硬化性樹脂(例えばエポキシ、ビス
マレイミド・トリアジン、フェノール、ポリイミド、ポ
リエステルなど)からなる(本実施形態ではエポキシ)。
尚、前記多数個取り用のパネルの裏面全体にプリプレグ
12を形成しても良い。次いで、図2(C)に示すよう
に、表面配線層10および裏面配線層11を形成した一
対のコア基板2,2を、それぞれのプリプレグ12,1
2を対向させ、離型シート14を挟んで積層し且つ固定
する。この離型シート14には、例えば一対のフィルム
間に熱可塑性樹脂からなるクッション材を挟み且つその
周縁で前記フィルムにより密封したシート状のものであ
る。尚、上記クッション材には、柔軟性(弱い弾性)を有
する熱可塑性樹脂(商品名:パコタンプラス)が用いられ
る。
【0016】次に、ビルトアップ層形成工程をセミアデ
ィティブ法により行う。以下にかかるの工程を説明す
る。図3(A)に示すように、積層した一対のコア基板2
における何れかの表面2aおよび表面配線層10の上
に、シリカフィラなどの無機フィラを含むエポキシ樹脂
からなり厚みが30μmの絶縁層16を形成する。更
に、図3(B)に示すように、絶縁層16における所定の
位置に対し、フォトリソグラフィ技術またはレーザ加工
(炭酸ガスレーザなどを使用する)を施して(本実施形態
ではレーザ加工)、ビアホール17を複数形成する。か
かるビアホール17の底面には、表面配線層10が露出
している。尚、図3(B)以降においては、図3(A)で上
側のコア基板2について図示しつつ説明する。次に、絶
縁層16の表面、ビアホール17の内壁面、および該ビ
アホール17の底面に露出する表面配線層10上に、P
dを含むメッキ触媒を塗布した後、無電解銅メッキを施
す。この結果、図3(B)中の破線で示すように、厚みが
1μm未満の極く薄い銅メッキ膜18が、絶縁層16の
表面全体、ビアホール17の内壁面、およびビアホール
17の底面に露出する表面配線層10上に形成される。
【0017】次いで、図3(C)に示すように、銅メッキ
膜18が形成された絶縁層16の上に、感光性樹脂から
なり厚みが約10μmのフィルム19を貼り付ける。か
かるフイルム19の上に、所定パターンを有するマスク
(図示せず)を載置した後、当該フィルム19に対して露
光および現像(フォトグラフィ技術)を施す。この結果、
図4(A)に示すように、上記フィルム19には、ビアホ
ール17を含む上記マスクのパターンに倣った開口部1
9aが複数形成される。かかる開口部19a内には、前
記メッキ触媒および銅メッキ膜18が被覆されたビアホ
ール17およびかかるビアホール17の上端に隣接する
絶縁層16が露出する。
【0018】更に、開口部19a内における絶縁層16
上、ビアホール17内、およびその底面に露出する表面
配線層10上の銅メッキ膜18に対し、電解銅メッキを
施す。この結果、図4(B)に示すように、絶縁層16の
上には、所定パターンの配線層22が形成され、各ビア
ホール17内には、表面配線層10と配線層22との間
を接続するほぼ円錐形のビア導体20が形成される。
尚、上記電解銅メッキのメッキ条件を変更することによ
り、ビアホール17の内部も銅で埋まった形態のフィル
ドビア導体を形成することもできる(図示せず)。次い
で、図4(C)に示すように、残ったフィルム19をエッ
チングなどにより剥離し、その下に位置する前記メッキ
触媒および銅メッキ膜18をエッチングなどにより除去
する。
【0019】次に、図5(A)に示すように、絶縁層1
6、配線層22,およびビア導体20の上に、前記同様
の絶縁層23を例えばロールコータを用いて形成する。
これ以降は、上述したような絶縁層16、ビアホール1
7、開口部19a、配線層22、ビア導体20、および
絶縁層23(27)の形成を繰り返して行う。この結果、
図5(B)に示すように、絶縁層16の上方に、絶縁層2
3,27、配線層26、および絶縁層23内のビアホー
ル25内に位置するビア導体24が形成される。このう
ち、絶縁層16,23および配線層22,26はビルド
アップ層BUを形成する。また、ビア導体24は、配線
層22,26間を接続する。
【0020】図5(B)に示すように、最上層の絶縁層
(ソルダーレジスト層)27には、配線層26上の適所か
ら第1主面29よりも高く突出するハンダバンプ28が
貫通する。このハンダバンプ28は、Sn−Ag系、P
b−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn
−Zn系など(本実施形態ではSn−Ag系)の低融点合
金からなり、第1主面29上に実装される図示しないI
Cチップの接続端子と個別に接続される。また、複数の
ハンダバンプ28とICチップの接続端子とは、公知の
アンダーフィル材(図示せず)により埋設され且つ保護さ
れる。尚、一対のコア基板2,2のうち、他方のコア基
板2にも、上記と同じビルドアップ層形成工程が施され
る。また、以上のような工程を前記多数個取り用のパネ
ルを一対積層した状態で、一対のコア基板2,2に対し
同時に行っても良い。
【0021】次いで、図5(C)に示すように、ビルドア
ップ層BUが形成されたコア基板2,2を個別に分離し
た後、かかるコア基板2の裏面2b下のプリプレグ12
における所定の位置にレーザ加工を行う。この結果、プ
リプレグ12に形成される開口部15の底面には、配線
層11から延びた配線11cが第2主面13側に露出す
る。この配線11cは、その表面に図示しないNiおよ
びAuメッキが被覆され、マザーボードなどのプリント
基板と接続するための接続端子(ランド)となる。尚、配
線11cには、図示しないハンダを介して例えばコバー
ル製の導体ピンを接続しても良い。これにより、図5
(C)に示すような配線基板1が得られる。
【0022】以上のような配線基板1の製造方法によれ
ば、ビルドアップ層BUにおける配線層22,26は、
所定のパターンメッキにより形成されるため、かかる配
線層22,26を形成する電解銅メッキによる残留応力
を最小限にできる。このため、従来のサブトラクティブ
法により一旦全面に銅メッキ層を形成した後、これをパ
ターニングして配線層を形成しつつ、コア基板の表面2
a上方にのみビルドアップ層を形成する配線基板に比べ
て、かかるビルドアップ層BU側への反りを小さく抑制
することができる。この結果、ビルドアップ層BUの絶
縁層23,27を形成する樹脂フィルムも平坦に貼り付
けられるため、平坦なビルドアップ層BUを確実に形成
することができる。しかも、裏面配線層11を表面配線
層10よりも厚く形成するため、上記反りを一層確実に
抑制することができる。これにより、配線基板1の第1
主面29上にICチップなどを確実に実装することもで
きる。従って、信頼性の高い配線基板1を提供すること
が可能となる。
【0023】ところで、ビルドアップ層形成工程におけ
る配線層22,26の形成には、フルアディティブ法を
用いることもできる。即ち、図6(A)に示すように、前
記同様に積層した一対のコア基板2の何れかにおける表
面2a上に絶縁層16およびビアホール17を形成した
際、前記メッキ触媒や無電解銅メッキを施さない。次
に、前記同様のフィルム19を絶縁層16の上に形成し
且つフォトリソグラフィ技術により、図6(B)に示すよ
うに、上記フィルム19の適所に開口部19aを形成す
る。かかる開口部19a内の絶縁層16、ビアホール1
7などにPdを含むメッキ触媒を塗布した後、無電解銅
メッキを施し、図6(B)中の破線で示すように、薄い銅
メッキ膜18を形成する。
【0024】引き続いて、上記銅メッキ膜18上に無電
解銅メッキを施すことにより、図6(C)に示すように、
絶縁層16上に所定パターンの配線層22が形成され、
且つ各ビアホール17内には、表面配線層10と配線層
22との間を接続するビア導体20が形成される。尚、
上記無電解銅メッキのメッキ条件を変更することによ
り、フィルドビア導体を形成することも可能である。ま
た、フイルム19は、剥離されず、絶縁層16と共に残
留する。以上の工程を繰り返すことにより、フルアディ
ティブ法により形成した配線層22,26を有するビル
ドアップ層BUを形成することができる。
【0025】図7は、前記配線基板1の応用形態である
配線基板1aの製造方法に関する。尚、以下において、
前記形態と同じ部分や要素には共通する符号を用いる。
図7(A)に示すように、多層基板のコア基板K,Kを、
それらの裏面4aに予め形成したプリプレグ12同士を
離型シート14を挟んで対向しつつ積層し且つ固定す
る。コア基板Kは、絶縁層2の表面2aおよび裏面2b
に予め形成された銅箔を、フォトリソグラフィ技術およ
びエッチングにより所定パターンの配線層8,9とし、
その上に樹脂フィルムを圧着して絶縁層3,4を形成す
ることで得られる。コア基板Kの表面3aと裏面4aと
の間に、図7(A)に示すように、スルーホール5、スル
ーホール導体6、および充填樹脂7を、前述した方法に
より複数形成する。各スルーホール導体6は、その中間
で配線層8,9と接続する。また、コア基板Kの表面3
aおよび裏面4aには、銅メッキ、フォトリソグラフィ
技術、およびエッチングにより、前記同様の表面配線層
10と裏面配線層11とが形成され、これらは各スルー
ホール導体6を介して互いに導通している。
【0026】上述した積層状態で、何れかのコア基板K
の表面3a上方に、前記同様のセミアディティブ法また
はフルアディティブ法により、図7(B)に示すように、
ビルドアップ層BUを形成し、ソルダーレジスト層2
7、およびハンダバンプ28を形成する。尚、図7(B)
中で示すビア導体20,24はフィルドビアである。ま
た、他方のコア基板Kにも、上記同様にビルドアップ層
BUなどを形成する。更に、図7(B)に示すように、個
別に分離したコア基板Kにおいて、そのプリプレグ12
に前記同様のレーザ加工により、開口部15を形成す
る。かかる開口部15の底面に露出する配線11cは、
NiおよびAuメッキが被覆されて、マザーボードなど
のプリント基板と接続するための接続端子(ランド)とな
る。この結果、図7(B)に示すように、コア基板Kの表
面3a上方に平坦なビルドアップ層BUを有する配線基
板1aが得られる。尚、配線基板1aでは、コア基板K
に配線層8,9が内設されているため、配線の高密度化
にも対応できる。
【0027】図8は、本発明の製造方法により得られる
異なる形態の配線基板30の主要部における断面を示
す。配線基板30は、図8に示すように、多層基板のコ
ア基板K、その表面37に形成した表面配線層50、コ
ア基板Kの表面37の上方に形成したビルドアップ層B
U、コア基板Kの裏面34に形成され且つ表面配線層5
0よりも厚い裏面配線層51、およびコア基板Kの裏面
34側に開口する凹部31、を含む。コア基板Kは、比
較的厚肉の第1の絶縁層32および比較的薄肉の第2の
絶縁層36から形成される。第1の絶縁層32は、表面
33および裏面34を有する厚さが約800μmのガラ
ス−エポキシ樹脂の複合材料からなり、その中央付近に
は、凹部31が穿孔されて設られている。第2の絶縁層
36は、表面37および裏面38を有する厚さ約200
μmのガラス−エポキシ樹脂からなり、その中央付近に
は、直径約100μmのスルーホール47が複数貫通す
る。かかるスルーホール47の内側には、銅メッキ製の
スルーホール導体48とその内側の充填樹脂49とが形
成されている。
【0028】図8に示すように、第1の絶縁層32と第
2の絶縁層36とは、厚みが約60μmの接着性を有す
るプリプレグ(接着層)40を介して貼り合わされること
により、積層されている。尚、凹部31は、予め第1の
絶縁層32をプレス加工して形成され、平面視で縦・横
それぞれ約14mmずつのほぼ正方形を呈する。図8の
左右に示すように、上記凹部31の周囲における第1の
絶縁層32および第2の絶縁層36には、直径が約10
0μmの複数のスルーホール43が貫通し、各スルーホ
ール43の内側には、銅メッキ製で比較的に長いスルー
ホール導体44および充填樹脂45がほぼ同軸心で形成
されている。また、図8に示すように、第2の絶縁層3
6の裏面38には、所定パターンを有する銅メッキ製で
且つ厚みが約15μmの配線層41,46が形成され、
配線層(電子部品接続配線)46はスルーホール導体48
の下端と、配線層41はスルーホール導体44の中間と
接続されている。第1の絶縁層32の表面33にも、上
記同様の所定パターンおよび厚みを有する銅メッキ製の
配線層42が形成され、且つスルーホール導体44の中
間と接続されている。
【0029】更に、図8に示すように、コア基板Kの表
面37には、所定パターンを有し銅メッキ製で厚みが約
15〜25μm(本実施形態では20μm)の表面配線層
50が形成され、スルーホール導体44,48の上端と
接続されている。コア基板Kの表面37および配線層5
0の上方には、前記同様のセミアディティブ法またはフ
ルアディティブ法により、エポキシ系樹脂の絶縁層5
4,60と配線層58,64とを交互に積層したビルド
アップ層BUが形成される。絶縁層54,60には、表
面配線層50、配線層58,64の間を相互に接続する
フィルドビア導体56,62が形成される。絶縁層60
と配線層64との上には、最上層のソルダーレジスト層
(絶縁層)66が形成される。尚、絶縁層54などの厚み
は約30μm、ソルダーレジスト層66の厚みは約25
μmである。
【0030】図8に示すように、配線層64上の所定の
位置には、第1主面(表面)67よりも高く突出する複数
のハンダバンプ(IC接続端子)68が個別に形成され、
かかるバンプ68は、第1主面67上に実装する図示し
ないICチップ(半導体素子)の接続端子と個別に接続さ
れる。上記バンプ68は、Sn−Ag系、Pb−Sn
系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系
など(本実施形態ではSn−Ag系)の低融点合金からな
る。
【0031】また、図8に示すように、第1の絶縁層3
2および第2の絶縁層36により形成される凹部31に
は、複数のチップコンデンサ(電子部品)70が実装され
る。上記コンデンサ70は、両側面の上端および下端に
突出する電極72を図8の前後方向に沿って複数有し、
例えばチタン酸バリウムを主成分とする誘電体層および
内部電極となるNi層を交互に積層したセラミックスコ
ンデンサで、3.2mm×1.6mm×0.7mmのサ
イズである。かかるコンデンサ70の上端の電極72
は、図示しないハンダを介してスルーホール導体48の
下端に位置する配線層(電子部品接続配線)46と接続さ
れている。一方、コンデンサ70における下端の電極7
2は、裏面配線層51とほぼ同じ高さに位置する。
【0032】図8に示すように、コア基板Kの裏面34
には、厚みが約27〜70μm(本実施形態では60μ
m)と前記表面配線層50よりも厚い裏面配線層51が
ほぼ全面に形成される。コア基板Kの裏面34と裏面配
線層51との下側には、前記同様の厚みを有するプリプ
レグ(接着性の絶縁層)52が形成され、裏面配線層51
から延び且つ第2主面69側に開口する開口部53の底
部には配線51aが露出する。かかる配線51aは、表
面にNiおよびAuメッキが被覆され、当該配線基板3
0自体を搭載する図示しないマザーボードなどのプリン
ト基板との接続端子として活用される。尚、配線51a
には、ハンダボールや銅系または鉄系合金からなる導体
ピンなどを接合しても良い。また、前記コンデンサ70
の下端の電極72も、ハンダボールなどを介してマザー
ボードなどと接続しても良い。
【0033】以上のような配線基板30によれば、前記
配線基板1,1aと同様に平坦なビルドアップ層BUが
得られると共に、コア基板Kの凹部31内にチップコン
デンサ70が実装されているため、第1主面67上に実
装するICチップとの配線経路を短くでき、クロストー
クノイズを低減し、安定した導通が取れる。また、上記
チップコンデンサ70を直接的にプリント基板などに接
続することも容易となる。尚、前記凹部31の面積は、
平面視においてコア基板Kの約40%以下の面積比とす
ることが、厚みが異なる表面配線層50および裏面配線
層51による前述した反り防止などの効果を得る上で望
ましい。また、凹部31内で各チップコンデンサ70
を、その下端の電極72を除いて埋め込み樹脂によりモ
ールドして内蔵しても良い。
【0034】本発明は、以上において説明した形態に限
定されるものではない。前記コア基板Kは、単一の絶縁
層からなるものとし、その裏面側に開口する凹部31を
ルータ(座ぐり)により形成したものを用いても良い。前
記コア基板2やコア基板Kの絶縁層32,36の材質
は、前記ガラス−エポキシ樹脂系の複合材料の他、ビス
マレイミド・トリアジン(BT)樹脂、エポキシ樹脂、同
様の耐熱性、機械強度、可撓性、加工容易性などを有す
るガラス織布や、ガラス織布などのガラス繊維とエポキ
シ樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂と
の複合材料であるガラス繊維−樹脂系の複合材料を用い
ても良い。あるいは、ポリイミド繊維などの有機繊維と
樹脂との複合材料や、連続気孔を有するPTFEなど3
次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂
を含浸させた樹脂−樹脂系の複合材料などを用いること
も可能である。
【0035】更に、前記コア基板2やコア基板Kの絶縁
層32,36などの材質をセラミックとすることもでき
る。かかるセラミックには、アルミナ、シリカ、ガラス
セラミック、ムライト、窒化アルミニウムなどが含ま
れ、更には約1000℃以下の比較的低温で焼成が可能
な低温焼成セラミックを用いることもできる。セラミッ
クからなるコア基板2やコア基板Kには、パンチングや
レーザ加工によってスルーホール5,43が穿孔され、
その後スルーホール5,43内には、W,Mo,または
Cuなどの金属粉末を含むメタライズインクが印刷・充
填される。尚、セラミック材料のコア基板の場合、スル
ーホール導体内の充填樹脂は省略される。更に、セラミ
ック製のコア基板2,Kの表面2a,37に予めカップ
リング剤を塗布した後、樹脂フィルムからなる絶縁層1
6,54などをラミネートするなどの前記ビルドアップ
層形成工程により、ビルドアップ層BUが形成される。
尚、前記コア基板Kの場合、上記セラミックからなる複
数枚のグリーンシートの表面および裏面の少なくとも一
方にW、Mo、またはCuなどからなるメタライズイン
クで所定パターンの配線層を形成した後、かかるシート
のうち凹部31となる位置を打ち抜き加工したものを含
めて積層し且つ焼成する。また、上記メタライズは、A
g、Au、Ag−Pt、Ag−Pdなどを素材としても
良い。
【0036】また、前記表面配線層10などやスルーホ
ール導体6などの材質は、前記Cu(銅)の他、Ag、N
i、Ni−Au系などにしても良く、あるいは、これら
金属のメッキ層を用いず、導電性樹脂を塗布するなどの
方法により形成しても良い。更に、前記絶縁層16,2
3などの材質は、前記エポキシ樹脂を主成分とするもの
のほか、同様の耐熱性、パターン成形性等を有するポリ
イミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気
孔を有するPTFEなど3次元網目構造のフッ素系樹脂
にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の
複合材料などを用いることもできる。尚、絶縁層の形成
には、絶縁性の樹脂フィルムを熱圧着する方法のほか、
液状の樹脂をロールコータにより塗布する方法を用いる
こともできる。尚また、絶縁層に混入するガラス布また
はガラスフィラの組成は、Eガラス、Dガラス、Qガラ
ス、Sガラスの何れか、またはこれらのうちの2種類以
上を併用したものとしても良い。
【0037】また、前記ビア導体20やフィルドビア導
体56などは、各ビア導体の軸心をずらしつつ積み重ね
るスタッガードの形態でも良いし、途中で平面方向に延
びる配線層が介在する形態としても良い。また、前記凹
部31に実装または内蔵する電子部品は、1つのみでも
良い。逆に、多数の配線基板30を含む多数個取りの基
板(パネル)内における製品単位1個内に、複数の凹部3
1を形成しても良い。更に、複数のチップ状電子部品を
互いの側面間で予め接着したユニットとし、これを凹部
31内に実装または内蔵することもできる。また、チッ
プ状電子部品には、前記チップコンデンサ70などの
他、チップ状のインダクタ、抵抗、フィルタなどの受動
部品や、トランジスタ、半導体素子、FET、ローノイ
ズアンプ(LNA)などの能動部品、あるいはSAWフィ
ルタ、LCフィルタ、アンテナスイッチモジュール、カ
プラ、ダイプレクサ、ICチップ、半導体集積回路など
も含まれる。しかも、異種の電子部品同士を配線基板3
0の同じ凹部31内に実装または内蔵することも可能で
ある。
【0038】
【発明の効果】以上に説明した本発明の配線基板の製造
方法(請求項1)によれば、ビルドアップ層における複数
の配線層は、所定のパターンメッキにより形成されるの
で、かかる配線層を形成する電解銅メッキによる残留応
力を最小限にできる。このため、サブトラクティブ法に
より配線層を形成しつつ、コア基板の表面上方にのみビ
ルドアップ層を有する配線基板に比べ、かかるビルドア
ップ層側への反りを抑制することができる。この結果、
ビルドアップ層の絶縁層を形成する樹脂フィルムの貼り
付けも適切に行えるため、平坦なビルドアップ層を確実
に形成できるとと共に、第1主面上にICチップなどを
確実に実装することも可能となる。
【0039】また、請求項2の配線基板の製造方法によ
れば、積層した一対のコア基板全体が高い剛性を有する
ため、前記アディティブ法と相まって、コア基板の表面
上方にのみビルドアップ層を平坦にして確実に形成する
ことが一層可能となる。更に、請求項3の配線基板の製
造方法によれば、厚肉の裏面配線層は熱収縮し易くなる
ため、前記アディティブ法や一対のコア基板の積層と相
まって、ビルドアップ層を平坦にした配線基板を一層確
実に製造することが可能となる。
【図面の簡単な説明】
【図1】(A)〜(D)は本発明の製造方法における各工程
を示す概略図。
【図2】(A)〜(C)は図1(D)に続く本発明の製造方法
における各工程を示す概略図。
【図3】(A)〜(C)は図2(C)に続く本発明の製造方法
における各工程を示す概略図。
【図4】(A)〜(C)は図3(C)に続く本発明の製造方法
における各工程を示す概略図。
【図5】(A)〜(C)は図4(C)に続く製造方法における
各工程またはこれにより得られた配線基板を示す概略断
面図。
【図6】(A)〜(C)は異なる形態の製造工程を示す概略
断面図。
【図7】(A),(B)は図5(C)に示した配線基板の応用
形態の配線基板を得るための製造工程を示す概略断面
図。
【図8】本発明の製造方法により得られる異なる形態の
配線基板を示す概略断面図。
【符号の説明】
1,1a,30……………配線基板 2,K………………………コア基板 2a,3a,37…………表面 2b,4a,34…………裏面 10,50…………………表面配線層 11,51…………………裏面配線層 16,23,54,60…絶縁層 22,26,58,64…配線層 14…………………………離型シート BU…………………………ビルドアップ層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA03 CC10 CD22 EE26 5E346 AA06 AA22 AA32 AA51 BB01 BB11 BB15 DD33 EE33 HH11

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表面に表面配線層を形成し且つ裏面に裏面
    配線層を形成したコア基板における上記表面の上方にの
    み、複数の絶縁層および複数の配線層を含むビルドアッ
    プ層を形成するビルドアップ層形成工程において、上記
    複数の配線層をアディティブ法に基づいて形成する、こ
    とを特徴とする配線基板の製造方法。
  2. 【請求項2】前記ビルドアップ層形成工程は、一対のコ
    ア基板をそれぞれの裏面配線層を互いに直に接触させ、
    あるいは離型シートを介して接触させて積層した各コア
    基板の表面側において行われる、 ことを特徴とする請求項1に記載の配線基板の製造方
    法。
  3. 【請求項3】前記裏面配線層は、前記表面配線層よりも
    厚肉である、 ことを特徴とする請求項1または2に記載の配線基板の
    製造方法。
JP2003020361A 2002-01-29 2003-01-29 配線基板の製造方法 Pending JP2003298231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003020361A JP2003298231A (ja) 2002-01-29 2003-01-29 配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-20472 2002-01-29
JP2002020472 2002-01-29
JP2003020361A JP2003298231A (ja) 2002-01-29 2003-01-29 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003298231A true JP2003298231A (ja) 2003-10-17

Family

ID=29404755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003020361A Pending JP2003298231A (ja) 2002-01-29 2003-01-29 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003298231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015506118A (ja) * 2011-11-14 2015-02-26 レイセオン カンパニー 能動電子走査アレイ(aesa)カード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015506118A (ja) * 2011-11-14 2015-02-26 レイセオン カンパニー 能動電子走査アレイ(aesa)カード

Similar Documents

Publication Publication Date Title
US7102085B2 (en) Wiring substrate
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP4201436B2 (ja) 多層配線基板の製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR20010075727A (ko) 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2002290031A (ja) 配線基板およびその製造方法
JP4778148B2 (ja) 多層配線基板
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP2003229661A (ja) 配線基板およびその製造方法
JP2004056115A (ja) 多層配線基板
JP4082995B2 (ja) 配線基板の製造方法
JP2007266323A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2004241583A (ja) 配線基板
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2003298231A (ja) 配線基板の製造方法
JP2004228521A (ja) 配線基板およびその製造方法
JP2002084071A (ja) 配線基板
JP3786894B2 (ja) 配線基板およびその製造方法
JP2002319760A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A131 Notification of reasons for refusal

Effective date: 20080422

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819