JP2003297993A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2003297993A JP2003297993A JP2002097045A JP2002097045A JP2003297993A JP 2003297993 A JP2003297993 A JP 2003297993A JP 2002097045 A JP2002097045 A JP 2002097045A JP 2002097045 A JP2002097045 A JP 2002097045A JP 2003297993 A JP2003297993 A JP 2003297993A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead frame
- semiconductor device
- base material
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 組立工程において従来の生産設備を変更する
ことなく、Ｐｂフリー化、ドライプロセス化及び自然腐
食の抑制を同時に実現することが可能な半導体装置用リ
ードフレームを提供する。 【解決手段】 Ｆｅを主たる成分とする基材１上に、標
準電極電位が−０．４４Ｖ以下である金属からなるバリ
ア層３と、Ｎｉ層４と、Ｐｄ層５とが順次形成されてお
り、最表面にＡｕ層６が形成されている。
ことなく、Ｐｂフリー化、ドライプロセス化及び自然腐
食の抑制を同時に実現することが可能な半導体装置用リ
ードフレームを提供する。 【解決手段】 Ｆｅを主たる成分とする基材１上に、標
準電極電位が−０．４４Ｖ以下である金属からなるバリ
ア層３と、Ｎｉ層４と、Ｐｄ層５とが順次形成されてお
り、最表面にＡｕ層６が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用リー
ドフレームに係り、耐腐食性を改善した半導体装置用リ
ードフレームに関する。
ドフレームに係り、耐腐食性を改善した半導体装置用リ
ードフレームに関する。
【０００２】
【従来の技術】半導体装置に用いられるリードフレーム
には、その強度等の特性から４２材等Ｆｅ系基材のもの
が広く用いられている。一般に、このようなリードフレ
ームにおいては、組立工程において、基材のアウターリ
ード部に外装メッキとしてＳｎＰｂ（ハンダ）メッキ
が、インナーリード部のワイヤーボンディング部にはＡ
ｇメッキが施され、半導体素子のマウント・ボンディン
グが行なわれていた。
には、その強度等の特性から４２材等Ｆｅ系基材のもの
が広く用いられている。一般に、このようなリードフレ
ームにおいては、組立工程において、基材のアウターリ
ード部に外装メッキとしてＳｎＰｂ（ハンダ）メッキ
が、インナーリード部のワイヤーボンディング部にはＡ
ｇメッキが施され、半導体素子のマウント・ボンディン
グが行なわれていた。
【０００３】近年、環境対応としてＰｂフリー化が要求
されており、リードフレーム全面に予めＰｄメッキ層等
の外装メッキ層が形成されているＰｄ−ＰＰＦ（Ｐｒｅ
Ｐｌａｔｅｄ Ｆｒａｍｅ）が開発されている。
されており、リードフレーム全面に予めＰｄメッキ層等
の外装メッキ層が形成されているＰｄ−ＰＰＦ（Ｐｒｅ
Ｐｌａｔｅｄ Ｆｒａｍｅ）が開発されている。
【０００４】図３にＰｄ−ＰＰＦの構成を示す。Ｃｕ基
材１０全面にＣｕの拡散防止、実装時のハンダとの接合
のためにＮｉメッキ層４'が形成され、さらにＮｉの酸
化防止のためにＰｄメッキ層５'が、Ｐｄの酸化防止の
ためにＡｕメッキ層６'が最表面に形成されている。従
って、組立工程における外装メッキは不要となり、メッ
キ液、洗浄液に触れることなく、ドライプロセス化が実
現できる。
材１０全面にＣｕの拡散防止、実装時のハンダとの接合
のためにＮｉメッキ層４'が形成され、さらにＮｉの酸
化防止のためにＰｄメッキ層５'が、Ｐｄの酸化防止の
ためにＡｕメッキ層６'が最表面に形成されている。従
って、組立工程における外装メッキは不要となり、メッ
キ液、洗浄液に触れることなく、ドライプロセス化が実
現できる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＰｄ−ＰＰＦにおいては、基材にＦｅ系を用いる
と、標準電極電位がＦｅ（−０．４４Ｖ）よりＮｉ（−
０．２３Ｖ）において高く、電池効果によりＦｅ系基材
の自然腐食が進行・加速してしまうため、Ｃｕ系基材
（標準電極電位：＋０．３４Ｖ）が用いられているが、
これまで用いられてきたＦｅ系基材との熱膨張率が異な
るため、モールド工程における金型の変更等、生産設備
の変更投資の必要があるという問題があった。
うなＰｄ−ＰＰＦにおいては、基材にＦｅ系を用いる
と、標準電極電位がＦｅ（−０．４４Ｖ）よりＮｉ（−
０．２３Ｖ）において高く、電池効果によりＦｅ系基材
の自然腐食が進行・加速してしまうため、Ｃｕ系基材
（標準電極電位：＋０．３４Ｖ）が用いられているが、
これまで用いられてきたＦｅ系基材との熱膨張率が異な
るため、モールド工程における金型の変更等、生産設備
の変更投資の必要があるという問題があった。
【０００６】本発明は、従来の半導体装置用リードフレ
ームにおける欠点を取り除き、組立工程において従来の
生産設備を変更することなく、Ｐｂフリー化、ドライプ
ロセス化及び自然腐食の抑制を同時に実現することが可
能な半導体装置用リードフレームを提供することを目的
とするものである。
ームにおける欠点を取り除き、組立工程において従来の
生産設備を変更することなく、Ｐｂフリー化、ドライプ
ロセス化及び自然腐食の抑制を同時に実現することが可
能な半導体装置用リードフレームを提供することを目的
とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体装置装置
用リードフレームは、Ｆｅを主たる成分とする基材上
に、標準電極電位が−０．４４Ｖ以下である金属からな
るバリア層と、Ｎｉ層と、Ｐｄ層とが順次形成されてお
り、最表面にＡｕ層が形成されていることを特徴とする
ものである。
用リードフレームは、Ｆｅを主たる成分とする基材上
に、標準電極電位が−０．４４Ｖ以下である金属からな
るバリア層と、Ｎｉ層と、Ｐｄ層とが順次形成されてお
り、最表面にＡｕ層が形成されていることを特徴とする
ものである。
【０００８】また、本発明の半導体装置装置用リードフ
レームにおいては、前記バリア層は、Ｃｒ、Ｚｎ、Ａ
ｌ、Ｔｉのうち少なくとも1種類の金属からなることを
特徴としている。
レームにおいては、前記バリア層は、Ｃｒ、Ｚｎ、Ａ
ｌ、Ｔｉのうち少なくとも1種類の金属からなることを
特徴としている。
【０００９】
【発明の実施の形態】以下本発明の実施形態について、
図1、２を参照して説明する。
図1、２を参照して説明する。
【００１０】図１にその断面を示すように、本実施形態
の半導体装置用リードフレームは、Ｆｅ系基材１上に、
外装メッキ層２として標準電極電位−０．７１ＶのＣｒ
層（バリア層）３、Ｎｉ層４、Ｐｄ層５、Ａｕ層６が順
次形成された構造となっている。
の半導体装置用リードフレームは、Ｆｅ系基材１上に、
外装メッキ層２として標準電極電位−０．７１ＶのＣｒ
層（バリア層）３、Ｎｉ層４、Ｐｄ層５、Ａｕ層６が順
次形成された構造となっている。
【００１１】このような構造は、以下のように形成する
ことができる。先ず、所定形状に加工した０．１ｍｍ厚
のＦｅ系基材１表面を前処理した後、既知の方法により
Ｃｒメッキを施し、Ｃｒ層３を０．４μｍ形成する。次
いで、Ｎｉメッキにより、Ｎｉ層４を約０．４μｍ形成
する。そして、ＰｄメッキによりＰｄ層５を約０．０９
μｍ形成し、最表面にＡｕメッキによりＡｕ層６を約
０．００５μｍ形成する。
ことができる。先ず、所定形状に加工した０．１ｍｍ厚
のＦｅ系基材１表面を前処理した後、既知の方法により
Ｃｒメッキを施し、Ｃｒ層３を０．４μｍ形成する。次
いで、Ｎｉメッキにより、Ｎｉ層４を約０．４μｍ形成
する。そして、ＰｄメッキによりＰｄ層５を約０．０９
μｍ形成し、最表面にＡｕメッキによりＡｕ層６を約
０．００５μｍ形成する。
【００１２】本実施形態において、Ｆｅ系基材上にバリ
ア層のＣｒ層を形成したが、Ｃｒは標準電極電位がＦｅ
より低いため、Ｃｒ層がバリアとなり、電池効果による
自然腐食を抑制することができる。また、Ｆｅ系基材上
のバリア層はＣｒに限定されるものではなく、Ｆｅより
標準電極電位の低い、Ｚｎ（−０．７６３Ｖ）、Ａｌ
（−１．６６Ｖ）、Ｔｉ（−１．７５Ｖ）及びこれらの
合金を用いることができる。
ア層のＣｒ層を形成したが、Ｃｒは標準電極電位がＦｅ
より低いため、Ｃｒ層がバリアとなり、電池効果による
自然腐食を抑制することができる。また、Ｆｅ系基材上
のバリア層はＣｒに限定されるものではなく、Ｆｅより
標準電極電位の低い、Ｚｎ（−０．７６３Ｖ）、Ａｌ
（−１．６６Ｖ）、Ｔｉ（−１．７５Ｖ）及びこれらの
合金を用いることができる。
【００１３】尚、外装メッキ層のバリア層、Ｎｉ層、Ｐ
ｄ層、Ａｕ層の各層においては、実質的に各構成金属か
ら形成されていればよく、製造工程において不可避な微
量の不純物を含有してもよい。
ｄ層、Ａｕ層の各層においては、実質的に各構成金属か
ら形成されていればよく、製造工程において不可避な微
量の不純物を含有してもよい。
【００１４】このようにして形成されたリードフレーム
は、図２に示すように、半導体素子７をマウントし、金
ワイヤー８でボンディングした後、樹脂９などによる封
止を行ない、半導体装置を構成する。
は、図２に示すように、半導体素子７をマウントし、金
ワイヤー８でボンディングした後、樹脂９などによる封
止を行ない、半導体装置を構成する。
【００１５】
【発明の効果】本発明によれば、組立工程において従来
の生産設備を変更することなく、Ｐｂフリー化、ドライ
プロセス化及び自然腐食の抑制を同時に実現することが
可能な半導体装置用リードフレームを提供することがで
きる。
の生産設備を変更することなく、Ｐｂフリー化、ドライ
プロセス化及び自然腐食の抑制を同時に実現することが
可能な半導体装置用リードフレームを提供することがで
きる。
【図１】 本発明の半導体装置用リードフレームの断面
を示す図。
を示す図。
【図２】 本発明の半導体装置用リードフレームを用い
た半導体装置の断面を示す図。
た半導体装置の断面を示す図。
【図３】 従来のＰｄ−ＰＰＦリードフレームの断面を
示す図。
示す図。
１ Ｆｅ系基材２
外装メッキ層
３ バリア層（Ｃｒ層）
４、４' Ｎｉ層
５、５' Ｐｄ層
６、６' Ａｕ層
７ 半導体素子
８ 金ワイヤー
９ 樹脂
１０ Ｃｕ系基材
Claims (2)
- 【請求項１】 Ｆｅを主たる成分とする基材上に、標準
電極電位が−０．４４Ｖ以下である金属からなるバリア
層と、Ｎｉ層と、Ｐｄ層とが順次形成されており、最表
面にＡｕ層が形成されていることを特徴とする半導体装
置用リードフレーム。 - 【請求項２】 前記バリア層は、Ｃｒ、Ｚｎ、Ａｌ、Ｔ
ｉのうち少なくとも1種類の金属からなることを特徴と
する半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097045A JP2003297993A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097045A JP2003297993A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297993A true JP2003297993A (ja) | 2003-10-17 |
Family
ID=29387591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002097045A Pending JP2003297993A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003297993A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147589A (ja) * | 2006-12-13 | 2008-06-26 | Toyota Motor Corp | 電子部品 |
-
2002
- 2002-03-29 JP JP2002097045A patent/JP2003297993A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147589A (ja) * | 2006-12-13 | 2008-06-26 | Toyota Motor Corp | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
| EP1351295A2 (en) | Preplated stamped small outline no-lead leadframes having etched profiles | |
| JP3259894B2 (ja) | リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JP2013182978A (ja) | 半導体装置及びその製造方法 | |
| WO2005117112A1 (ja) | 半導体装置用リードフレーム | |
| JP2010514932A (ja) | Ｓｎ−Ｂメッキ液及びこれを使用したメッキ法 | |
| TWI381505B (zh) | 導線架與利用此導線架製造半導體封裝的方法 | |
| JP3767585B2 (ja) | 半導体装置 | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
| KR20050002601A (ko) | 반도체 패키지용 리드 프레임 | |
| JP2008078561A (ja) | 半導体装置及びその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP2003297993A (ja) | 半導体装置用リードフレーム | |
| JP6477517B2 (ja) | 半導体装置の製造方法 | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JPH11238840A (ja) | リードフレーム | |
| JPH11251503A (ja) | 電子部品およびその製造方法 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| KR101372205B1 (ko) | 리드 프레임 및 그 제조방법 | |
| JPS63102247A (ja) | 樹脂封止型半導体装置 | |
| JPH09293817A (ja) | 電子部品 |