JP2003297834A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003297834A
JP2003297834A JP2002097762A JP2002097762A JP2003297834A JP 2003297834 A JP2003297834 A JP 2003297834A JP 2002097762 A JP2002097762 A JP 2002097762A JP 2002097762 A JP2002097762 A JP 2002097762A JP 2003297834 A JP2003297834 A JP 2003297834A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
copper wiring
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002097762A
Other languages
English (en)
Inventor
Hideaki Masuda
秀顯 増田
Renpei Nakada
錬平 中田
Hideshi Miyajima
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002097762A priority Critical patent/JP2003297834A/ja
Publication of JP2003297834A publication Critical patent/JP2003297834A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】銅配線表面を酸化させることなく、塗布法を用
いて銅配線上に層間絶縁膜を形成することが可能な半導
体装置の製造方法を提供する。 【解決手段】半導体基板11上に形成された絶縁膜12
に配線用溝12Aを形成し、配線用溝12A内に銅を埋
め込んで銅配線14を形成する工程と、銅配線14上
に、銅配線14の酸化を抑制する保護膜15を選択的に
形成する工程と、保護膜15及び絶縁膜12上に、スト
ッパ膜16を形成する工程と、ストッパ膜16上に、絶
縁膜17を形成する工程と、温度T1で熱処理を行い、
絶縁膜17の硬化を進行させる工程と、前記温度T1よ
り高い温度T2で熱処理を行い、保護膜15を熱分解さ
せると共に、ストッパ膜16の硬化を進行させる工程と
を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、絶縁膜内に埋め
込み銅配線を有する半導体装置の製造方法に関するもの
である。
【0002】
【従来の技術】近年、半導体装置の高性能化において信
号遅延が問題になっている。信号遅延は、配線抵抗と配
線間容量の積に比例するため、配線抵抗が低い銅配線や
低誘電率の層間絶縁膜が採用されている。
【0003】従来、層間絶縁膜の形成には、CVD(Ch
emical vapor deposition)法が用いられてきたが、半
導体装置の高性能化のためには誘電率をさらに低くする
必要がある。そこで、CVD法に代えて塗布法によって
層間絶縁膜を形成する検討が進められている。塗布法を
用いると、低誘電率材料を用いて膜を形成できるため、
塗布法によって形成される膜(以下塗布膜)には、CV
D法によって形成される膜よりも低誘電率の膜が多い。
【0004】
【発明が解決しようとする課題】前記層間絶縁膜を構成
する膜には、銅配線から層間絶縁膜への銅の拡散防止、
銅配線表面の酸化抑制、銅配線上の層間絶縁膜のエッチ
ング制御、及び銅配線と層間絶縁膜との密着性向上を目
的とした、いわゆるストッパ膜がある。従来、ストッパ
膜には、窒化珪素や炭化珪素が用いられ、これら窒化珪
素や炭化珪素はプラズマCVD法によって形成されてき
た。しかし、前述のように、層間絶縁膜を塗布法で形成
する場合には、ストッパ膜をCVD法で形成すると、塗
布成膜装置とCVD成膜装置の両方が必要になる。
【0005】一般に、銅配線上に層間絶縁膜を形成する
場合には、層間絶縁膜を形成する前に酸化された銅配線
表面の還元を行う。従来のCVD法によるストッパ膜の
形成では、アンモニアやヘリウムのプラズマ処理が用い
られる。塗布法による層間絶縁膜形成でも、酸やアルカ
リ溶液による銅配線表面の還元が検討されている。しか
し、酸やアルカリ溶液による還元処理を用いた場合に
は、還元処理後から層間絶縁膜形成までの間に再び銅配
線表面が酸化されないような工夫が必要である。
【0006】また、塗布法では、液状原料を基板に塗布
し、加熱処理することで原料の分子同士を重合させて膜
を形成する。この場合、分子同士の重合に脱水縮合を用
いた材料が多く、重合によって水が生成される。この重
合によって生じた水は、銅配線を酸化する。このため、
塗布膜を加熱処理する間は、重合によって生じた水が銅
配線に達しないように銅配線の保護が必要である。
【0007】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、銅配線上に塗布法を用いて層間絶縁膜
を形成する際に、銅配線表面を酸化させることなく、銅
配線上に層間絶縁膜を形成することが可能な半導体装置
の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置の製造方法は、半導体基
板上に形成された絶縁膜に配線用溝を形成し、前記配線
用溝内に銅を埋め込んで銅配線を形成する工程と、前記
銅配線上に、前記銅配線の酸化を抑制する保護膜を選択
的に形成する工程と、前記保護膜及び前記絶縁膜上に、
第1の塗布膜を形成する工程と、前記第1の塗布膜上
に、第2の塗布膜を形成する工程と、温度T1で熱処理
を行い、前記第2の塗布膜の硬化を進行させる工程と、
前記温度T1より高い温度T2で熱処理を行い、前記保
護膜を熱分解させると共に、前記第1の塗布膜の硬化を
進行させる工程とを具備する。
【0009】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
【0010】図1(a)、図1(b)、図2(a)〜図
2(c)、及び図3は、この発明の実施の形態の半導体
装置の製造方法を示す各工程の断面図である。
【0011】まず、図1(a)、図1(b)を用いて、
絶縁膜内に埋め込み配線を形成するまでの工程を説明す
る。図1(a)に示すように、図示しない素子が形成さ
れた半導体基板11上に絶縁膜12を形成する。続い
て、RIE法などを用いて絶縁膜12をエッチングし、
絶縁膜12に配線用溝12Aを形成する。次に、図1
(b)に示すように、配線用溝12Aの内壁上に、スパ
ッタ法によりバリアメタル13を形成する。さらに、バ
リアメタル13が形成された配線用溝12A内に、メッ
キ法により銅を埋め込む。その後、化学的機械的研磨
(CMP)法により絶縁膜12上及び余分な銅を研磨し
て、配線用溝12A内に埋め込まれた銅配線14を形成
する。
【0012】次に、図2(a)〜図2(c)、及び図3
を用いて、図1(b)に示した絶縁膜12及び銅配線1
4上に、塗布法により層間絶縁膜を形成するまでの処理
を、第1〜第5の5つの工程に分けて説明する。
【0013】まず、銅配線14の表面を洗浄する第1工
程を以下に述べる。
【0014】図1(b)に示した、埋め込み銅配線14
を有する半導体基板11を、塩酸水溶液に浸漬する。こ
の半導体基板11を、塩酸水溶液から取り出し、純水に
て洗浄した後、乾燥させる。続いて、半導体基板11を
フッ酸水溶液に浸漬する。この半導体基板11を、フッ
酸水溶液から取り出し、純水にて洗浄した後、乾燥させ
る。さらに、半導体基板11をアンモニア水溶液に浸漬
する。この半導体基板11を、アンモニア水溶液から取
り出し、純水にて洗浄した後、乾燥させる。
【0015】次に、銅配線14上に保護膜を形成する第
2工程を以下に述べる。
【0016】前記第1工程で3種類の薬液処理が行われ
た半導体基板11を、ベンゾトリアゾール(BTA)溶
液中に浸漬する。この半導体基板11を、ベンゾトリア
ゾール(BTA)溶液から取り出し、純水にて洗浄した
後、乾燥させる。このような処理により、図2(a)に
示すように、銅配線14上のみに保護膜15を形成す
る。この保護膜15は、銅配線14とベンゾトリアゾー
ル(BTA)との反応により生成された錯体である。
【0017】ここで、発明者等は前述した錯体の形成に
ついて調べた。発明者等が行った実験では、ベンゾトリ
アゾール(BTA)溶液に浸漬し、純水で洗浄し、乾燥
させた前記半導体基板11の銅配線14の表面を、ラマ
ン分光法及び蛍光X線分析法を用いて分析したところ、
以下のような結果が得られた。
【0018】銅配線14の表面に、第1酸化銅(Cu
O)、第2酸化銅(CuO)は検出されなかった。ま
た、銅配線14の表面には、ベンゾトリアゾール(BT
A)が検出されたが、絶縁膜12の表面にはベンゾトリ
アゾール(BTA)が検出されなかった。これらより、
銅配線14上にのみ選択的に、銅とベンゾトリアゾール
(BTA)との錯体による保護膜15が形成されている
ことがわかった。
【0019】次に、図2(a)に示した構造上に、スト
ッパ膜を形成する第3工程を以下に述べる。
【0020】前記絶縁膜12上、及び銅配線14上に形
成された保護膜15上に、ポリアリーレンエーテル(P
AE)樹脂の前駆体である高分子が含有された溶液Aを
滴下する。そして、半導体基板11を回転させて、溶液
Aを絶縁膜12及び保護膜15上に塗り広げる。続い
て、図4に示すような温度調節が可能なホットプレート
を具備した装置内で、前記溶液Aが塗り広げられた半導
体基板11を窒素雰囲気中で200℃に昇温されたホッ
トプレート上に置く。そして、前記溶液Aを、1分間程
度加熱処理して溶液Aの溶媒を揮発させる。
【0021】このような処理により、図2(b)に示す
ように、絶縁膜12上、及び銅配線14上に形成された
保護膜15上に、ポリアリーレンエーテル(PAE)樹
脂を主成分とするストッパ膜16を形成する。なお、こ
のストッパ膜16が硬化した膜となるのは、後述する第
5工程の加熱処理を経た後である。
【0022】次に、図2(b)に示した構造上に、絶縁
膜17を形成する第4工程を以下に述べる。
【0023】1分子中に水酸基を1つ以上持つ、ポリメ
チルシロキサン(MSX)を主骨格とした高分子を含有
する溶液Bを、前記溶液Aの溶媒が揮発されたストッパ
膜16上に滴下する。そして、半導体基板11を回転さ
せて、溶液Bをストッパ膜16上に塗り広げる。続い
て、溶液Aに対する熱処理と同様に図4に示した装置内
で、前記溶液Bが塗り広げられた半導体基板11を窒素
雰囲気中、200℃で1分間程度加熱処理して、溶液B
の溶媒を揮発させる。
【0024】このような処理により、図2(c)に示す
ように、ストッパ膜16上に、ポリメチルシロキサン
(MSX)樹脂を主成分とする絶縁膜17を形成する。
なお、この絶縁膜17が硬化した膜となるのは、後述す
る第5工程の加熱処理を経た後である。
【0025】次に、第5工程を以下に述べる。
【0026】図4に示した装置内を窒素雰囲気にし、前
記溶液Bの溶媒が揮発された、図2(c)に示した構造
を有する半導体基板11をホットプレート上に置く。そ
して、前記半導体基板11を、最初に280℃で15分
間、加熱処理し、続いて350℃で10分間、さらに4
00℃で5分間、加熱処理する。
【0027】このような3種類の加熱処理によって以下
のような現象が起こる。
【0028】まず、280℃で15分間の第1の加熱処
理を行うと、ポリメチルシロキサン(MSX)樹脂から
なる絶縁膜17が硬化する。このとき、ポリメチルシロ
キサン(MSX)樹脂から水が発生するが、銅配線14
の表面は保護膜15により保護されているため、この水
が銅配線14に達することはない。保護膜15は、水の
侵入による銅配線14の酸化を抑制すると共に、銅配線
14からの銅の拡散を抑制している。
【0029】次に、350℃で10分間の第2の加熱処
理を行うと、銅配線14上の保護膜15が熱分解して消
滅する。保護膜15は、300℃以上の加熱処理で熱分
解することがわかっている。さらに、この第2の加熱処
理では、ポリアリーレンエーテル(PAE)樹脂からな
るストッパ膜16が硬化し始める。このとき、ポリメチ
ルシロキサン(MSX)樹脂からなる絶縁膜17も硬化
が続いており、前述と同様に水が発生する。しかし、ス
トッパ膜16の硬化が始まっているため、保護膜15が
熱分解しても、銅配線14の表面はストッパ膜16によ
り保護されている。したがって、発生した水が銅配線1
4に達することはない。ストッパ膜16は、水の侵入に
よる銅配線14の酸化を抑制すると共に、銅配線14か
ら銅が拡散するのを抑制している。
【0030】さらに、400℃で5分間の第3の加熱処
理を行うと、ポリアリーレンエーテル(PAE)樹脂か
らなるストッパ膜16が完全に硬化する。このとき、ポ
リアリーレンエーテル(PAE)樹脂からは水が発生し
ないため、銅配線14に悪影響を与えることはない。
【0031】なお、前記第1の加熱処理では280℃で
熱処理したが、200℃以上で300℃未満の温度で熱
処理してもよい。200℃以上で絶縁膜17は硬化を開
始し、300℃未満の温度では保護膜15は熱分解を開
始しないからである。また、前記第2の加熱処理では3
50℃で熱処理したが、350℃以上で400℃未満の
温度で熱処理してもよい。300℃以上の温度で保護膜
15は熱分解を開始し350℃以上の温度ではさらにス
トッパ膜16が硬化を開始する。なお、前記第3の加熱
処理では400℃で熱処理したが、400℃以上の温度
で熱処理してもよい。このときの温度は、半導体装置自
体に悪影響を及ぼさない温度であればよい。また、半導
体装置自体に悪影響を及ぼさないようであれば、350
℃以上400℃未満の温度で10分間の第2の加熱処理
と400℃以上の温度で5分間の第3の加熱処理を、例
えば400℃以上の温度で15分間の1回の加熱処理に
置き換えてもよい。
【0032】以上説明した第1〜第5工程を有する製造
方法により、絶縁膜12に埋め込まれた銅配線14上
に、塗布法によって2種類の絶縁膜からなる層間絶縁膜
が形成できる。この2種類の絶縁膜(ストッパ膜16、
絶縁膜17)からなる層間絶縁膜が形成された半導体基
板を図3に示す。
【0033】ここで、前述した加熱処理に使用される、
ホットプレートを具備した装置について説明しておく。
図4に示すように、装置外壁21内にはホットプレート
22が設けられている。このホットプレート22は、ヒ
ータ23により温度調節が可能である。ホットプレート
22上には、半導体基板11が載置される。そして、ヒ
ータ23により調節された温度にて、半導体基板11の
加熱処理が行われる。また、装置内には矢印にて示すよ
うな窒素24が流れており、装置内は窒素雰囲気に保持
されている。
【0034】次に、前記第5工程で行った3種類の加熱
処理によって生じる現象と、発明者等による実験結果を
以下に詳細に述べる。
【0035】前記第1〜第5工程により製造した半導体
基板11上の銅配線14の抵抗R1と、第1〜第5工程
のうち、ベンゾトリアゾール(BTA)溶液に半導体基
板を浸漬する第2工程のみを省略した半導体基板11上
の銅配線14の抵抗R2を測定した。この結果、抵抗R
1は、抵抗R2と比較して抵抗値が約30%減少してい
た。
【0036】また、前記第1〜第5工程の製造方法にお
いて、半導体基板11上に溶液Aを塗布し加熱処理する
第3工程のみを省略し、図3における銅配線14上の層
間絶縁膜がポリメチルシロキサン(MSX)からなる絶
縁膜17だけである銅配線14の抵抗R3を測定した。
この結果、抵抗R3は、抵抗R1と比較して抵抗値が約
20%増加していた。
【0037】また、図2(c)におけるポリメチルシロ
キサン(MSX)膜17の前駆体である高分子では、2
00℃以上の加熱処理によって高分子同士の重合が進む
ことがわかっている。ポリメチルシロキサン(MSX)
からなる絶縁膜17は、高分子同士の重合が脱水縮合反
応であるため、水が発生する。昇温脱ガススペクトル
(TDS)分析によって、特に200℃〜300℃の温
度領域において最も水が発生することがわかっている。
【0038】また、銅箔をベンゾトリアゾール(BT
A)溶液に浸漬し、銅箔の表面に銅とベンゾトリアゾー
ル(BTA)との錯体からなる保護膜を形成させた。そ
の後、300℃以上で加熱処理すると、前記錯体からな
る保護膜は表面分析によってほとんど検出されなかっ
た。これにより、銅とベンゾトリアゾール(BTA)と
の錯体は、300℃以上の温度で熱分解することがわか
った。
【0039】また、図2(c)におけるポリアリーレン
エーテル(PAE)膜16の前駆体である高分子では、
350℃以上の加熱処理によって高分子同士の重合が進
むことがわかっている。さらに、TDS分析によって、
ポリアリーレンエーテル(PAE)からなるストッパ膜
16は高分子同士の重合において水が発生しないことも
わかっている。
【0040】これらの結果より、絶縁膜12内に埋め込
まれた銅配線14の表面は、第1〜第4工程までの間で
は銅とベンゾトリアゾール(BTA)との錯体からなる
保護膜15によって、自然酸化されるのが抑制されてい
る。
【0041】また、第5工程における最初の280℃で
15分間行う加熱処理の間は、ポリメチルシロキサン
(MSX)膜17から発生する水は保護膜15によって
遮断され、銅配線14に到達しない。したがって、銅配
線14上に存在する保護膜15の働きにより、銅配線1
4の酸化が抑制されている。
【0042】さらに、第5工程における次の350℃以
上の加熱処理の間は、保護膜15が熱分解されてしまう
が、高分子同士の重合が進んだポリアリーレンエーテル
(PAE)からなるストッパ膜16によって銅配線14
の酸化が抑制されている。すなわち、ポリメチルシロキ
サン(MSX)膜17から発生する水はストッパ膜16
によって遮断され、銅配線14に到達しない。
【0043】これらの酸化抑制効果によって、絶縁膜1
2内に埋め込み銅配線14が形成されてから、埋め込み
銅配線14上に塗布法によって層間絶縁膜を形成するま
での間、銅配線14の表面酸化を抑制できる。
【0044】なお、この発明を逸脱しない範囲であれ
ば、保護膜15の材料と形成方法、及び銅配線14上の
保護膜15上に形成する層間絶縁膜は、前述した実施の
形態と異なるものであってもこの発明に適用できる。例
えば、前記実施の形態では、銅配線14の表面に保護膜
15を形成するために、半導体基板11をベンゾトリア
ゾール(BTA)溶液に浸漬したが、回転塗布法によっ
て半導体基板11上の銅配線14上にベンゾトリアゾー
ル(BTA)溶液を塗り広げ、銅配線14の表面に保護
膜15を形成してもよい。発明者らの実験では、回転塗
布法によって保護膜15を形成しても前記実施の形態と
同等の効果が得られた。
【0045】また、この発明には、保護膜15の材料と
層間絶縁膜(ストッパ膜16、絶縁膜17)の材料にも
様々な組合せが適用できる。詳述すると、絶縁膜17を
形成した後、温度T1の熱処理で絶縁膜17の硬化が進
行し、温度T2の熱処理で保護膜15が熱分解すると共
に、ストッパ膜16の硬化が進行する工程において、温
度T1、T2の間にT1<T2の関係が成り立てば、保
護膜15、ストッパ膜16、及び絶縁膜17には様々な
材料を用いることができる。
【0046】さらに、前述した温度T2の熱処理の際
に、保護膜15が熱分解を開始する温度をT3、ストッ
パ膜16が硬化を開始する温度をT4とすると、温度T
1、T2、T3、T4の間にT1<T3≦T4≦T2の
関係が成り立つことが好ましい。これは、温度T2の熱
処理時、ストッパ膜16の硬化が進行した後に保護膜1
5の熱分解が始まってしまうと、膜の界面でのはがれな
どが生じるおそれがあることによる。このような観点か
ら、前述した実施の形態では、銅とベンゾトリアゾール
(BTA)との錯体を保護膜15に採用したが、銅との
反応で錯体を形成する材料で、T1<T3≦T4≦T2
の関係を満足する材料であれば、ベンゾトリアゾール
(BTA)以外の材料、例えばイミダゾールやキナルジ
ン酸などを用いてもよい。
【0047】また、層間絶縁膜の前駆体である高分子同
士の架橋反応において、銅配線を酸化する反応物が発生
しない材料を用いるのであれば、前記第5工程の加熱処
理の間、銅配線の表面を保護する必要がないため、銅と
の反応で形成される錯体が300℃より低い温度で分解
する材料を用いてもよい。この場合の錯体は、層間絶縁
膜の前駆体である高分子同士の架橋反応が始まるまでの
間、銅配線の表面の自然酸化を防ぐだけでよい。
【0048】前述したストッパ膜16についても、ポリ
アリーレンエーテル(PAE)膜17の代わりにポリア
リーレン膜、ポリイミド膜、ベンゾシクロブテン(BC
B)膜などの有機化合物膜を用いてもよい。ストッパ膜
16には、比誘電率が3.5以下の材料を用いるのが望
ましい。また、絶縁膜17についても、ポリメチルシロ
キサン(MSX)膜の代わりに、メチル基などを含有す
る他の有機SOG(spin on glass)膜やハイドロジェ
ンシルセスキオキサン(HSQ)膜といった無機SOG
膜、あるいは多孔質の有機または無機SOG膜などを用
いてもよい。絶縁膜17には、比誘電率が3.0以下の
材料を用いるのが望ましい。
【0049】前述したこの発明の実施の形態では、銅配
線上に塗布法を用いて層間絶縁膜を形成する場合に、銅
配線の形成後から層間絶縁膜を形成するまで及び層間絶
縁膜を形成する際に銅配線の表面を酸化させることな
く、銅配線上に層間絶縁膜を形成することが可能であ
る。
【0050】また、この実施の形態では、銅配線の形成
後から層間絶縁膜を形成する間にプラズマ処理が必要な
いため、半導体素子へのプラズマダメージが軽減され
る。さらに、脱水縮合反応を特徴とする塗布絶縁膜と塗
布ストッパ膜の形成に当たり、それぞれの膜の重合のた
めに別々に加熱処理することなく同時に加熱処理するこ
とができるため、層間絶縁膜の形成に要する時間が短縮
できる。ただし、この発明においては、前記実施の形態
の工程順を変更して、塗布絶縁膜と塗布ストッパ膜を別
々の加熱処理で重合させてもよい。例えば、前述の第1
工程による銅配線の洗浄、第2工程による保護膜の形
成、第3工程によるストッパ膜の形成、第5工程のうち
の第2(及び第3)の加熱処理による保護膜の熱分解と
ストッパ膜の硬化、第4工程による絶縁膜の形成、第5
工程のうちの第1の加熱処理による絶縁膜の硬化、さら
に必要に応じ第5工程のうちの第3の加熱処理の工程順
としても、銅配線表面を酸化させることなく、層間絶縁
膜を形成することができる。
【0051】
【発明の効果】以上述べたようにこの発明によれば、銅
配線上に塗布法を用いて層間絶縁膜を形成する際に、銅
配線表面を酸化させることなく、銅配線上に層間絶縁膜
を形成することが可能な半導体装置の製造方法を提供す
ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態の半導体装置の製造方法
における埋め込み配線の形成工程を示す断面図である。
【図2】この発明の実施の形態の半導体装置の製造方法
における層間絶縁膜の形成工程を示す断面図である。
【図3】この発明の実施の形態の半導体装置の製造方法
により形成された半導体装置の断面図である。
【図4】前記実施の形態の半導体装置の製造方法におけ
る加熱処理で使用される装置の構成を示す断面図であ
る。
【符号の説明】
11…半導体基板 12…絶縁膜 12A…配線用溝 13…バリアメタル 14…銅配線 15…保護膜 16…ストッパ膜(ポリアリーレンエーテル(PAE)
膜) 17…絶縁膜(ポリメチルシロキサン(MSX)膜) 21…装置外壁 22…ホットプレート 23…ヒータ 24…窒素
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮島 秀史 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 5F033 HH11 MM01 MM12 MM13 QQ25 QQ48 QQ74 QQ84 QQ91 RR01 RR09 RR21 RR22 RR25 SS22 WW04 WW09 XX20 5F058 AA10 AD04 AD05 AD09 AF04 AG01 AH02

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された絶縁膜に配線
    用溝を形成し、前記配線用溝内に銅を埋め込んで銅配線
    を形成する工程と、 前記銅配線上に、前記銅配線の酸化を抑制する保護膜を
    選択的に形成する工程と、 前記保護膜及び前記絶縁膜上に、第1の塗布膜を形成す
    る工程と、 前記第1の塗布膜上に、第2の塗布膜を形成する工程
    と、 温度T1で熱処理を行い、前記第2の塗布膜の硬化を進
    行させる工程と、 前記温度T1より高い温度T2で熱処理を行い、前記保
    護膜を熱分解させると共に、前記第1の塗布膜の硬化を
    進行させる工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記保護膜は、調合された薬液中に前記
    半導体基板を浸漬することにより形成されることを特徴
    とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記保護膜は、塗布法により形成される
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記保護膜は、ベンゾトリアゾール、イ
    ミダゾール、及びキナルジン酸のうちの少なくとも1つ
    を主成分とする薬液と、前記銅配線との反応により生成
    された錯体からなることを特徴とする請求項1乃至3の
    いずれか1つに記載の半導体装置の製造方法。
  5. 【請求項5】 前記温度T2で熱処理を行う際、前記保
    護膜は温度T3に達した時点で熱分解を開始し、前記第
    1の塗布膜は温度T4に達した時点で熱分解を開始し、
    温度T1、T2、T3、T4の間には、T1<T3≦T
    4≦T2の関係が成り立つことを特徴とする請求項1乃
    至4のいずれか1つに記載の半導体装置の製造方法。
  6. 【請求項6】 前記第1の塗布膜は、有機化合物膜であ
    ることを特徴とする請求項1乃至5のいずれか1つに記
    載の半導体装置の製造方法。
  7. 【請求項7】 前記有機化合物膜は、ポリアリーレン、
    ポリアリーレンエーテル、ポリイミド、及びベンゾシク
    ロブテンのいずれかを主成分とする膜であることを特徴
    とする請求項6に記載の半導体装置の製造方法。
  8. 【請求項8】 前記第1の塗布膜は、比誘電率が3.5
    以下であることを特徴とする請求項1に記載の半導体装
    置の製造方法。
  9. 【請求項9】 前記第2の塗布膜は、メチル基を含有す
    る有機SOG(spinon glass)膜、または無機SOG膜
    であることを特徴とする請求項1乃至8のいずれか1つ
    に記載の半導体装置の製造方法。
  10. 【請求項10】 前記第2の塗布膜は、多孔質膜である
    ことを特徴とする請求項1乃至9のいずれか1つに記載
    の半導体装置の製造方法。
  11. 【請求項11】 前記第2の塗布膜は、比誘電率が3.
    0以下であることを特徴とする請求項1に記載の半導体
    装置の製造方法。
  12. 【請求項12】 前記第1の塗布膜は、前記銅配線の酸
    化を抑制すると共に、前記銅配線からの銅の拡散を抑制
    する膜であることを特徴とする請求項1乃至11のいず
    れか1つに記載の半導体装置の製造方法。
  13. 【請求項13】 前記温度T1は200℃以上300℃
    未満であり、前記温度T2は350℃以上であることを
    特徴とする請求項1乃至12のいずれか1つに記載の半
    導体装置の製造方法。
  14. 【請求項14】 前記温度T2より高い温度で熱処理を
    行い、前記第1の塗布膜の硬化をさらに進行させる工
    程、 をさらに具備することを特徴とする請求項1に記載の半
    導体装置の製造方法。
JP2002097762A 2002-03-29 2002-03-29 半導体装置の製造方法 Pending JP2003297834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097762A JP2003297834A (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097762A JP2003297834A (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003297834A true JP2003297834A (ja) 2003-10-17

Family

ID=29387757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097762A Pending JP2003297834A (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003297834A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175310A (ja) * 2003-12-12 2005-06-30 Tokyo Electron Ltd 基板処理装置
JP2010219530A (ja) * 2009-03-13 2010-09-30 National Tsing Hua Univ 有機薄膜トランジスタ、その作製方法、および、それに使用されるゲート絶縁層
WO2012081611A1 (ja) * 2010-12-14 2012-06-21 住友ベークライト株式会社 基材の加工方法
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP2014212225A (ja) * 2013-04-19 2014-11-13 三菱電機株式会社 半導体モジュールの電極構造およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175310A (ja) * 2003-12-12 2005-06-30 Tokyo Electron Ltd 基板処理装置
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
US8415207B2 (en) 2008-02-14 2013-04-09 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
CN103956350A (zh) * 2008-02-14 2014-07-30 英飞凌科技股份有限公司 包括将半导体芯片键合至铜表面的烧结接合部的模块
JP2010219530A (ja) * 2009-03-13 2010-09-30 National Tsing Hua Univ 有機薄膜トランジスタ、その作製方法、および、それに使用されるゲート絶縁層
WO2012081611A1 (ja) * 2010-12-14 2012-06-21 住友ベークライト株式会社 基材の加工方法
JP2014212225A (ja) * 2013-04-19 2014-11-13 三菱電機株式会社 半導体モジュールの電極構造およびその製造方法

Similar Documents

Publication Publication Date Title
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
US7629224B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
EP0517475B1 (en) Process for coating a substrate with a silica precursor
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
JP2001077196A (ja) 半導体装置の製造方法
JP2008074963A (ja) 組成物、膜、およびその製造方法
JP4709506B2 (ja) 電気的相互接続構造およびその形成方法
TW200529392A (en) Method for manufacturing semiconductor device
JP2005294525A (ja) 半導体装置の製造方法
JP5007511B2 (ja) 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
KR20050093798A (ko) 저 k 유전 장벽막을 사용한 상호연결 구조들
JP2003297834A (ja) 半導体装置の製造方法
JP5218412B2 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
JP2004296476A (ja) 半導体装置の製造方法
JP2003273100A (ja) 半導体装置及びその製造方法
TW200525637A (en) Method for manufacturing semiconductor device
JP2000332010A (ja) 層間絶縁膜の形成方法及び半導体装置
US6602801B2 (en) Method for forming a region of low dielectric constant nanoporous material
EP2028215B1 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP2006222171A (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2003031580A (ja) 半導体装置の製造方法