JP2003294814A

JP2003294814A - 半導体試験装置及び半導体デバイスの試験方法

Info

Publication number: JP2003294814A
Application number: JP2002102275A
Authority: JP
Inventors: Makoto Urabe; 良卜部
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2002-04-04
Filing date: 2002-04-04
Publication date: 2003-10-15
Anticipated expiration: 2022-04-04
Also published as: JP4198378B2

Abstract

(57)【要約】【課題】ＬＳＩテスタにより半導体デバイスの試験を
実施する際に、テストフローの分岐制御を任意に且つ正
しく実行することができるＬＳＩテスタ及び半導体デバ
イスの試験方法を提供する。【解決手段】ＬＳＩテスタ１は、入出力部１０と、テ
スタ本体部２０と、第１テストステーション３０及び第
２テストステーション４０とを有し、更にテスタ本体部
２０は、ＣＰＵ２１と、メモリ部２２と、テスト資源発
生部２４と、分配部２６と、フラグ情報を設定するフラ
グ設定手段２１１と、フラグ情報の有無を確認すると共
にテストプログラムの分岐を制御するフラグ参照命令実
行手段２１３と、フラグの設定情報を表示するフラグ表
示手段２１５と、テストプログラムをメモリ部２２から
削除する際に対応するフラグ情報も合わせて削除するフ
ラグ削除手段２１７と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体デバイスを試
験する半導体試験装置（以下、ＬＳＩテスタとする）及
び半導体デバイスの試験方法に関し、特に外部からフラ
グに設定された制御条件（以下、フラグ情報とする）に
基づいてテストフローの分岐制御を行うテストフロー制
御方法に関する。

【０００２】

【従来の技術】まず、従来のＬＳＩテスタの構成につい
て説明する。図６は従来のＬＳＩテスタ５００の概略構
成を示すブロック図である。図６を参照すると、従来の
ＬＳＩテスタ５００は、入出力部５１０と、テスタ本体
部５２０と、各被試験デバイス（以下、ＤＵＴとする）
を搭載するテストステーションである第１ステーション
５３０及び第２ステーション５４０とから構成され、第
１ステーション５３０は制御フラグ設定部５３２を、第
２ステーション５４０は制御フラグ設定部５４２をそれ
ぞれ備えている。又、テスタ本体部５２０は、中央演算
処理部（以下、ＣＰＵとする）５２１、記憶部（以下、
メモリとする）５２２、テスト資源発生部５２４及び分
配部５２６を備えている。このように構成された従来の
ＬＳＩテスタ５００の動作は、概略次のようになる。

【０００３】先ず、ＣＰＵ５２１は入出力部５１０から
テストプログラムをロードしてメモリ部５２２に記憶す
る。次にＣＰＵ５２１は、第１ステーション５３０又は
第２ステーション５４０からオペレータにより入力され
たテスト開始指令を受けて、テスト資源発生部５２４で
テスト資源を発生する。さらに分配部５２６を介して第
１ステーション５３０のＤＵＴ１または第２ステーショ
ン５４０のＤＵＴ２にテスト資源を分配供給しながら試
験を行う。尚、制御フラグ設定部５３２と制御フラグ設
定部５４２は、それぞれ該当するステーションで実行す
るテストプログラムのフロー制御のための分岐条件であ
るフラグ情報を設定し、通常トグルスイッチで構成され
ている。

【０００４】次に、このＬＳＩテスタ５００による半導
体デバイスの試験方法について、フラグ情報に基づくテ
ストフローの分岐処理を中心に説明する。図７は、ＬＳ
Ｉテスタ５００による半導体デバイスの試験方法の概略
フローチャートであり、図８は図７の第３工程Ｐ１０３
の要部（テストフロー分岐部）を中心に示す詳細フロー
チャートである。以下、図６乃至図８を参照して説明す
る。

【０００５】試験開始にあたりオペレータはテストプロ
グラムＰ１をＬＳＩテスタ５００にロードし、ステーシ
ョン毎に独立した分岐条件であるフラグ情報をそれぞれ
の制御フラグ設定部５３２，５４２により設定する。図
８の例では、トグルスイッチのオン、オフをそれぞれ
“１”、“０”に対応させて、“Ｆ１＝１”、“Ｆ２＝
０”、“Ｆ３＝１”と設定した例である。更にオペレー
タは該当する例えば第１ステーション５３０からテスト
開始命令を入力する。テストの開始指令を受けたＣＰＵ
５２１はテストプログラムＰ１を実行する。ＣＰＵ５２
１はテストプログラムＰ１のフラグ参照命令ＦＬＧｎに
おいて、第１ステーション５３０の制御フラグ設定部５
３２により設定したフラグＦｎの情報を確認して（ステ
ップＳ101n）、Ｆｎの情報に応じた分岐処理を行なう
（ステップＳ102n）。図８のフラグ参照命令ＦＬＧ１の
例では、Ｆ１＝１と設定してあるのでＣＰＵ５２１は
“Ｄｏ１１（Ｙ）”の命令を選択実行し、またフラグ参
照命令ＦＬＧ２の例では、Ｆ２＝０となっているのでＣ
ＰＵ５２１は“Ｄｏ１２（Ｎ）”の命令を選択実行す
る。同様にフラグ参照命令ＦＬＧ３の例では、Ｆ３＝１
に設定してあるのでＣＰＵ５２１は“Ｄｏ１３（Ｙ）”
の命令を選択実行してテストプログラムを終了する。こ
の様なテストフロー制御方法は、Ｆ１，Ｆ２，Ｆ３の値
を設定することで、オペレータが自由にテスト条件を変
更でき、テスト水準毎の評価を行うためには非常に有効
である。

【０００６】

【発明が解決しようとする課題】しかし、上述した従来
技術には、テストプログラムの実行において、誤ったテ
ストフローを実行する可能性があるという問題点があっ
た。以下、具体的に説明する。

【０００７】先ず、従来のＬＳＩテスタの制御フラグ設
定部では、トグルスイッチ等により“１”、“０”のフ
ラグ情報を設定する方法を採っており、設定無しという
状態を識別するようになっていないので、設定を怠ると
前回の設定情報でテストを実施する場合がある。例え
ば、技術調査や試験装置の保守などでフラグ情報を設定
した後で、別の装置使用者が別のテストプログラムを用
いてテストを開始する場合である。すなわち、そのテス
トプログラムにフラグ情報によるフラグ参照命令が採用
されていて、且つ別の装置使用者がフラグ情報の設定を
怠ると前使用者が設定したフラグ情報でテストが実施さ
れ、結果的に誤ったテストフローで実行したことにな
る。

【０００８】また、ステーション毎の制御フラグ設定部
が偶発的な変更から保護されないので、誤ったフラグ情
報設定でテストを実施する可能性もあった。例えば、制
御フラグ設定部のトグルスイッチが人の手や体或いは治
工具等に触れて装置使用者が気づかないままフラグ情報
の設定が変更され、誤ったテストフローで実行する可能
性もあった。

【０００９】本発明の目的は、ＬＳＩテスタにより半導
体デバイスの試験を実施する際に、試験実施ステーショ
ンのフラグ情報を設定し、このフラグ情報に基づいてテ
ストフローの分岐制御を行うテストプログラムを用いる
場合に、テストフローの分岐制御を任意に且つ正しく実
行することができるＬＳＩテスタ及び半導体デバイスの
試験方法を提供することにある。

【００１０】

【課題を解決するための手段】そのため、本発明による
ＬＳＩテスタは、入出力部と、テスタ本体部と、複数の
テストステーションを有し、このテスタ本体部は、所望
のテストプログラムに対応させてテストフローの分岐を
制御するための制御条件を設定するフラグ設定手段と、
前記制御条件の有無を確認し、無い場合はアラームを発
生して前記テストプログラムの実行を停止し、有る場合
は前記制御条件に基づいて前記テストプログラムの分岐
を制御するフラグ参照命令実行手段と、を少なくとも備
えることを特徴とする。

【００１１】このとき、前記テスタ本体部は、前記テス
トプログラムを実行する際に当該テストプログラムを記
憶する第１記憶手段と、前記テストプログラムを前記第
１記憶手段から削除する際に、対応する前記制御条件も
合わせて削除するフラグ削除手段を、更に備えることが
望ましい。

【００１２】又、前記テストプログラムの分岐の制御を
実行する際に、対応する前記制御条件を表示するフラグ
表示手段を更に有することもできる。

【００１３】又、本発明による半導体デバイスの試験方
法は、所定の半導体デバイスを試験するためのテストプ
ログラムをＬＳＩテスタに装填する第１工程と、前記テ
ストプログラムが当該テストプログラムのテストフロー
の分岐処理を含むとき、前記半導体デバイスを試験する
前記ＬＳＩテスタのテストステーションと前記テストプ
ログラムとに対応させて、前記分岐処理を制御するため
の制御条件を設定する第２工程と、前記半導体デバイス
の試験を実行する第３工程を少なくとも有し、該第３工
程は、当該半導体デバイスの試験の実行過程で、前記制
御条件を参照するフラグ参照命令を処理する際に、前記
制御条件の設定の有無を確認する条件設定確認ステップ
と、前記制御条件が設定されていない場合は、アラーム
を発生して前記テストプログラムの実行を停止するアラ
ーム発生ステップと、前記制御条件が設定されている場
合は、前記制御条件に基づいて前記テストプログラムの
分岐を制御する分岐処理ステップと、を少なくとも含む
ことを特徴とする。

【００１４】又、本発明による他の半導体デバイスの試
験方法は、所定の半導体デバイスを試験するためのテス
トプログラムをＬＳＩテスタに装填する第１工程と、前
記テストプログラムが当該テストプログラムのテストフ
ローの分岐処理を含むとき、前記半導体デバイスを試験
する前記ＬＳＩテスタのテストステーションと前記テス
トプログラムとに対応させて、前記分岐処理を制御する
ための制御条件を設定する第２工程と、前記半導体デバ
イスの試験を実行する第３工程を少なくとも有し、該第
３工程は、試験開始時に、前記テストプログラムの中に
前記制御条件を参照するフラグ参照命令が使用されてい
るか否かを確認する参照命令確認ステップと、前記フラ
グ参照命令が使用されている場合に、前記制御条件の設
定の有無を確認する条件設定確認ステップと、前記制御
条件が設定されていない場合は、アラームを発生して前
記テストプログラムの実行を停止するアラーム発生ステ
ップと、前記制御条件が設定されている場合は、前記テ
ストプログラムの実行を開始するテスト実行ステップを
少なくとも備え、前記テスト実行ステップが、前記制御
条件に基づいて前記テストプログラムの分岐を制御する
分岐処理ステップを含むことを特徴とする。

【００１５】このとき、前記制御条件に基づいて前記テ
ストプログラムの分岐を制御するときに、並行して当該
制御条件をフラグ表示手段に表示する表示処理サブステ
ップを更に含むことができる。

【００１６】又、前記ＬＳＩテスタに装填された前記テ
ストプログラムを前記ＬＳＩテスタから削除する際に、
当該テストプログラムに対応させて設定された前記制御
条件も同時に当該ＬＳＩテスタから削除する第４工程を
更に含むことが好ましい。

【００１７】又、前記第１工程が、予め前記半導体デバ
イスを試験する前記ＬＳＩテスタのテストステーション
を指定する情報を入力し、当該テストステーションと前
記テストプログラムとに対応する当該テストプログラム
のテストフローの分岐を制御するための制御条件を削除
するフラグクリアステップを含むようにすることもでき
る。

【００１８】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明のＬＳＩテスタの一実施
形態の概略ブロック図である。図１を参照すると、本実
施形態のＬＳＩテスタ１は、入出力部１０と、テスタ本
体部２０と、ＤＵＴを搭載するテストステーションであ
る第１テストステーション３０及び第２テストステーシ
ョン４０とを有し、更にテスタ本体部２０は、ＣＰＵ２
１と、テストプログラムを実行する際に当該テストプロ
グラムを記憶する第１記憶手段であるメモリ部２２と、
テスト資源発生部２４と、分配部２６と、所望のテスト
プログラムに対応させて所定のフラグにテストフローの
分岐を制御するための制御条件であるフラグ情報を設定
するフラグ設定手段２１１と、フラグ情報の有無を確認
し、無い場合はアラームを発生してテストプログラムの
実行を停止し、有る場合は設定されたフラグ情報に基づ
いてテストプログラムの分岐を制御するフラグ参照命令
実行手段２１３と、テストプログラムの分岐の制御を実
行する際に対応するフラグの設定情報を表示するフラグ
表示手段２１５と、テストプログラムをメモリ部２２か
ら削除する際に対応するフラグ情報も合わせて削除する
フラグ削除手段２１７と、を備えている。

【００１９】このように構成された本実施形態のＬＳＩ
テスタ１の動作は概略次のようになる。先ず、ＣＰＵ２
１は入出力部１０からテストプログラムをロードしてメ
モリ部２２に記憶する。次にＣＰＵ２１は、第１ステー
ション３０又は第２ステーション４０から図示しないテ
スト開始指令を受けて、テスト資源発生部２４でテスト
プログラムの各命令に応じた電圧の電源や、所定のタイ
ミング、電圧レベルの入力信号等のテスト資源を発生す
る。さらに分配部２６を介して第１ステーション３０の
ＤＵＴ１または第２ステーション４０のＤＵＴ２にテス
ト資源を分配供給しながら試験を行う。尚、フラグ設定
手段２１１、フラグ参照命令実行手段２１３、フラグ表
示手段２１５及びフラグ削除手段２１７は、例えばＣＰ
Ｕ２１、メモリ部２２、及び入出力部１０の構成に含ま
れる制御プログラムとして実現することができる。

【００２０】具体的には、フラグ設定手段２１１は、オ
ペレータが意図的に設定するものであり、テストプログ
ラムをロードした後に、試験を実施するステーションと
当該テストプログラムとを対応させて、当該テストプロ
グラムのテストフローにおける分岐条件となるフラグ情
報を設定する手段である。すなわち、オペレータが入出
力部１０を介してＣＰＵ２１によるプログラム制御で該
当の分岐条件であるフラグ情報を設定しメモリ部２２に
記憶する。なお、オペレータが意図的に設定しなけれ
ば、該当するフラグは生成記憶されない。また、テスト
プログラムを削除すると生成されたフラグ情報も削除さ
れる。

【００２１】フラグ参照命令実行手段２１３は、オペレ
ータがテストを開始してＣＰＵ２１がフラグ参照命令を
実行すると、該当するフラグ情報を読み出し、フラグ情
報に応じた分岐を行なう。尚、ＣＰＵ２１がフラグ参照
命令を実行して、該当するフラグ情報を読み出すことが
できなければ（フラグ情報が未指定で生成記憶されてい
なければ）、アラームを発生して実行を停止する。

【００２２】或いは、フラグ参照命令実行手段２１３
は、オペレータがテスト開始命令を入力すると、先ず各
テストプログラムがフラグ参照命令を使用しているか判
定すると共にフラグ参照命令を使用していれば対応する
ステーションのフラグ情報が設定されているか判定す
る。そして、フラグ参照命令を使用していて且つフラグ
情報の設定がされていない場合は、アラームを出力して
テストプログラムの実行を停止し、フラグが設定されて
いれば、テストプログラムを実行し、各フラグ参照命令
で該当するフラグ情報を確認し、フラグ情報に応じたテ
ストプログラムの分岐制御を行うようにしてもよい。

【００２３】フラグ表示手段２１５は、オペレータがテ
ストを開始してＣＰＵ２１がフラグ参照命令を実行する
際に、該当するフラグ情報を表示する。尚、特別に指定
すれば、表示を禁止することができるようにしてもよ
い。

【００２４】フラグ削除手段２１７は、例えば試験終了
後等にテストプログラムをメモリ部２２から削除する
際、対応するフラグ情報も併せて削除する。

【００２５】本実施形態のＬＳＩテスタ１においては、
先ずテストプログラムをロードした後、試験を実施する
ステーションと当該テストプログラムとを対応させてフ
ラグ情報を設定する。この後で当該テストプログラムに
よる試験を開始すると、ＬＳＩテスタ１は分岐処理を制
御するフラグ情報を取得するフラグ参照命令において、
対応するフラグに設定された情報を取得してフラグ情報
を表示しながら分岐処理を制御する。尚、フラグ参照命
令においてフラグの情報が“未指定”である場合は、ア
ラームを出力してテストプログラムの実行を中断する。
このようにして、当該テストプログラムのテストフロー
を任意に且つ正しく実行することを可能にする。

【００２６】次に、本発明の半導体デバイスの試験方法
の第１の実施形態についてテストフロー制御方法を中心
に説明する。本実施形態の半導体デバイスの試験方法
は、ＬＳＩテスタ１で試験するのに好適な方法となって
いる。図２は、ＬＳＩテスタ１を用いた本実施形態の半
導体デバイスの試験方法を示すフローチャート、図３は
図２の第３工程の詳細を示すフローチャート、図４は図
３のフラグ参照処理ステップＳ１ｋ（但し、ｋは１≦ｋ
≦３の整数）の処理内容を模式的に示すフローチャート
である。

【００２７】図２乃至図４を参照すると、本実施形態の
半導体デバイスの試験方法は、所望の半導体デバイスを
試験するためのテストプログラムをＬＳＩテスタ１に装
填する第１工程Ｐ１と、テストプログラムが当該テスト
プログラムのテストフローの分岐処理を含むとき、半導
体デバイスを試験するＬＳＩテスタ１のテストステーシ
ョンとテストプログラムとに対応させて、この分岐処理
を制御するための制御条件であるフラグ情報を設定する
第２工程Ｐ２と、半導体デバイスの試験を実行する第３
工程Ｐ３と、ＬＳＩテスタ１に装填されたテストプログ
ラムをＬＳＩテスタ１から削除する際に、当該テストプ
ログラムに対応させて設定されたフラグ情報も同時に当
該ＬＳＩテスタから削除する第４工程と、を少なくとも
有し、第３工程Ｐ３は、当該半導体デバイスの試験の実
行過程で、フラグ情報Ｆｎを参照するフラグ参照命令Ｆ
ＬＧｎが有る場合に、フラグ参照命令実行手段２１３に
よりフラグ参照命令を処理するフラグ参照処理ステップ
Ｓ１ｎと、フラグ情報Ｆｎに基づいてテストプログラム
の分岐を制御する分岐処理ステップＳ２ｎと、を少なく
とも備え、更に、フラグ参照処理ステップＳ１ｎは、フ
ラグ情報Ｆｎの設定の有無を確認する条件設定確認サブ
ステップＳ11ｎと、フラグ情報Ｆｎが設定されている場
合は、フラグ情報Ｆｎを取得する情報取得サブステップ
Ｓ12ｎと、フラグ情報Ｆｎが設定されていない場合は、
アラームを発生してテストプログラムの実行を停止する
アラーム発生サブステップＳ13ｎと、取得したフラグ情
報Ｆｎをフラグ表示手段２１５に表示する情報表示サブ
ステップＳ14ｎと、を含んでいる。

【００２８】以下、被試験半導体デバイスＤＵＴ１をテ
ストプログラムＰ１によりＬＳＩテスタ１の第１ステー
ション３０で試験する場合を例として、図１乃至図４を
参照して、より具体的に説明する。

【００２９】先ず、試験開始にあたりオペレータはテス
トプログラムＰ１をＬＳＩテスタ１にロードしてメモリ
部２２に記憶させ（第１工程Ｐ１）、フラグ設定手段２
１１により第１ステーション３０とテストプログラムＰ
１に対応するフラグ情報を設定し、メモリ部２２に記憶
させる（第２工程Ｐ２）。ここでは、フラグ情報は“Ｆ
１＝１”、“Ｆ２＝０”、“Ｆ３＝１”に設定されたも
のとする。次に、オペレータは第１ステーション３０か
らテスト開始命令を入力する。テストの開始指令を受け
たＣＰＵ２１は、テストプログラムＰ１に基づいて、順
次命令処理を施していく。フラグ参照命令ＦＬＧ１につ
いては、フラグ参照命令実行手段２１３により、フラグ
参照処理ステップＳ１１を行う。詳細には、先ず条件設
定確認サブステップＳ11１で、第１ステーション３０と
テストプログラムＰ１に対応する該当フラグＦ１の設定
の有無を確認し、次に情報取得サブステップＳ12１で、
フラグＦ１は設定されているのでフラグ情報Ｆ１＝１を
取得し、情報表示サブステップＳ14１で、フラグ情報Ｆ
１＝１をフラグ表示手段２１５に表示する。

【００３０】次に、分岐処理ステップＳ２１でフラグ情
報Ｆ１に基づいてテストプログラムの分岐を処理する。
図３の例では、Ｆ１＝１に設定されているので、ＣＰＵ
２１は“Ｄｏ１１（Ｙ）”の命令を選択実行する。

【００３１】同様にして、フラグ参照命令ＦＬＧ２で
は、Ｆ２＝０に設定されているのでＣＰＵ２１は“Ｄｏ
１２（Ｎ）”の命令を選択実行し、フラグ参照命令ＦＬ
Ｇ３では、Ｆ３＝１に設定されているので、ＣＰＵ２１
は“Ｄｏ１３（Ｙ）”の命令を選択実行してテストプロ
グラムを終了する。

【００３２】尚、フラグ参照命令ＦＬＧｋ（但し、ｋは
１≦ｋ≦３の整数）において、ＣＰＵ２１が該当するフ
ラグ情報Ｆｋの設定無しを検出すれば、その時点でアラ
ーム発生サブステップＳ13ｋを実施し、アラームを発生
してテストプログラムの実行を停止する。アラームを発
生して実行を停止する。

【００３３】第３工程Ｐ３を終了すると、次に第４工程
Ｐ４で、ＬＳＩテスタ１のメモリ部２２に記憶したテス
トプログラムＰ１をメモリ部２２から削除すると共に、
第１ステーション３０とテストプログラムＰ１とに対応
させて設定したフラグ情報Ｆ１，Ｆ２，Ｆ３も同時にメ
モリ部２２から削除する。

【００３４】以上説明したとおり、ＬＳＩテスタ１を用
いた本実施形態の半導体デバイスの試験方法では、オペ
レータが入出力部１０を介して、使用するステーション
と、テストプログラムとに対応したフラグ情報を意図的
に設定しなければ、該当するフラグ情報が生成記憶され
ず、又テストプログラムを削除すると当該テストプログ
ラムに対応して生成されたフラグ情報も削除されるの
で、テストフローの分岐を制御するフラグ情報が偶発的
に変更されることによる誤ったテストフローの実行を回
避することができる。

【００３５】又、使用するステーションとテストプログ
ラムに対応させてフラグ情報を設定して分岐処理を制御
すると共に、フラグ参照命令を実行して該当するフラグ
情報を読み出すことができなければ、即ち分岐処理を制
御するフラグ情報が未指定で生成記憶されていなけれ
ば、アラームを発生してテストプログラムの実行を停止
するようにしているので、フラグ情報の設定漏れによる
誤ったテストフローの実行を回避することができる。

【００３６】次に、本発明の半導体デバイスの試験方法
の第２の実施形態についてテストフロー制御方法を中心
に説明する。本実施形態の半導体デバイスの試験方法
も、ＬＳＩテスタ１を用いて実施するのに好適な方法と
なっている。図５は、ＬＳＩテスタ１を用いた本実施形
態の半導体デバイスの試験方法を示すフローチャートで
ある。

【００３７】図５を参照すると、本実施形態の半導体デ
バイスの試験方法は、所望の半導体デバイスを試験する
ためのテストプログラムをＬＳＩテスタ１に装填する第
１工程Ｐ１と、テストプログラムが当該テストプログラ
ムのテストフローの分岐処理を含むとき、半導体デバイ
スを試験するＬＳＩテスタ１のテストステーションとテ
ストプログラムとに対応させて、この分岐処理を制御す
るためのフラグ情報を設定する第２工程Ｐ２と、半導体
デバイスの試験を実行する第３工程Ｐ３Ａと、ＬＳＩテ
スタ１に装填されたテストプログラムをＬＳＩテスタ１
から削除する際に、当該テストプログラムに対応させて
設定されたフラグ情報も同時に当該ＬＳＩテスタから削
除する第４工程と、を少なくとも有し、第３工程Ｐ３Ａ
は、試験開始時に、テストプログラムの中にフラグ情報
を参照するフラグ参照命令が使用されているか否かを確
認する参照命令確認ステップＳ１と、フラグ参照命令が
使用されている場合に、フラグ情報の設定の有無を確認
する条件設定確認ステップＳ２と、フラグ情報が設定さ
れている場合は、テストプログラムの実行を開始するテ
スト実行ステップＳ３と、フラグ情報が設定されていな
い場合は、アラームを発生してテストプログラムの実行
を停止するアラーム発生ステップＳ４とを少なくとも備
え、テスト実行ステップＳ３は、フラグ情報に基づいて
テストプログラムの分岐を制御する分岐処理ステップを
含み構成されている。

【００３８】本実施形態の半導体デバイスの試験方法
は、第１工程Ｐ１第２工程Ｐ２及び第４工程Ｐ４は第１
の実施形態のそれらと同様であるが、第３工程Ｐ３Ａの
構成が第１の実施形態の第３工程Ｐ３の構成と異なって
いる。以下、第３工程Ｐ３Ａについて、第１の実施形態
の場合と同様に、被試験半導体デバイスＤＵＴ１をテス
トプログラムＰ１によりＬＳＩテスタ１の第１ステーシ
ョン３０で試験する場合を例として、図１、図３、図５
を参照して、より具体的に説明する。

【００３９】オペレータが該当するステーションからテ
スト開始命令を入力すると、テスト開始指令を受けたＣ
ＰＵ２１は、先ず参照命令確認ステップＳ１でテストプ
ログラムＰ１がフラグ参照命令を使用しているか確認す
る。

【００４０】テストプログラムＰ１はフラグ参照命令を
使用しており、且つ第１ステーション３０でＤＵＴ１の
試験を実施するので、次に条件設定確認ステップＳ２で
フラグ参照命令実行手段２１３によりテストプログラム
Ｐ１と第１ステーション３０とに対応する第１フラグ情
報が設定されているか確認する。上記の通り、第１フラ
グ情報は設定済みであるので、フラグ表示手段２１５に
より第１フラグ情報を取得して表示する。図３の例で
は、“Ｆ１＝１”、“Ｆ２＝０”、“Ｆ３＝１”である
ことを表示する。

【００４１】次にテスト実行ステップＳ３でテストプロ
グラムＰ１を実行する。上記の通り、第１フラグ情報が
設定されていることは確認済みであるので、テストプロ
グラムの実行過程におけるフラグ参照命令ＦＬＧｎの処
理の際に、第１の実施形態の場合のようにフラグ参照命
令実行手段２１３によ条件設定確認サブステップＳ11ｎ
の処理は不要であり、直ちに第１フラグ情報の該当フラ
グＦｎの情報を取得して、Ｆｎの情報に応じた分岐処理
を行なうことができる。即ち、本実施形態のテスト実行
ステップＳ３は、図８に示す従来の第３工程Ｐ１０３と
全く同様に処理することができる。

【００４２】具体的には、ＣＰＵ２１はテストプログラ
ムＰ１の実行過程において、フラグ参照命令ＦＬＧｎを
検出すると、フラグ参照命令実行手段２１３により、第
１ステーション３０とテストプログラムＰ１に対応する
該当フラグＦｎの情報を取得して、Ｆｎの情報に応じた
分岐処理を行なう。図３のフラグ参照命令ＦＬＧ１の例
では、Ｆ１＝１であるのでＣＰＵ２１は“Ｄｏ１１
（Ｙ）”の処理を選択実行し、またフラグ参照命令ＦＬ
Ｇ２の例では、Ｆ２＝０であるのでＣＰＵ２１は“Ｄｏ
１２（Ｎ）”の処理を選択実行する。同様にフラグ参照
命令ＦＬＧ３の例では、Ｆ３＝１であるのでＣＰＵ２１
は“Ｄｏ１３（Ｙ）”の処理を選択実行してテストプロ
グラムＰ１を終了する。

【００４３】ＬＳＩテスタ１を用いた本実施形態の半導
体デバイスの試験方法でも、第１の実施形態の場合と同
様、テストフローの分岐を制御するフラグ情報が偶発的
に変更されることによる誤ったテストフローの実行を回
避できると共に、フラグ情報の設定漏れによる誤ったテ
ストフローの実行を回避することもできる。

【００４４】尚、本発明は上記実施形態の説明に限定さ
れるものでなく、その要旨の範囲内で種々変更が可能で
あることは言うまでもない。

【００４５】例えば、上記半導体デバイスの試験方法で
は、第４工程Ｐ４でＬＳＩテスタ１に装填されたテスト
プログラムをＬＳＩテスタ１から削除する際に、当該テ
ストプログラムに対応させて設定されたフラグ情報も同
時に当該ＬＳＩテスタから削除する例で説明したが、第
１工程Ｐ１で、所望の半導体デバイスを試験するための
テストプログラムをＬＳＩテスタ１にロードする際に、
使用するステーションの情報を入力して当該テストプロ
グラムとステーションに対応するフラグ情報をリセット
するようにしてもよい。

【００４６】又、テストステーションは、２台の例で説
明したが、これに限定されず何台であってもよい。

【００４７】又、テストプログラムＬＳＩテスタに供給
する方法については特に触れていないが、ハードディス
装置等の外部記憶装置（図示せず）から供給する方法
や、通信回線を介して供給する方法等周知の方法を用い
ることができる。

【００４８】

【発明の効果】以上説明したように、本発明のＬＳＩテ
スタ及び半導体デバイスの試験方法によれば、テストフ
ローの分岐を制御するフラグ情報が偶発的に変更される
ことによる誤ったテストフローの実行を回避できるとい
う効果が得られる。又、フラグ情報の設定漏れによる誤
ったテストフローの実行を回避することができるという
効果も得られる。

【図面の簡単な説明】

【図１】本発明のＬＳＩテスタの一実施形態の概略ブロ
ック図である。

【図２】本発明の半導体デバイスの試験方法の第１の実
施形態を示すフローチャートである。

【図３】図２の第３工程の詳細を示すフローチャートで
ある。

【図４】図３のフラグ参照処理ステップの処理内容を模
式的に示すフローチャートである。

【図５】本発明の半導体デバイスの試験方法の第２の実
施形態を示すフローチャートである。

【図６】従来のＬＳＩテスタの概略構成を示すブロック
図である。

【図７】従来のＬＳＩテスタによる半導体デバイスの試
験方法の概略フローチャートである。

【図８】図７の第３工程の要部を中心に示す詳細フロー
チャートである。

【符号の説明】

１ＬＳＩテスタ１０入出力部２０テスタ本体部２１ＣＰＵ２２メモリ部２４テスト資源発生部２６分配部３０第１ステーション４０第２ステーション２１１フラグ設定手段２１３フラグ参照命令実行手段２１５フラグ表示手段２１７フラグ削除手段

Claims

【特許請求の範囲】

【請求項１】入出力部と、テスタ本体部と、複数のテ
ストステーションを有し、前記テスタ本体部は、所望の
テストプログラムに対応させてテストフローの分岐を制
御するための制御条件を設定するフラグ設定手段と、前
記制御条件の有無を確認し、無い場合はアラームを発生
して前記テストプログラムの実行を停止し、有る場合は
前記制御条件に基づいて前記テストプログラムの分岐を
制御するフラグ参照命令実行手段と、を少なくとも備え
ることを特徴とする半導体試験装置。
【請求項２】前記テスタ本体部は、前記テストプログ
ラムを実行する際に当該テストプログラムを記憶する第
１記憶手段と、前記テストプログラムを前記第１記憶手
段から削除する際に、対応する前記制御条件も合わせて
削除するフラグ削除手段を、更に備える請求項１記載の
半導体試験装置。
【請求項３】前記テストプログラムの分岐の制御を実
行する際に、対応する前記制御条件を表示するフラグ表
示手段を更に有する請求項１又は２に記載の半導体試験
装置。
【請求項４】所定の半導体デバイスを試験するための
テストプログラムを半導体試験装置に装填する第１工程
と、前記テストプログラムが当該テストプログラムのテ
ストフローの分岐処理を含むとき、前記半導体デバイス
を試験する前記半導体試験装置のテストステーションと
前記テストプログラムとに対応させて、前記分岐処理を
制御するための制御条件を設定する第２工程と、前記半
導体デバイスの試験を実行する第３工程を少なくとも有
し、該第３工程は、当該半導体デバイスの試験の実行過
程で、前記制御条件を参照するフラグ参照命令を処理す
る際に、前記制御条件の設定の有無を確認する条件設定
確認ステップと、前記制御条件が設定されていない場合
は、アラームを発生して前記テストプログラムの実行を
停止するアラーム発生ステップと、前記制御条件が設定
されている場合は、前記制御条件に基づいて前記テスト
プログラムの分岐を制御する分岐処理ステップと、を少
なくとも含むことを特徴とする半導体デバイスの試験方
法。
【請求項５】所定の半導体デバイスを試験するための
テストプログラムを半導体試験装置に装填する第１工程
と、前記テストプログラムが当該テストプログラムのテ
ストフローの分岐処理を含むとき、前記半導体デバイス
を試験する前記半導体試験装置のテストステーションと
前記テストプログラムとに対応させて、前記分岐処理を
制御するための制御条件を設定する第２工程と、前記半
導体デバイスの試験を実行する第３工程を少なくとも有
し、該第３工程は、試験開始時に、前記テストプログラ
ムの中に前記制御条件を参照するフラグ参照命令が使用
されているか否かを確認する参照命令確認ステップと、
前記フラグ参照命令が使用されている場合に、前記制御
条件の設定の有無を確認する条件設定確認ステップと、
前記制御条件が設定されていない場合は、アラームを発
生して前記テストプログラムの実行を停止するアラーム
発生ステップと、前記制御条件が設定されている場合
は、前記テストプログラムの実行を開始するテスト実行
ステップを少なくとも備え、前記テスト実行ステップ
が、前記制御条件に基づいて前記テストプログラムの分
岐を制御する分岐処理ステップを含むことを特徴とする
半導体デバイスの試験方法。
【請求項６】前記制御条件に基づいて前記テストプロ
グラムの分岐を制御するときに、並行して当該制御条件
をフラグ表示手段に表示する表示処理サブステップを更
に含む請求項４又は５に記載の半導体デバイスの試験方
法。
【請求項７】前記半導体試験装置に装填された前記テ
ストプログラムを前記半導体試験装置から削除する際
に、当該テストプログラムに対応させて設定された前記
制御条件も同時に当該半導体試験装置から削除する第４
工程を更に含む請求項４乃至６いずれか１項に記載の半
導体デバイスの試験方法。
【請求項８】前記第１工程が、予め前記半導体デバイ
スを試験する前記半導体試験装置のテストステーション
を指定する情報を入力し、当該テストステーションと前
記テストプログラムとに対応する当該テストプログラム
のテストフローの分岐を制御するための制御条件を削除
するフラグクリアステップを含む請求項４乃至６いずれ
か１項に記載の半導体デバイスの試験方法。