JP2003283263A - High frequency amplifier - Google Patents

High frequency amplifier

Info

Publication number
JP2003283263A
JP2003283263A JP2002087019A JP2002087019A JP2003283263A JP 2003283263 A JP2003283263 A JP 2003283263A JP 2002087019 A JP2002087019 A JP 2002087019A JP 2002087019 A JP2002087019 A JP 2002087019A JP 2003283263 A JP2003283263 A JP 2003283263A
Authority
JP
Japan
Prior art keywords
circuit
inductor
frequency amplifier
amplifier circuit
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002087019A
Other languages
Japanese (ja)
Inventor
Yoshitsugu Sakurai
祥嗣 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002087019A priority Critical patent/JP2003283263A/en
Publication of JP2003283263A publication Critical patent/JP2003283263A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To increase the yield of an integrating circuit provided in a high frequency amplifier 21 for use as a low noise amplifier (LNA) built in the front end of a high frequency receiver circuit, with a low cost. <P>SOLUTION: When an integrating circuit is built in, the inductance value of a negative feedback inductance element varies from its designed value due to variations, parasitic components, etc., in manufacturing steps. To avoid this, a plurality of inductance elements L1 and L2 are provided so that, on the basis of the measured result of an amplification characteristic after packaged, one of the elements is selected to be connected to a high frequency amplifying transistor Q. Accordingly, a reduction in the gain of an LNA caused by the variations and deterioration in the linearity can be corrected, increasing a yield and lowering a cost. Further, when compared with a circuit arranged so that a single impedance element is divided into multiple stages to short-circuit between the stages, this circuit can simplify its arrangement and also reduce its parasitic capacity. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波領域で
特に有効な受信回路のフロントエンド部に用いられる高
周波増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency amplifier circuit used in a front end portion of a receiver circuit which is particularly effective in a microwave range.

【0002】[0002]

【従来の技術】前記マイクロ波等の高周波信号の受信回
路のフロントエンド部に組込まれる低ノイズ増幅回路
(LNA)は、相互変調特性または隣接チャネル選択度
などで定義された不要波が存在するときにも、システム
で定義された受信データのビット誤り率を満たすため
に、優れた線形性を持つものでなければならない。そこ
で、前記線形性を向上させる手法として、高周波増幅用
トランジスタのエミッタをインダクタ要素を介して接地
する構成のLNAが広く用いられる。この場合、インダ
クタ要素は負帰還インダクタとして動作する。
2. Description of the Related Art A low noise amplifier circuit (LNA) incorporated in a front end portion of a receiving circuit for receiving high frequency signals such as microwaves is used when an unwanted wave defined by intermodulation characteristics or adjacent channel selectivity exists. Moreover, it must have excellent linearity in order to meet the bit error rate of the received data defined by the system. Therefore, as a method for improving the linearity, an LNA having a configuration in which the emitter of a high frequency amplification transistor is grounded via an inductor element is widely used. In this case, the inductor element operates as a negative feedback inductor.

【0003】図6および図7は、典型的な従来技術の高
周波増幅回路1,11の等価回路図である。図6の高周
波増幅回路1は、シングル構成のエミッタ接地増幅回路
であり、増幅用トランジスタqのエミッタに前記インダ
クタ要素lの一端が接続され、前記インダクタ要素lの
他端が接地される。前記増幅用トランジスタqのベース
が入力端になり、コレクタは出力端になるとともに、負
荷素子zlを介して定電位点に接続されている。
FIGS. 6 and 7 are equivalent circuit diagrams of typical prior art high frequency amplifier circuits 1 and 11. The high-frequency amplifier circuit 1 of FIG. 6 is a single-emitter grounded amplifier circuit. One end of the inductor element l is connected to the emitter of the amplifying transistor q and the other end of the inductor element l is grounded. The base of the amplifying transistor q serves as an input terminal, the collector serves as an output terminal, and is connected to a constant potential point via a load element zl.

【0004】また、図7の高周波増幅回路11は、エミ
ッタ接地差動増幅回路であり、差動対を構成するトラン
ジスタq1,q2のエミッタにそれぞれ個別に対応する
インダクタ要素l1,l2の一端が接続され、前記イン
ダクタ要素l1,l2の他端が接地される。前記トラン
ジスタq1,q2のベースが差動信号の各入力端にな
り、コレクタは差動信号の各出力端になるとともに、負
荷素子zl1,zl2をそれぞれ介して定電位点に接続
されている。
The high-frequency amplifier circuit 11 shown in FIG. 7 is a grounded-emitter differential amplifier circuit, and one ends of the inductor elements l1 and l2 respectively corresponding to the emitters of the transistors q1 and q2 forming a differential pair are connected to each other. The other ends of the inductor elements 11 and 12 are grounded. The bases of the transistors q1 and q2 are the input ends of the differential signal, the collectors are the output ends of the differential signal, and they are connected to the constant potential point via the load elements zl1 and zl2, respectively.

【0005】このように構成される高周波増幅回路1,
11において、負帰還インダクタのインダクタンス値
は、一般的に所定値までは該インダクタンス値が大きく
なる程、増幅回路の利得は小さくなるけれども、線形性
が良くなり、入出力の整合が取り易くなる。つまり、こ
の負帰還インダクタのインダクタンス値によって、増幅
回路の利得や線形性は変化する。しかしながら、前記イ
ンダクタ要素を集積回路に内蔵すると、製造工程のばら
つきや寄生容量などによって、インダクタンス値は設計
値からばらつく。さらに、これらインダクタ要素を含む
回路の特性は、インダクタ要素以外の回路部分のばらつ
きも加わり、設計値から大きくばらつくことがある。こ
のばらつきによるLNAの利得の低下や線形性の劣化に
よって、集積回路の歩留まりが低下し、コストが嵩むと
いう問題がある。
A high frequency amplifier circuit 1 having the above-mentioned configuration
In 11, the inductance value of the negative feedback inductor generally has a larger linearity and a better input / output matching although the gain of the amplifier circuit decreases as the inductance value increases up to a predetermined value. That is, the gain and linearity of the amplifier circuit change depending on the inductance value of the negative feedback inductor. However, when the inductor element is incorporated in an integrated circuit, the inductance value varies from the design value due to variations in manufacturing process, parasitic capacitance, and the like. Furthermore, the characteristics of the circuit including these inductor elements may vary greatly from the design value due to the addition of variations in the circuit portion other than the inductor elements. There is a problem in that the yield of the integrated circuit is lowered and the cost is increased due to the reduction of the gain of the LNA and the deterioration of the linearity due to this variation.

【0006】そこで、このような問題を解決することが
できる他の従来技術として、たとえば特開平8−162
331号公報が挙げられる。この従来技術では、スパイ
ラルインダクタのインダクタ値のばらつきを考慮して、
該スパイラルインダクタのインダクタンス値を可変とす
る構成が提案されている。
Therefore, as another conventional technique capable of solving such a problem, for example, Japanese Patent Application Laid-Open No. 8-162.
No. 331 publication is cited. In this conventional technique, considering the variation of the inductor value of the spiral inductor,
A configuration has been proposed in which the inductance value of the spiral inductor is variable.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
従来技術では、前記スパイラルインダクタの内周側の端
部を外周側に引出すために、スパイラル状の導体の下層
側に絶縁膜を介して設けられる引出し用の導体に、前記
スパイラル状の導体との間を短絡するスイッチを設け、
何れのスイッチで短絡するかによって、所望とするイン
ダクタンス値を得ている。すなわち、単一のインダクタ
要素を多段に分割して、各段間を短絡する構成である。
However, in the above-mentioned prior art, in order to draw out the end portion on the inner peripheral side of the spiral inductor to the outer peripheral side, it is provided on the lower layer side of the spiral conductor via the insulating film. The conductor for drawing out is provided with a switch that short-circuits between the spiral conductor,
The desired inductance value is obtained depending on which switch is used for the short circuit. That is, a single inductor element is divided into multiple stages and each stage is short-circuited.

【0008】このため、構造が複雑であり、さらに寄生
容量成分が大きくなり易いという問題がある。
Therefore, there is a problem that the structure is complicated and the parasitic capacitance component is likely to increase.

【0009】本発明の目的は、インダクタンス値の調整
を、簡単な構造で、かつ寄生容量を大きくすることなく
実現することができる高周波増幅回路を提供することで
ある。
An object of the present invention is to provide a high frequency amplifier circuit which can realize the adjustment of the inductance value with a simple structure and without increasing the parasitic capacitance.

【0010】[0010]

【課題を解決するための手段】本発明の高周波増幅回路
は、少なくとも1段の増幅用トランジスタおよびそれに
対応する負帰還用のインダクタ要素を有し、集積回路に
搭載される高周波増幅回路において、前記インダクタ要
素を複数設け、前記複数のインダクタ要素を択一的に選
択して前記トランジスタに接続する切換え手段と、前記
集積回路のパッケージング後における増幅特性の測定結
果に応じた制御値が設定され、その制御値に応じて前記
切換え手段を制御する制御手段とを含むことを特徴とす
る。
A high frequency amplifier circuit according to the present invention has at least one stage amplifying transistor and a corresponding negative feedback inductor element, and is a high frequency amplifier circuit mounted on an integrated circuit, wherein: A plurality of inductor elements are provided, switching means for selectively selecting the plurality of inductor elements and connecting to the transistor, and a control value according to a measurement result of the amplification characteristic of the integrated circuit after packaging is set, And a control means for controlling the switching means according to the control value.

【0011】上記の構成によれば、高周波受信回路のフ
ロントエンドに組込まれる低ノイズ増幅回路(LNA)
などとして用いられる高周波増幅回路において、該高周
波増幅回路を集積回路に内蔵した場合、製造工程のばら
つきや寄生成分などによって負帰還用のインダクタ要素
のインダクタンス値が設計値からばらつき、利得や線形
性が変化することになる。そこで、前記インダクタ要素
を複数設けて、切換え手段によって、前記複数のインダ
クタ要素を択一的に選択して前記トランジスタに接続す
ることで、前記インダクタンス値のばらつきを補償する
ことができる可変利得の高周波増幅回路を構成する。そ
して、前記切換え手段の切換え状態を制御する制御値と
して、集積回路のパッケージング後に増幅特性を測定し
た結果に応じた値を設定する。
According to the above configuration, a low noise amplifier circuit (LNA) incorporated in the front end of the high frequency receiving circuit.
In a high-frequency amplifier circuit used as, for example, when the high-frequency amplifier circuit is built in an integrated circuit, the inductance value of the inductor element for negative feedback varies from the design value due to variations in manufacturing process, parasitic components, etc. It will change. Therefore, by providing a plurality of the inductor elements and selectively selecting the plurality of inductor elements by the switching means and connecting the inductor elements to the transistor, it is possible to compensate for the variation in the inductance value. Configure an amplifier circuit. Then, as the control value for controlling the switching state of the switching means, a value corresponding to the result of measuring the amplification characteristic after packaging the integrated circuit is set.

【0012】したがって、前記パッケージング後に前記
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、前記設
計値からのばらつきを補償することができる。これによ
って、前記ばらつきによるLNAの利得の低下や線形性
の劣化を補正することができ、集積回路の歩留まりを向
上し、コストダウンを図ることができる。
Therefore, the inductance value of the inductor element can be adjusted after the packaging, and the variation from the design value can be compensated together with the variation in the circuit portion other than the inductor element. As a result, it is possible to correct the decrease in the gain of the LNA and the deterioration of the linearity due to the variation, improve the yield of the integrated circuit, and reduce the cost.

【0013】また、複数のインダクタ要素の1つをMO
Sトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
Further, one of the plurality of inductor elements is connected to the MO
Since it is only selected by a switching means such as an S-transistor, a single inductor element is divided into multiple stages and the parasitic capacitance related to the inductor element is simpler than that of a configuration in which each stage is short-circuited. Can also be smaller.

【0014】なお、該高周波増幅回路の構成としては、
たとえばシングル構成のエミッタ接地増幅回路で、前記
増幅用トランジスタのエミッタに前記複数のインダクタ
要素の一端を選択的に接続し、他端を接地することで実
現することができ、またエミッタ接地差動増幅回路で、
差動対を構成するトランジスタのエミッタに共通に前記
複数のインダクタ要素の一端を選択的に接続し、他端を
接地することで実現することができ、さらにまた前記増
幅用トランジスタのベースを入力端子、コレクタを出力
端子とするもので、前記ベースにバイアス電圧を与え、
前記コレクタは負荷素子を介して定電位点に接続し、エ
ミッタに前記複数のインダクタ要素の一端を選択的に接
続し、他端を接地することで実現することができる。
The structure of the high frequency amplifier circuit is as follows.
For example, in a single-emitter grounded amplification circuit, this can be realized by selectively connecting one end of the plurality of inductor elements to the emitter of the amplification transistor and grounding the other end. In the circuit
This can be realized by selectively connecting one end of the plurality of inductor elements in common to the emitters of the transistors forming the differential pair and grounding the other end, and further, the base of the amplifying transistor is an input terminal. , With the collector as the output terminal, applying a bias voltage to the base,
It can be realized by connecting the collector to a constant potential point via a load element, selectively connecting one end of the plurality of inductor elements to the emitter, and grounding the other end.

【0015】また、本発明の高周波増幅回路では、前記
複数の各インダクタ要素は、前記集積回路チップとリー
ドフレームとの間を接続するボンディングワイヤである
ことを特徴とする。
Further, in the high frequency amplifier circuit of the present invention, each of the plurality of inductor elements is a bonding wire for connecting between the integrated circuit chip and the lead frame.

【0016】上記の構成によれば、前記インダクタ要素
として、共通のリードフレームに、前記切換え手段によ
って選択的に使用される各パッドから相互に異なる本数
のボンディングワイヤを打つなどして、前記パッドとリ
ードフレームとの間のインダクタンス値がそれぞれ異な
ったものを設け、外部から前記制御手段に、増幅用トラ
ンジスタのエミッタが接続されるパッドの1つを選択さ
せることで、インダクタンス値の変更を行うことができ
る。
According to the above-mentioned structure, as the inductor element, the common lead frame is connected to the pads by hitting different numbers of bonding wires from the pads selectively used by the switching means. It is possible to change the inductance value by providing ones having different inductance values from the lead frame and allowing the control means from the outside to select one of the pads to which the emitter of the amplifying transistor is connected. it can.

【0017】したがって、スパイラルインダクタを使用
しないので、回路面積を小さくすることができる。
Therefore, since the spiral inductor is not used, the circuit area can be reduced.

【0018】さらにまた、本発明の高周波増幅回路は、
少なくとも1段の増幅用トランジスタおよびそれに対応
する負帰還用のインダクタ要素を有し、集積回路に搭載
される高周波増幅回路において、前記インダクタ要素と
して前記トランジスタに接続される単一のスパイラルイ
ンダクタを設け、前記スパイラルインダクタの最外周部
を相互に短絡することができる切換え手段と、前記集積
回路のパッケージング後における増幅特性の測定結果に
応じた制御値が設定され、その制御値に応じて前記切換
え手段を制御する制御手段とを含むことを特徴とする。
Furthermore, the high frequency amplifier circuit of the present invention is
In a high-frequency amplifier circuit having at least one-stage amplifying transistor and an inductor element for negative feedback corresponding thereto, a single spiral inductor connected to the transistor is provided as the inductor element, Switching means capable of short-circuiting the outermost peripheral portions of the spiral inductor with each other, and a control value according to a measurement result of the amplification characteristic of the integrated circuit after packaging are set, and the switching means according to the control value. And control means for controlling.

【0019】上記の構成によれば、高周波受信回路のフ
ロントエンドに組込まれるLNAなどとして用いられる
高周波増幅回路において、前記インダクタ要素として単
一のスパイラルインダクタを設けて、切換え手段によっ
て、該スパイラルインダクタの最外周部を相互に短絡す
るか否かを切換えることで、インダクタンス値のばらつ
きを補償することができる可変利得の高周波増幅回路を
構成する。そして、前記切換え手段の切換え状態を制御
する制御値として、集積回路のパッケージング後に増幅
特性を測定した結果に応じた値を設定する。
According to the above configuration, in the high frequency amplifier circuit used as an LNA incorporated in the front end of the high frequency receiver circuit, a single spiral inductor is provided as the inductor element, and the spiral inductor is switched by the switching means. By switching whether or not the outermost peripheral portions are short-circuited with each other, a variable-gain high-frequency amplifier circuit capable of compensating for variations in inductance value is configured. Then, as the control value for controlling the switching state of the switching means, a value corresponding to the result of measuring the amplification characteristic after packaging the integrated circuit is set.

【0020】したがって、前記パッケージング後に前記
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、設計値
からのばらつきを補償することができる。これによっ
て、前記ばらつきによるLNAの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
Therefore, the inductance value of the inductor element can be adjusted after the packaging, and the variation from the design value can be compensated together with the variation in the circuit portion other than the inductor element. As a result, it is possible to correct the decrease in the gain of the LNA and the deterioration of the linearity due to the variation, improve the yield of the integrated circuit, and reduce the cost.

【0021】また、インダクタ要素として集積回路上に
形成されるスパイラルインダクタを使用することで、前
記可変利得の高周波増幅回路を完全に集積回路内に集積
することができるとともに、前記切換え手段はスパイラ
ルインダクタの最外周部を相互に短絡するか否かを切換
えるだけであるので、簡単な構造で、かつ該インダクタ
要素に関する寄生容量も小さくすることができる。
Further, by using a spiral inductor formed on the integrated circuit as the inductor element, the variable gain high frequency amplifier circuit can be completely integrated in the integrated circuit, and the switching means is a spiral inductor. Since it is simply switched whether or not the outermost peripheral portions of the inductors are short-circuited with each other, the parasitic capacitance related to the inductor element can be reduced with a simple structure.

【0022】[0022]

【発明の実施の形態】本発明の実施の一形態について、
図1〜図4に基づいて説明すれば、以下のとおりであ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Regarding one embodiment of the present invention,
The following is a description with reference to FIGS. 1 to 4.

【0023】図1は、本発明の実施の一形態の高周波増
幅回路21の等価回路図である。この高周波増幅回路1
は、シングル構成のエミッタ接地増幅回路であり、増幅
用トランジスタQのエミッタに切換え回路22によって
インダクタ要素L1またはL2の一端が択一的に接続さ
れ、前記インダクタ要素L1,L2の他端は共に接地さ
れる。前記増幅用トランジスタQのベースが入力端にな
り、コレクタは出力端になるとともに、負荷素子ZLを
介して定電位点に接続されている。前記インダクタ要素
L1,L2のインダクタンス値は相互に異なり、またイ
ンダクタ要素は3つ以上が設けられていてもよい。前記
切換え回路22は、制御回路23に設定された制御値に
応じて切換え制御される。
FIG. 1 is an equivalent circuit diagram of a high frequency amplifier circuit 21 according to an embodiment of the present invention. This high frequency amplifier circuit 1
Is a single-emitter grounded amplification circuit, one end of the inductor element L1 or L2 is selectively connected to the emitter of the amplification transistor Q by the switching circuit 22, and the other ends of the inductor elements L1 and L2 are both grounded. To be done. The base of the amplifying transistor Q serves as an input terminal and the collector serves as an output terminal, and is connected to a constant potential point via a load element ZL. The inductance values of the inductor elements L1 and L2 are different from each other, and three or more inductor elements may be provided. The switching circuit 22 is switching-controlled according to the control value set in the control circuit 23.

【0024】図2は、前記切換え回路22および制御回
路23の一構成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of the switching circuit 22 and the control circuit 23.

【0025】前記切換え回路22は、2つのMOSトラ
ンジスタM1,M2と、反転回路NOTとを備えて構成
されている。前記MOSトランジスタM1,M2には、
オン抵抗及び寄生容量成分が回路動作に影響を与えない
サイズのものが選ばれる。前記増幅用トランジスタQの
エミッタが接続されて該切換え回路22の共通接点とな
る端子P0には、これらのMOSトランジスタM1,M
2のソースが共に接続され、ドレインは前記インダクタ
要素L1,L2に接続されて該切換え回路22の個別接
点となる端子P1,P2にそれぞれ接続される。MOS
トランジスタM1のベースには前記制御回路23からの
出力が直接与えられ、MOSトランジスタM2のベース
には前記制御回路23からの出力が前記反転回路NOT
で反転された後、与えられる。
The switching circuit 22 comprises two MOS transistors M1 and M2 and an inverting circuit NOT. The MOS transistors M1 and M2 include
The size is selected so that the on-resistance and parasitic capacitance components do not affect the circuit operation. These MOS transistors M1 and M are connected to a terminal P0 which is connected to the emitter of the amplifying transistor Q and serves as a common contact of the switching circuit 22.
The two sources are connected together, and the drains are connected to the inductor elements L1 and L2, respectively, and to the terminals P1 and P2 that are individual contacts of the switching circuit 22, respectively. MOS
The output of the control circuit 23 is directly applied to the base of the transistor M1, and the output of the control circuit 23 is supplied to the base of the MOS transistor M2.
Given after being flipped at.

【0026】一方、集積回路の外部に設けられる前記制
御回路23からは、前記切換え回路22に、バイアス電
源Bからの基準電圧または接地電位を、スイッチSで選
択して与える。スイッチSの状態は、該高周波増幅回路
21のパッケージング後に、実際に増幅特性が測定され
て、前記インダクタ要素L1,L2の何れを選択すべき
かが決定された結果に対応している。
On the other hand, the control circuit 23 provided outside the integrated circuit supplies the switching circuit 22 with the reference voltage or the ground potential from the bias power source B by the switch S. The state of the switch S corresponds to the result of actually measuring the amplification characteristic after the packaging of the high frequency amplification circuit 21 and determining which of the inductor elements L1 and L2 should be selected.

【0027】前記測定は、該スイッチSを予め定める一
方の電位側に切換えた状態、すなわち前記インダクタ要
素L1,L2の内の予め定める一方を選択した状態で、
前記増幅用トランジスタQのベースに増幅すべき高周波
信号を入力し、コレクタからの出力を測定することで行
われる。その測定結果に対応して、該スイッチSのスイ
ッチング状態が設定される。
In the measurement, the switch S is switched to a predetermined potential side, that is, a predetermined one of the inductor elements L1 and L2 is selected,
This is performed by inputting a high frequency signal to be amplified into the base of the amplifying transistor Q and measuring the output from the collector. The switching state of the switch S is set according to the measurement result.

【0028】したがって、前記制御回路23のスイッチ
Sが、前記接地電位を出力すると、MOSトランジスタ
M1が導通し、MOSトランジスタM2が遮断して、増
幅用トランジスタQのエミッタにはインダクタ要素L1
が接続され、前記バイアス電源Bからの電位を出力する
と、MOSトランジスタM2が導通し、MOSトランジ
スタM1が遮断して、増幅用トランジスタQのエミッタ
にはインダクタ要素L2が接続されることになる。
Therefore, when the switch S of the control circuit 23 outputs the ground potential, the MOS transistor M1 is turned on and the MOS transistor M2 is turned off, and the inductor element L1 is connected to the emitter of the amplification transistor Q.
When the potential is output from the bias power source B, the MOS transistor M2 becomes conductive, the MOS transistor M1 is cut off, and the inductor element L2 is connected to the emitter of the amplifying transistor Q.

【0029】こうして、前記インダクタ要素L1,L2
が択一的に増幅用トランジスタQのエミッタに接続さ
れ、インダクタンス値が大きくなると、利得は下がり、
線形性は改善され、逆にインダクタンス値が小さくなる
と、利得が上がり、線形性は劣化する。このように前記
インダクタ要素L1,L2を選択することで、該インダ
クタ要素L1,L2以外の回路部分のばらつきも併せ
て、設計値からのばらつきを補償することができる。こ
れによって、前記ばらつきによるLNAの利得の低下や
線形性の劣化を補正することができ、集積回路の歩留ま
りを向上し、コストダウンを図ることができる。
Thus, the inductor elements L1 and L2 are
Is selectively connected to the emitter of the amplifying transistor Q, and when the inductance value increases, the gain decreases,
The linearity is improved, and conversely, when the inductance value is decreased, the gain is increased and the linearity is deteriorated. By selecting the inductor elements L1 and L2 in this way, it is possible to compensate for the variation from the design value together with the variation of the circuit portion other than the inductor elements L1 and L2. As a result, it is possible to correct the decrease in the gain of the LNA and the deterioration of the linearity due to the variation, improve the yield of the integrated circuit, and reduce the cost.

【0030】また、複数のインダクタ要素L1,L2の
1つをMOSトランジスタM1,M2の切換え回路22
で選択するだけであるので、単一のインダクタ要素を多
段に分割して、各段間を短絡する構成などに比べて、簡
単な構造で、かつ該インダクタ要素に関する寄生容量も
小さくすることができる。
Further, one of the plurality of inductor elements L1 and L2 is connected to the switching circuit 22 of the MOS transistors M1 and M2.
It is possible to reduce the parasitic capacitance related to the inductor element with a simple structure as compared with a configuration in which a single inductor element is divided into multiple stages and each stage is short-circuited. .

【0031】図3は、前記インダクタ要素L1,L2の
具体的な一構成例を示す斜視図である。この例では、前
記インダクタ要素L1,L2には、ボンディングワイヤ
24が用いられている。前記端子P1,P2に対応する
集積回路チップ25の各パッドから、接地端子となるイ
ンナーリードILには、相互に異なる本数でワイヤボン
ディングが行われている(図3では、端子P1側が2
本、端子P2側が1本)。
FIG. 3 is a perspective view showing a specific structural example of the inductor elements L1 and L2. In this example, bonding wires 24 are used for the inductor elements L1 and L2. From the respective pads of the integrated circuit chip 25 corresponding to the terminals P1 and P2, wire bonding is performed on the inner leads IL serving as ground terminals in different numbers (in FIG. 3, the terminal P1 side is 2).
Book, one on the terminal P2 side).

【0032】したがって、前記切換え回路22によっ
て、増幅用トランジスタQのエミッタを、どちらのパッ
ドに接続するかを選択することで、インダクタンス値が
切換え可能となる。こうして、スパイラルインダクタを
使用せずに、回路面積を小さくすることができる。
Therefore, the inductance value can be switched by selecting which pad the emitter of the amplifying transistor Q is connected to by the switching circuit 22. Thus, the circuit area can be reduced without using the spiral inductor.

【0033】また、同様の構成を、エミッタ接地差動増
幅回路に適用した例を、図4で示す。この高周波増幅回
路31では、差動対を構成するトランジスタQ1,Q2
のエミッタに、切換え回路32によって、インダクタ要
素L11,L21またはL12,L22の一端がそれぞ
れ択一的に接続され、前記インダクタ要素L11,L2
1;L12,L22の他端は共に接地される。前記増幅
用トランジスタQ1,Q2のベースがそれぞれ差動信号
の各入力端になり、コレクタは差動信号の各出力端にな
るとともに、負荷素子ZL1,ZL2をそれぞれ介して
定電位点に接続されている。前記インダクタ要素L11
とL12と、およびインダクタ要素L21とL22との
インダクタンス値は相互に異なり、またインダクタ要素
は各増幅用トランジスタQ1,Q2に対して、3つ以上
が設けられていてもよい。前記切換え回路32は、制御
回路23に設定された制御値に応じて切換え制御され
る。
FIG. 4 shows an example in which the same configuration is applied to a grounded-emitter differential amplifier circuit. In the high frequency amplifier circuit 31, the transistors Q1 and Q2 forming a differential pair are included.
One end of the inductor element L11, L21 or L12, L22 is selectively connected to the emitter of the inductor element L11, L21 by the switching circuit 32.
1; The other ends of L12 and L22 are both grounded. The bases of the amplifying transistors Q1 and Q2 are the input ends of the differential signal, the collectors are the output ends of the differential signal, and they are connected to the constant potential point via the load elements ZL1 and ZL2, respectively. There is. The inductor element L11
And L12, and the inductor elements L21 and L22 have mutually different inductance values, and three or more inductor elements may be provided for each of the amplifying transistors Q1 and Q2. The switching circuit 32 is switching-controlled according to the control value set in the control circuit 23.

【0034】本発明の実施の他の形態について、図5に
基づいて説明すれば、以下のとおりである。
Another embodiment of the present invention will be described below with reference to FIG.

【0035】図5は、本発明の実施の他の形態のインダ
クタ要素Lの構成を示す正面図である。注目すべきは、
このインダクタ要素Lは、集積回路に一体形成される単
一のスパイラルインダクタで構成され、その最外周部L
Oが、前記制御回路23によって制御される切換え回路
42によって、相互に短絡するか否かが切換えられるこ
とである。
FIG. 5 is a front view showing the structure of an inductor element L according to another embodiment of the present invention. It should be noted that
The inductor element L is composed of a single spiral inductor integrally formed in the integrated circuit, and has an outermost peripheral portion L.
That is, whether or not O is short-circuited with each other is switched by the switching circuit 42 controlled by the control circuit 23.

【0036】すなわち、このインダクタ要素Lは、最外
周側に端子A1を有し、その端子A1の位置からスパイ
ラルインダクタの略1周だけ内周側の位置に端子A2が
設けられ、これらの端子A1,A2間に前記切換え回路
42が介在される。また、スパイラルインダクタの最内
周側は、スパイラル状に形成されている該スパイラルイ
ンダクタの各導体を、図示しない絶縁層を介して横断し
て最外周側に引出され、端子Bとなっている。そして、
前記端子A1とBとの何れか一方が前記増幅用トランジ
スタQ;Q1,Q2のエミッタに接続され、他方が接地
される。
That is, the inductor element L has a terminal A1 on the outermost peripheral side, and a terminal A2 is provided on the inner peripheral side of the spiral inductor approximately one round from the position of the terminal A1. , A2, the switching circuit 42 is interposed. Further, the innermost peripheral side of the spiral inductor is a terminal B which is drawn out to the outermost peripheral side by traversing each conductor of the spiral inductor formed in a spiral shape through an insulating layer (not shown). And
One of the terminals A1 and B is connected to the emitters of the amplification transistors Q; Q1 and Q2, and the other is grounded.

【0037】インダクタ要素Lをこのように構成するこ
とによって、最外周部LOを相互に短絡するか否かを切
換えるだけであるので、簡単な構造で、かつ該インダク
タ要素Lに関する寄生容量も小さくすることができる。
また、回路面積を小さくすることもできる。
By configuring the inductor element L in this way, it is only necessary to switch whether or not the outermost peripheral portions LO are short-circuited with each other, so that the parasitic capacitance related to the inductor element L can be reduced with a simple structure. be able to.
Also, the circuit area can be reduced.

【0038】ここで、前記特開平8−162331号で
は、この図5において、参照符Dを付して示すスパイラ
ル状の各導体と引出し用の導体との交点に、それらの間
を短絡するスイッチを設け、何れのスイッチで短絡する
かによって、所望とするインダクタンス値を得ている。
すなわち、単一のインダクタ要素を多段に分割して、各
段間を短絡する構成であるので、構造が複雑であり、さ
らに寄生容量成分が大きくなる。
Here, in the above-mentioned Japanese Patent Laid-Open No. 8-162331, a switch which short-circuits the spiral-shaped conductors indicated by reference numeral D in FIG. And a desired inductance value is obtained depending on which switch is used for short-circuiting.
That is, since a single inductor element is divided into multiple stages and each stage is short-circuited, the structure is complicated and the parasitic capacitance component is further increased.

【0039】ところで、ここまで高周波増幅用トランジ
スタQ;Q1,Q2をバイポーラトランジスタとして説
明してきたけれども、MOSトランジスタであってもよ
いことは言うまでもない。
By the way, although the high frequency amplifying transistors Q; Q1 and Q2 have been described as bipolar transistors, it goes without saying that they may be MOS transistors.

【0040】[0040]

【発明の効果】本発明の高周波増幅回路は、以上のよう
に、高周波受信回路のフロントエンドに組込まれる低ノ
イズ増幅回路(LNA)などとして用いられる高周波増
幅回路において、該高周波増幅回路を集積回路に内蔵し
た場合、製造工程のばらつきや寄生成分などによって負
帰還用のインダクタ要素のインダクタンス値が設計値か
らばらつき、利得や線形性が変化することになるので、
前記インダクタ要素を複数設け、集積回路のパッケージ
ング後に増幅特性を測定した結果に応じて択一的に選択
して、高周波増幅用トランジスタに接続する。
As described above, the high-frequency amplifier circuit of the present invention is a high-frequency amplifier circuit used as a low noise amplifier circuit (LNA) incorporated in the front end of a high-frequency receiver circuit. If incorporated in, the inductance value of the inductor element for negative feedback will vary from the design value due to variations in the manufacturing process and parasitic components, and gain and linearity will change.
A plurality of the inductor elements are provided, and the inductor elements are selectively selected according to the result of measuring the amplification characteristic after packaging of the integrated circuit and connected to the high frequency amplification transistor.

【0041】それゆえ、前記パッケージング後に前記イ
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、前記設計
値からのばらつきを補償することができる。これによっ
て、前記ばらつきによるLNAの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
Therefore, the inductance value of the inductor element can be adjusted after the packaging, and the variation from the design value can be compensated together with the variation in the circuit portion other than the inductor element. As a result, it is possible to correct the decrease in the gain of the LNA and the deterioration of the linearity due to the variation, improve the yield of the integrated circuit, and reduce the cost.

【0042】また、複数のインダクタ要素の1つをMO
Sトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
Further, one of the plurality of inductor elements is MO
Since it is only selected by a switching means such as an S-transistor, a single inductor element is divided into multiple stages and the parasitic capacitance related to the inductor element is simpler than that of a configuration in which each stage is short-circuited. Can also be smaller.

【0043】また、本発明の高周波増幅回路は、以上の
ように、前記複数の各インダクタ要素をボンディングワ
イヤとし、共通のリードフレームに、選択的に使用され
る各パッドから相互に異なる本数のボンディングワイヤ
を打つなどして、前記パッドとリードフレームとの間の
インダクタンス値がそれぞれ異なったものを設ける。
Further, in the high frequency amplifier circuit of the present invention, as described above, each of the plurality of inductor elements is used as a bonding wire, and a common lead frame is provided with a different number of bondings from the pads that are selectively used. By providing a wire or the like, those having different inductance values between the pad and the lead frame are provided.

【0044】それゆえ、スパイラルインダクタを使用し
ないので、回路面積を小さくすることができる。
Therefore, since the spiral inductor is not used, the circuit area can be reduced.

【0045】さらにまた、本発明の高周波増幅回路は、
以上のように、高周波受信回路のフロントエンドに組込
まれるLNAなどとして用いられる高周波増幅回路にお
いて、インダクタ要素として単一のスパイラルインダク
タを設け、集積回路のパッケージング後に増幅特性を測
定した結果に応じて、前記スパイラルインダクタの最外
周部を相互に短絡するか否かを切換える。
Furthermore, the high frequency amplifier circuit of the present invention is
As described above, in a high-frequency amplifier circuit used as an LNA incorporated in the front end of a high-frequency receiver circuit, a single spiral inductor is provided as an inductor element, and the amplification characteristic is measured according to the result of measurement after packaging the integrated circuit. , It is switched whether or not the outermost peripheral portions of the spiral inductor are mutually short-circuited.

【0046】それゆえ、前記パッケージング後に前記イ
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、設計値か
らのばらつきを補償することができる。これによって、
前記ばらつきによるLNAの利得の低下や線形性の劣化
を補正することができ、集積回路の歩留まりを向上し、
コストダウンを図ることができる。
Therefore, the inductance value of the inductor element can be adjusted after the packaging, and the variation from the design value can be compensated together with the variation in the circuit portion other than the inductor element. by this,
It is possible to correct the decrease in the gain of the LNA and the deterioration of the linearity due to the variation, and improve the yield of the integrated circuit.
The cost can be reduced.

【0047】また、インダクタ要素として集積回路上に
形成されるスパイラルインダクタを使用することで、可
変利得の高周波増幅回路を完全に集積回路内に集積する
ことができるとともに、切換え手段はスパイラルインダ
クタの最外周部を相互に短絡するか否かを切換えるだけ
であるので、簡単な構造で、かつ該インダクタ要素に関
する寄生容量も小さくすることができる。
Further, by using the spiral inductor formed on the integrated circuit as the inductor element, the high frequency amplifier circuit of variable gain can be completely integrated in the integrated circuit, and the switching means is the maximum of the spiral inductor. Since it is merely switched whether or not the outer peripheral portions are short-circuited with each other, the parasitic capacitance related to the inductor element can be reduced with a simple structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の一形態の高周波増幅回路の等価
回路図である。
FIG. 1 is an equivalent circuit diagram of a high-frequency amplifier circuit according to an embodiment of the present invention.

【図2】図1で示す高周波増幅回路における切換え回路
および制御回路の一構成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of a switching circuit and a control circuit in the high frequency amplifier circuit shown in FIG.

【図3】図1で示す高周波増幅回路におけるインダクタ
要素の具体的な一構成例を示す斜視図である。
3 is a perspective view showing a specific configuration example of an inductor element in the high-frequency amplifier circuit shown in FIG.

【図4】本発明の実施の一形態の高周波増幅回路の他の
例の等価回路図である。
FIG. 4 is an equivalent circuit diagram of another example of the high-frequency amplifier circuit according to the embodiment of the present invention.

【図5】本発明の実施の他の形態のインダクタ要素の構
成を示す正面図である。
FIG. 5 is a front view showing a configuration of an inductor element according to another embodiment of the present invention.

【図6】典型的な従来技術の高周波増幅回路の等価回路
図である。
FIG. 6 is an equivalent circuit diagram of a typical prior art high frequency amplifier circuit.

【図7】典型的な従来技術の高周波増幅回路の等価回路
図である。
FIG. 7 is an equivalent circuit diagram of a typical prior art high frequency amplifier circuit.

【符号の説明】[Explanation of symbols]

21,31 高周波増幅回路 22,32,42 切換え回路 23 制御回路 24 ボンディングワイヤ 25 集積回路チップ B バイアス電源 IL インナーリード L;L1,L2;L11,L12,L21,L22
インダクタ要素 LO 最外周部 M1,M2 MOSトランジスタ NOT 反転回路 Q 増幅幅用トランジスタ Q1,Q2 トランジスタ S スイッチ ZL;ZL1,ZL2 負荷素子
21, 31 High-frequency amplifier circuits 22, 32, 42 Switching circuit 23 Control circuit 24 Bonding wire 25 Integrated circuit chip B Bias power supply IL Inner leads L; L1, L2; L11, L12, L21, L22
Inductor element LO Outermost portion M1, M2 MOS transistor NOT Inversion circuit Q Amplification width transistor Q1, Q2 Transistor S switch ZL; ZL1, ZL2 Load element

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J092 AA04 AA51 CA87 CA91 CA92 CA98 FA18 HA02 HA10 HA33 HA38 HA39 KA04 MA11 QA03 QA04 SA13 5J500 AA04 AA51 AC87 AC91 AC92 AC98 AF18 AH02 AH10 AH33 AH38 AH39 AK04 AM11 AQ03 AQ04 AS13    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5J092 AA04 AA51 CA87 CA91 CA92                       CA98 FA18 HA02 HA10 HA33                       HA38 HA39 KA04 MA11 QA03                       QA04 SA13                 5J500 AA04 AA51 AC87 AC91 AC92                       AC98 AF18 AH02 AH10 AH33                       AH38 AH39 AK04 AM11 AQ03                       AQ04 AS13

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】少なくとも1段の増幅用トランジスタおよ
びそれに対応する負帰還用のインダクタ要素を有し、集
積回路に搭載される高周波増幅回路において、 前記インダクタ要素を複数設け、 前記複数のインダクタ要素を択一的に選択して前記トラ
ンジスタに接続する切換え手段と、 前記集積回路のパッケージング後における増幅特性の測
定結果に応じた制御値が設定され、その制御値に応じて
前記切換え手段を制御する制御手段とを含むことを特徴
とする高周波増幅回路。
1. A high-frequency amplifier circuit having at least one-stage amplifying transistor and a negative feedback inductor element corresponding to the amplifying transistor, wherein the inductor element is provided in a plurality, and the plurality of inductor elements are provided. Switching means that is alternatively selected and connected to the transistor, and a control value according to a measurement result of the amplification characteristic of the integrated circuit after packaging is set, and the switching means is controlled according to the control value. A high-frequency amplifier circuit including control means.
【請求項2】前記複数の各インダクタ要素は、前記集積
回路チップとリードフレームとの間を接続するボンディ
ングワイヤであることを特徴とする請求項1記載の高周
波増幅回路。
2. The high frequency amplifier circuit according to claim 1, wherein each of the plurality of inductor elements is a bonding wire connecting between the integrated circuit chip and the lead frame.
【請求項3】少なくとも1段の増幅用トランジスタおよ
びそれに対応する負帰還用のインダクタ要素を有し、集
積回路に搭載される高周波増幅回路において、 前記インダクタ要素として前記トランジスタに接続され
る単一のスパイラルインダクタを設け、 前記スパイラルインダクタの最外周部を相互に短絡する
ことができる切換え手段と、 前記集積回路のパッケージング後における増幅特性の測
定結果に応じた制御値が設定され、その制御値に応じて
前記切換え手段を制御する制御手段とを含むことを特徴
とする高周波増幅回路。
3. A high-frequency amplifier circuit having at least one-stage amplifying transistor and a negative feedback inductor element corresponding to the amplifying transistor, and a single high-frequency amplifier circuit connected to the transistor as the inductor element. A switching means that is provided with a spiral inductor and is capable of short-circuiting the outermost peripheral portions of the spiral inductor to each other, and a control value according to the measurement result of the amplification characteristic of the integrated circuit after packaging is set, A high-frequency amplifier circuit including control means for controlling the switching means in response thereto.
JP2002087019A 2002-03-26 2002-03-26 High frequency amplifier Pending JP2003283263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002087019A JP2003283263A (en) 2002-03-26 2002-03-26 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002087019A JP2003283263A (en) 2002-03-26 2002-03-26 High frequency amplifier

Publications (1)

Publication Number Publication Date
JP2003283263A true JP2003283263A (en) 2003-10-03

Family

ID=29233403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002087019A Pending JP2003283263A (en) 2002-03-26 2002-03-26 High frequency amplifier

Country Status (1)

Country Link
JP (1) JP2003283263A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033664A (en) * 2004-07-21 2006-02-02 Renesas Technology Corp Amplifier employing variable impedance element and radio communications apparatus
JP2007027650A (en) * 2005-07-21 2007-02-01 Murata Mfg Co Ltd Multi-layer wiring board and its manufacturing method
JP2008512926A (en) * 2004-09-10 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Cascode LNA adjustable with flat gain response over a wide frequency band
JP2008118321A (en) * 2006-11-02 2008-05-22 Renesas Technology Corp Amplifier
JP2009253158A (en) * 2008-04-09 2009-10-29 Nec Corp Variable inductor
US7877077B2 (en) 2006-10-17 2011-01-25 Samsung Electronics Co., Ltd. Multi-band low noise amplifier and multi-band radio frequency receiver including the same
JP2012507950A (en) * 2008-10-29 2012-03-29 クゥアルコム・インコーポレイテッド Amplifier with improved ESD protection circuit
JP2012239126A (en) * 2011-05-13 2012-12-06 Asahi Kasei Electronics Co Ltd Amplifier
JP2013081200A (en) * 2008-01-04 2013-05-02 Qualcomm Inc Multi-linearity mode lna having deboost current path
JP2020017812A (en) * 2018-07-24 2020-01-30 日本電気株式会社 amplifier
US11431371B2 (en) 2020-06-30 2022-08-30 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
WO2023160431A1 (en) * 2022-02-22 2023-08-31 锐石创芯(深圳)科技股份有限公司 Low-noise amplification circuit and radio-frequency front-end module
WO2023233912A1 (en) * 2022-06-02 2023-12-07 株式会社村田製作所 Voltage converter

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033664A (en) * 2004-07-21 2006-02-02 Renesas Technology Corp Amplifier employing variable impedance element and radio communications apparatus
JP2008512926A (en) * 2004-09-10 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Cascode LNA adjustable with flat gain response over a wide frequency band
JP2007027650A (en) * 2005-07-21 2007-02-01 Murata Mfg Co Ltd Multi-layer wiring board and its manufacturing method
JP4701896B2 (en) * 2005-07-21 2011-06-15 株式会社村田製作所 Multilayer wiring board and manufacturing method thereof
US7877077B2 (en) 2006-10-17 2011-01-25 Samsung Electronics Co., Ltd. Multi-band low noise amplifier and multi-band radio frequency receiver including the same
US8422981B2 (en) 2006-10-17 2013-04-16 Samsung Electronics Co., Ltd. Multi-band low noise amplifier and multi-band radio frequency receiver including the same
JP2008118321A (en) * 2006-11-02 2008-05-22 Renesas Technology Corp Amplifier
JP2013081200A (en) * 2008-01-04 2013-05-02 Qualcomm Inc Multi-linearity mode lna having deboost current path
JP2009253158A (en) * 2008-04-09 2009-10-29 Nec Corp Variable inductor
JP2012507950A (en) * 2008-10-29 2012-03-29 クゥアルコム・インコーポレイテッド Amplifier with improved ESD protection circuit
JP2012239126A (en) * 2011-05-13 2012-12-06 Asahi Kasei Electronics Co Ltd Amplifier
JP2020017812A (en) * 2018-07-24 2020-01-30 日本電気株式会社 amplifier
US11431371B2 (en) 2020-06-30 2022-08-30 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11616521B2 (en) 2020-06-30 2023-03-28 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11984920B2 (en) 2020-06-30 2024-05-14 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
WO2023160431A1 (en) * 2022-02-22 2023-08-31 锐石创芯(深圳)科技股份有限公司 Low-noise amplification circuit and radio-frequency front-end module
WO2023233912A1 (en) * 2022-06-02 2023-12-07 株式会社村田製作所 Voltage converter

Similar Documents

Publication Publication Date Title
US7437129B2 (en) Electric component for communication device and semiconductor device for switching transmission and reception
JP3663397B2 (en) High frequency power amplifier
JP4012840B2 (en) Semiconductor device
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
US7119613B2 (en) RF amplifier
US20030032396A1 (en) Electronic apparatus and wireless communication system
EP1748553B1 (en) Amplifier arrangement and method
US20230006609A1 (en) Amplification circuit
US7084702B1 (en) Multi-band power amplifier module for wireless communication devices
JP2688476B2 (en) Low noise wide band microwave amplifier directly connected to HBT
JP2003283263A (en) High frequency amplifier
JP2005516444A6 (en) Compensated RF amplifier device
US6775525B1 (en) Radio communication apparatus and semiconductor device
US7064612B2 (en) High frequency power amplification electric part and wireless communication system
US7288989B2 (en) Low-noise amplifier with a transformer
JP2001196865A (en) Wireless communication apparatus and semiconductor device
JP2001007657A (en) High-frequency power amplifier and radio communications equipment
US20020063602A1 (en) High-frequency power amplifier
JP2002043869A (en) High-frequency integrated circuit and semiconductor device
JP2005184631A (en) High-frequency power amplifying electronic component
JP3731122B2 (en) Microwave high power amplifier
JP2005223473A (en) High frequency power amplifier module, semiconductor integrated circuit device, and manufacturing method thereof
US20210075369A1 (en) Power amplifier circuit
US10855227B2 (en) Distortion compensation circuit
JP3438953B2 (en) Bias circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Effective date: 20060619

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060804

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Effective date: 20060804

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605