JP2005223473A

JP2005223473A - High frequency power amplifier module, semiconductor integrated circuit device, and manufacturing method thereof

Info

Publication number: JP2005223473A
Application number: JP2004027486A
Authority: JP
Inventors: Satoshi Sasaki; 聡佐々木; Kanichiro Takenaka; 幹一郎竹中
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-02-04
Filing date: 2004-02-04
Publication date: 2005-08-18

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology capable of easily adjusting the impedance of a semiconductor chip by varying the capacitance and the inductance after forming of the semiconductor chip. <P>SOLUTION: A matching circuit 5 of a power amplifier module is provided with capacitors 6, 7, a wire bonding pad 8 is connected to the other connection part of the capacitor 6, and one electrode of a ball bonding pad 9 is connected to the other connection part of the capacitor 7. The capacitance value of the capacitors 6, 7 can optionally be varied depending on that a bump is bonded/not bonded to the ball bonding pad 9. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体集積回路装置におけるインピーダンス整合技術に関し、特に、高周波信号におけるインピーダンスの調整技術に適用して有効な技術に関するものである。 The present invention relates to an impedance matching technique in a semiconductor integrated circuit device, and more particularly to a technique effective when applied to an impedance adjustment technique in a high-frequency signal.

近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。たとえば、携帯電話に用いられる高周波電力増幅モジュールでは、小型化の要求が非常に強く、それを実現するために、ＧＳＭ／ＤＣＳ／ＰＣＳ／ＵＭＴＳなどの異なる周波数帯域の通信方式を１チップに有しているものが広く用いられている。 In recent years, mobile phones have become widespread as one type of mobile communication, and diversity is required for their functions. For example, a high-frequency power amplification module used for a mobile phone has a very strong demand for miniaturization, and in order to realize this, a communication system of different frequency bands such as GSM / DCS / PCS / UMTS is provided on one chip. Are widely used.

このような電力増幅モジュールでは、増幅段を構成するトランジスタの製造ばらつきなどによるしきい値電圧のばらつきを調整するためのバイアス回路を備えたものがある。このバイス回路においては、複数の抵抗素子と、複数の直列配列されたボンディング部とからなり、隣接するボンディング部を電気的接続体によって接続することによって抵抗値を任意に調整するものがある（特許文献１参照）。 Some of such power amplification modules include a bias circuit for adjusting variation in threshold voltage due to manufacturing variation of transistors constituting the amplification stage. This vise circuit includes a plurality of resistance elements and a plurality of series-bonded bonding portions, and the resistance value is arbitrarily adjusted by connecting adjacent bonding portions with an electrical connection body (patent) Reference 1).

また、この種の半導体集積回路装置においては、伝送路のインピーダンスを調整する技術として、伝送路上の任意の位置にコンデンサを選択的にボンディングワイヤによって接続することにより、伝送路の入出力インピーダンスを調整するものがある（特許文献２参照）。
特開２００２−１１１４１５号公報特開平０９−２３２３５６号公報 Moreover, in this type of semiconductor integrated circuit device, as a technique for adjusting the impedance of the transmission line, the input / output impedance of the transmission line is adjusted by selectively connecting a capacitor to the arbitrary position on the transmission line with a bonding wire. (See Patent Document 2).
JP 2002-111415 A Japanese Patent Laid-Open No. 09-232356

ところが、上記のような半導体集積回路装置におけるインピーダンス整合技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventors have found that the impedance matching technique in the semiconductor integrated circuit device as described above has the following problems.

すなわち、上記特許文献１に記載されたバイアス調整技術においては、抵抗値のみの調整となってしまい、たとえば、コイルやコンデンサなどのインピーダンス整合ができず、調整の選択杯が狭くなってしまうという問題がある。 That is, in the bias adjustment technique described in Patent Document 1, only the resistance value is adjusted. For example, impedance matching of a coil, a capacitor, or the like cannot be performed, and the selection selection narrows. There is.

また、上記特許文献１に記載されたインピーダンスの調整技術においては、定数を選択するために多くのワイヤボンディングが必要となってしまい、そのためにボンディングパッド数も多数になり、半導体チップの実装面積が大きくなってしまうという問題がある。 Further, in the impedance adjustment technique described in Patent Document 1, a large number of wire bondings are required to select a constant, which increases the number of bonding pads and increases the mounting area of the semiconductor chip. There is a problem that it gets bigger.

さらに、ボンディングワイヤの本数により、インダクタンスの値が変化してしまい、高周波特性の調整が困難となってしまうという問題がある。 Furthermore, there is a problem that the inductance value changes depending on the number of bonding wires, and adjustment of high-frequency characteristics becomes difficult.

本発明の目的は、半導体チップの形成後に、容量、およびインダクタンスを可変し、インピーダンスを容易に調整することができる技術を提供することにある。 An object of the present invention is to provide a technique capable of easily adjusting the impedance by changing the capacitance and the inductance after the formation of the semiconductor chip.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、電力増幅器を有する高周波電力増幅モジュールであって、配線基板と、該配線基板上に配置され、電力増幅器を構成する能動素子を含む半導体チップと、該電力増幅器と電気的に接続され、半導体チップ上に形成されたインピーダンス整合回路とを有し、該インピーダンス整合回路は、半導体チップ内に、ボールボンディングによってインピーダンス整合回路のインピーダンス値を可変するボンディングパッドを有するものである。 The present invention is a high-frequency power amplification module having a power amplifier, and is electrically connected to a wiring board, a semiconductor chip disposed on the wiring board and including an active element constituting the power amplifier, and the power amplifier. And an impedance matching circuit formed on the semiconductor chip, the impedance matching circuit having a bonding pad in the semiconductor chip for changing the impedance value of the impedance matching circuit by ball bonding.

また、本願のその他の発明の概要を簡単に示す。 Moreover, the outline | summary of the other invention of this application is shown briefly.

本発明の半導体集積回路装置は、配線基板と、該配線基板上に配置され、コイル、静電容量、または抵抗の少なくとも１つを含む受動素子とが形成された半導体チップと、該半導体チップ上に形成されたインピーダンス整合回路とを有し、該インピーダンス整合回路は、半導体チップ内に、ボールボンディングによってインピーダンス整合回路のインピーダンス値を可変するボンディングパッドを有するものである。 A semiconductor integrated circuit device according to the present invention includes a semiconductor chip on which a wiring board, a passive element including at least one of a coil, a capacitance, and a resistor is formed. The impedance matching circuit has a bonding pad in the semiconductor chip for changing the impedance value of the impedance matching circuit by ball bonding.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

（１）高周波電力増幅モジュールの高周波特性を大幅に向上させることができる。 (1) The high frequency characteristics of the high frequency power amplification module can be greatly improved.

（２）半導体チップの選別歩留まりを向上させることができ、製造コストを小さくすることができる。 (2) The semiconductor chip sorting yield can be improved, and the manufacturing cost can be reduced.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

（実施の形態１）
図１は、本発明の実施の形態１による電力増幅モジュールにおける半導体チップの一例を示すレイアウト図、図２は、図１の電力増幅モジュールに設けられた増幅器の一例を示す回路図、図３は、図１の電力増幅モジュールに設けられた整合回路の回路図、図４は、図１の電力増幅モジュールに設けられたボールボンディングパッドの一例を示す断面図、図５は、図１の電力増幅モジュールに設けられたボールボンディングパッドの他の例を示す断面図、図６は、図４のボールボンディングパッドにバンプが搭載された際の断面図、図７は、図３の整合回路における半導体チップのレイアウト図、図８は、図７の整合回路に設けられたワイヤボンディングパッド、ならびにコンデンサの断面図、図９は、図７の整合回路による静電容量値の選択例を示す説明図、図１０は、図７の整合回路による静電容量値の選択の他の例を示す説明図、図１１は、図１の電力増幅モジュールに設けられた整合回路の他の例を示す回路図、図１２〜１４は、図１１の整合回路による静電容量値の選択例を示す説明図である。 (Embodiment 1)
1 is a layout diagram showing an example of a semiconductor chip in the power amplification module according to Embodiment 1 of the present invention, FIG. 2 is a circuit diagram showing an example of an amplifier provided in the power amplification module of FIG. 1, and FIG. 1 is a circuit diagram of a matching circuit provided in the power amplification module of FIG. 1, FIG. 4 is a cross-sectional view showing an example of a ball bonding pad provided in the power amplification module of FIG. 1, and FIG. 5 is a power amplification of FIG. FIG. 6 is a cross-sectional view showing another example of a ball bonding pad provided in the module, FIG. 6 is a cross-sectional view when a bump is mounted on the ball bonding pad of FIG. 4, and FIG. 7 is a semiconductor chip in the matching circuit of FIG. FIG. 8 is a cross-sectional view of a wire bonding pad and a capacitor provided in the matching circuit of FIG. 7, and FIG. 9 is a capacitance value selection by the matching circuit of FIG. FIG. 10 is an explanatory diagram illustrating an example, FIG. 10 is an explanatory diagram illustrating another example of the capacitance value selection by the matching circuit of FIG. 7, and FIG. 11 is another diagram of the matching circuit provided in the power amplification module of FIG. FIG. 12 to FIG. 14 are explanatory diagrams showing examples of selecting capacitance values by the matching circuit of FIG.

本実施の形態において、電力増幅モジュール（高周波電力増幅モジュール、半導体集積回路装置）１は、たとえば、携帯電話などの通信システムにおける送信に必要な電力増幅を行い、主に、主にＵＭＴＳ帯（〜１．９ＧＨｚ）とＰＣＳ帯（〜１．８ＧＨｚ）に対応する。 In the present embodiment, a power amplification module (high-frequency power amplification module, semiconductor integrated circuit device) 1 performs power amplification necessary for transmission in a communication system such as a mobile phone, for example. 1.9 GHz) and PCS band (up to 1.8 GHz).

電力増幅モジュール１は、図１に示すように、半導体チップ２の上方に、高周波電力増幅部３が設けられており、該高周波電力増幅部３の右下方には、出力コントロール部４が設けられている。高周波電力増幅部３の左下方には、整合回路（インピーダンス整合回路）５が設けられている。 As shown in FIG. 1, the power amplification module 1 is provided with a high frequency power amplification unit 3 above the semiconductor chip 2, and an output control unit 4 is provided at the lower right of the high frequency power amplification unit 3. ing. A matching circuit (impedance matching circuit) 5 is provided on the lower left side of the high-frequency power amplifier 3.

高周波増幅部３において、右側には、ドライバ段の増幅器３ａが設けられており、該増幅器３ａの左側には、パワー段の増幅器３ｂが設けられている。そして、これら増幅器３ａ，３ｂが直列接続された構成からなる。 In the high frequency amplifier 3, a driver stage amplifier 3a is provided on the right side, and a power stage amplifier 3b is provided on the left side of the amplifier 3a. The amplifiers 3a and 3b are connected in series.

増幅器３ａが信号入力部となり、後段の増幅器３ｂの出力部が高周波増幅部３の信号出力部となる。増幅器３ａは初段の増幅器から出力された信号を増幅し、増幅器３ｂは、該増幅器３ａから出力された信号を増幅する。 The amplifier 3a serves as a signal input unit, and the output unit of the subsequent amplifier 3b serves as the signal output unit of the high frequency amplification unit 3. The amplifier 3a amplifies the signal output from the first stage amplifier, and the amplifier 3b amplifies the signal output from the amplifier 3a.

出力コントロール部４は、高周波電力増幅部３に制御信号を出力し、該高周波電力増幅部３における出力信号のレベルコントロールを行う。また、出力コントロール部４は、バイアスコントロール回路を含み、高周波電力増幅部３が温度やデバイスの製造ばらつきなどによって電力増幅率や出力電力などが変化した際のバイアス補正制御を行う制御信号を出力する。 The output control unit 4 outputs a control signal to the high frequency power amplification unit 3 and performs level control of the output signal in the high frequency power amplification unit 3. The output control unit 4 includes a bias control circuit, and outputs a control signal for performing bias correction control when the high-frequency power amplification unit 3 changes a power amplification factor, output power, or the like due to temperature, device manufacturing variation, or the like. .

高周波電力増幅部３は、出力コントロール部４の制御に基づいて、電力を増幅する。整合回路５は、インピーダンス整合を最適にして整合をとり、伝搬する高調波信号をトラップする回路を構成する部分である。 The high frequency power amplifying unit 3 amplifies power based on the control of the output control unit 4. The matching circuit 5 is a part that constitutes a circuit that performs matching by optimizing impedance matching and traps a propagating harmonic signal.

図２は、高周波電力増幅部３における増幅器３ａ（，３ｂ）の回路構成を示す説明図である。 FIG. 2 is an explanatory diagram showing a circuit configuration of the amplifier 3a (3b) in the high-frequency power amplifier 3.

増幅器３ａ（，３ｂ）は、トランジスタＨＢＴ、コンデンサＣ、および抵抗Ｒから構成されている。トランジスタＨＢＴは、ヘテロ接合バイポーラトランジスタによって構成されており、複数個のトランジスタが並列接続された、いわゆるマルチフィンガトランジスタから構成されている。 The amplifier 3a (, 3b) includes a transistor HBT, a capacitor C, and a resistor R. The transistor HBT is constituted by a heterojunction bipolar transistor, and is constituted by a so-called multifinger transistor in which a plurality of transistors are connected in parallel.

図３は、整合回路５における回路図である。 FIG. 3 is a circuit diagram of the matching circuit 5.

整合回路５は、コンデンサ６，７、ワイヤボンディングパッド（第１のパッド）８、およびボールボンディングパッド（第２のパッド）９から構成されている。コンデンサ６は、たとえば、４ｐＦ程度の静電容量値を有し、コンデンサ７は、２ｐＦ程度の静電容量値を有している。 The matching circuit 5 includes capacitors 6 and 7, a wire bonding pad (first pad) 8, and a ball bonding pad (second pad) 9. The capacitor 6 has a capacitance value of about 4 pF, for example, and the capacitor 7 has a capacitance value of about 2 pF.

ワイヤボンディングパッド８は、たとえば、正方形状からなり、ボンディングワイヤが接続される電極である。ボールボンディングパッド９は、長方形状の電極が２つ設けられた構成からなる。 The wire bonding pad 8 is, for example, a square shape and is an electrode to which a bonding wire is connected. The ball bonding pad 9 has a configuration in which two rectangular electrodes are provided.

コンデンサ６，７の一方の接続部は、配線１５（図９）を介して信号ライン側の信号線に共通接続されている。コンデンサ６の他方の接続部には、ワイヤボンディングパッド８が接続されており、コンデンサ７の他方の接続部には、ボールボンディングパッド９の一方の電極が接続されている。 One connecting portion of the capacitors 6 and 7 is commonly connected to a signal line on the signal line side via a wiring 15 (FIG. 9). The wire bonding pad 8 is connected to the other connection portion of the capacitor 6, and one electrode of the ball bonding pad 9 is connected to the other connection portion of the capacitor 7.

ボールボンディングパッド９の他方の電極には、配線１６（図９）を介してワイヤボンディングパッド８が接続されている。ワイヤボンディングパッド８は、ボンディングワイヤによりグランド（基準電位）線に接続される。 The wire bonding pad 8 is connected to the other electrode of the ball bonding pad 9 via a wiring 16 (FIG. 9). The wire bonding pad 8 is connected to a ground (reference potential) line by a bonding wire.

また、ボールボンディングパッド９の構成について説明する。 The configuration of the ball bonding pad 9 will be described.

図４は、電極間絶縁膜が導体の上にある場合のボールボンディングパッド９の断面図である。 FIG. 4 is a cross-sectional view of the ball bonding pad 9 when the interelectrode insulating film is on the conductor.

ＧａＡｓ（ガリウムヒ素）などからなる半導体基板１０の主面上に、ＳｉＯ２（酸化シリコン）などの絶縁膜１１が形成されている。その絶縁膜１１の上面に、下方から上方にかけて、Ａｕ（金）を主構成要素とする単層または多層膜により形成したボールボンディングパッド９が形成されている。そして、ボールボンディングパッド９を形成する２つの電極間には、ＳｉＯ２などにより、絶縁膜１２が形成されており、各々の電極は絶縁されている。 An insulating film 11 such as SiO 2 (silicon oxide) is formed on the main surface of the semiconductor substrate 10 made of GaAs (gallium arsenide) or the like. On the upper surface of the insulating film 11, a ball bonding pad 9 formed of a single layer or a multilayer film having Au (gold) as a main component is formed from the bottom to the top. An insulating film 12 is formed between the two electrodes forming the ball bonding pad 9 by SiO 2 or the like, and each electrode is insulated.

図５は、電極間絶縁膜が導体の下にある場合のボールボンディングパッド９の断面図である。 FIG. 5 is a cross-sectional view of the ball bonding pad 9 when the interelectrode insulating film is under the conductor.

ＧａＡｓ（ガリウムヒ素）などからなる半導体基板１０の主面上に、ＳｉＯ２（酸化シリコン）などの絶縁膜１１が形成されている。その絶縁膜１１の上面に、下方から上方にかけて、Ａｕ（金）を主構成要素とする単層または多層膜により形成したボールボンディングパッド９が形成されている。 An insulating film 11 such as SiO 2 (silicon oxide) is formed on the main surface of the semiconductor substrate 10 made of GaAs (gallium arsenide) or the like. On the upper surface of the insulating film 11, a ball bonding pad 9 formed of a single layer or a multilayer film having Au (gold) as a main component is formed from the bottom to the top.

そして、ボールボンディングパッド９を形成する２つの電極の下部には、ＳｉＯ２などによる絶縁膜１２が形成されており、各々の電極は絶縁されている。また、２つの電極の上部は、絶縁膜１２から露出している。ボールボンディングパッド９の開口部以外には、たとえば、ポリイミドなどによって保護膜となる絶縁膜１３が形成されている。 An insulating film 12 made of SiO2 or the like is formed below the two electrodes forming the ball bonding pad 9, and each electrode is insulated. Further, the upper portions of the two electrodes are exposed from the insulating film 12. In addition to the opening of the ball bonding pad 9, an insulating film 13 serving as a protective film is formed of, for example, polyimide.

図６は、図４に示すボールボンディングパッド９にバンプ１４が搭載された際の断面図である。 FIG. 6 is a cross-sectional view when the bumps 14 are mounted on the ball bonding pad 9 shown in FIG.

ボールボンディングパッド９における２つの電極は、たとえば、９μｍの間隔で配置されている。ボールボンディングパッド９の大きさは、約７１μｍ□程度であり、絶縁膜１２を除いた開口部は約６５μｍ程度となっている。 The two electrodes in the ball bonding pad 9 are arranged at an interval of 9 μm, for example. The size of the ball bonding pad 9 is about 71 μm □, and the opening excluding the insulating film 12 is about 65 μm.

また、バンプ１４は、たとえば、φ５８μｍ程度の金ボールからなり、ボールボンディングパッド９の２つの電極にボンディングすることによって、該電極間が導通して電気的に接続されるという機能を有する。 The bump 14 is made of, for example, a gold ball having a diameter of about 58 μm, and has a function of conducting electrical connection between the electrodes by bonding to two electrodes of the ball bonding pad 9.

図７は、半導体チップ２における整合回路５のレイアウト構成を示した説明図である。 FIG. 7 is an explanatory diagram showing a layout configuration of the matching circuit 5 in the semiconductor chip 2.

整合回路５は、図示するように、上方に、コンデンサ６がレイアウトされており、その左下方には、ワイヤボンディングパッド８が位置している。ワイヤボンディングパッド８の右側には、ボールボンディングパッド９がレイアウトされており、該ボールボンディングパッド９の右側には、コンデンサ７がレイアウトされている。 As shown in the figure, the matching circuit 5 has a capacitor 6 laid out above, and a wire bonding pad 8 located at the lower left. A ball bonding pad 9 is laid out on the right side of the wire bonding pad 8, and a capacitor 7 is laid out on the right side of the ball bonding pad 9.

図８は、ワイヤボンディングパッド８、ならびにコンデンサ７の断面図である。 FIG. 8 is a cross-sectional view of the wire bonding pad 8 and the capacitor 7.

ワイヤボンディングパッド８は、ＧａＡｓ（ガリウムヒ素）などからなる半導体基板１０の主面上に、ＳｉＯ２の絶縁膜１１を介して第１の配線層に形成された配線８ａ、および第２の配線層に形成された配線８ｂによって構成されている。 The wire bonding pad 8 is formed on the main surface of the semiconductor substrate 10 made of GaAs (gallium arsenide) or the like on the first wiring layer via the SiO2 insulating film 11 and on the second wiring layer. The wiring 8b is formed.

コンデンサ７は、ＳｉＯ２の絶縁膜１１を介して形成された第１の配線層の配線７ａに、ＳｉＮ（窒化シリコン）などから容量膜７ｂを形成し、該容量膜７ｂの上方に第２の配線層に形成された配線７ｃを形成した構成からなる。 The capacitor 7 has a capacitor film 7b formed of SiN (silicon nitride) or the like on the wiring 7a of the first wiring layer formed through the insulating film 11 made of SiO2, and the second wiring is formed above the capacitor film 7b. The wiring 7c formed in the layer is formed.

次に、本実施の形態における整合回路５の静電容量の調整技術について説明する。 Next, a technique for adjusting the capacitance of the matching circuit 5 in the present embodiment will be described.

まず、４ｐＦの静電容量値を選択する場合、図９に示すように、ワイヤボンディングパッド８と半導体チップ２を搭載する電力増幅モジュール１の配線基板ＰＷＢなどに設けられたボンディングポストＢＰとをボンディングワイヤＷを介して接続する。 First, when a capacitance value of 4 pF is selected, as shown in FIG. 9, the wire bonding pad 8 is bonded to the bonding post BP provided on the wiring substrate PWB of the power amplification module 1 on which the semiconductor chip 2 is mounted. Connect via wire W.

これにより、コンデンサ６が接続されることになり、４ｐＦの静電容量が選択されたことになる。配線１５から伝搬する高周波信号は、コンデンサ６、およびボンディングワイヤＷを介して半導体チップ２外に伝搬する。 Thereby, the capacitor 6 is connected, and the capacitance of 4 pF is selected. The high frequency signal propagating from the wiring 15 propagates outside the semiconductor chip 2 via the capacitor 6 and the bonding wire W.

また、６ｐＦの静電容量値を選択する際には、図１０に示すように、ボールボンディングパッド９にバンプ１４をボンディングするとともに、ワイヤボンディングパッド８と電力増幅モジュール１に設けられたボンディングポストＢＰとをボンディングワイヤＷによって接続する。 Further, when selecting a capacitance value of 6 pF, as shown in FIG. 10, the bump 14 is bonded to the ball bonding pad 9 and the bonding post BP provided on the wire bonding pad 8 and the power amplification module 1 is used. Are connected by a bonding wire W.

これにより、コンデンサ６，７が並列接続されることになり、６ｐＦの静電容量が選択されたことになる。配線１５から伝搬する高周波信号は、コンデンサ６，７、およびボンディングワイヤＷを介して半導体チップ２外に伝搬する。 Thereby, the capacitors 6 and 7 are connected in parallel, and the capacitance of 6 pF is selected. The high frequency signal propagating from the wiring 15 propagates outside the semiconductor chip 2 via the capacitors 6 and 7 and the bonding wire W.

整合回路５においては、ボンディングワイヤＷの寄生インダクタンスが回路の高周波特性を決める要因の１つであるので、ボンディングワイヤＷの本数を増加させることなく、つまり寄生インダクタンス値を変えることなく、静電容量の定数を任意に選択することが可能となる。 In the matching circuit 5, since the parasitic inductance of the bonding wire W is one of the factors that determine the high frequency characteristics of the circuit, the capacitance is not increased without increasing the number of bonding wires W, that is, without changing the parasitic inductance value. This constant can be arbitrarily selected.

それにより、本実施の形態１によれば、電力増幅モジュール１における高周波特性を大幅に向上させることができる。 Thus, according to the first embodiment, the high frequency characteristics in the power amplification module 1 can be greatly improved.

また、半導体チップ２を形成した後に、バンプ１４によって静電容量の定数の変更が可能となるので、半導体チップの選別歩留まりを向上させることが可能となり、製造コストを小さくすることができる。 Further, since the capacitance constant can be changed by the bumps 14 after the semiconductor chip 2 is formed, the sorting yield of the semiconductor chips can be improved, and the manufacturing cost can be reduced.

さらに、前記実施の形態１では、２つの静電容量値を任意に選択して調整する技術について記載したが、たとえば、図１１に示すように、３つ（またはそれ以上）の静電容量値を任意に選択して調整するようにしてもよい。 Furthermore, in the first embodiment, a technique for arbitrarily selecting and adjusting two capacitance values has been described. For example, as shown in FIG. 11, three (or more) capacitance values are shown. May be arbitrarily selected and adjusted.

整合回路５は、図１１に示すように、コンデンサ６，７、２つのワイヤボンディングパッド８，８１、およびボールボンディングパッド９から構成されている。コンデンサ６は４ｐＦの静電容量値を有し、コンデンサ７は、２ｐＦの静電容量値を有している。 As shown in FIG. 11, the matching circuit 5 includes capacitors 6 and 7, two wire bonding pads 8 and 81, and a ball bonding pad 9. Capacitor 6 has a capacitance value of 4 pF, and capacitor 7 has a capacitance value of 2 pF.

２つのワイヤボンディングパッド８，８１は、正方形状からなり、ボンディングワイヤが接続される電極である。ボールボンディングパッド９は、長方形状の電極が２つ設けられた構成からなる。 The two wire bonding pads 8 and 81 are formed in a square shape and are electrodes to which bonding wires are connected. The ball bonding pad 9 has a configuration in which two rectangular electrodes are provided.

コンデンサ６，７の一方の接続部は、信号ライン側の信号線に共通接続されている。コンデンサ６の他方の接続部には、ワイヤボンディングパッド８が接続されており、コンデンサ７の他方の接続部には、ボールボンディングパッド９の他方の電極が接続されている。 One connecting portion of the capacitors 6 and 7 is commonly connected to the signal line on the signal line side. The wire bonding pad 8 is connected to the other connecting portion of the capacitor 6, and the other electrode of the ball bonding pad 9 is connected to the other connecting portion of the capacitor 7.

ボールボンディングパッド９の一方の電極には、配線１５ａを介してワイヤボンディングパッド８が接続されている。ワイヤボンディングパッド８は、グランド（基準電位）線に接続される。 A wire bonding pad 8 is connected to one electrode of the ball bonding pad 9 via a wiring 15a. The wire bonding pad 8 is connected to a ground (reference potential) line.

また、ボールボンディングパッド９の他方の電極には、コンデンサ７の他方の接続部、およびワイヤボンディングパッド（第１のパッド）８１が配線１６ａを介してそれぞれ接続されている。 In addition, the other connection portion of the capacitor 7 and a wire bonding pad (first pad) 81 are connected to the other electrode of the ball bonding pad 9 via a wiring 16a.

まず、６ｐＦの静電容量値を選択する場合、図１２に示すように、ワイヤボンディングパッド８と半導体チップ２を搭載する電力増幅モジュール１の配線基板ＰＷＢなどに設けられたボンディングポストＢＰとをボンディングワイヤＷを介して接続するとともに、ボールボンディングパッド９にバンプ１４をボンディングする。 First, when a capacitance value of 6 pF is selected, as shown in FIG. 12, the wire bonding pad 8 and the bonding post BP provided on the wiring board PWB of the power amplification module 1 on which the semiconductor chip 2 is mounted are bonded. While connecting via the wire W, the bump 14 is bonded to the ball bonding pad 9.

これにより、コンデンサ６、７が並列接続されることになり、６ｐＦの静電容量が選択されたことになる。 Thereby, the capacitors 6 and 7 are connected in parallel, and the capacitance of 6 pF is selected.

また、４ｐＦの静電容量値を選択する際には、図１３に示すように、ワイヤボンディングパッド８と半導体チップ２を搭載する電力増幅モジュール１の配線基板ＰＷＢなどに設けられたボンディングポストＢＰとをボンディングワイヤＷを介して接続する。 When selecting a capacitance value of 4 pF, as shown in FIG. 13, the bonding post BP provided on the wiring substrate PWB of the power amplification module 1 on which the wire bonding pad 8 and the semiconductor chip 2 are mounted, etc. Are connected via a bonding wire W.

これにより、コンデンサ６のみが接続されることになり、４ｐＦの静電容量が選択されたことになる。 As a result, only the capacitor 6 is connected, and a capacitance of 4 pF is selected.

さらに、２ｐＦの静電容量値を選択する際には、図１４に示すように、ワイヤボンディングパッド８１と半導体チップ２を搭載する電力増幅モジュール１の配線基板ＰＷＢなどに設けられたボンディングポストＢＰとをボンディングワイヤＷを介して接続する。 Further, when selecting a capacitance value of 2 pF, as shown in FIG. 14, the bonding post BP provided on the wiring board PWB of the power amplification module 1 on which the wire bonding pad 81 and the semiconductor chip 2 are mounted, as shown in FIG. Are connected via a bonding wire W.

これにより、コンデンサ７のみが接続されることになり、２ｐＦの静電容量が選択されたことになる。 As a result, only the capacitor 7 is connected, and a capacitance of 2 pF is selected.

それにより、静電容量の定数の選択肢を多くできるので、高周波特性をより大幅に向上させることができる。 As a result, the number of options for the constant of capacitance can be increased, so that the high-frequency characteristics can be further improved.

（実施の形態２）
図１５は、本発明の実施の形態２による電力増幅モジュール（高周波電力増幅モジュール、半導体集積回路装置）のブロック図、図１６は、図１５の電力増幅モジュール基板のレイアウト図、図１７は、図１５の電力増幅モジュールに設けられた出力整合回路の回路図、図１８は、図１７の整合回路による静電容量値の選択例を示す説明図である。 (Embodiment 2)
FIG. 15 is a block diagram of a power amplification module (high frequency power amplification module, semiconductor integrated circuit device) according to Embodiment 2 of the present invention, FIG. 16 is a layout diagram of the power amplification module substrate of FIG. 15, and FIG. FIG. 18 is an explanatory diagram showing an example of selection of capacitance values by the matching circuit of FIG. 17.

本実施の形態２において、携帯電話などの通信システムにおける送信に必要な電力増幅を行う電力増幅モジュール（高周波電力増幅モジュール）１ａは、図１５に示すように、高周波電力増幅部１７、複数の整合回路１８、複数のコンデンサ１９、複数のコイルまたは伝送線路２０、および出力整合回路を構成する受動素子を含んだ集積回路装置２１から構成されている。 In the second embodiment, a power amplification module (high-frequency power amplification module) 1a that performs power amplification necessary for transmission in a communication system such as a mobile phone includes a high-frequency power amplification unit 17 and a plurality of matching units as shown in FIG. The integrated circuit device 21 includes a circuit 18, a plurality of capacitors 19, a plurality of coils or transmission lines 20, and passive elements that constitute an output matching circuit.

高周波電力増幅部１７は、コントロール部２２、複数の電力増幅用トランジスタ２３、整合回路２４、およびコンデンサやコイルなどの複数の受動電子部品などから構成されている。そして、これら高周波電力増幅部１７、整合回路１８、コンデンサ１９、コイルまたは伝送線路２０、ならびに出力整合回路を構成する受動素子を含んだ集積回路装置２１が１モジュールで形成されている。 The high frequency power amplifying unit 17 includes a control unit 22, a plurality of power amplifying transistors 23, a matching circuit 24, and a plurality of passive electronic components such as capacitors and coils. An integrated circuit device 21 including the high-frequency power amplification unit 17, the matching circuit 18, the capacitor 19, the coil or transmission line 20, and the passive elements constituting the output matching circuit is formed as one module.

コントロール部２２は、電力増幅用トランジスタ２３に制御信号を出力し、該電力増幅用トランジスタ２３における出力信号のレベルコントロールを行う。また、コントロール部２２は、バイアスコントロール回路を含み、電力増幅用トランジスタ２３が温度やデバイスの製造ばらつきなどによって電力増幅率や出力電力などが変化した際のバイアス補正制御を行う制御信号を出力する。 The control unit 22 outputs a control signal to the power amplification transistor 23 and performs level control of the output signal in the power amplification transistor 23. The control unit 22 includes a bias control circuit, and outputs a control signal for performing bias correction control when the power amplification transistor 23 changes its power amplification factor or output power due to temperature, device manufacturing variation, or the like.

電力増幅用トランジスタ２３は、コントロール部２２の制御に基づいて、電力を増幅する。図１５において、コントロール部２２の上方に設けられた電力増幅用トランジスタ２３は、低周波帯（ＵＳ-ＧＳＭ帯／〜８５０ＭＨｚ、Ｅ-ＧＳＭ帯／〜９００ＭＨｚ）の電波を増幅し、コントロール部２２の下方に設けられた電力増幅用トランジスタ２３は、高周波帯（ＤＣＳ帯／〜１．８ＧＨｚ、ＰＣＳ帯／〜１．９ＧＨｚ）の電波を増幅する。 The power amplification transistor 23 amplifies power based on the control of the control unit 22. In FIG. 15, the power amplification transistor 23 provided above the control unit 22 amplifies radio waves in a low frequency band (US-GSM band / ˜850 MHz, E-GSM band / ˜900 MHz). The power amplifying transistor 23 provided below amplifies radio waves in a high frequency band (DCS band / ˜1.8 GHz, PCS band / ˜1.9 GHz).

整合回路１８、出力整合回路を構成する受動素子を含んだ集積回路装置２１、および整合回路２４は、接続される外部回路とのインピーダンス整合を最適にし、入出力特性を満足するように整合をとる回路である。また、出力整合回路を構成する受動素子を含んだ集積回路装置２１は、３つの静電容量調整部２１ａ〜２１ｃから構成されている。 The matching circuit 18, the integrated circuit device 21 including the passive elements constituting the output matching circuit, and the matching circuit 24 optimize the impedance matching with the connected external circuit and match the input / output characteristics. Circuit. Further, the integrated circuit device 21 including the passive elements that constitute the output matching circuit is configured by three electrostatic capacity adjustment units 21a to 21c.

図１６は、電力増幅モジュール１ａのレイアウト図である。 FIG. 16 is a layout diagram of the power amplification module 1a.

図１６において、モジュール配線基板２５の中央部、およびその左側に設けられたチップ実装領域には、半導体チップ２６，および受動素子集積回路装置２７がそれぞれ実装されており、その他の領域には、コンデンサやコイルなどの複数の受動電子部品がレイアウトされている。 In FIG. 16, a semiconductor chip 26 and a passive element integrated circuit device 27 are mounted in a central portion of the module wiring board 25 and a chip mounting region provided on the left side thereof, and a capacitor is mounted in other regions. A plurality of passive electronic components such as a coil and a coil are laid out.

半導体チップ２６には、高周波電力増幅部１７が形成されており、受動素子集積回路装置２７には、出力整合回路を構成する受動素子を含んだ集積回路装置２１が形成されている。そして、半導体チップ２６，受動素子集積回路装置２７、ならびに出力整合回路を構成する受動素子を含んだ集積回路装置２１は、ボンディングワイヤＷを介してそれぞれ接続されている。 The semiconductor chip 26 is formed with the high frequency power amplifier 17, and the passive element integrated circuit device 27 is formed with the integrated circuit device 21 including the passive elements constituting the output matching circuit. The semiconductor chip 26, the passive element integrated circuit device 27, and the integrated circuit device 21 including the passive elements that constitute the output matching circuit are connected to each other through bonding wires W.

図１７は、出力整合回路を構成する受動素子を含んだ集積回路装置２１に設けられた静電容量調整部２１ａ〜２１ｃの構成図である。 FIG. 17 is a configuration diagram of the capacitance adjustment units 21a to 21c provided in the integrated circuit device 21 including the passive elements constituting the output matching circuit.

静電容量調整部２１ａは、コンデンサ２８，２９、ボールボンディングパッド（第２のパッド）３０、およびワイヤボンディングパッド（第１のパッド）３１から構成されている。静電容量調整部２１ｂは、コンデンサ３２，３３、ボールボンディングパッド（第２のパッド）３４、ならびにワイヤボンディングパッド（第１のパッド）３５からなる。静電容量調整部２１ｃは、コンデンサ３６，３７、およびボールボンディングパッド（第２のパッド）３８から構成されている。 The capacitance adjusting unit 21 a includes capacitors 28 and 29, a ball bonding pad (second pad) 30, and a wire bonding pad (first pad) 31. The capacitance adjusting unit 21 b includes capacitors 32 and 33, a ball bonding pad (second pad) 34, and a wire bonding pad (first pad) 35. The capacitance adjusting unit 21 c is composed of capacitors 36 and 37 and a ball bonding pad (second pad) 38.

ボールボンディングパッド３０，３４，３８は、長方形状の電極が２つ設けられた構成からなる。コンデンサ２８の一方の接続部には、高周波電力増幅部１７の出力部、ボールボンディングパッド３０の一方の電極、およびワイヤボンディングパッド３１が接続されている。ワイヤボンディングパッド３１は、ボンディングワイヤＷ（図１８）を介してコイルまたは伝送線路２０の一方の接続部に接続される。 The ball bonding pads 30, 34, and 38 have a configuration in which two rectangular electrodes are provided. One output of the capacitor 28 is connected to the output of the high frequency power amplifier 17, one electrode of the ball bonding pad 30, and the wire bonding pad 31. The wire bonding pad 31 is connected to one connection part of the coil or the transmission line 20 via the bonding wire W (FIG. 18).

コンデンサ２９の一方の接続部には、ボールボンディングパッド３０の他方の電極が接続されており、コンデンサ２８，２９の他方の接続部には、グランド（基準電位）がそれぞれ接続されている。 The other electrode of the ball bonding pad 30 is connected to one connection portion of the capacitor 29, and the ground (reference potential) is connected to the other connection portion of the capacitors 28 and 29.

ワイヤボンディングパッド３５には、コンデンサ３２の一方の接続部、およびボールボンディングパッド３４の一方の電極がそれぞれ接続されており、該ワイヤボンディングパッド３５は、ボンディングワイヤＷ（図１８）を介してコイルまたは伝送線路２０の他方の接続部が接続される。このコイルまたは伝送線路２０は、たとえば、モジュール配線基板２５に形成されたプリント配線などによって形成されている。 One connection portion of the capacitor 32 and one electrode of the ball bonding pad 34 are connected to the wire bonding pad 35, and the wire bonding pad 35 is connected to the coil or the wire via the bonding wire W (FIG. 18). The other connection part of the transmission line 20 is connected. The coil or transmission line 20 is formed by, for example, printed wiring formed on the module wiring board 25.

ボールボンディングパッド３４の他方の電極には、コンデンサ３３の一方の接続部が接続されており、コンデンサ３２，３３の他方の接続部には、グランドがそれぞれ接続されている。 One connection portion of the capacitor 33 is connected to the other electrode of the ball bonding pad 34, and the ground is connected to the other connection portion of the capacitors 32 and 33, respectively.

コンデンサ３６，３７の一方の接続部には、ワイヤボンディングパッド３５がそれぞれ接続されており、コンデンサ３６の他方の接続部には、ボールボンディングパッド３８の一方の電極が接続されている。 A wire bonding pad 35 is connected to one connecting portion of the capacitors 36 and 37, and one electrode of a ball bonding pad 38 is connected to the other connecting portion of the capacitor 36.

コンデンサ３７の他方の接続部には、ボールボンディングパッド３８の他方の電極が接続されている。そして、コンデンサ３６の他方の接続部が接続されたボールボンディングパッド３８の一方の電極が電力増幅モジュール１ａにおける低周波帯の電波の出力部となる。 The other electrode of the ball bonding pad 38 is connected to the other connection portion of the capacitor 37. Then, one electrode of the ball bonding pad 38 to which the other connection portion of the capacitor 36 is connected becomes an output portion of a low frequency band radio wave in the power amplification module 1a.

図１８は、図１７に示したコイルまたは伝送線路２０、および出力整合回路を構成する受動素子を含んだ集積回路装置２１におけるレイアウトの模式図である。 FIG. 18 is a schematic diagram of a layout in the integrated circuit device 21 including the coil or the transmission line 20 shown in FIG. 17 and the passive elements constituting the output matching circuit.

図１８において、上方には、モジュール配線基板２５に形成されたコイルまたは伝送線路２０が位置している。このコイルまたは伝送線路２０は、たとえば、配線をＷ字状に折り曲げて形成している。 In FIG. 18, the coil or transmission line 20 formed on the module wiring board 25 is located above. This coil or transmission line 20 is formed, for example, by bending a wire into a W shape.

コイルまたは伝送線路２０の下方には、受動素子集積回路装置２７が配置されている。この受動素子集積回路装置２７の上方において、左から右にかけて、ワイヤボンディングパッド３１、ボールボンディングパッド３０、ボールボンディングパッド３４、ならびにワイヤボンディングパッド３５が配置されている。ワイヤボンディングパッド３１，３５は、正方形状からなり、ボールボンディングパッド３０，３４，３８は、前述したように長方形状の電極が２つ設けられた構成からなる。 A passive element integrated circuit device 27 is disposed below the coil or transmission line 20. Above the passive element integrated circuit device 27, a wire bonding pad 31, a ball bonding pad 30, a ball bonding pad 34, and a wire bonding pad 35 are arranged from left to right. The wire bonding pads 31, 35 have a square shape, and the ball bonding pads 30, 34, 38 have a configuration in which two rectangular electrodes are provided as described above.

ワイヤボンディングパッド３１の下方には、コンデンサ２８が配置されており、ボールボンディングパッド３０の下方には、コンデンサ２９が配置されている。ボールボンディングパッド３４の下方には、コンデンサ３３が配置されており、ワイヤボンディングパッド３５の下方には、コンデンサ３２が配置されている。 A capacitor 28 is disposed below the wire bonding pad 31, and a capacitor 29 is disposed below the ball bonding pad 30. A capacitor 33 is disposed below the ball bonding pad 34, and a capacitor 32 is disposed below the wire bonding pad 35.

コンデンサ３２の右側には、コンデンサ３６が配置されており、該コンデンサ３６の下方には、コンデンサ３７が配置されている。コンデンサ３６の右側には、上方から下方にかけて、電力増幅モジュール１ａの出力部となる４つのワイヤボンディングパッドＢＰ、およびボールボンディングパッド３８がそれぞれ設けられている。 A capacitor 36 is disposed on the right side of the capacitor 32, and a capacitor 37 is disposed below the capacitor 36. On the right side of the capacitor 36, four wire bonding pads BP and a ball bonding pad 38 which are output parts of the power amplification module 1a are provided from the upper side to the lower side, respectively.

ワイヤボンディングパッド３１とコンデンサ２８の一方の接続部、およびボールボンディングパッド３０の一方の電極は、受動素子集積回路装置２７に形成された配線３９によって接続されている。 One connecting portion of the wire bonding pad 31 and the capacitor 28 and one electrode of the ball bonding pad 30 are connected by a wiring 39 formed in the passive element integrated circuit device 27.

ボールボンディングパッド３０の他方の電極とコンデンサ２９の一方の接続部とは、配線４０を介して接続されている。コンデンサ２８，２９の他方の接続部は、配線４１、ビアホール４２を介してたとえば、受動素子集積回路装置２７の裏面に形成されたグランド配線層に接続されている。 The other electrode of the ball bonding pad 30 and one connection portion of the capacitor 29 are connected via a wiring 40. The other connection portion of the capacitors 28 and 29 is connected to, for example, a ground wiring layer formed on the back surface of the passive element integrated circuit device 27 via the wiring 41 and the via hole 42.

ワイヤボンディングパッド３５とボールボンディングパッド３４の他方の電極、コンデンサ３２，３６，３７の一方の接続部は、配線４３を介してそれぞれ接続されている。ボールボンディングパッド３４の一方の電極とコンデンサ３３の一方の接続部とは、配線４４を介して接続されている。 The other electrode of the wire bonding pad 35 and the ball bonding pad 34 and one connecting portion of the capacitors 32, 36, and 37 are connected via a wiring 43. One electrode of the ball bonding pad 34 and one connection portion of the capacitor 33 are connected via a wiring 44.

コンデンサ３２，３３の他方の接続部は、配線４５、ビアホール４２を介してグランド配線層に接続されている。コンデンサ３６の他方の接続部には、配線４６を介して４つのワイヤボンディングパッドＢＰ、およびボールボンディングパッド３８の一方の電極にそれぞれ接続されている。ボールボンディングパッド３８の他方の電極は、配線４７を介してコンデンサ３７の他方の接続部に接続されている。 The other connection portion of the capacitors 32 and 33 is connected to the ground wiring layer via the wiring 45 and the via hole 42. The other connection portion of the capacitor 36 is connected to one electrode of the four wire bonding pads BP and the ball bonding pad 38 via the wiring 46. The other electrode of the ball bonding pad 38 is connected to the other connection portion of the capacitor 37 via the wiring 47.

次に、本実施の形態２における出力整合回路を構成する受動素子を含んだ集積回路装置２１の高周波特性の調整技術について説明する。 Next, a technique for adjusting the high frequency characteristics of the integrated circuit device 21 including the passive elements constituting the output matching circuit according to the second embodiment will be described.

まず、ワイヤボンディングパッド３１，３５とコイルまたは伝送線路２０とは、それぞれボンディングワイヤＷを介してそれぞれ接続されるので、ボンディングワイヤＷによるボンディング位置を調整することによって、コイルまたは伝送線路２０の長さ、すなわち伝送線路の配線長を任意に可変することによってインダクタンス値を任意に選択することができ、高周波特性を最適に変化させることができる。 First, since the wire bonding pads 31 and 35 and the coil or the transmission line 20 are respectively connected via the bonding wire W, the length of the coil or the transmission line 20 is adjusted by adjusting the bonding position by the bonding wire W. That is, the inductance value can be arbitrarily selected by arbitrarily changing the wiring length of the transmission line, and the high-frequency characteristics can be optimally changed.

また、出力整合回路を構成する受動素子を含んだ集積回路装置２１は、ボールボンディングパッド３０，３４，３８にバンプ４８をそれぞれボンディングするか否かよって静電容量値を任意に調整することが可能である。よって、この場合、８通りの選択が可能となる。 Further, the integrated circuit device 21 including the passive elements constituting the output matching circuit can arbitrarily adjust the capacitance value depending on whether or not the bumps 48 are bonded to the ball bonding pads 30, 34 and 38, respectively. It is. Therefore, in this case, eight ways of selection are possible.

図１８においては、ボールボンディングパッド３４にバンプ４８がボンディングされており、その他のボールボンディングパッド３０，３８には、バンプ４８がボンディングされていない。 In FIG. 18, the bumps 48 are bonded to the ball bonding pads 34, and the bumps 48 are not bonded to the other ball bonding pads 30 and 38.

よって、この場合、コイルまたは伝送線路２０の入力側においては、コンデンサ２８のみが接続されているので、該コンデンサ２８の静電容量値が選択されている。コイルまたは伝送線路２０の出力側では、ボールボンディングパッド３４にバンプ４８がボンディングされることにより、コンデンサ３２，３３が並列接続されることにより、該コンデンサ３２，３３の合成静電容量値が選択される。 Therefore, in this case, since only the capacitor 28 is connected on the input side of the coil or the transmission line 20, the capacitance value of the capacitor 28 is selected. On the output side of the coil or transmission line 20, the bumps 48 are bonded to the ball bonding pad 34, and the capacitors 32 and 33 are connected in parallel, whereby the combined capacitance value of the capacitors 32 and 33 is selected. The

また、コイルまたは伝送線路２０と出力部との間に直列接続されるコンデンサにおいては、ボールボンディングパッド３８にバンプ４８がボンディングされていないので、コンデンサ３６の静電容量値が選択されることになる。 Further, in the capacitor connected in series between the coil or the transmission line 20 and the output unit, the bump 48 is not bonded to the ball bonding pad 38, so that the capacitance value of the capacitor 36 is selected. .

よって、ボールボンディングパッド３０，３４，３８にバンプ４８をボンディングした際には、コンデンサ２８，２９、コンデンサ３２，３３、およびコンデンサ３６，３７が並列接続された構成となり、ボールボンディングパッド３０，３４，３８にバンプ４８をボンディングしない際には、コンデンサ２８、コンデンサ３２、ならびにコンデンサ３６が接続された構成となる。 Therefore, when the bumps 48 are bonded to the ball bonding pads 30, 34, 38, the capacitors 28, 29, the capacitors 32, 33, and the capacitors 36, 37 are connected in parallel, and the ball bonding pads 30, 34, When the bump 48 is not bonded to the capacitor 38, the capacitor 28, the capacitor 32, and the capacitor 36 are connected.

それにより、本実施の形態２においては、インダクタンス値、および静電容量値をそれぞれ独立して、任意に選択することが可能となるので、電力増幅モジュール１ａにおける高周波特性をより一層大幅に向上させることができる。 Thereby, in the second embodiment, the inductance value and the capacitance value can be independently and arbitrarily selected, so that the high frequency characteristics in the power amplification module 1a are further greatly improved. be able to.

また、半導体チップ２を形成した後に、静電容量、およびインダクタンスの定数の変更が可能となるので、同じ半導体チップで異なる周波数（たとえば、ＵＳ-ＧＳＭ帯とＥ-ＧＳＭ帯）向けに対応することが可能となり、製造コストを小さくすることができる。 In addition, since the capacitance and the inductance constant can be changed after the semiconductor chip 2 is formed, the same semiconductor chip can be used for different frequencies (for example, US-GSM band and E-GSM band). Thus, the manufacturing cost can be reduced.

さらに、インダクタンス値、および静電容量値をそれぞれ独立して、より高周波特性をより向上させることになり、半導体チップの選別歩留まりを向上させることが可能となる。 In addition, the inductance value and the capacitance value are independent of each other to further improve the high frequency characteristics, thereby improving the sorting yield of the semiconductor chip.

また、本実施の形態２では、コイルまたは伝送線路２０のインダクタンス値をボンディングワイヤＷのボンディング位置によって調整する場合について記載したが、たとえば、図１９に示すように、バンプ４８によってインダクタンス値を調整するようにしてもよい。 In the second embodiment, the case where the inductance value of the coil or the transmission line 20 is adjusted according to the bonding position of the bonding wire W has been described. For example, as shown in FIG. You may do it.

この場合、図１９に示すように、コイルまたは伝送線路２０は、Ｕ字状の形成された配線からなる。Ｕ字状の配線間の距離は、バンプ４８が該配線間にボンディングした際に導通する程度の距離となっている。 In this case, as shown in FIG. 19, the coil or the transmission line 20 is formed of a U-shaped wiring. The distance between the U-shaped wirings is such a distance that the bumps 48 are conductive when bonded between the wirings.

そして、Ｕ字状の配線間の任意の位置にバンプ４８をボンディングすることによって、配線長を調整し、任意のインダクタンス値を選択する。たとえば、図１９の左側に示すようにバンプ４８をボンディングしない場合には配線長が最も大きくなり、インダクタンス値が大きくなる。 The bumps 48 are bonded at arbitrary positions between the U-shaped wirings, thereby adjusting the wiring length and selecting an arbitrary inductance value. For example, as shown on the left side of FIG. 19, when the bump 48 is not bonded, the wiring length becomes the longest and the inductance value becomes large.

逆に、図１９の右側に示すように、配線長が短くなるようにバンプ４８をボンディングすれば配線長も短くなり、それに比例してインダクタンス値が小さくなる。このように、バンプ４８のボンディング位置を調整することによって、高周波特性を調整することができる。 Conversely, as shown on the right side of FIG. 19, if the bumps 48 are bonded so that the wiring length is shortened, the wiring length is shortened, and the inductance value is proportionally reduced. As described above, the high frequency characteristics can be adjusted by adjusting the bonding position of the bump 48.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

前記実施の形態１においては、静電容量値を調整する整合回路５（図１）を半導体チップ２（図１）に形成した例について記載したが、たとえば、半導体チップ２がフリップチップ接続される場合には、図２０に示すように、フリップチップ接続用のバンプ４９を用いてボールボンディングパッド９を接続するようにしてもよい。 In the first embodiment, the example in which the matching circuit 5 (FIG. 1) for adjusting the capacitance value is formed on the semiconductor chip 2 (FIG. 1) has been described. For example, the semiconductor chip 2 is flip-chip connected. In this case, as shown in FIG. 20, the ball bonding pad 9 may be connected using a bump 49 for flip chip connection.

この場合、ボールボンディングパッド９と対向するモジュール配線基板側に形成されたボンディングポストＢＢＰは、どこにも導通せずに絶縁されている。たとえば、６ｐＦの静電容量値を選択する際には、図２０（ｂ）に示すように、ワイヤボンディングパッド８とボールボンディングパッド９とにそれぞれバンプ４９をボンディングしてフリップチップ接続を行う。４ｐＦの静電容量値を選択する際には、図２０（ｃ）に示すように、ワイヤボンディングパッド８のみにバンプ４９をボンディングしてフリップチップ接続を行う。 In this case, the bonding post BBP formed on the module wiring board facing the ball bonding pad 9 is insulated without being conducted anywhere. For example, when selecting a capacitance value of 6 pF, as shown in FIG. 20B, the bumps 49 are bonded to the wire bonding pad 8 and the ball bonding pad 9 to perform flip chip connection. When selecting a capacitance value of 4 pF, as shown in FIG. 20C, a bump 49 is bonded only to the wire bonding pad 8 to perform flip chip connection.

本実施の形態において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present embodiment, the outline of typical ones will be briefly described as follows.

電力増幅モジュール（高周波電力増幅モジュール、半導体集積回路装置）であって、配線基板と、該配線基板上に配置され、電力増幅器を構成する能動素子を含む半導体チップと、該電力増幅器と電気的に接続され、半導体チップ上に形成されたインピーダンス整合回路とを有し、該インピーダンス整合回路は、半導体チップ内に、ボールボンディングによってインピーダンス整合回路のインピーダンス値を可変するボンディングパッドを有するものである。 A power amplifying module (a high-frequency power amplifying module, a semiconductor integrated circuit device), a wiring board, a semiconductor chip disposed on the wiring board and including an active element constituting a power amplifier, and the power amplifier electrically And an impedance matching circuit formed on the semiconductor chip. The impedance matching circuit has a bonding pad in the semiconductor chip for changing the impedance value of the impedance matching circuit by ball bonding.

また、配線基板と、該配線基板上に配置され、コイル、静電容量、または抵抗の少なくとも１つを含む受動素子とが形成された半導体チップと、該半導体チップ上に形成されたインピーダンス整合回路とを有し、該インピーダンス整合回路は、半導体チップ内に、ボールボンディングによってインピーダンス整合回路のインピーダンス値を可変するボンディングパッドを有するものである。 Further, a semiconductor chip on which a wiring board, a passive element including at least one of a coil, a capacitance, and a resistor is formed, and an impedance matching circuit formed on the semiconductor chip are formed. The impedance matching circuit has a bonding pad in the semiconductor chip that varies the impedance value of the impedance matching circuit by ball bonding.

電力増幅モジュール（高周波電力増幅モジュール、半導体集積回路装置）の製造方法であって、以下の工程を有する：
配線基板上に配置され、電力増幅器を構成する能動素子を含む半導体チップと、
前記電力増幅器と電気的に接続され、かつ前記半導体チップ上に形成されたインピーダンス整合回路と、
前記半導体チップ内に、前記インピーダンス整合回路のインピーダンス値を可変するボンディングパッドと、
を有するモジュールを準備する工程；
前記ボンディングパッドへのボールボンディングによって前記インピーダンス整合回路のインピーダンス整合をする工程。 A method for manufacturing a power amplification module (high frequency power amplification module, semiconductor integrated circuit device), which includes the following steps:
A semiconductor chip disposed on a wiring board and including an active element constituting a power amplifier;
An impedance matching circuit electrically connected to the power amplifier and formed on the semiconductor chip;
Bonding pads that vary the impedance value of the impedance matching circuit in the semiconductor chip;
Providing a module having:
Impedance matching of the impedance matching circuit by ball bonding to the bonding pad.

また、前記インピーダンス整合回路は、静電容量値又はインピーダンス値を可変することによりインピーダンス整合を行う。 The impedance matching circuit performs impedance matching by changing a capacitance value or an impedance value.

また、前記半導体チップ上に形成されたインピーダンス整合回路は、
第１の形状からなる第１のパッドと、
前記第１のパッドと異なる第２の形状からなる第２のパッドとを有し、
前記第２のパッドは、ボールボンディング用のパッドからなり、
前記ボールボンディングによって、前記第１のパッドと前記第２のパッドが接続される。 The impedance matching circuit formed on the semiconductor chip is
A first pad having a first shape;
A second pad having a second shape different from the first pad;
The second pad comprises a ball bonding pad,
The first pad and the second pad are connected by the ball bonding.

また、前記第１の形状は、略正方形状からなり、
前記第２の形状は、略長方形状からなり、
前記第２のパッドは、前記第２の形状が２以上設けられている。 The first shape is substantially square,
The second shape is substantially rectangular,
The second pad is provided with two or more of the second shapes.

本発明の高周波電力増幅におけるインピーダンスの調整は、半導体チップ形成後における高周波特性の最適化技術に適している。 The adjustment of the impedance in the high frequency power amplification of the present invention is suitable for a technique for optimizing the high frequency characteristics after the semiconductor chip is formed.

本発明の実施の形態１による電力増幅モジュールにおける半導体チップの一例を示すレイアウト図である。FIG. 3 is a layout diagram illustrating an example of a semiconductor chip in the power amplification module according to the first embodiment of the present invention. 図１の電力増幅モジュールに設けられた増幅器の一例を示す回路図である。It is a circuit diagram which shows an example of the amplifier provided in the power amplification module of FIG. 図１の電力増幅モジュールに設けられた整合回路の回路図である。FIG. 2 is a circuit diagram of a matching circuit provided in the power amplification module of FIG. 1. 図１の電力増幅モジュールに設けられたボールボンディングパッドの一例を示す断面図である。It is sectional drawing which shows an example of the ball bonding pad provided in the power amplification module of FIG. 図１の電力増幅モジュールに設けられたボールボンディングパッドの他の例を示す断面図である。It is sectional drawing which shows the other example of the ball bonding pad provided in the power amplification module of FIG. 図４のボールボンディングパッドにバンプが搭載された際の断面図である。FIG. 5 is a cross-sectional view when a bump is mounted on the ball bonding pad of FIG. 4. 図３の整合回路における半導体チップのレイアウト図である。FIG. 4 is a layout diagram of a semiconductor chip in the matching circuit of FIG. 3. 図７の整合回路に設けられたワイヤボンディングパッド、ならびにコンデンサの断面図である。FIG. 8 is a cross-sectional view of a wire bonding pad and a capacitor provided in the matching circuit of FIG. 7. 図７の整合回路による静電容量値の選択例を示す説明図である。It is explanatory drawing which shows the example of selection of the electrostatic capacitance value by the matching circuit of FIG. 図７の整合回路による静電容量値の選択の他の例を示す説明図である。It is explanatory drawing which shows the other example of selection of the electrostatic capacitance value by the matching circuit of FIG. 図１の電力増幅モジュールに設けられた整合回路の他の例を示す回路図である。FIG. 6 is a circuit diagram illustrating another example of a matching circuit provided in the power amplification module of FIG. 1. 図１１の整合回路による静電容量値の選択例を示す説明図である。It is explanatory drawing which shows the example of selection of the electrostatic capacitance value by the matching circuit of FIG. 図１１の整合回路による静電容量値の選択の他の例を示す説明図である。It is explanatory drawing which shows the other example of selection of the electrostatic capacitance value by the matching circuit of FIG. 図１１の整合回路による静電容量値の選択の他の例を示す説明図である。It is explanatory drawing which shows the other example of selection of the electrostatic capacitance value by the matching circuit of FIG. 本発明の実施の形態２による電力増幅モジュールのブロック図である。It is a block diagram of the power amplification module by Embodiment 2 of this invention. 図１５の電力増幅モジュールにおけるモジュール配線基板のレイアウト図である。FIG. 16 is a layout diagram of a module wiring board in the power amplification module of FIG. 15. 図１５の電力増幅モジュールに設けられた出力整合回路の回路図である。FIG. 16 is a circuit diagram of an output matching circuit provided in the power amplification module of FIG. 15. 図１７の整合回路による静電容量値の選択例を示す説明図である。It is explanatory drawing which shows the example of selection of the electrostatic capacitance value by the matching circuit of FIG. 本発明の他の実施の形態による電力増幅モジュールに設けられた出力制御回路におけるインダクタンス値の調整の他の例を示す説明図である。It is explanatory drawing which shows the other example of adjustment of the inductance value in the output control circuit provided in the power amplification module by other embodiment of this invention. 本発明の他の実施の形態による整合回路による静電容量値の選択の例を示す説明図である。It is explanatory drawing which shows the example of selection of the electrostatic capacitance value by the matching circuit by other embodiment of this invention.

Explanation of symbols

１，１ａ電力増幅モジュール（高周波電力増幅モジュール、半導体集積回路装置）
２半導体チップ
３高周波電力増幅部
３ａ，３ｂ増幅器
４出力コントロール部
５整合回路（インピーダンス整合回路）
６コンデンサ
７コンデンサ
７ａ配線
７ｂ容量膜
７ｃ配線
８ワイヤボンディングパッド（第１のパッド）
８１ワイヤボンディングパッド（第１のパッド）
８ａ，８ｂ配線
９ボールボンディングパッド（第２のパッド）
１０半導体基板
１１絶縁膜
１２絶縁膜
１３絶縁膜
１４バンプ
１５配線
１６，１６ａ配線
１７高周波電力増幅部
１８整合回路
１９コンデンサ
２０コイルまたは伝送線路
２１集積回路装置
２１ａ〜２１ｃ静電容量調整部
２２コントロール部
２３電力増幅用トランジスタ
２４整合回路
２５モジュール配線基板
２６半導体チップ
２７受動素子集積回路装置
２８，２９コンデンサ
３０ボールボンディングパッド（第２のパッド）
３１ワイヤボンディングパッド（第１のパッド）
３２，３３コンデンサ
３４ボールボンディングパッド（第２のパッド）
３５ワイヤボンディングパッド（第１のパッド）
３６，３７コンデンサ
３８ボールボンディングパッド（第２のパッド）
３９〜４１配線
４２ビアホール
４３〜４７配線
４８バンプ
４９バンプ
ＰＷＢ配線基板
ＢＰボンディングポスト
Ｗボンディングワイヤ
ＢＢＰボンディングポスト 1,1a Power amplification module (high frequency power amplification module, semiconductor integrated circuit device)
2 Semiconductor chip 3 High frequency power amplifiers 3a and 3b Amplifier 4 Output controller 5 Matching circuit (impedance matching circuit)
6 Capacitor 7 Capacitor 7a Wiring 7b Capacitance film 7c Wiring 8 Wire bonding pad (first pad)
81 Wire bonding pad (first pad)
8a, 8b Wiring 9 Ball bonding pad (second pad)
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Insulating film 12 Insulating film 13 Insulating film 14 Bump 15 Wiring 16, 16a Wiring 17 High frequency power amplification part 18 Matching circuit 19 Capacitor 20 Coil or transmission line 21 Integrated circuit device 21a-21c Capacitance adjustment part 22 Control part 23 Power amplifier transistor 24 Matching circuit 25 Module wiring board 26 Semiconductor chip 27 Passive element integrated circuit devices 28 and 29 Capacitor 30 Ball bonding pad (second pad)
31 Wire bonding pad (first pad)
32, 33 Capacitor 34 Ball bonding pad (second pad)
35 Wire bonding pad (first pad)
36, 37 Capacitor 38 Ball bonding pad (second pad)
39 to 41 Wiring 42 Via hole 43 to 47 Wiring 48 Bump 49 Bump PWB Wiring board BP Bonding post W Bonding wire BBP Bonding post

Claims

A high frequency power amplification module having a power amplifier,
A wiring board;
A semiconductor chip disposed on the wiring substrate and including an active element constituting the power amplifier;
An impedance matching circuit electrically connected to the power amplifier and formed on the semiconductor chip;
The high-frequency power amplification module, wherein the impedance matching circuit has a bonding pad in the semiconductor chip that varies an impedance value of the impedance matching circuit by ball bonding.

The high frequency power amplification module according to claim 1,
The operating frequency of the power amplifier is 800 MHz or more, and the high frequency power amplification module is mounted on a mobile phone.

The high frequency power amplification module according to claim 1,
The high-frequency power amplification module is mounted on a WCDMA mobile phone,
A high frequency power amplification module characterized in that switching between a UMTS band and a PCS band is performed by the ball bonding.

The high frequency power amplification module according to claim 1,
The high frequency power amplification module, wherein the impedance matching circuit performs impedance matching by changing a capacitance value.

In the high frequency power amplification module according to claim 1,
The high-frequency power amplification module, wherein the impedance matching circuit performs impedance matching by changing an impedance value.

The high frequency power amplification module according to claim 1,
The impedance matching circuit formed on the semiconductor chip is:
A first pad having a first shape;
A second pad having a second shape different from the first pad;
The high frequency power amplification module, wherein the second pad comprises a ball bonding pad.

The high frequency power amplification module according to claim 6,
The first shape is a substantially square shape,
The second shape is substantially rectangular,
The high frequency power amplification module, wherein the second pad is provided with two or more of the second shapes.

A high frequency power amplification module having a power amplifier,
A wiring board;
A first semiconductor chip disposed on the wiring board and including an active element constituting the power amplifier;
A second semiconductor chip including an impedance matching circuit electrically connected to the power amplifier;
The second semiconductor chip is composed of integrated passive components, and has a bonding pad in the second semiconductor chip that varies the impedance value of the impedance matching circuit by ball bonding. Power amplification module.

The high frequency power amplification module according to claim 8,
The high-frequency power amplification module is mounted on a WCDMA mobile phone,
A high frequency power amplification module characterized in that switching between a UMTS band and a PCS band is performed by the ball bonding.

A wiring board;
A semiconductor chip disposed on the wiring substrate and formed with a passive element including at least one of a coil, a capacitance, and a resistor;
An impedance matching circuit formed on the semiconductor chip,
2. The semiconductor integrated circuit device according to claim 1, wherein the impedance matching circuit includes a bonding pad in the semiconductor chip that varies an impedance value of the impedance matching circuit by ball bonding.

The semiconductor integrated circuit device according to claim 10.
An operating frequency of the power amplifier is 800 MHz or more, and the high-frequency power amplification module is mounted on a mobile phone.

The semiconductor integrated circuit device according to claim 10.
The impedance matching circuit formed on the semiconductor chip is:
A first pad having a first shape;
A second pad having a second shape different from the first pad;
2. The semiconductor integrated circuit device according to claim 1, wherein the second pad comprises a ball bonding pad.

A method for manufacturing a high-frequency power amplification module, comprising the following steps:
A semiconductor chip disposed on a wiring board and including an active element constituting a power amplifier;
An impedance matching circuit electrically connected to the power amplifier and formed on the semiconductor chip;
Bonding pads that vary the impedance value of the impedance matching circuit in the semiconductor chip;
Providing a module having:
Impedance matching of the impedance matching circuit by ball bonding to the bonding pad.

In the manufacturing method of the high frequency power amplification module according to claim 13,
The method of manufacturing a high-frequency power amplification module, wherein the impedance matching circuit performs impedance matching by changing a capacitance value or an impedance value.

In the manufacturing method of the high frequency power amplification module according to claim 13,
The impedance matching circuit formed on the semiconductor chip is:
A first pad having a first shape;
A second pad having a second shape different from the first pad;
The second pad comprises a ball bonding pad,
A method of manufacturing a high-frequency power amplification module, wherein the first pad and the second pad are connected by the ball bonding.

In the manufacturing method of the high frequency power amplification module according to claim 15,
The first shape is a substantially square shape,
The second shape is substantially rectangular,
The method for manufacturing a high-frequency power amplification module, wherein the second pad is provided with two or more of the second shapes.

A method of manufacturing a semiconductor integrated circuit device, comprising the following steps:
A first semiconductor chip disposed on a wiring substrate and including an active element constituting a power amplifier;
A second semiconductor chip comprising an integrated circuit passive component and including an impedance matching circuit electrically connected to the power amplifier;
A bonding pad that varies the impedance value of the impedance matching circuit by ball bonding;
Providing a module having:
Impedance matching of the impedance matching circuit by ball bonding to the bonding pad.

A method of manufacturing a semiconductor integrated circuit device, comprising the following steps:
A semiconductor chip disposed on a wiring board and formed with a passive element including at least one of a coil, a capacitance, and a resistor;
An impedance matching circuit formed on the semiconductor chip;
A bonding pad that varies the impedance value of the impedance matching circuit by ball bonding;
Providing a module having:
Impedance matching of the impedance matching circuit by ball bonding to the bonding pad.