JP2003283068A - Multiple wiring board - Google Patents

Multiple wiring board

Info

Publication number
JP2003283068A
JP2003283068A JP2002086764A JP2002086764A JP2003283068A JP 2003283068 A JP2003283068 A JP 2003283068A JP 2002086764 A JP2002086764 A JP 2002086764A JP 2002086764 A JP2002086764 A JP 2002086764A JP 2003283068 A JP2003283068 A JP 2003283068A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
hole
wiring pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002086764A
Other languages
Japanese (ja)
Inventor
Haruhiko Matsudaira
治彦 松平
Takuya Ouchi
卓也 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002086764A priority Critical patent/JP2003283068A/en
Publication of JP2003283068A publication Critical patent/JP2003283068A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem of a prior art multiple wiring board that the loss of a high frequency signal due to the conduction pattern is increased when the position for making a division groove is shifted. <P>SOLUTION: A plurality of wiring board regions sectioned by division lines 6 are formed on the major surface of a base board while being arranged vertically and horizontally and a plurality of wiring patterns 2 are formed between adjacent wiring board regions across the division line 6. In such a multiple wiring board, the wiring pattern 2 consists of a first wiring pattern 1 becoming a ground line G on the both wiring board region sides and a second wiring pattern 2 becoming a signal line S on one hand and becoming the ground line G on the other hand, and a through hole 7' consists of a first through hole 7b' penetrating the first wiring pattern 1 and a second through hole 7a' penetrating the second wiring pattern 2 and having a cross-sectional area smaller than that of the first through hole 7b'. Since excess exposure of the signal line is reduced extremely, transmission loss of a high frequency signal can be reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、一つの母基板から
多数個の配線基板を分割して作製するための多数個取り
配線基板に関するものである。 【0002】 【従来の技術】従来の高周波信号で作動する半導体素子
を搭載する配線基板のうち、リードレスチップキャリア
(LCC)タイプのパッケージに用いたものの分解斜視
図を図6に示す。同図に示すように、このLCCタイプ
の配線基板は、一般に上面に半導体素子14が載置される
載置部11dを有するアルミナ(Al23)セラミック
ス,窒化アルミニウム(AlN)セラミックス等のセラ
ミック基板を複数枚積層した基体11から成る。 【0003】この基体11の第1のセラミック基板11a,
第2のセラミック基板11bの側面に溝を設けるととも
に、その溝の内面に電解メッキ層等から成る導電部を設
ける。そして、外部の実装基板(図示せず)と、配線基
板内部に形成されシグナル(S)ラインとグランド
(G)ラインが形成された配線パターン12とが、電極パ
ッド(外部接続端子)17により、電気的に接続される。
この電極パッド17は上記の溝の内面に形成された導電部
から成る。 【0004】また、基体11の第3のセラミック基板11c
の側面には、蓋体13との接合面積を大きくして蓋体13の
基体11に対する接合を強固なものとするために、第1の
セラミック基板11a,第2のセラミック基板11bのよう
な溝は形成されておらず、この第3のセラミック基板11
cは所謂シールリングとしての機能を有する。 【0005】このような配線基板は、非常に小型である
ため母基板となる1枚のセラミックグリーンシートに分
割溝を設け、これを複数枚積層し焼結してセラミックス
とした後に電解メッキを施し、その後分割溝で分割する
ことにより個々の配線基板とするといった所謂多数個取
りにより製造するのがよい。この多数個取りにより製造
した方が、分割された個々のセラミックグリーンシート
を積層し焼結するよりも製造を非常に容易にでき、また
コストを低く抑えることができる。 【0006】そのため、基体11は、図7〜図9のそれぞ
れの部分拡大平面図に示す、第1のセラミック基板11
a,第2のセラミック基板11b,第3のセラミック基板
11c用のセラミックグリーンシートを積層し、焼結して
セラミックスとした後に電解メッキを施し、その後分割
溝16で分割することにより配線基板用の基体11として作
製される。 【0007】第1のセラミック基板11aとなるセラミッ
クグリーンシート上には、図7に部分拡大平面図を示す
ように、半導体素子14の載置部11dが設けられるととも
に貫通孔17’が設けられ、この貫通孔17’の略中央部を
横断するように跨がって分割溝16が設けられている。 【0008】また、第2のセラミック基板11bとなるセ
ラミックグリーンシートには、図8の部分拡大平面図お
よび図10の要部平面図に示すように、分割溝16と中央部
の貫通孔(開口)11b’とが形成されるとともに、略中
央部が分割溝16を跨るようにして形成され、個々の配線
基板に分割された際に電極パッド17を構成する貫通孔1
7’が設けられる。さらに、この貫通孔17’の分割溝16
に対して両側に接続されるように配線パターン12が形成
される。また、これら貫通孔17’の内周面と配線パター
ン12とに電解メッキを施すために、貫通孔17’間で分割
溝16を横切るように葛折状に導通パターン15が形成され
ている。 【0009】また、第3のセラミック基板11cとなるセ
ラミックグリーンシートには、図9に部分拡大平面図を
示すように、図8および図10の中央部の貫通孔11b’よ
りも若干大きく設けられた貫通孔11c’が分割溝16とと
もに形成されている。 【0010】このような電極パッド17,配線パターン12
および導通パターン15は、タングステンや銅等の金属粉
末メタライズから成り、例えば、タングステン粉末と有
機溶剤,バインダとからなる金属ペーストを基体11とな
る各セラミックグリーンシートの表面(溝表面を含む)
に所定パターンに印刷塗布しておくことにより形成され
る。 【0011】なお、第1のセラミック基板11aの貫通孔
17’内周面における電解メッキは、第1のセラミック基
板11aと第2のセラミック基板11bとを積層した際に、
それぞれの貫通孔17’が接触し導通することにより行な
われる。 【0012】このように、電解メッキ用の導通パターン
15は、電解メッキする際に全ての貫通孔17’および配線
パターン12を電気的に接続することができ、さらには、
個々の配線基板に分割溝16で分割した際に分割面で導通
パターン15が切断されるため、各々の配線パターン12を
電気的に短絡させることはない。 【0013】このような基体11は、その載置部11dに半
導体素子14が金(Au)−ゲルマニウム(Ge)等の低
融点ロウ材や樹脂接着剤で接合されるとともに、配線パ
ターン12に半導体素子14の電極がボンディングワイヤ
(図示せず)を介して電気的に接続される。さらに、基
体11の上面に、鉄(Fe)−ニッケル(Ni)−コバル
ト(Co)合金,鉄(Fe)−ニッケル(Ni)合金等
の金属材料や、アルミナセラミックス,窒化アルミニウ
ムセラミックス等のセラミックスから成る蓋体13が、シ
ーム溶接等による溶接や、金(Au)−錫(Sn)半田
等の低融点ロウ材による接着により接合される。このよ
うにして半導体素子14を内部に収納した製品としての半
導体装置となる。 【0014】このような半導体装置は、その電極パッド
17を介して外部の実装基板に錫(Sn)−鉛(Pb)半
田等の低融点半田で電気的に接続され、実装基板との高
周波信号の授受により半導体素子14を作動させる。 【0015】 【発明が解決しようとする課題】しかしながら、従来の
多数個取り配線基板では、貫通孔および配線パターン12
を電気的に接続するために導通パターンを設けておく必
要があり、個々の配線基板に分割したときに、この導通
パターンの切れ端が配線パターン12から延びたようにし
て残留するため、特に半導体素子14の動作周波数がGH
z帯に高周波化したときの信号の迂回伝送による損失が
非常に大きくなってしまうという問題点があった。 【0016】また、従来の多数個取り配線基板において
は、貫通孔の径がほぼ同じであったため、特にシグナル
(S)ラインが形成される貫通孔の露出面積が大きくな
り過ぎ、半導体素子14の動作周波数がGHz帯に高周波
化したときの信号の迂回伝送による損失が非常に大きく
なってしまうという問題点があった。 【0017】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、配線パターンのシグナルラインを
伝送する高周波信号の伝送特性を円滑なものとすること
により、半導体素子の高周波信号による作動性を良好な
ものとすることができる配線基板を提供することにあ
る。 【0018】 【課題を解決するための手段】本発明の多数個取り配線
基板は、セラミックスから成る母基板の主面に分割線で
区切られた略四角形の複数の配線基板領域が縦横に配列
形成され、隣接する配線基板領域の間で前記分割溝を横
切って形成された複数の配線パターンを有するととも
に、前記分割溝を跨がって前記配線パターンを貫通する
貫通孔が形成された多数個取り配線基板において、前記
配線パターンは、隣接する両方の前記配線基板領域側で
グランド配線とされている第1の配線パターンと、隣接
する一方の前記配線基板領域側でシグナル配線とされ、
他方の前記配線基板領域側でグランド配線とされている
第2の配線パターンとからなり、前記貫通孔は、前記第
1の配線パターンを貫通する第1の貫通孔と、前記第2
の配線パターンを貫通する、前記第1の貫通孔よりも断
面積の小さい第2の貫通孔とからなることを特徴とする
ものである。 【0019】本発明の多数個取り配線基板によれば、上
記の構成により、配線パターンは、隣接する両方の配線
基板領域側でグランド配線とされている第1の配線パタ
ーンと、隣接する一方の配線基板領域側でシグナル配線
とされ、他方の配線基板領域側でグランド配線とされて
いる第2の配線パターンとからなることから、グランド
配線の一部に電解めっき用の導通をとることにより、全
てのグランド配線およびシグナル配線に電解めっき用の
導通をとることができるため、配線基板に導通用の引き
出し配線(導通パターン)を引いておく必要がないの
で、余分な配線パターン(導通パターン)による信号用
の配線パターンを伝搬する高周波信号の伝送損失を小さ
くすることができる。 【0020】さらに、上記構成において、分割溝を跨が
って配線パターンを貫通する貫通孔は、第1の配線パタ
ーンを貫通する第1の貫通孔と、第2の配線パターンを
貫通する、第1の貫通孔よりも断面積の小さい第2の貫
通孔としたことから、余分なシグナル配線の露出が極め
て小さなものとなるため、信号用の配線パターンを伝搬
する高周波信号の伝送損失をより一層小さくすることが
できる。 【0021】 【発明の実施の形態】本発明の多数個取り配線基板を以
下に詳細に説明する。図1は本発明の多数個取り配線基
板を分割することにより作製された個々の配線基板の実
施の形態の一例を示す分解斜視図、図2〜図4は積層前
の各セラミックグリーンシートを示す部分拡大平面図、
図5は本発明の多数個取り配線基板における導通パター
ンの形成の例を示す要部平面図である。これらの図にお
いて、1は基体、2は配線パターンである。これらの基
体1および配線パターン2により配線基板が形成され、
蓋体3等で半導体素子4を気密封止することにより半導
体装置が構成される。このような個々の配線基板は、セ
ラミックスから成る一つの母基板に分割後に配線基板と
なる配線基板領域が分割溝で区切られて縦横に配列され
た多数個取り配線基板を、分割線に沿って分割すること
により製作される。 【0022】基体1は、その上面に凹部を有するととも
に、その外側側面に、内周面に電解メッキが施され電極
パッド7となる溝が設けられ、例えば、アルミナセラミ
ックス,窒化アルミニウムセラミックス等の各種セラミ
ックスから成る。また、基体1の凹部の底面に半導体素
子4を載置固定する載置部1dを有している。このよう
な基体1は、半導体素子4の載置固定部材として機能
し、また基体1となるセラミックスから成る母基板用の
材質は半導体素子4の電気特性に応じて適宜選定され
る。 【0023】また、この基体1は、例えばアルミナセラ
ミックスから成る場合であれば、以下のようにして作製
される。まず、酸化アルミニウム(Al23),酸化珪
素(SiO2),酸化マグネシウム(MgO),酸化カ
ルシウム(CaO)等の原料粉末に有機バインダ,溶剤
等を添加混合してペーストを作製する。そのペーストを
ドクターブレード法やカレンダーロール法等を採用する
ことによって、1枚または複数枚から成る、第1のセラ
ミック基板1a,第2のセラミック基板1b,第3のセ
ラミック基板1cとなるセラミックグリ−ンシートを作
製する。これらのセラミックグリーンシートに、必要に
応じて貫通孔7’および各配線基板領域の中央部に設け
られる半導体素子4aを収容する凹部となる貫通孔1
b’,1c’を形成するための打ち抜き加工を施し、し
かる後、配線パターン2や導通パターン5となる部位や
貫通孔7’内周面に、モリブデン(Mo)−マンガン
(Mn)やタングステン(W)等の金属ペーストを印刷
塗布する。そして、これらを積層するとともに約1600℃
の温度で焼結することにより作製される。 【0024】このような基体1の第1のセラミック基板
1aとなる第1のセラミックグリーンシートの一方の主
面には、図2の部分拡大平面図に示すように、分割溝6
で区切られた長方形等の略四角形の配線基板領域が縦横
に配列形成される。この配線基板領域内に半導体素子4
の載置部1dが設けられる。また、この分割溝6の線上
に貫通孔7’が設けられる。即ち、この貫通孔7’の略
中央部を横断するように跨がって分割溝6が設けられ
る。この貫通孔7’は、同じ構成の配線基板を多数形成
するために、各配線基板領域同士で分割溝6上の同様の
箇所に形成される。 【0025】基体1の第2のセラミック基板1bとなる
第2のセラミックグリーンシートの一方の主面には、図
3の部分拡大平面図ならびに図5の要部平面図に示すよ
うに、第1のセラミックグリーンシート上の分割溝6に
対応する分割溝6で区切られた、半導体素子4を取り囲
むための貫通孔1b’が中央に形成された、外形が四角
形で枠状の配線基板領域が縦横に配列形成される。各配
線基板領域では、分割溝6上に貫通孔7’が形成され
る。即ち、第2のセラミックグリーンシートの貫通孔
7’の略中央部を横断するように跨がって第2のセラミ
ックグリーンシート上に分割溝6が設けられる。 【0026】第2のセラミックグリーンシートの貫通孔
7’から貫通孔1b’側に延びる配線パターン2を形成
するに際し、各配線基板領域において、信号〔シグナル
(S)〕用の配線パターン2と接地〔グランド(G)〕
用の配線パターン2とが、例えば交互に配置されるよう
に形成する。この場合、貫通孔7’がなければ、配線パ
ターン2は互いに隣接する配線基板領域同士の間で分割
溝6を横切って形成される。 【0027】また貫通孔7’は、隣接する両方の配線基
板領域側でグランド配線Gとされている第1の配線パタ
ーン2を貫通する第1の貫通孔7b’と、隣接する一方
の配線基板領域側でシグナル配線Sとされ、他方の配線
基板領域側でグランド配線Gとされている第2の配線パ
ターン2を貫通する、第1の貫通孔7b’よりも断面積
の小さい第2の貫通孔7a’とで形成されている。即
ち、第2の貫通孔7a’に対して、一方に信号用の配線
パターン2が、他方に接地用の配線パターン2が配置さ
れるように形成されるものであり、このように信号用の
配線パターン2(シグナル配線S)と接地用の配線パタ
ーン2(グランド配線G)とを組み合わせて配置するこ
とが重要である。 【0028】このような組合せとすることにより、配線
基板に隣接する配線パターン2間の導通用の引き出し配
線(導通パターン)を引いておく必要がないので、余分
な配線パターン2が付加されることによる、信号用の配
線パターン2を伝搬する高周波信号の伝送損失を小さく
することができる。 【0029】さらに、第2の貫通孔7a’を第1の貫通
孔7b’よりも断面積の小さいものとすることから、余
分なシグナル配線Sの露出が極めて小さなものとなるた
め、信号用の配線パターン2を伝搬する高周波信号の伝
送損失をより一層小さくすることができる。 【0030】なお、シグナルラインは、配線パターン2
とそれに接続された電極パッド7の導体とで構成される
高周波信号の伝送路であり、グランドラインは、配線パ
ターン2とそれに接続された電極パッド7の導体とで構
成される接地電位の導電路である。 【0031】このような配線パターン2自体の構成は、
信号用と接地用とで特に区別されるものではないが、シ
グナルラインの左右両隣にグランドラインを形成してお
く方が、インピーダンス特性を良好なものとできる。 【0032】第3のセラミック基板1cとなる第3のセ
ラミックグリーンシートの主面には、図4に示すよう
に、第2のセラミックグリーンシート上の分割溝6に対
応する分割溝6で区切られた、中央部に貫通孔1c’が
形成された外形が四角形で枠状の基板領域が縦横に配列
形成されている。また、図4の部分拡大平面図に示すよ
うに、図3および図5の貫通孔1b’よりも開口幅が若
干大きく形成された貫通孔1c’が形成される。これ
は、図1に示すように、基体1の凹部を下方に向かって
段階的に狭くする構成とするためである。 【0033】この第3のセラミック基板1cは、その上
面が、半導体素子4を封止するための蓋体3がシーム溶
接等による溶接や金(Au)−錫(Sn)半田等の低融
点ロウ材による接着により強固に接合されるシール部
材、所謂シールリングとして機能する。また、その枠の
幅は接合強度を維持するような適度な大きさとされる。 【0034】なお、第1のセラミック基板1aの貫通孔
7’内周面における電解メッキは、第1のセラミック基
板1aと第2のセラミック基板1bとを積層した際に、
それぞれの貫通孔7’が接触し導通することにより行な
われる。また、積層し焼結した後にニッケル(Ni)メ
ッキ,金(Au)メッキ等の耐食性に優れた電解メッキ
を施す際に、全ての貫通孔7’および配線パターン2が
を電気的に接続されるが、個々の配線基板に分割した際
には、分割面で貫通孔7’が切断されるため、各々の配
線パターン2を電気的に短絡させることはない。 【0035】かくして、本発明の多数個取り配線基板
は、基体1の略中央部に設けられる貫通孔1b’,1
c’と、基体1の外側側面に設けられ、貫通孔7’を縦
方向に分割して形成された溝から成り外部との電気的接
続を行なう電極パッド7となる溝と、第1,第2,第3
の各セラミックグリーンシートに設けられた貫通孔7’
の上端開口の略中央部を横断する分割溝6と、第2のセ
ラミックグリーンシートに設けられた貫通孔7’の分割
溝6に対して両側に接合され、半導体素子4との電気的
接続を行なう配線パターン2とを有する配線基板領域が
縦横に形成された構造を有する。 【0036】図1に示す例の場合、各配線基板は、貫通
孔1b’,1c’と、貫通孔7’と、分割溝6と、配線
パターン2とが設けられた、第1〜第3のセラミックグ
リーンシートを積層し焼結し電解メッキを施した後、第
1,第2,第3の各セラミックグリーンシートを上下方
向で重なるように対応する分割溝6で分割することによ
り作製される。その結果、この配線基板の上面には凹部
が形成され、この凹部底面に半導体素子4を載置する載
置部1dを有する基体1を有するものとなる。 【0037】即ち、上面に半導体素子4を載置する載置
部1dを有する第1のセラミック基板1aと、第1のセ
ラミック基板1a上面に積層され、半導体素子4と外部
との電気的接続を行なう枠状の第2のセラミック基板1
bと、第2のセラミック基板1b上面に積層され、上面
に半導体素子4を封止する蓋体3を接合するための枠状
の第3のセラミック基板1cとから成る基体1を具備し
た配線基板と成る。 【0038】また、本発明の多数個取り配線基板により
形成される個々の配線基板は、図1のような基体1の上
面に凹部を形成したものに限らず、平板状の基体の上面
の周縁部にキャップ状の蓋体を接合させたものであって
もよい。 【0039】このように、セラミックグリーンシートを
複数枚積層し、焼結し電解メッキが施されて成る各セラ
ミック基板1a,1b,1cを分割溝6で分割し基体1
と成した後、載置部1dに半導体素子4を金(Au)−
ゲルマニウム(Ge)等の低融点ロウ材や樹脂接着剤を
介して載置固定し、半導体素子4の電極を配線パターン
2にボンディングワイヤを介して電気的に接続する。そ
の後、基体1の上面に鉄(Fe)−ニッケル(Ni)−
コバルト(Co)合金,鉄−ニッケル合金等の金属材料
や、アルミナセラミックス,窒化アルミニウムセラミッ
クス等のセラミックスから成る蓋体3が、シーム溶接等
による溶接や金(Au)−錫(Sn)半田等の低融点ロ
ウ材による接着により接合され、半導体素子4を内部に
収納した製品としての半導体装置となる。 【0040】このような半導体装置は、その電極パッド
7を介して外部の実装基板に錫(Sn)−鉛(Pb)半
田等の低融点半田で竜気的に接続され、実装基板との高
周波信号の授受により半導体素子4を作動させる。 【0041】なお、本発明は上記の実施の形態の例に限
定されず、本発明の要旨を逸脱しない範囲内において種
々の変更を行なうことは何等支障ない。 【0042】例えば、高周波信号で作動する発光素子の
一種である半導体レーザ(LD)等の光素子を収納する
光半導体素子収納用パッケージを形成するための配線基
板の場合においても、本発明を適用できる。 【0043】また、母基板を形成する絶縁材料や配線パ
ターン2を形成する導体材料には、セラミックスや金属
ペーストの他にも、多数個取り配線基板に使用できる種
々の絶縁材料や導体材料を用いることができる。 【0044】 【発明の効果】本発明の多数個取り配線基板によれば、
セラミックスから成る母基板の主面に分割線で区切られ
た略四角形の複数の配線基板領域が縦横に配列形成さ
れ、隣接する前記配線基板領域の間で前記分割溝を横切
って形成された複数の配線パターンを有するとともに、
前記分割溝を跨がって前記配線パターンを貫通する貫通
孔が形成された多数個取り配線基板において、前記配線
パターンは、隣接する両方の前記配線基板領域側でグラ
ンド配線とされている第1の配線パターンと、隣接する
一方の前記配線基板領域側でシグナル配線とされ、他方
の前記配線基板領域側でグランド配線とされている第2
の配線パターンとからなることから、グランド配線の一
部に電解めっき用の導通をとることにより、全てのグラ
ンド配線およびシグナル配線に電解めっき用の導通をと
ることができるため、配線基板に導通用の引き出し配線
(導通パターン)を引いておく必要がないので、余分な
配線パターン(導通パターン)による信号用の配線パタ
ーンを伝搬する高周波信号の伝送損失を小さくすること
ができる。 【0045】また、本発明の多数個取り配線基板によれ
ば、上記構成において、前記貫通孔は、前記第1の配線
パターンを貫通する第1の貫通孔と、前記第2の配線パ
ターンを貫通する、前記第1の貫通孔よりも断面積の小
さい第2の貫通孔とすることから、余分なシグナル配線
の露出が極めて小さなものとなるため、信号用の配線パ
ターンを伝搬する高周波信号の伝送損失をより一層小さ
くすることができる。 【0046】以上により、本発明によれば、配線パター
ンのシグナルラインを伝送する高周波信号の伝送特性を
円滑なものとすることにより、半導体素子の高周波信号
による作動性を良好なものとすることができる配線基板
を提供することができた。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-cavity wiring board for dividing and manufacturing a large number of wiring boards from one mother board. 2. Description of the Related Art FIG. 6 is an exploded perspective view of a conventional wiring board on which a semiconductor element operated by a high-frequency signal is mounted, which is used for a leadless chip carrier (LCC) type package. As shown in the figure, this LCC type wiring board is generally made of a ceramic such as alumina (Al 2 O 3 ) ceramic or aluminum nitride (AlN) ceramic having a mounting portion 11 d on which a semiconductor element 14 is mounted. The base body 11 includes a plurality of stacked substrates. The first ceramic substrate 11a of the base 11
A groove is provided on the side surface of the second ceramic substrate 11b, and a conductive portion made of an electrolytic plating layer or the like is provided on the inner surface of the groove. An external mounting board (not shown) and a wiring pattern 12 formed inside the wiring board and having a signal (S) line and a ground (G) line formed thereon are connected by electrode pads (external connection terminals) 17. It is electrically connected.
The electrode pad 17 is formed of a conductive portion formed on the inner surface of the groove. The third ceramic substrate 11c of the base 11
In order to increase the bonding area with the lid 13 and to strengthen the bonding of the lid 13 to the base 11, grooves such as the first ceramic substrate 11a and the second ceramic substrate 11b Is not formed, and the third ceramic substrate 11
c has a function as a so-called seal ring. [0005] Since such a wiring board is very small, a single ceramic green sheet serving as a mother board is provided with a dividing groove, a plurality of these are laminated and sintered to obtain ceramics, and then subjected to electrolytic plating. Then, it is preferable to manufacture the semiconductor device by so-called multi-cavity manufacturing in which individual wiring boards are divided by dividing grooves. The production by multi-cavity production is much easier than the lamination and sintering of the divided individual ceramic green sheets, and the cost can be reduced. For this reason, the base 11 is made of a first ceramic substrate 11 shown in the respective partial enlarged plan views of FIGS.
a, second ceramic substrate 11b, third ceramic substrate
The ceramic green sheets for 11c are laminated and sintered to form ceramics, then subjected to electrolytic plating, and then divided by dividing grooves 16 to produce a substrate 11 for a wiring board. As shown in a partially enlarged plan view of FIG. 7, a mounting portion 11d for a semiconductor element 14 and a through hole 17 'are provided on a ceramic green sheet serving as a first ceramic substrate 11a. A dividing groove 16 is provided so as to cross over a substantially central portion of the through hole 17 '. Further, as shown in a partially enlarged plan view of FIG. 8 and a main part plan view of FIG. 10, a ceramic green sheet serving as the second ceramic substrate 11b has a dividing groove 16 and a through hole (opening) at a central portion. 11b ') and a substantially central portion is formed so as to straddle the dividing groove 16, and the through hole 1 which forms the electrode pad 17 when divided into individual wiring boards.
7 'is provided. Further, the dividing groove 16 of the through hole 17 '
The wiring pattern 12 is formed so as to be connected to both sides. Further, in order to apply electrolytic plating to the inner peripheral surface of these through holes 17 ′ and the wiring pattern 12, conductive patterns 15 are formed between the through holes 17 ′ so as to cross the dividing groove 16 in a zigzag manner. As shown in a partially enlarged plan view of FIG. 9, the ceramic green sheet serving as the third ceramic substrate 11c is provided with a slightly larger through hole 11b 'at the center of FIGS. The through hole 11 c ′ is formed together with the dividing groove 16. [0010] Such an electrode pad 17, wiring pattern 12
The conductive pattern 15 is made of metallized metal powder such as tungsten or copper. For example, a metal paste composed of a tungsten powder, an organic solvent, and a binder is applied to the surface (including the groove surface) of each ceramic green sheet serving as the base 11.
Is formed by printing and applying a predetermined pattern on the substrate. The through hole of the first ceramic substrate 11a
The electrolytic plating on the inner peripheral surface of 17 ′ is performed when the first ceramic substrate 11a and the second ceramic substrate 11b are laminated.
This is performed by bringing the respective through holes 17 'into contact and conducting. Thus, the conductive pattern for electrolytic plating
15 can electrically connect all the through holes 17 ′ and the wiring pattern 12 during electrolytic plating, and furthermore,
Since the conductive pattern 15 is cut at the divided surface when the wiring pattern is divided into the individual wiring boards by the dividing groove 16, the wiring patterns 12 are not electrically short-circuited. In such a base 11, a semiconductor element 14 is bonded to a mounting portion 11d thereof with a low melting point brazing material such as gold (Au) -germanium (Ge) or a resin adhesive, and a semiconductor element 14 is formed on the wiring pattern 12. The electrodes of the element 14 are electrically connected via bonding wires (not shown). Furthermore, on the upper surface of the base 11, a metal material such as an iron (Fe) -nickel (Ni) -cobalt (Co) alloy or an iron (Fe) -nickel (Ni) alloy, or a ceramic such as an alumina ceramic or an aluminum nitride ceramic is used. The lid 13 is joined by welding by seam welding or the like, or by bonding with a low melting point brazing material such as gold (Au) -tin (Sn) solder. Thus, a semiconductor device as a product in which the semiconductor element 14 is housed is obtained. Such a semiconductor device has its electrode pad
The semiconductor element 14 is electrically connected to an external mounting board via a low-melting point solder such as tin (Sn) -lead (Pb) solder via the 17 and exchanges high-frequency signals with the mounting board. [0015] However, in the conventional multi-cavity wiring board, the through hole and the wiring pattern 12 are not provided.
It is necessary to provide a conductive pattern in order to electrically connect the conductive patterns, and when divided into individual wiring boards, the cut ends of the conductive pattern remain as extending from the wiring pattern 12, so that the semiconductor element is particularly required. 14 operating frequency is GH
There has been a problem that the loss due to the detour transmission of the signal when the frequency is increased to the z band becomes very large. In the conventional multi-cavity wiring board, since the diameter of the through hole is almost the same, the exposed area of the through hole in which the signal (S) line is formed is particularly large, and the semiconductor element 14 There is a problem that the loss due to the detour transmission of the signal when the operating frequency is increased to the GHz band becomes very large. SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to improve the transmission characteristics of a high-frequency signal transmitted through a signal line of a wiring pattern by using a high-frequency signal of a semiconductor element. It is an object of the present invention to provide a wiring board capable of improving the operability of the wiring board. According to the present invention, there is provided a multi-cavity wiring board, in which a plurality of substantially rectangular wiring board regions divided by dividing lines are vertically and horizontally arranged on a main surface of a mother substrate made of ceramics. A plurality of wiring patterns having a plurality of wiring patterns formed across the division groove between adjacent wiring substrate regions, and having a through-hole penetrating the wiring pattern across the division groove. In the wiring board, the wiring pattern is a first wiring pattern that is a ground wiring on both of the adjacent wiring board regions, and a signal wiring on one of the adjacent wiring substrate regions,
A second wiring pattern serving as a ground wiring on the other wiring board region side, wherein the through-hole includes a first through-hole passing through the first wiring pattern;
And a second through hole having a smaller cross-sectional area than the first through hole, penetrating the wiring pattern. According to the multi-cavity wiring board of the present invention, according to the above configuration, the wiring pattern is formed such that the first wiring pattern, which is grounded on both adjacent wiring board regions, is connected to one of the adjacent ones. Since the second wiring pattern is used as a signal wiring on the wiring board area side and is used as a ground wiring on the other wiring board area side, a part of the ground wiring is made conductive for electrolytic plating. Since all the ground wiring and signal wiring can be made conductive for electrolytic plating, there is no need to pull out the lead wiring (conductive pattern) for conductivity on the wiring board, so an extra wiring pattern (conductive pattern) is used. Transmission loss of a high-frequency signal propagating through a signal wiring pattern can be reduced. Further, in the above configuration, the through-hole penetrating the wiring pattern over the division groove may include a first through-hole penetrating the first wiring pattern and a second through-hole penetrating the second wiring pattern. Since the second through-hole having a smaller cross-sectional area than the first through-hole has a very small exposure of extra signal wiring, the transmission loss of the high-frequency signal propagating through the signal wiring pattern is further reduced. Can be smaller. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multi-cavity wiring board according to the present invention will be described in detail below. FIG. 1 is an exploded perspective view showing an example of an embodiment of an individual wiring board manufactured by dividing the multi-cavity wiring board of the present invention, and FIGS. 2 to 4 show respective ceramic green sheets before lamination. Partially enlarged plan view,
FIG. 5 is a plan view of an essential part showing an example of forming a conductive pattern in the multi-cavity wiring board of the present invention. In these figures, 1 is a base and 2 is a wiring pattern. A wiring board is formed by the base 1 and the wiring pattern 2,
The semiconductor device is formed by hermetically sealing the semiconductor element 4 with the lid 3 and the like. Such individual wiring boards are obtained by dividing a multi-piece wiring board in which a wiring board area to be a wiring board after being divided into one mother board made of ceramics is divided by a dividing groove and arranged vertically and horizontally along a dividing line. It is produced by dividing. The base 1 has a concave portion on the upper surface, and a groove which becomes an electrode pad 7 by electrolytic plating on an inner peripheral surface is provided on an outer side surface thereof. For example, various types of materials such as alumina ceramics and aluminum nitride ceramics are provided. Consists of ceramics. Further, a mounting portion 1d for mounting and fixing the semiconductor element 4 on the bottom surface of the concave portion of the base 1 is provided. Such a base 1 functions as a mounting and fixing member for the semiconductor element 4, and a material for the mother substrate made of ceramics serving as the base 1 is appropriately selected according to the electrical characteristics of the semiconductor element 4. If the substrate 1 is made of, for example, alumina ceramics, it is manufactured as follows. First, a paste is prepared by adding an organic binder, a solvent, and the like to raw material powder such as aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), magnesium oxide (MgO), and calcium oxide (CaO). The paste is applied to a doctor blade method, a calendar roll method, or the like to form a ceramic grease of one or a plurality of sheets to form the first ceramic substrate 1a, the second ceramic substrate 1b, and the third ceramic substrate 1c. Make a sheet. In these ceramic green sheets, if necessary, the through holes 7 'and the through holes 1 serving as recesses for accommodating the semiconductor elements 4a provided in the central portions of the respective wiring board regions.
A punching process for forming b ′ and 1c ′ is performed, and thereafter, molybdenum (Mo) -manganese (Mn) or tungsten (Mn) is formed on the portion to be the wiring pattern 2 or the conductive pattern 5 or on the inner peripheral surface of the through hole 7 ′. Print and apply a metal paste such as W). Then, these are laminated and about 1600 ° C
It is produced by sintering at a temperature of As shown in a partially enlarged plan view of FIG. 2, a dividing groove 6 is formed on one main surface of the first ceramic green sheet serving as the first ceramic substrate 1a of the substrate 1.
Substantially rectangular wiring board regions, such as rectangles, are vertically and horizontally arranged. In this wiring board area, the semiconductor element 4
Is provided. Further, a through hole 7 ′ is provided on the line of the division groove 6. That is, the division groove 6 is provided so as to cross over a substantially central portion of the through hole 7 '. The through holes 7 ′ are formed at similar locations on the dividing groove 6 between the respective wiring board regions in order to form a large number of wiring boards having the same configuration. As shown in the partial enlarged plan view of FIG. 3 and the main part plan view of FIG. 5, the first ceramic green sheet serving as the second ceramic substrate 1b of the base 1 has a first main surface. A through-hole 1b 'for surrounding the semiconductor element 4 is formed at the center, which is defined by the dividing grooves 6 corresponding to the dividing grooves 6 on the ceramic green sheet of FIG. The array is formed. In each wiring board region, a through hole 7 ′ is formed on the division groove 6. That is, the division groove 6 is provided on the second ceramic green sheet so as to cross over substantially the center of the through hole 7 ′ of the second ceramic green sheet. When forming the wiring pattern 2 extending from the through hole 7 'to the through hole 1b' side of the second ceramic green sheet, the wiring pattern 2 for signals [signal (S)] is grounded in each wiring board region. [Ground (G)]
And the wiring patterns 2 are alternately arranged, for example. In this case, if there is no through hole 7 ', the wiring pattern 2 is formed across the dividing groove 6 between the wiring board regions adjacent to each other. The through hole 7 'is formed between the first through hole 7b' penetrating the first wiring pattern 2 which is the ground wiring G on both adjacent wiring board regions, and the adjacent one of the wiring boards. A second through hole, which has a smaller cross-sectional area than the first through hole 7b ', penetrates through the second wiring pattern 2, which is a signal wiring S on the area side and a ground wiring G on the other wiring board area side. The hole 7a 'is formed. That is, with respect to the second through-hole 7a ', the signal wiring pattern 2 is formed on one side and the ground wiring pattern 2 is formed on the other side. It is important to arrange the wiring pattern 2 (signal wiring S) and the wiring pattern 2 for grounding (ground wiring G) in combination. By adopting such a combination, it is not necessary to pull out the lead-out wiring (conductive pattern) for wiring between the wiring patterns 2 adjacent to the wiring board, so that an extra wiring pattern 2 is added. Accordingly, the transmission loss of the high-frequency signal propagating through the signal wiring pattern 2 can be reduced. Further, since the second through-hole 7a 'has a smaller cross-sectional area than the first through-hole 7b', the exposure of the extra signal wiring S becomes extremely small. The transmission loss of the high-frequency signal propagating through the wiring pattern 2 can be further reduced. The signal line is a wiring pattern 2
And a conductor of the electrode pad 7 connected thereto and a transmission path of a high-frequency signal. The ground line is a conductive path of a ground potential formed by the wiring pattern 2 and the conductor of the electrode pad 7 connected thereto. It is. The configuration of the wiring pattern 2 itself is as follows.
Although there is no particular distinction between a signal line and a ground line, it is better to form ground lines on both the left and right sides of the signal line to improve the impedance characteristics. As shown in FIG. 4, the main surface of the third ceramic green sheet serving as the third ceramic substrate 1c is divided by division grooves 6 corresponding to the division grooves 6 on the second ceramic green sheet. In addition, a frame-shaped substrate region having a rectangular outer shape in which a through-hole 1c 'is formed in the center portion is arranged vertically and horizontally. As shown in the partial enlarged plan view of FIG. 4, a through hole 1c 'having an opening width slightly larger than that of the through hole 1b' of FIGS. 3 and 5 is formed. This is because, as shown in FIG. 1, the concave portion of the base body 1 is gradually narrowed downward. The top surface of the third ceramic substrate 1c is covered with a lid 3 for sealing the semiconductor element 4 by welding such as seam welding or a low melting point solder such as gold (Au) -tin (Sn) solder. It functions as a seal member that is firmly joined by bonding with materials, a so-called seal ring. Further, the width of the frame is set to an appropriate size so as to maintain the bonding strength. The electrolytic plating on the inner peripheral surface of the through hole 7 ′ of the first ceramic substrate 1 a is performed when the first ceramic substrate 1 a and the second ceramic substrate 1 b are laminated.
This is performed by bringing the respective through holes 7 'into contact and conducting. Further, when performing electrolytic plating having excellent corrosion resistance such as nickel (Ni) plating or gold (Au) plating after lamination and sintering, all the through holes 7 ′ and the wiring patterns 2 are electrically connected. However, when the wiring patterns are divided into individual wiring boards, the through holes 7 ′ are cut at the divided surfaces, so that the respective wiring patterns 2 are not electrically short-circuited. Thus, the multi-cavity wiring board of the present invention is provided with the through holes 1 b ′, 1
c ', a groove provided on the outer side surface of the base 1, and formed as a groove formed by dividing the through hole 7' in the vertical direction and serving as an electrode pad 7 for making an electrical connection to the outside; 2nd, 3rd
Through holes 7 'provided in each ceramic green sheet
The split groove 6 traversing the substantially central portion of the upper end opening of the second ceramic green sheet and the split groove 6 of the through hole 7 ′ provided in the second ceramic green sheet are joined on both sides to establish electrical connection with the semiconductor element 4. It has a structure in which a wiring board region having a wiring pattern 2 to be performed is formed vertically and horizontally. In the case of the example shown in FIG. 1, each wiring board is provided with through holes 1b 'and 1c', a through hole 7 ', a dividing groove 6, and a wiring pattern 2; After laminating and sintering the ceramic green sheets and subjecting them to electrolytic plating, the first, second, and third ceramic green sheets are divided by corresponding division grooves 6 so as to overlap in the vertical direction. . As a result, a concave portion is formed on the upper surface of the wiring substrate, and the base 1 having the mounting portion 1d on which the semiconductor element 4 is mounted is provided on the bottom surface of the concave portion. That is, a first ceramic substrate 1a having a mounting portion 1d on which the semiconductor element 4 is mounted on the upper surface, and a first ceramic substrate 1a laminated on the upper surface of the first ceramic substrate 1a to electrically connect the semiconductor element 4 to the outside. Frame-shaped second ceramic substrate 1 to be performed
and a frame-shaped third ceramic substrate 1c laminated on the upper surface of the second ceramic substrate 1b and joined to the lid 3 for sealing the semiconductor element 4 on the upper surface. It becomes. Further, the individual wiring boards formed by the multi-cavity wiring board of the present invention are not limited to those having recesses formed on the upper surface of the base 1 as shown in FIG. A cap-shaped lid may be joined to the portion. As described above, a plurality of ceramic green sheets are laminated, sintered and electrolytically plated, and each of the ceramic substrates 1a, 1b and 1c is divided by the dividing groove 6 to form the base 1
After that, the semiconductor element 4 is placed on the mounting portion 1d with gold (Au) −
The semiconductor element 4 is mounted and fixed via a low melting point brazing material such as germanium (Ge) or a resin adhesive, and the electrode of the semiconductor element 4 is electrically connected to the wiring pattern 2 via a bonding wire. Then, iron (Fe) -nickel (Ni)-
The cover 3 made of a metal material such as a cobalt (Co) alloy or an iron-nickel alloy, or a ceramic such as an alumina ceramic or an aluminum nitride ceramic is welded by seam welding or the like or gold (Au) -tin (Sn) solder or the like. The semiconductor device is joined by bonding with a low melting point brazing material, and becomes a semiconductor device as a product in which the semiconductor element 4 is housed. Such a semiconductor device is inexorably connected to an external mounting board via the electrode pad 7 by using a low-melting point solder such as tin (Sn) -lead (Pb) solder. The semiconductor element 4 is operated by transmitting and receiving signals. It should be noted that the present invention is not limited to the above-described embodiment, and that various changes may be made without departing from the scope of the present invention. For example, the present invention is also applied to a wiring board for forming an optical semiconductor element housing package for housing an optical element such as a semiconductor laser (LD) which is a kind of light emitting element operated by a high frequency signal. it can. As the insulating material for forming the mother board and the conductive material for forming the wiring pattern 2, various insulating materials and conductive materials that can be used for a multi-cavity wiring board are used in addition to ceramics and metal paste. be able to. According to the multi-cavity wiring board of the present invention,
A plurality of substantially rectangular wiring board regions separated by dividing lines are formed vertically and horizontally on the main surface of the mother substrate made of ceramics, and a plurality of wiring board regions formed across the dividing groove between the adjacent wiring board regions. With the wiring pattern,
In a multi-cavity wiring board in which a through-hole penetrating the wiring pattern over the division groove, the wiring pattern is a ground wiring on both adjacent wiring board regions. And a signal wiring on one of the adjacent wiring substrate regions and a ground wiring on the other wiring substrate region.
Since a part of the ground wiring is made conductive for electrolytic plating, all the ground wiring and signal wiring can be made conductive for electrolytic plating. It is not necessary to pull out the lead-out wiring (conduction pattern), so that the transmission loss of the high-frequency signal propagating through the signal wiring pattern due to the extra wiring pattern (conduction pattern) can be reduced. Further, according to the multi-cavity wiring board of the present invention, in the above structure, the through-holes pass through the first wiring pattern and the second through-hole. Since the second through-hole having a smaller cross-sectional area than the first through-hole has a very small exposure of extra signal wiring, transmission of a high-frequency signal propagating through a signal wiring pattern is very small. Loss can be further reduced. As described above, according to the present invention, it is possible to improve the operability of a semiconductor element by a high-frequency signal by making the transmission characteristics of a high-frequency signal transmitted through a signal line of a wiring pattern smooth. It is possible to provide a wiring board that can be used.

【図面の簡単な説明】 【図1】本発明の多数個取り配線基板を分割することに
より作製された個々の配線基板の実施の形態の一例を示
す分解斜視図である。 【図2】本発明の多数個取り配線基板における第1のセ
ラミック基板となる積層前の第1のセラミックグリーン
シートを示す部分拡大平面図である。 【図3】本発明の多数個取り配線基板における第2のセ
ラミック基板となる積層前の第2のセラミックグリーン
シートを示す部分拡大平面図である。 【図4】本発明の多数個取り配線基板における第3のセ
ラミック基板となる積層前の第3のセラミックグリーン
シートを示す部分拡大平面図である。 【図5】本発明の多数個取り配線基板における配線パタ
ーンの形成の一例を示す第2のセラミックグリーンシー
トの要部平面図である。 【図6】従来の配線基板を示す分解斜視図である。 【図7】従来の多数個取り配線基板における第1のセラ
ミック基板となる積層前のセラミックグリーンシートを
示す部分拡大平面図である。 【図8】従来の多数個取り配線基板における第2のセラ
ミック基板となる積層前のセラミックグリーンシートを
示す部分拡大平面図である。 【図9】従来の多数個取り配線基板における第3のセラ
ミック基板となる積層前のセラミックグリーンシートを
示す部分拡大平面図である。 【図10】図8の導通パターンを示すセラミックグリー
ンシートの要部平面図である。 【符号の説明】 1:基体 1a:第1のセラミック基板 1b:第2のセラミック基板 1c:第3のセラミック基板 2:配線パターン 3:蓋体 4:半導体素子 6:分割溝 7’:貫通孔 7a’:第2の配線パターンを貫通する第2の貫通孔 7b’:第1の配線パターンを貫通する第1の貫通孔
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an exploded perspective view showing an example of an embodiment of an individual wiring board manufactured by dividing a multi-piece wiring board of the present invention. FIG. 2 is a partially enlarged plan view showing a first ceramic green sheet before lamination as a first ceramic substrate in the multi-cavity wiring board of the present invention. FIG. 3 is a partially enlarged plan view showing a second ceramic green sheet before lamination as a second ceramic substrate in the multi-cavity wiring board of the present invention. FIG. 4 is a partially enlarged plan view showing a third ceramic green sheet before lamination as a third ceramic substrate in the multi-cavity wiring board of the present invention. FIG. 5 is a plan view of a main part of a second ceramic green sheet showing an example of formation of a wiring pattern on a multi-cavity wiring board of the present invention. FIG. 6 is an exploded perspective view showing a conventional wiring board. FIG. 7 is a partially enlarged plan view showing a ceramic green sheet before lamination as a first ceramic substrate in a conventional multi-cavity wiring board. FIG. 8 is a partially enlarged plan view showing a ceramic green sheet before lamination as a second ceramic substrate in a conventional multi-cavity wiring board. FIG. 9 is a partially enlarged plan view showing a ceramic green sheet before lamination as a third ceramic substrate in a conventional multi-cavity wiring board. FIG. 10 is a plan view of a main part of the ceramic green sheet showing the conduction pattern of FIG. 8; [Description of Signs] 1: Base 1a: First ceramic substrate 1b: Second ceramic substrate 1c: Third ceramic substrate 2: Wiring pattern 3: Lid 4: Semiconductor element 6: Dividing groove 7 ': Through hole 7a ': second through hole penetrating the second wiring pattern 7b': first through hole penetrating the first wiring pattern

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E317 AA22 BB04 BB16 BB17 BB25 CC22 CC33 CD21 CD32 CD34 GG11 5E338 AA02 AA18 BB03 BB19 BB31 BB42 BB47 CC01 CC06 EE14   ────────────────────────────────────────────────── ─── Continuation of front page    F term (reference) 5E317 AA22 BB04 BB16 BB17 BB25                       CC22 CC33 CD21 CD32 CD34                       GG11                 5E338 AA02 AA18 BB03 BB19 BB31                       BB42 BB47 CC01 CC06 EE14

Claims (1)

【特許請求の範囲】 【請求項1】セラミックスから成る母基板の主面に分割
線で区切られた略四角形の複数の配線基板領域が縦横に
配列形成され、隣接する配線基板領域の間で前記分割溝
を横切って形成された複数の配線パターンを有するとと
もに、前記分割溝を跨がって前記配線パターンを貫通す
る貫通孔が形成された多数個取り配線基板において、 前記配線パターンは、隣接する両方の前記配線基板領域
側でグランド配線とされている第1の配線パターンと、
隣接する一方の前記配線基板領域側でシグナル配線とさ
れ、他方の前記配線基板領域側でグランド配線とされて
いる第2の配線パターンとからなり、 前記貫通孔は、前記第1の配線パターンを貫通する第1
の貫通孔と、前記第2の配線パターンを貫通する、前記
第1の貫通孔よりも断面積の小さい第2の貫通孔とから
なることを特徴とする多数個取り配線基板。
Claims: 1. A plurality of substantially rectangular wiring board regions separated by dividing lines are formed vertically and horizontally on a main surface of a mother substrate made of ceramics, and the wiring board regions are arranged between adjacent wiring board regions. In a multi-cavity wiring board having a plurality of wiring patterns formed across the dividing groove and having a through-hole penetrating the wiring pattern across the dividing groove, the wiring patterns are adjacent to each other. A first wiring pattern that is a ground wiring on both of the wiring board regions;
A second wiring pattern that is used as a signal wiring on one of the adjacent wiring substrate regions and a ground wiring on the other wiring substrate region; The first to penetrate
And a second through-hole having a smaller cross-sectional area than the first through-hole, penetrating through the second wiring pattern.
JP2002086764A 2002-03-26 2002-03-26 Multiple wiring board Withdrawn JP2003283068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086764A JP2003283068A (en) 2002-03-26 2002-03-26 Multiple wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086764A JP2003283068A (en) 2002-03-26 2002-03-26 Multiple wiring board

Publications (1)

Publication Number Publication Date
JP2003283068A true JP2003283068A (en) 2003-10-03

Family

ID=29233252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086764A Withdrawn JP2003283068A (en) 2002-03-26 2002-03-26 Multiple wiring board

Country Status (1)

Country Link
JP (1) JP2003283068A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088000B2 (en) 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
JP2011181700A (en) * 2010-03-01 2011-09-15 Molex Inc Spacer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088000B2 (en) 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
JP2011181700A (en) * 2010-03-01 2011-09-15 Molex Inc Spacer

Similar Documents

Publication Publication Date Title
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
EP3136430B1 (en) Wiring board, electronic device, and electronic module
JP2763446B2 (en) Package for storing semiconductor elements
JP2017152433A (en) Substrate for mounting electronic component, electronic device, and electronic module
JP2003283068A (en) Multiple wiring board
JP3981645B2 (en) I / O terminal and semiconductor element storage package and semiconductor device
JP2003318314A (en) Multi-cavity circuit substrate
JP2003168849A (en) Multiple allocation wiring board
JP2004006437A (en) Multi-piece wiring board
JP4404460B2 (en) Multi-cavity wiring board, wiring board, multi-cavity semiconductor element storage package and semiconductor element storage package
JP4522010B2 (en) I / O terminal and semiconductor element storage package and semiconductor device
JP2003249729A (en) Multiple-pattern wiring board
JP2003124369A (en) Batch-process wiring board, wiring board, package for storing batch-process semiconductor element, and package for storing semiconductor element
JP4587587B2 (en) Electronic component mounting board
JP2002134639A (en) Package for high freaquency electronic component and high freaquency electronic component using it
JP3866128B2 (en) Wiring board
JP2003249730A (en) Multiple-pattern wiring board
JP2003124386A (en) Multi-cavity molded wiring board, wiring board, package for housing multi-cavity molded semiconductor device and package for housing semiconductor device
JP3598059B2 (en) Package for storing semiconductor elements
JP2002057239A (en) Input/output terminal and package for housing semiconductor element
JP2004153165A (en) Package for housing semiconductor component and its mounting structure
JP3638528B2 (en) Package for storing semiconductor elements
JP2004228532A (en) Input/output terminal, semiconductor element housing package, and semiconductor device
JP3628254B2 (en) Package for storing semiconductor elements
JP2958211B2 (en) Package for storing semiconductor elements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060904