JP2003263421A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2003263421A JP2003263421A JP2002062472A JP2002062472A JP2003263421A JP 2003263421 A JP2003263421 A JP 2003263421A JP 2002062472 A JP2002062472 A JP 2002062472A JP 2002062472 A JP2002062472 A JP 2002062472A JP 2003263421 A JP2003263421 A JP 2003263421A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- write
- flash memory
- voltage
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 消去および書込に高電圧を要する不揮発性メ
モリの情報の誤消去または誤書込を効率的に低減する。 【解決手段】 スレーブマイコン１１とホストマイコン
１０はマイクロコンピュータを構成する。スレーブマイ
コン１１は、フラッシュメモリ１４と、そこに格納され
たプログラムを実行するＣＰＵ１２を有する。ＣＰＵ１
２はフラッシュメモリ１４上の情報の消去または書込の
ための複数の条件を設定する。条件の一つはホストマイ
コン１０がスレーブマイコン１１に与えてもよい。条件
の全てが設定されているときに、ＡＮＤゲート回路２０
がスイッチ２１を閉じて、書込消去用電圧端子１７から
の書込消去用の電圧をフラッシュメモリ１４に供給す
る。
モリの情報の誤消去または誤書込を効率的に低減する。 【解決手段】 スレーブマイコン１１とホストマイコン
１０はマイクロコンピュータを構成する。スレーブマイ
コン１１は、フラッシュメモリ１４と、そこに格納され
たプログラムを実行するＣＰＵ１２を有する。ＣＰＵ１
２はフラッシュメモリ１４上の情報の消去または書込の
ための複数の条件を設定する。条件の一つはホストマイ
コン１０がスレーブマイコン１１に与えてもよい。条件
の全てが設定されているときに、ＡＮＤゲート回路２０
がスイッチ２１を閉じて、書込消去用電圧端子１７から
の書込消去用の電圧をフラッシュメモリ１４に供給す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、消去および書込
に書込消去用の電圧を要する不揮発性メモリを備えたマ
イクロコンピュータに関するものである。
に書込消去用の電圧を要する不揮発性メモリを備えたマ
イクロコンピュータに関するものである。
【０００２】
【従来の技術】フラッシュメモリまたはその他のＥＥＰ
ＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙｅｒａｓａｂｌｅ
ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅ
ｍｏｒｙ）は、電気信号によって部分的な情報の消去お
よび書込が可能であることから広く使われている。これ
らの不揮発性メモリの情報の消去および書込には、情報
の読み出しに要する電圧よりも一般に高い電圧が必要と
される。あるいは読み出しとは異なる電圧供給部から消
去または書込のための電圧が供給される。
ＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙｅｒａｓａｂｌｅ
ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅ
ｍｏｒｙ）は、電気信号によって部分的な情報の消去お
よび書込が可能であることから広く使われている。これ
らの不揮発性メモリの情報の消去および書込には、情報
の読み出しに要する電圧よりも一般に高い電圧が必要と
される。あるいは読み出しとは異なる電圧供給部から消
去または書込のための電圧が供給される。
【０００３】図２２は、フラッシュメモリを内蔵した従
来のマイクロコンピュータの一例を示すブロック図であ
る。図において、１はマイクロコンピュータ、２はＣＰ
Ｕ（中央処理演算装置）、３はプログラムカウンタ（Ｐ
Ｃ）、４はフラッシュメモリ、５はＲＡＭ（ｒａｎｄｏ
ｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）、６はバス、７は書
込消去用電圧端子、８は読み出し用電圧端子を示す。
来のマイクロコンピュータの一例を示すブロック図であ
る。図において、１はマイクロコンピュータ、２はＣＰ
Ｕ（中央処理演算装置）、３はプログラムカウンタ（Ｐ
Ｃ）、４はフラッシュメモリ、５はＲＡＭ（ｒａｎｄｏ
ｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）、６はバス、７は書
込消去用電圧端子、８は読み出し用電圧端子を示す。
【０００４】マイクロコンピュータ１において、ＣＰＵ
２、フラッシュメモリ４およびＲＡＭ５はバス６で相互
に接続されており、ＣＰＵ２はバス６を介してフラッシ
ュメモリ４およびＲＡＭ５へ情報を交換することができ
る。
２、フラッシュメモリ４およびＲＡＭ５はバス６で相互
に接続されており、ＣＰＵ２はバス６を介してフラッシ
ュメモリ４およびＲＡＭ５へ情報を交換することができ
る。
【０００５】フラッシュメモリ４には、このマイクロコ
ンピュータ１が実行する各種のプログラムおよびデータ
が格納されている。ＣＰＵ２は、フラッシュメモリ４か
らプログラムを読み出しながらこれを実行する。
ンピュータ１が実行する各種のプログラムおよびデータ
が格納されている。ＣＰＵ２は、フラッシュメモリ４か
らプログラムを読み出しながらこれを実行する。
【０００６】ＲＡＭ５には、プログラムの実行に必要な
データが一時的に格納される。また、フラッシュメモリ
４の消去モードおよび書込モードではフラッシュメモリ
４からプログラムを読み出すことができないので、フラ
ッシュメモリ４の消去または書込を行うプログラムの実
行にはＲＡＭ５が使用される。つまり、実際にフラッシ
ュメモリ４の消去または書込を行う前に、消去・書込プ
ログラムをＣＰＵ２はフラッシュメモリ４から読み出し
て、ＲＡＭ５にロードすなわち一時的に格納する。そし
て、ＲＡＭ５上のこのプログラムを参照しながら、ＣＰ
Ｕ２はフラッシュメモリ４の消去または書込を行う。
データが一時的に格納される。また、フラッシュメモリ
４の消去モードおよび書込モードではフラッシュメモリ
４からプログラムを読み出すことができないので、フラ
ッシュメモリ４の消去または書込を行うプログラムの実
行にはＲＡＭ５が使用される。つまり、実際にフラッシ
ュメモリ４の消去または書込を行う前に、消去・書込プ
ログラムをＣＰＵ２はフラッシュメモリ４から読み出し
て、ＲＡＭ５にロードすなわち一時的に格納する。そし
て、ＲＡＭ５上のこのプログラムを参照しながら、ＣＰ
Ｕ２はフラッシュメモリ４の消去または書込を行う。
【０００７】実行中のプログラムのうちの次に実行すべ
き命令が格納されているアドレスは、ＣＰＵ２に設けら
れたプログラムカウンタ３で示される。従って、ＣＰＵ
２は次にどの記憶装置（フラッシュメモリ４またはＲＡ
Ｍ５）のどのアドレスを参照すればよいのか識別でき、
プログラムの実行が円滑化される。
き命令が格納されているアドレスは、ＣＰＵ２に設けら
れたプログラムカウンタ３で示される。従って、ＣＰＵ
２は次にどの記憶装置（フラッシュメモリ４またはＲＡ
Ｍ５）のどのアドレスを参照すればよいのか識別でき、
プログラムの実行が円滑化される。
【０００８】フラッシュメモリ４には、書込消去用電圧
端子７から書込消去用のハイレベルの電圧Ｖｐｐが与え
られ、読み出し用電圧端子８からローレベルの電圧Ｖ
ｃｃが与えられる。ここでは電圧Ｖｐｐがハイレベル
で、電圧Ｖｃｃがローレベルと説明するが、電圧Ｖｐｐ
が電圧Ｖｃｃと同じこともある。書込消去用の電圧は、
情報の消去および書込のためにフラッシュメモリ４に必
要とされる。従って、書込消去用の電圧がフラッシュメ
モリ４に供給されなければ、フラッシュメモリ４への情
報の消去または書込はできない。読み出し用の電圧は、
フラッシュメモリ４からの情報の読み出しに必要とされ
る。
端子７から書込消去用のハイレベルの電圧Ｖｐｐが与え
られ、読み出し用電圧端子８からローレベルの電圧Ｖ
ｃｃが与えられる。ここでは電圧Ｖｐｐがハイレベル
で、電圧Ｖｃｃがローレベルと説明するが、電圧Ｖｐｐ
が電圧Ｖｃｃと同じこともある。書込消去用の電圧は、
情報の消去および書込のためにフラッシュメモリ４に必
要とされる。従って、書込消去用の電圧がフラッシュメ
モリ４に供給されなければ、フラッシュメモリ４への情
報の消去または書込はできない。読み出し用の電圧は、
フラッシュメモリ４からの情報の読み出しに必要とされ
る。
【０００９】マイクロコンピュータでは、フラッシュメ
モリに格納された情報を適切に保護するために、誤動作
による誤消去または誤書込の防止措置を採ることが望ま
しい。その試みの一例が特開平６−１８０９９６号公報
に開示されている。この公報に記載されたコンピュータ
は、コンピュータの本体から分離した電圧変換装置（昇
圧回路装置）を備える。コンピュータの本体にはコネク
タが設けられており、必要なときにコネクタを電圧変換
装置に接続すると、書込消去用の電圧がコンピュータの
本体に配置されたフラッシュメモリに与えられて消去ま
たは書込が可能になる。
モリに格納された情報を適切に保護するために、誤動作
による誤消去または誤書込の防止措置を採ることが望ま
しい。その試みの一例が特開平６−１８０９９６号公報
に開示されている。この公報に記載されたコンピュータ
は、コンピュータの本体から分離した電圧変換装置（昇
圧回路装置）を備える。コンピュータの本体にはコネク
タが設けられており、必要なときにコネクタを電圧変換
装置に接続すると、書込消去用の電圧がコンピュータの
本体に配置されたフラッシュメモリに与えられて消去ま
たは書込が可能になる。
【００１０】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、フラッシュ
メモリの情報の消去または書込が必要になるたびにコネ
クタをコンピュータの本体に接続しなければならず不便
であるなどの課題があった。
ュータは以上のように構成されているので、フラッシュ
メモリの情報の消去または書込が必要になるたびにコネ
クタをコンピュータの本体に接続しなければならず不便
であるなどの課題があった。
【００１１】一方、誤消去または誤書込の防止のために
何の対策もなければ、フラッシュメモリからプログラム
を読み出しながら実行させている時に、誤動作で書込消
去用の電圧がフラッシュメモリに供給され、消去モード
または書込モードになると、プログラムが暴走してしま
う。上述したように、ＣＰＵは通常はフラッシュメモリ
からプログラムを読み出しながら実行させるが、このよ
うな誤動作はノイズまたはその他の原因により起こりう
る。
何の対策もなければ、フラッシュメモリからプログラム
を読み出しながら実行させている時に、誤動作で書込消
去用の電圧がフラッシュメモリに供給され、消去モード
または書込モードになると、プログラムが暴走してしま
う。上述したように、ＣＰＵは通常はフラッシュメモリ
からプログラムを読み出しながら実行させるが、このよ
うな誤動作はノイズまたはその他の原因により起こりう
る。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、消去および書込に書込消去用電圧
を要する電気的に情報の消去および書込ができる不揮発
性メモリの情報の誤消去または誤書込を効率的に低減ま
たは防止するマイクロコンピュータを得ることを目的と
する。
めになされたもので、消去および書込に書込消去用電圧
を要する電気的に情報の消去および書込ができる不揮発
性メモリの情報の誤消去または誤書込を効率的に低減ま
たは防止するマイクロコンピュータを得ることを目的と
する。
【００１３】
【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、書込消去用の電圧が供給されると電気
的に情報の消去および書込ができる不揮発性メモリと、
前記不揮発性メモリに格納されたプログラムを実行する
処理装置と、前記不揮発性メモリ上の情報の消去または
書込のための複数の条件を設定する設定部と、前記複数
の条件の全てが設定されているときに、書込消去用の電
圧を前記不揮発性メモリに供給できるようにする書込消
去用電圧供給許容部とを備えたものである。
コンピュータは、書込消去用の電圧が供給されると電気
的に情報の消去および書込ができる不揮発性メモリと、
前記不揮発性メモリに格納されたプログラムを実行する
処理装置と、前記不揮発性メモリ上の情報の消去または
書込のための複数の条件を設定する設定部と、前記複数
の条件の全てが設定されているときに、書込消去用の電
圧を前記不揮発性メモリに供給できるようにする書込消
去用電圧供給許容部とを備えたものである。
【００１４】この発明に係るマイクロコンピュータは、
不揮発性メモリに書込消去用の電圧を供給するため書込
消去用電圧供給部と不揮発性メモリとの間に介在するス
イッチを書込消去用電圧供給許容部が備えており、前記
不揮発性メモリが配置されているチップの外部に前記書
込消去用電圧供給部が設けられ、前記不揮発性メモリが
配置されたチップの内部に前記スイッチが配置されてい
ることを特徴とするものである。
不揮発性メモリに書込消去用の電圧を供給するため書込
消去用電圧供給部と不揮発性メモリとの間に介在するス
イッチを書込消去用電圧供給許容部が備えており、前記
不揮発性メモリが配置されているチップの外部に前記書
込消去用電圧供給部が設けられ、前記不揮発性メモリが
配置されたチップの内部に前記スイッチが配置されてい
ることを特徴とするものである。
【００１５】この発明に係るマイクロコンピュータは、
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、設定部は、不揮発性メモリ
上の情報の消去または書込のための第１の条件および第
２の条件をそれぞれ設定する第１の設定部および第２の
設定部を有しており、前記スレーブマイクロコンピュー
タが前記不揮発性メモリと処理装置と前記第１の設定部
を有し、前記ホストマイクロコンピュータが前記第２の
設定部を有することを特徴とするものである。
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、設定部は、不揮発性メモリ
上の情報の消去または書込のための第１の条件および第
２の条件をそれぞれ設定する第１の設定部および第２の
設定部を有しており、前記スレーブマイクロコンピュー
タが前記不揮発性メモリと処理装置と前記第１の設定部
を有し、前記ホストマイクロコンピュータが前記第２の
設定部を有することを特徴とするものである。
【００１６】この発明に係るマイクロコンピュータは、
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、前記スレーブマイクロコン
ピュータが不揮発性メモリと処理装置と設定部を有し、
ホストマイクロコンピュータは、スレーブマイクロコン
ピュータに不揮発性メモリ上の情報の消去または書込を
させるコマンドを前記スレーブマイクロコンピュータに
送信する前に、書込消去用電圧要求コマンドを前記スレ
ーブマイクロコンピュータに送信し、前記スレーブマイ
クロコンピュータが書込消去用電圧要求コマンドを受信
すると、前記設定部は条件の一つを設定することを特徴
とするものである。
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、前記スレーブマイクロコン
ピュータが不揮発性メモリと処理装置と設定部を有し、
ホストマイクロコンピュータは、スレーブマイクロコン
ピュータに不揮発性メモリ上の情報の消去または書込を
させるコマンドを前記スレーブマイクロコンピュータに
送信する前に、書込消去用電圧要求コマンドを前記スレ
ーブマイクロコンピュータに送信し、前記スレーブマイ
クロコンピュータが書込消去用電圧要求コマンドを受信
すると、前記設定部は条件の一つを設定することを特徴
とするものである。
【００１７】この発明に係るマイクロコンピュータは、
設定部は、不揮発性メモリ上の情報の消去または書込の
ための第１の条件および第２の条件をそれぞれ設定する
第１の設定部と第２の設定部とを有しており、前記第１
の設定部が処理装置を有しており、前記第２の設定部が
前記処理装置とは別個の回路であって前記処理装置が配
置されたチップに配置されており、前記処理装置の動作
の正常性を確認し、正常である場合に前記第２の条件を
設定することを特徴とするものである。
設定部は、不揮発性メモリ上の情報の消去または書込の
ための第１の条件および第２の条件をそれぞれ設定する
第１の設定部と第２の設定部とを有しており、前記第１
の設定部が処理装置を有しており、前記第２の設定部が
前記処理装置とは別個の回路であって前記処理装置が配
置されたチップに配置されており、前記処理装置の動作
の正常性を確認し、正常である場合に前記第２の条件を
設定することを特徴とするものである。
【００１８】この発明に係るマイクロコンピュータは、
不揮発性メモリに与えられる書込消去用の電圧を計測す
る電圧計測部をさらに備え、前記電圧が異常である場合
に、設定部が条件の一つを非設定にすることを特徴とす
るものである。
不揮発性メモリに与えられる書込消去用の電圧を計測す
る電圧計測部をさらに備え、前記電圧が異常である場合
に、設定部が条件の一つを非設定にすることを特徴とす
るものである。
【００１９】この発明に係るマイクロコンピュータは、
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、設定部は、不揮発性メモリ
上の情報の消去または書込のための第１の条件、第２の
条件および第３の条件をそれぞれ設定する第１の設定
部、第２の設定部および第３の設定部を有しており、前
記スレーブマイクロコンピュータが不揮発性メモリと処
理装置と第１の設定部を有し、前記ホストマイクロコン
ピュータが第２の設定部を有しており、前記スレーブマ
イクロコンピュータは、第３の設定部と、不揮発性メモ
リに与えられる書込消去用の電圧を計測する電圧計測部
をさらに有しており、前記電圧が異常である場合に、前
記第３の設定部が前記第３の条件を非設定にするように
なされており、前記第１の条件、前記第２の条件および
前記第３の条件の全てが設定されているときに、書込消
去用電圧供給許容部は書込消去用の電圧を前記不揮発性
メモリに供給できるようにされていることを特徴とする
ものである。
ホストマイクロコンピュータと前記ホストマイクロコン
ピュータのコマンドに従って動作するスレーブマイクロ
コンピュータを備えており、設定部は、不揮発性メモリ
上の情報の消去または書込のための第１の条件、第２の
条件および第３の条件をそれぞれ設定する第１の設定
部、第２の設定部および第３の設定部を有しており、前
記スレーブマイクロコンピュータが不揮発性メモリと処
理装置と第１の設定部を有し、前記ホストマイクロコン
ピュータが第２の設定部を有しており、前記スレーブマ
イクロコンピュータは、第３の設定部と、不揮発性メモ
リに与えられる書込消去用の電圧を計測する電圧計測部
をさらに有しており、前記電圧が異常である場合に、前
記第３の設定部が前記第３の条件を非設定にするように
なされており、前記第１の条件、前記第２の条件および
前記第３の条件の全てが設定されているときに、書込消
去用電圧供給許容部は書込消去用の電圧を前記不揮発性
メモリに供給できるようにされていることを特徴とする
ものである。
【００２０】この発明に係るマイクロコンピュータは、
情報を一時的に格納できる一時的格納メモリをさらに備
え、不揮発性メモリ上の情報の消去または書込を行う場
合に、実行するプログラムを処理装置は前記一時的格納
メモリに格納させ、処理装置は、実行しようとする命令
が格納されているアドレスが前記一時的格納メモリのア
ドレスであるか否かを判断し、この判断が否定的な場合
に設定部が条件の一つを非設定にすることを特徴とする
ものである。
情報を一時的に格納できる一時的格納メモリをさらに備
え、不揮発性メモリ上の情報の消去または書込を行う場
合に、実行するプログラムを処理装置は前記一時的格納
メモリに格納させ、処理装置は、実行しようとする命令
が格納されているアドレスが前記一時的格納メモリのア
ドレスであるか否かを判断し、この判断が否定的な場合
に設定部が条件の一つを非設定にすることを特徴とする
ものである。
【００２１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１に係る
マイクロコンピュータであるマルチプロセッサシステム
を示す。図において、１０はホストマイクロコンピュー
タ（ホストマイコン）、１１はスレーブマイクロコンピ
ュータ（スレーブマイコン）を示す。ホストマイコン１
０およびスレーブマイコン１１は相互にリンクされてお
り、相互に通信することが可能である。
説明する。 実施の形態１．図１は、この発明の実施の形態１に係る
マイクロコンピュータであるマルチプロセッサシステム
を示す。図において、１０はホストマイクロコンピュー
タ（ホストマイコン）、１１はスレーブマイクロコンピ
ュータ（スレーブマイコン）を示す。ホストマイコン１
０およびスレーブマイコン１１は相互にリンクされてお
り、相互に通信することが可能である。
【００２２】単一のマイクロコンピュータとしてのマル
チプロセッサシステムにおいて、ホストマイコン１０お
よびスレーブマイコン１１は、それぞれ独立したプロセ
ッサとメモリを有するが、スレーブマイコン１１はホス
トマイコン１０のスレーブとして動作する。具体的に
は、図２に示されるように、スレーブマイコン１１はホ
ストマイコン１０からホストマイコン１０が発行したコ
マンドを受信すると、そのコマンドに基づいた処理を実
行する。その処理の実行後、スレーブマイコン１１は、
処理の実行完了を示すレスポンス信号をホストマイコン
１０に返送する。レスポンス信号には、その処理の実行
結果も示される。
チプロセッサシステムにおいて、ホストマイコン１０お
よびスレーブマイコン１１は、それぞれ独立したプロセ
ッサとメモリを有するが、スレーブマイコン１１はホス
トマイコン１０のスレーブとして動作する。具体的に
は、図２に示されるように、スレーブマイコン１１はホ
ストマイコン１０からホストマイコン１０が発行したコ
マンドを受信すると、そのコマンドに基づいた処理を実
行する。その処理の実行後、スレーブマイコン１１は、
処理の実行完了を示すレスポンス信号をホストマイコン
１０に返送する。レスポンス信号には、その処理の実行
結果も示される。
【００２３】図３は、スレーブマイコン１１のハードウ
エアの詳細を示すブロック図である。図において、１２
はＣＰＵ（処理装置、設定部）、１３はプログラムカウ
ンタ（ＰＣ）、１４はフラッシュメモリ（不揮発性メモ
リ）、１５はＲＡＭ（一時的格納メモリ）、１６はバ
ス、１７は書込消去用電圧端子（書込消去用電圧供給
部）、１８は読み出し用電圧端子、１９は制御レジスタ
（設定部）、２０はＡＮＤゲート回路（書込消去用電圧
供給許容部）、２１はスイッチ（書込消去用電圧供給許
容部）を示す。
エアの詳細を示すブロック図である。図において、１２
はＣＰＵ（処理装置、設定部）、１３はプログラムカウ
ンタ（ＰＣ）、１４はフラッシュメモリ（不揮発性メモ
リ）、１５はＲＡＭ（一時的格納メモリ）、１６はバ
ス、１７は書込消去用電圧端子（書込消去用電圧供給
部）、１８は読み出し用電圧端子、１９は制御レジスタ
（設定部）、２０はＡＮＤゲート回路（書込消去用電圧
供給許容部）、２１はスイッチ（書込消去用電圧供給許
容部）を示す。
【００２４】スレーブマイコン１１はシングルチップの
形態を有しており、その内部にＣＰＵ１２、フラッシュ
メモリ１４、ＲＡＭ１５、バス１６およびＡＮＤゲート
回路２０を備える。書込消去用電圧端子１７、読み出し
用電圧端子１８およびスイッチ２１は、シングルチップ
の外部に周辺機器として設けられている。
形態を有しており、その内部にＣＰＵ１２、フラッシュ
メモリ１４、ＲＡＭ１５、バス１６およびＡＮＤゲート
回路２０を備える。書込消去用電圧端子１７、読み出し
用電圧端子１８およびスイッチ２１は、シングルチップ
の外部に周辺機器として設けられている。
【００２５】スレーブマイコン１１において、ＣＰＵ１
２、フラッシュメモリ１４およびＲＡＭ１５はバス（デ
ータバス）１６で相互に接続されており、ＣＰＵ１２は
バス１６を介してフラッシュメモリ１４およびＲＡＭ１
５へ情報を交換することができる。また、ホストマイコ
ン１０とスレーブマイコン１１の相互の通信のために、
バス１６には、ホストマイコン１０と接続された信号線
が接続されている。マルチプロセッサシステムの設計に
よっては、これらの相互の通信を実現するために、ホス
トマイコン１０とスレーブマイコン１１のそれぞれにイ
ンタフェースを内蔵させてもよい。
２、フラッシュメモリ１４およびＲＡＭ１５はバス（デ
ータバス）１６で相互に接続されており、ＣＰＵ１２は
バス１６を介してフラッシュメモリ１４およびＲＡＭ１
５へ情報を交換することができる。また、ホストマイコ
ン１０とスレーブマイコン１１の相互の通信のために、
バス１６には、ホストマイコン１０と接続された信号線
が接続されている。マルチプロセッサシステムの設計に
よっては、これらの相互の通信を実現するために、ホス
トマイコン１０とスレーブマイコン１１のそれぞれにイ
ンタフェースを内蔵させてもよい。
【００２６】フラッシュメモリ１４には、このＣＰＵ１
２が実行する各種のプログラムおよび各種のデータが格
納されている。
２が実行する各種のプログラムおよび各種のデータが格
納されている。
【００２７】ＲＡＭ１５には、各種のプログラムの実行
に必要なデータが一時的に格納される。また、フラッシ
ュメモリ１４の消去モードおよび書込モードではフラッ
シュメモリ１４からプログラムを読み出すべきではない
ので、フラッシュメモリ１４の消去または書込を行うプ
ログラムの実行にはＲＡＭ１５が使用される。つまり、
実際にフラッシュメモリ１４の消去または書込を行う前
に、消去・書込用のサブルーティンプログラム（消去・
書込プログラム）をＣＰＵ１２はフラッシュメモリ１４
から読み出して、ＲＡＭ１５にロードすなわち一時的に
格納する。そして、ＲＡＭ１５上のこのプログラムを参
照しながら、ＣＰＵ１２はフラッシュメモリ１４の消去
または書込を行う。
に必要なデータが一時的に格納される。また、フラッシ
ュメモリ１４の消去モードおよび書込モードではフラッ
シュメモリ１４からプログラムを読み出すべきではない
ので、フラッシュメモリ１４の消去または書込を行うプ
ログラムの実行にはＲＡＭ１５が使用される。つまり、
実際にフラッシュメモリ１４の消去または書込を行う前
に、消去・書込用のサブルーティンプログラム（消去・
書込プログラム）をＣＰＵ１２はフラッシュメモリ１４
から読み出して、ＲＡＭ１５にロードすなわち一時的に
格納する。そして、ＲＡＭ１５上のこのプログラムを参
照しながら、ＣＰＵ１２はフラッシュメモリ１４の消去
または書込を行う。
【００２８】実行中のプログラムのうちの次に実行すべ
き命令が格納されているアドレスは、ＣＰＵ１２に設け
られたプログラムカウンタ１３で示される。従って、Ｃ
ＰＵ１２は次にどの記憶装置（フラッシュメモリ１４ま
たはＲＡＭ１５）のどのアドレスを参照すればよいのか
識別でき、プログラムの実行が円滑化される。
き命令が格納されているアドレスは、ＣＰＵ１２に設け
られたプログラムカウンタ１３で示される。従って、Ｃ
ＰＵ１２は次にどの記憶装置（フラッシュメモリ１４ま
たはＲＡＭ１５）のどのアドレスを参照すればよいのか
識別でき、プログラムの実行が円滑化される。
【００２９】フラッシュメモリ１４には、書込消去用電
圧端子１７から書込消去用のハイレベルの電圧Ｖｐｐが
与えられ、読み出し用電圧端子１８からローレベルの電
圧Ｖ ｃｃが与えられる。ハイレベルの電圧Ｖｐｐは、情
報の消去および書込のためにフラッシュメモリ１４に必
要とされる。従って、ハイレベルの電圧Ｖｐｐがフラッ
シュメモリ１４に供給されなければ、フラッシュメモリ
１４への情報の消去または書込はできない。ローレベル
の電圧Ｖｃｃは、フラッシュメモリ１４からの情報の読
み出しに必要とされる。なお、ここでは電圧Ｖｐｐがハ
イレベルで、電圧Ｖｃｃがローレベルと説明するが、電
圧Ｖｐｐが電圧Ｖｃｃと同じであってもよい。
圧端子１７から書込消去用のハイレベルの電圧Ｖｐｐが
与えられ、読み出し用電圧端子１８からローレベルの電
圧Ｖ ｃｃが与えられる。ハイレベルの電圧Ｖｐｐは、情
報の消去および書込のためにフラッシュメモリ１４に必
要とされる。従って、ハイレベルの電圧Ｖｐｐがフラッ
シュメモリ１４に供給されなければ、フラッシュメモリ
１４への情報の消去または書込はできない。ローレベル
の電圧Ｖｃｃは、フラッシュメモリ１４からの情報の読
み出しに必要とされる。なお、ここでは電圧Ｖｐｐがハ
イレベルで、電圧Ｖｃｃがローレベルと説明するが、電
圧Ｖｐｐが電圧Ｖｃｃと同じであってもよい。
【００３０】誤動作を防止し必要時にだけ書込消去用の
電圧Ｖｐｐがフラッシュメモリ１４に供給されるよう
に、書込消去用電圧端子１７とフラッシュメモリ１４と
の間には、スイッチ２１が介在させられている。スイッ
チ２１は、例えばトランジスタから構成される。
電圧Ｖｐｐがフラッシュメモリ１４に供給されるよう
に、書込消去用電圧端子１７とフラッシュメモリ１４と
の間には、スイッチ２１が介在させられている。スイッ
チ２１は、例えばトランジスタから構成される。
【００３１】ＡＮＤゲート回路２０から高電圧要求信号
（より一般的には書込消去用の電圧要求信号）が供給さ
れる時だけ、スイッチ２１は閉じられ、書込消去用の電
圧Ｖ ｐｐがフラッシュメモリ１４に供給される。ＡＮＤ
ゲート回路２０の二つの入力端子には、消去書込要求信
号（ＥＷ要求信号）および実行中ステータス信号がそれ
ぞれＣＰＵ１２から入力されるように構成されている。
（より一般的には書込消去用の電圧要求信号）が供給さ
れる時だけ、スイッチ２１は閉じられ、書込消去用の電
圧Ｖ ｐｐがフラッシュメモリ１４に供給される。ＡＮＤ
ゲート回路２０の二つの入力端子には、消去書込要求信
号（ＥＷ要求信号）および実行中ステータス信号がそれ
ぞれＣＰＵ１２から入力されるように構成されている。
【００３２】ＥＷ要求信号は、フラッシュメモリ１４に
ついて情報の消去または書込を必要とすることを示す信
号である。ＣＰＵ１２は、コマンドに応じてＣＰＵ１２
が実行するサブルーティンプログラムがフラッシュメモ
リ１４について情報の消去または書込を必要とするか否
か判断し、この判断が肯定的な場合に、ＥＷ要求信号を
生成する。
ついて情報の消去または書込を必要とすることを示す信
号である。ＣＰＵ１２は、コマンドに応じてＣＰＵ１２
が実行するサブルーティンプログラムがフラッシュメモ
リ１４について情報の消去または書込を必要とするか否
か判断し、この判断が肯定的な場合に、ＥＷ要求信号を
生成する。
【００３３】具体的には、そのプログラム中にフラッシ
ュメモリ１４について情報の消去または書込の要求があ
れば、ＣＰＵ１２は自身の内部の制御レジスタ１９の所
定のビット、例えばビット１（図３にてｂ１で示す）に
数値「１」を書き込む。このレジスタのビットは、ＡＮ
Ｄゲート回路２０の一方の入力端子に接続されている。
フラッシュメモリ１４上の情報の消去または書込の必要
性がなくなると、ＣＰＵ１２はそのビット、例えばビッ
ト１に数値「０」を書き込む。従って、フラッシュメモ
リ１４について情報の消去または書込の要求がある限
り、ビット１には数値「１」が継続的に残っている。制
御レジスタ１９のビット１上の数値「１」は一つのフラ
グすなわちＥＷ要求信号としてＡＮＤゲート回路２０に
利用される。
ュメモリ１４について情報の消去または書込の要求があ
れば、ＣＰＵ１２は自身の内部の制御レジスタ１９の所
定のビット、例えばビット１（図３にてｂ１で示す）に
数値「１」を書き込む。このレジスタのビットは、ＡＮ
Ｄゲート回路２０の一方の入力端子に接続されている。
フラッシュメモリ１４上の情報の消去または書込の必要
性がなくなると、ＣＰＵ１２はそのビット、例えばビッ
ト１に数値「０」を書き込む。従って、フラッシュメモ
リ１４について情報の消去または書込の要求がある限
り、ビット１には数値「１」が継続的に残っている。制
御レジスタ１９のビット１上の数値「１」は一つのフラ
グすなわちＥＷ要求信号としてＡＮＤゲート回路２０に
利用される。
【００３４】他方、実行中ステータス信号は、ホストマ
イコン１０からのコマンドに従ってＣＰＵ１２が後述す
るメインプログラムを実行中であることを示す信号であ
る。従って、ＣＰＵ１２は、メインプログラムを実行す
る前に、実行中ステータス信号を生成する。
イコン１０からのコマンドに従ってＣＰＵ１２が後述す
るメインプログラムを実行中であることを示す信号であ
る。従って、ＣＰＵ１２は、メインプログラムを実行す
る前に、実行中ステータス信号を生成する。
【００３５】具体的には、メインプログラムを実行する
前に、ＣＰＵ１２は制御レジスタ１９の所定のビット、
例えばビット０（図３にてｂ０で示す）に数値「１」を
書き込む。このレジスタのビットは、ＡＮＤゲート回路
２０の一方の入力端子に接続されている。メインプログ
ラムの実行の終了の直前に、ＣＰＵ１２はそのビット、
例えばビット０に数値「０」を書き込む。従って、メイ
ンプログラムが実行されている間の大部分で、ビット０
には数値「１」が継続的に残っている。制御レジスタ１
９のビット０上の数値「１」は一つのフラグすなわち実
行中ステータス信号としてＡＮＤゲート回路２０に利用
される。
前に、ＣＰＵ１２は制御レジスタ１９の所定のビット、
例えばビット０（図３にてｂ０で示す）に数値「１」を
書き込む。このレジスタのビットは、ＡＮＤゲート回路
２０の一方の入力端子に接続されている。メインプログ
ラムの実行の終了の直前に、ＣＰＵ１２はそのビット、
例えばビット０に数値「０」を書き込む。従って、メイ
ンプログラムが実行されている間の大部分で、ビット０
には数値「１」が継続的に残っている。制御レジスタ１
９のビット０上の数値「１」は一つのフラグすなわち実
行中ステータス信号としてＡＮＤゲート回路２０に利用
される。
【００３６】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よび実行中ステータス信号の両方が入力されている時
に、高電圧要求信号（より一般的には書込消去用の電圧
要求信号）をスイッチ２１に供給する。換言すれば、制
御レジスタ１９のビット１およびビット０の両方に
「１」が存在する場合に、ＡＮＤゲート回路２０はスイ
ッチ２１を閉じる（オンする）。従って、二つの条件が
満たされる場合にのみ、書込消去用電圧端子１７からフ
ラッシュメモリ１４に書込消去用の電圧Ｖｐｐが供給さ
れる。
よび実行中ステータス信号の両方が入力されている時
に、高電圧要求信号（より一般的には書込消去用の電圧
要求信号）をスイッチ２１に供給する。換言すれば、制
御レジスタ１９のビット１およびビット０の両方に
「１」が存在する場合に、ＡＮＤゲート回路２０はスイ
ッチ２１を閉じる（オンする）。従って、二つの条件が
満たされる場合にのみ、書込消去用電圧端子１７からフ
ラッシュメモリ１４に書込消去用の電圧Ｖｐｐが供給さ
れる。
【００３７】図３中の制御レジスタ１９は、ｂ０〜ｂ７
の８ビットを有するが、制御レジスタ１９の二進桁数は
８でなくてもよく、他の適切な数でもよい。また、ＥＷ
要求信号および実行中ステータス信号の供給のために使
うビットは、ビット１およびビット０に限らず、他のビ
ットでもよい。また、逆にビット１を実行中ステータス
信号に使用し、ビット０をＥＷ要求信号に使用してもよ
い。
の８ビットを有するが、制御レジスタ１９の二進桁数は
８でなくてもよく、他の適切な数でもよい。また、ＥＷ
要求信号および実行中ステータス信号の供給のために使
うビットは、ビット１およびビット０に限らず、他のビ
ットでもよい。また、逆にビット１を実行中ステータス
信号に使用し、ビット０をＥＷ要求信号に使用してもよ
い。
【００３８】次に動作について説明する。以下の動作の
説明に関しては、図４に示されたフローチャートを参照
する。図４はこの実施の形態に係るスレーブマイコン１
１のメインプログラムの動作を示す。このメインプログ
ラムは、ホストマイコン１０からスレーブマイコン１１
のＣＰＵ１２がコマンドを受信すると開始する。好まし
くは、図４に示されたメインプログラムは、フラッシュ
メモリ１４からＲＡＭ１５にロードされた後、実行され
る。
説明に関しては、図４に示されたフローチャートを参照
する。図４はこの実施の形態に係るスレーブマイコン１
１のメインプログラムの動作を示す。このメインプログ
ラムは、ホストマイコン１０からスレーブマイコン１１
のＣＰＵ１２がコマンドを受信すると開始する。好まし
くは、図４に示されたメインプログラムは、フラッシュ
メモリ１４からＲＡＭ１５にロードされた後、実行され
る。
【００３９】まず、ステップＳＴ１で、ＣＰＵ１２は制
御レジスタ１９のビット０に「１」を書き込む。上記の
ように、ビット０に「１」を書き込むことは、以後、実
行中ステータス信号をＡＮＤゲート回路２０に継続的に
与えることを意味する。
御レジスタ１９のビット０に「１」を書き込む。上記の
ように、ビット０に「１」を書き込むことは、以後、実
行中ステータス信号をＡＮＤゲート回路２０に継続的に
与えることを意味する。
【００４０】次に、ステップＳＴ２で、コマンドに従っ
たサブルーティンプログラムの処理をＣＰＵ１２が開始
する。具体的には、コマンドに応じたサブルーティンプ
ログラムをフラッシュメモリ１４から読み出して、プロ
グラムの実行を開始する。さらに、ステップＳＴ３で、
ＣＰＵ１２はフラッシュメモリ１４上の情報の消去また
は書込の要求があるか否かを判断する。ステップＳＴ３
では、上記のサブルーティンプログラムにかかる要求が
含まれているか否かを判断するとよい。
たサブルーティンプログラムの処理をＣＰＵ１２が開始
する。具体的には、コマンドに応じたサブルーティンプ
ログラムをフラッシュメモリ１４から読み出して、プロ
グラムの実行を開始する。さらに、ステップＳＴ３で、
ＣＰＵ１２はフラッシュメモリ１４上の情報の消去また
は書込の要求があるか否かを判断する。ステップＳＴ３
では、上記のサブルーティンプログラムにかかる要求が
含まれているか否かを判断するとよい。
【００４１】消去または書込の要求がある場合、すなわ
ちステップＳＴ３の判断が肯定的である場合、動作はス
テップＳＴ４に進む。ステップＳＴ４では、ＣＰＵ１２
はフラッシュメモリ１４から消去・書込用のサブルーテ
ィンプログラム（消去・書込プログラム）を読み出し
て、ＲＡＭ１５にロードする。
ちステップＳＴ３の判断が肯定的である場合、動作はス
テップＳＴ４に進む。ステップＳＴ４では、ＣＰＵ１２
はフラッシュメモリ１４から消去・書込用のサブルーテ
ィンプログラム（消去・書込プログラム）を読み出し
て、ＲＡＭ１５にロードする。
【００４２】この後、ステップＳＴ５で、ＣＰＵ１２は
制御レジスタ１９のビット１に「１」を書き込む。上記
のように、ビット１に「１」を書き込むことは、以後、
ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。既にステップＳＴ１でビット０に
「１」が書き込まれたことによって、実行中ステータス
信号がＡＮＤゲート回路２０に与えられているので、Ｅ
Ｗ要求信号および実行中ステータス信号に基づいて、Ａ
ＮＤゲート回路２０は高電圧要求信号をスイッチ２１に
供給する。これによって、スイッチ２１がオンされ、書
込消去用電圧端子１７から書込消去用の電圧Ｖｐｐがフ
ラッシュメモリ１４に与えられ、フラッシュメモリ１４
上の情報の消去または書込が可能になる。
制御レジスタ１９のビット１に「１」を書き込む。上記
のように、ビット１に「１」を書き込むことは、以後、
ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。既にステップＳＴ１でビット０に
「１」が書き込まれたことによって、実行中ステータス
信号がＡＮＤゲート回路２０に与えられているので、Ｅ
Ｗ要求信号および実行中ステータス信号に基づいて、Ａ
ＮＤゲート回路２０は高電圧要求信号をスイッチ２１に
供給する。これによって、スイッチ２１がオンされ、書
込消去用電圧端子１７から書込消去用の電圧Ｖｐｐがフ
ラッシュメモリ１４に与えられ、フラッシュメモリ１４
上の情報の消去または書込が可能になる。
【００４３】次にステップＳＴ６で、ＣＰＵ１２はフラ
ッシュメモリ１４上の情報の消去および／または書込を
実行する。このステップは、ステップＳＴ４でＲＡＭ１
５に既にロードされた消去・書込プログラムを実行する
ことによって行う。
ッシュメモリ１４上の情報の消去および／または書込を
実行する。このステップは、ステップＳＴ４でＲＡＭ１
５に既にロードされた消去・書込プログラムを実行する
ことによって行う。
【００４４】ステップＳＴ６の終了後、ステップＳＴ７
でＣＰＵ１２は制御レジスタ１９のビット１に「０」を
書き込む。ビット１に「０」を書き込むことは、以後、
フラッシュメモリ１４について消去または書込の必要性
がなくなったこと、ひいてはＥＷ要求信号をＡＮＤゲー
ト回路２０に与えないことを意味する。ビット１への
「０」の書込に応じて、ＡＮＤゲート回路２０は直ちに
高電圧要求信号のスイッチ２１への供給を停止する。こ
れによって、スイッチ２１がオフされ、書込消去用の電
圧Ｖｐｐがフラッシュメモリ１４に与えられなくなり、
フラッシュメモリ１４上の情報の消去または書込が不可
能になる。
でＣＰＵ１２は制御レジスタ１９のビット１に「０」を
書き込む。ビット１に「０」を書き込むことは、以後、
フラッシュメモリ１４について消去または書込の必要性
がなくなったこと、ひいてはＥＷ要求信号をＡＮＤゲー
ト回路２０に与えないことを意味する。ビット１への
「０」の書込に応じて、ＡＮＤゲート回路２０は直ちに
高電圧要求信号のスイッチ２１への供給を停止する。こ
れによって、スイッチ２１がオフされ、書込消去用の電
圧Ｖｐｐがフラッシュメモリ１４に与えられなくなり、
フラッシュメモリ１４上の情報の消去または書込が不可
能になる。
【００４５】その後、ステップＳＴ８で、ＣＰＵ１２は
コマンドに従ったフラッシュメモリ１４上のサブルーテ
ィンプログラムの実行を再開する。既にステップＳＴ７
で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１４に
与えられなくなり、フラッシュメモリ１４上の情報の誤
消去または誤書込が防止されるので、ＲＡＭ１５を使用
せずにフラッシュメモリ１４から直接プログラムを読み
出しても暴走するおそれがない。
コマンドに従ったフラッシュメモリ１４上のサブルーテ
ィンプログラムの実行を再開する。既にステップＳＴ７
で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１４に
与えられなくなり、フラッシュメモリ１４上の情報の誤
消去または誤書込が防止されるので、ＲＡＭ１５を使用
せずにフラッシュメモリ１４から直接プログラムを読み
出しても暴走するおそれがない。
【００４６】そのサブルーティンプログラムの実行終了
後、ステップＳＴ９でＣＰＵ１２は制御レジスタ１９の
ビット０に「０」を書き込む。ビット０に「０」を書き
込むことは、実行中ステータス信号をＡＮＤゲート回路
２０に与えないことを意味する。このようにして、制御
レジスタ１９のビット０およびビット１は初期状態に復
帰する。この後、ステップＳＴ１０でＣＰＵ１２がホス
トマイコン１０にコマンドに従った処理の完了を示すレ
スポンス信号を送信し、このメインプログラムの動作は
終了する。
後、ステップＳＴ９でＣＰＵ１２は制御レジスタ１９の
ビット０に「０」を書き込む。ビット０に「０」を書き
込むことは、実行中ステータス信号をＡＮＤゲート回路
２０に与えないことを意味する。このようにして、制御
レジスタ１９のビット０およびビット１は初期状態に復
帰する。この後、ステップＳＴ１０でＣＰＵ１２がホス
トマイコン１０にコマンドに従った処理の完了を示すレ
スポンス信号を送信し、このメインプログラムの動作は
終了する。
【００４７】上述したステップＳＴ３の判断が否定的な
場合、すなわちフラッシュメモリ１４に関して消去また
は書込の要求がない場合、動作はステップＳＴ３からス
テップＳＴ１１に進む。ステップＳＴ１１では、ＣＰＵ
１２はフラッシュメモリ１４から読み出したコマンドに
応じたサブルーティンプログラムの処理を続行する。そ
の終了後、ステップＳＴ９でＣＰＵ１２は制御レジスタ
１９のビット０に「０」を書き込み、ステップＳＴ１０
でＣＰＵ１２がホストマイコン１０にレスポンス信号を
送信し、このメインプログラムの動作が終了する。
場合、すなわちフラッシュメモリ１４に関して消去また
は書込の要求がない場合、動作はステップＳＴ３からス
テップＳＴ１１に進む。ステップＳＴ１１では、ＣＰＵ
１２はフラッシュメモリ１４から読み出したコマンドに
応じたサブルーティンプログラムの処理を続行する。そ
の終了後、ステップＳＴ９でＣＰＵ１２は制御レジスタ
１９のビット０に「０」を書き込み、ステップＳＴ１０
でＣＰＵ１２がホストマイコン１０にレスポンス信号を
送信し、このメインプログラムの動作が終了する。
【００４８】以上のように、この実施の形態１によれ
ば、コマンドに従ったメインプログラムの実行を示す実
行中ステータス信号とＥＷ要求信号の両方が存在すると
きだけに、ＡＮＤゲート回路２０およびスイッチ２１が
書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給
できるようにするので、誤動作で消去モードまたは書込
モードになるおそれを極めて低減することが可能であ
る。仮に誤動作で実行中ステータス信号とＥＷ要求信号
のいずれか一方が存在しても、他方が存在しなければ、
フラッシュメモリ１４は消去モードまたは書込モードに
はならない。従って、フラッシュメモリ１４の情報の誤
消去または誤書込を効率的に低減または防止することが
でき、そこから読み出し中のプログラムの暴走を抑制す
ることができるなどの効果が得られる。
ば、コマンドに従ったメインプログラムの実行を示す実
行中ステータス信号とＥＷ要求信号の両方が存在すると
きだけに、ＡＮＤゲート回路２０およびスイッチ２１が
書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給
できるようにするので、誤動作で消去モードまたは書込
モードになるおそれを極めて低減することが可能であ
る。仮に誤動作で実行中ステータス信号とＥＷ要求信号
のいずれか一方が存在しても、他方が存在しなければ、
フラッシュメモリ１４は消去モードまたは書込モードに
はならない。従って、フラッシュメモリ１４の情報の誤
消去または誤書込を効率的に低減または防止することが
でき、そこから読み出し中のプログラムの暴走を抑制す
ることができるなどの効果が得られる。
【００４９】特に実施の形態１では、高電圧要求信号の
供給がハードウエアたるＡＮＤゲート回路２０で行われ
るので、プログラムが誤動作した場合にも、消去モード
または書込モードになるおそれが少ない。
供給がハードウエアたるＡＮＤゲート回路２０で行われ
るので、プログラムが誤動作した場合にも、消去モード
または書込モードになるおそれが少ない。
【００５０】実施の形態２．図５は、この発明の実施の
形態２に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図において１２Ａは、ＣＰＵ（処理装置、設定
部、書込消去用電圧供給許容部）を示す。前述のＣＰＵ
１２と同様に、このＣＰＵ１２Ａも、フラッシュメモリ
１４およびＲＡＭ１５が配置されているのと同じシング
ルチップのスレーブマイコン１１に配置され、プログラ
ムカウンタ１３と制御レジスタ１９を備える。
形態２に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図において１２Ａは、ＣＰＵ（処理装置、設定
部、書込消去用電圧供給許容部）を示す。前述のＣＰＵ
１２と同様に、このＣＰＵ１２Ａも、フラッシュメモリ
１４およびＲＡＭ１５が配置されているのと同じシング
ルチップのスレーブマイコン１１に配置され、プログラ
ムカウンタ１３と制御レジスタ１９を備える。
【００５１】図５に示されるスレーブマイコン１１も、
実施の形態１のスレーブマイコンと同様に、ホストマイ
コン１０と組み合わせられて使用される（図１および図
２参照）。図５において、図３と共通する構成要素を示
すために同一の符号が使用され、それらの構成要素を詳
細には説明しない。
実施の形態１のスレーブマイコンと同様に、ホストマイ
コン１０と組み合わせられて使用される（図１および図
２参照）。図５において、図３と共通する構成要素を示
すために同一の符号が使用され、それらの構成要素を詳
細には説明しない。
【００５２】この実施の形態では、実施の形態１で使用
されたＡＮＤゲート回路２０を使用せず、その代わりに
プログラムに従ってＣＰＵ１２Ａが内部の制御レジスタ
１９の内容に基づいて、スイッチ２１を操作する高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
を生成する。スイッチ２１の操作について以下に詳述す
る。
されたＡＮＤゲート回路２０を使用せず、その代わりに
プログラムに従ってＣＰＵ１２Ａが内部の制御レジスタ
１９の内容に基づいて、スイッチ２１を操作する高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
を生成する。スイッチ２１の操作について以下に詳述す
る。
【００５３】上述の実施の形態１と同様に、ＣＰＵ１２
Ａは、メインプログラムを実行する前に、制御レジスタ
１９の所定のビット、例えばビット０（図５にてｂ０で
示す）に数値「１」を書き込む。メインプログラムの実
行の終了の直前に、ＣＰＵ１２Ａはそのビット、例えば
ビット０に数値「０」を書き込む。従って、メインプロ
グラムが実行されている間の大部分で、ビット０には数
値「１」が継続的に残っている。制御レジスタ１９のビ
ット０上の数値「１」は、一つのフラグすなわち実行中
ステータス信号であるとみなすことができる。
Ａは、メインプログラムを実行する前に、制御レジスタ
１９の所定のビット、例えばビット０（図５にてｂ０で
示す）に数値「１」を書き込む。メインプログラムの実
行の終了の直前に、ＣＰＵ１２Ａはそのビット、例えば
ビット０に数値「０」を書き込む。従って、メインプロ
グラムが実行されている間の大部分で、ビット０には数
値「１」が継続的に残っている。制御レジスタ１９のビ
ット０上の数値「１」は、一つのフラグすなわち実行中
ステータス信号であるとみなすことができる。
【００５４】また、ＣＰＵ１２Ａは、コマンドに応じて
ＣＰＵ１２Ａが実行するサブルーティンプログラムがフ
ラッシュメモリ１４について情報の消去または書込を必
要とするか否か判断する。この判断が肯定的な場合に、
ＣＰＵ１２Ａは自身の内部の制御レジスタ１９の所定の
ビット、例えばビット１（図５にてｂ１で示す）に数値
「１」を書き込む。また、フラッシュメモリ１４上の情
報の消去または書込の必要性がなくなると、ＣＰＵ１２
Ａはそのビット、例えばビット１に数値「０」を書き込
む。従って、フラッシュメモリ１４について情報の消去
または書込の要求がある限り、ビット１には数値「１」
が継続的に残っている。制御レジスタ１９のビット１上
の数値「１」は一つのフラグすなわちＥＷ要求信号であ
るとみなすことができる。
ＣＰＵ１２Ａが実行するサブルーティンプログラムがフ
ラッシュメモリ１４について情報の消去または書込を必
要とするか否か判断する。この判断が肯定的な場合に、
ＣＰＵ１２Ａは自身の内部の制御レジスタ１９の所定の
ビット、例えばビット１（図５にてｂ１で示す）に数値
「１」を書き込む。また、フラッシュメモリ１４上の情
報の消去または書込の必要性がなくなると、ＣＰＵ１２
Ａはそのビット、例えばビット１に数値「０」を書き込
む。従って、フラッシュメモリ１４について情報の消去
または書込の要求がある限り、ビット１には数値「１」
が継続的に残っている。制御レジスタ１９のビット１上
の数値「１」は一つのフラグすなわちＥＷ要求信号であ
るとみなすことができる。
【００５５】ＣＰＵ１２Ａは、制御レジスタ１９のビッ
ト１およびビット０上の数値が両方とも「１」である場
合にのみ、高電圧要求信号を生成し、これをスイッチ２
１に供給する。換言すれば、ＥＷ要求信号および実行中
ステータス信号の両方が存在する場合に、ＣＰＵ１２Ａ
はスイッチ２１を閉じる（オンする）。従って、二つの
条件が満たされる場合にのみ、書込消去用電圧端子１７
からフラッシュメモリ１４に書込消去用の電圧Ｖｐｐが
供給される。かかるＣＰＵ１２Ａの動作はメインプログ
ラムに準拠して行われる。つまり、スイッチ２１の操作
はソフトウエアによって行われる。
ト１およびビット０上の数値が両方とも「１」である場
合にのみ、高電圧要求信号を生成し、これをスイッチ２
１に供給する。換言すれば、ＥＷ要求信号および実行中
ステータス信号の両方が存在する場合に、ＣＰＵ１２Ａ
はスイッチ２１を閉じる（オンする）。従って、二つの
条件が満たされる場合にのみ、書込消去用電圧端子１７
からフラッシュメモリ１４に書込消去用の電圧Ｖｐｐが
供給される。かかるＣＰＵ１２Ａの動作はメインプログ
ラムに準拠して行われる。つまり、スイッチ２１の操作
はソフトウエアによって行われる。
【００５６】より簡単な動作を実現するために、制御レ
ジスタ１９のビット１（ｂ１）をスイッチ２１の起動端
子に接続し、ビット０（ｂ０）上の数値が「１」である
場合にのみ、ビット１に数値「１」を書き込み可能にす
ることもできる。この場合には、ビット０に実行中ステ
ータス信号としての数値「１」が存在しなければ、ビッ
ト１にはＥＷ要求信号としての数値「１」が書き込まれ
ないので、ビット１に数値「１」が書き込まれるという
ことは上述した二つの条件が満たされることを意味す
る。従って、ビット１に入力されたＥＷ要求信号として
の数値「１」が直ちに高電圧要求信号として利用でき
る。後述する図６のメインプログラムはこの方策を採用
する。
ジスタ１９のビット１（ｂ１）をスイッチ２１の起動端
子に接続し、ビット０（ｂ０）上の数値が「１」である
場合にのみ、ビット１に数値「１」を書き込み可能にす
ることもできる。この場合には、ビット０に実行中ステ
ータス信号としての数値「１」が存在しなければ、ビッ
ト１にはＥＷ要求信号としての数値「１」が書き込まれ
ないので、ビット１に数値「１」が書き込まれるという
ことは上述した二つの条件が満たされることを意味す
る。従って、ビット１に入力されたＥＷ要求信号として
の数値「１」が直ちに高電圧要求信号として利用でき
る。後述する図６のメインプログラムはこの方策を採用
する。
【００５７】図５中の制御レジスタ１９は、ｂ０〜ｂ７
の８ビットを有するが、制御レジスタ１９の二進桁数は
８でなくてもよく、他の適切な数でもよい。また、ＥＷ
要求信号および実行中ステータス信号のために使うビッ
トは、ビット１およびビット０に限らず、他のビットで
もよい。また、逆にビット１を実行中ステータス信号に
使用し、ビット０をＥＷ要求信号に使用してもよい。
の８ビットを有するが、制御レジスタ１９の二進桁数は
８でなくてもよく、他の適切な数でもよい。また、ＥＷ
要求信号および実行中ステータス信号のために使うビッ
トは、ビット１およびビット０に限らず、他のビットで
もよい。また、逆にビット１を実行中ステータス信号に
使用し、ビット０をＥＷ要求信号に使用してもよい。
【００５８】次に動作について説明する。以下の動作の
説明に関しては、図６に示されたフローチャートを参照
する。図６はこの実施の形態に係るスレーブマイコン１
１のメインプログラムの動作を示す。このメインプログ
ラムは、ホストマイコン１０からスレーブマイコン１１
のＣＰＵ１２Ａがコマンドを受信すると開始する。好ま
しくは、図６に示されたメインプログラムは、フラッシ
ュメモリ１４からＲＡＭ１５にロードされた後、実行さ
れる。
説明に関しては、図６に示されたフローチャートを参照
する。図６はこの実施の形態に係るスレーブマイコン１
１のメインプログラムの動作を示す。このメインプログ
ラムは、ホストマイコン１０からスレーブマイコン１１
のＣＰＵ１２Ａがコマンドを受信すると開始する。好ま
しくは、図６に示されたメインプログラムは、フラッシ
ュメモリ１４からＲＡＭ１５にロードされた後、実行さ
れる。
【００５９】まず、ステップＳＴ２１で、ＣＰＵ１２Ａ
は制御レジスタ１９のビット０に実行中ステータス信号
としての「１」を書き込む。
は制御レジスタ１９のビット０に実行中ステータス信号
としての「１」を書き込む。
【００６０】次に、ステップＳＴ２２で、コマンドに従
ったサブルーティンプログラムの処理をＣＰＵ１２Ａが
開始する。具体的には、コマンドに応じたサブルーティ
ンプログラムをフラッシュメモリ１４から読み出して、
プログラムの実行を開始する。さらに、ステップＳＴ２
３で、ＣＰＵ１２Ａはフラッシュメモリ１４上の情報の
消去または書込の要求があるか否かを判断する。ステッ
プＳＴ２３では、上記のサブルーティンプログラムにか
かる要求が含まれているか否かを判断するとよい。
ったサブルーティンプログラムの処理をＣＰＵ１２Ａが
開始する。具体的には、コマンドに応じたサブルーティ
ンプログラムをフラッシュメモリ１４から読み出して、
プログラムの実行を開始する。さらに、ステップＳＴ２
３で、ＣＰＵ１２Ａはフラッシュメモリ１４上の情報の
消去または書込の要求があるか否かを判断する。ステッ
プＳＴ２３では、上記のサブルーティンプログラムにか
かる要求が含まれているか否かを判断するとよい。
【００６１】消去または書込の要求がある場合、すなわ
ちステップＳＴ２３の判断が肯定的である場合、動作は
ステップＳＴ２４に進む。ステップＳＴ２４では、ＣＰ
Ｕ１２Ａはフラッシュメモリ１４から消去・書込用のサ
ブルーティンプログラム（消去・書込プログラム）を読
み出して、ＲＡＭ１５にロードする。
ちステップＳＴ２３の判断が肯定的である場合、動作は
ステップＳＴ２４に進む。ステップＳＴ２４では、ＣＰ
Ｕ１２Ａはフラッシュメモリ１４から消去・書込用のサ
ブルーティンプログラム（消去・書込プログラム）を読
み出して、ＲＡＭ１５にロードする。
【００６２】この後、ステップＳＴ２５でＣＰＵ１２Ａ
は制御レジスタ１９のビット０に数値「１」が書き込ま
れているか否か確認すなわち判断する。この判断が肯定
的な場合にのみ動作はステップＳＴ２６に進み、ＣＰＵ
１２Ａは制御レジスタ１９のビット１にＥＷ要求信号と
しての「１」を書き込む。上記のように、ビット１に書
き込まれた数値「１」は高電圧要求信号として利用され
る。すなわち、ビット１への数値「１」の書込によっ
て、以後、高電圧要求信号がスイッチ２１に継続的に与
えられる。これによって、スイッチ２１がオンされ、書
込消去用電圧端子１７から書込消去用の電圧Ｖｐｐがフ
ラッシュメモリ１４に与えられ、フラッシュメモリ１４
上の情報の消去または書込が可能になる。
は制御レジスタ１９のビット０に数値「１」が書き込ま
れているか否か確認すなわち判断する。この判断が肯定
的な場合にのみ動作はステップＳＴ２６に進み、ＣＰＵ
１２Ａは制御レジスタ１９のビット１にＥＷ要求信号と
しての「１」を書き込む。上記のように、ビット１に書
き込まれた数値「１」は高電圧要求信号として利用され
る。すなわち、ビット１への数値「１」の書込によっ
て、以後、高電圧要求信号がスイッチ２１に継続的に与
えられる。これによって、スイッチ２１がオンされ、書
込消去用電圧端子１７から書込消去用の電圧Ｖｐｐがフ
ラッシュメモリ１４に与えられ、フラッシュメモリ１４
上の情報の消去または書込が可能になる。
【００６３】次にステップＳＴ２７で、ＣＰＵ１２Ａは
フラッシュメモリ１４上の情報の消去および／または書
込を実行する。このステップは、ステップＳＴ２４でＲ
ＡＭ１５に既にロードされた消去・書込プログラムを実
行することによって行う。
フラッシュメモリ１４上の情報の消去および／または書
込を実行する。このステップは、ステップＳＴ２４でＲ
ＡＭ１５に既にロードされた消去・書込プログラムを実
行することによって行う。
【００６４】ステップＳＴ２７の終了後、ステップＳＴ
２８でＣＰＵ１２Ａは制御レジスタ１９のビット１に
「０」を書き込む。ビット１に「０」を書き込むこと
は、以後、フラッシュメモリ１４について消去または書
込の必要性がなくなったこと、ひいては高電圧要求信号
をスイッチ２１に与えないことを意味する。ビット１へ
の「０」の書込に応じて、スイッチ２１がオフされ、書
込消去用の電圧Ｖｐｐがフラッシュメモリ１４に与えら
れなくなり、フラッシュメモリ１４上の情報の消去また
は書込が不可能になる。
２８でＣＰＵ１２Ａは制御レジスタ１９のビット１に
「０」を書き込む。ビット１に「０」を書き込むこと
は、以後、フラッシュメモリ１４について消去または書
込の必要性がなくなったこと、ひいては高電圧要求信号
をスイッチ２１に与えないことを意味する。ビット１へ
の「０」の書込に応じて、スイッチ２１がオフされ、書
込消去用の電圧Ｖｐｐがフラッシュメモリ１４に与えら
れなくなり、フラッシュメモリ１４上の情報の消去また
は書込が不可能になる。
【００６５】その後、ステップＳＴ２９で、ＣＰＵ１２
Ａはコマンドに従ったフラッシュメモリ１４上のサブル
ーティンプログラムの実行を再開する。既にステップＳ
Ｔ２８で、書込消去用の電圧Ｖｐｐがフラッシュメモリ
１４に与えられなくなり、フラッシュメモリ１４上の情
報の誤消去または誤書込が防止されるので、ＲＡＭ１５
を使用せずにフラッシュメモリ１４から直接プログラム
を読み出しても暴走するおそれがない。
Ａはコマンドに従ったフラッシュメモリ１４上のサブル
ーティンプログラムの実行を再開する。既にステップＳ
Ｔ２８で、書込消去用の電圧Ｖｐｐがフラッシュメモリ
１４に与えられなくなり、フラッシュメモリ１４上の情
報の誤消去または誤書込が防止されるので、ＲＡＭ１５
を使用せずにフラッシュメモリ１４から直接プログラム
を読み出しても暴走するおそれがない。
【００６６】そのサブルーティンプログラムの実行終了
後、ステップＳＴ３０でＣＰＵ１２Ａは制御レジスタ１
９のビット０に「０」を書き込む。ビット０に「０」を
書き込むことは、実行中ステータス信号の消滅を意味す
る。このようにして、制御レジスタ１９のビット０およ
びビット１は初期状態に復帰する。この後、ステップＳ
Ｔ３１でＣＰＵ１２Ａがホストマイコン１０にコマンド
に従った処理の完了を示すレスポンス信号を送信し、こ
のメインプログラムの動作は終了する。
後、ステップＳＴ３０でＣＰＵ１２Ａは制御レジスタ１
９のビット０に「０」を書き込む。ビット０に「０」を
書き込むことは、実行中ステータス信号の消滅を意味す
る。このようにして、制御レジスタ１９のビット０およ
びビット１は初期状態に復帰する。この後、ステップＳ
Ｔ３１でＣＰＵ１２Ａがホストマイコン１０にコマンド
に従った処理の完了を示すレスポンス信号を送信し、こ
のメインプログラムの動作は終了する。
【００６７】上述したステップＳＴ２５の判断が否定的
な場合には、何らかの誤りによって制御レジスタ１９の
ビット０に実行中ステータス信号としての「１」が書き
込まれていないことを意味する。この場合には、動作は
ステップＳＴ３０に進み、事後処理としてＣＰＵ１２Ａ
は制御レジスタ１９のビット０に「０」を書き込み、ス
テップＳＴ３１でレスポンス信号を送信し、このメイン
プログラムの動作は終了する。この場合のレスポンス信
号は、コマンドの処理が未了であることが示される。
な場合には、何らかの誤りによって制御レジスタ１９の
ビット０に実行中ステータス信号としての「１」が書き
込まれていないことを意味する。この場合には、動作は
ステップＳＴ３０に進み、事後処理としてＣＰＵ１２Ａ
は制御レジスタ１９のビット０に「０」を書き込み、ス
テップＳＴ３１でレスポンス信号を送信し、このメイン
プログラムの動作は終了する。この場合のレスポンス信
号は、コマンドの処理が未了であることが示される。
【００６８】また、上述したステップＳＴ２３の判断が
否定的な場合、すなわちフラッシュメモリ１４に関して
消去または書込の要求がない場合、動作はステップＳＴ
２３からステップＳＴ３２に進む。ステップＳＴ３２で
は、ＣＰＵ１２Ａはフラッシュメモリ１４から読み出し
たコマンドに応じたサブルーティンプログラムの処理を
続行する。その終了後、ステップＳＴ３０でＣＰＵ１２
Ａは制御レジスタ１９のビット０に「０」を書き込み、
ステップＳＴ３１でＣＰＵ１２Ａがホストマイコン１０
にレスポンス信号を送信し、このメインプログラムの動
作が終了する。
否定的な場合、すなわちフラッシュメモリ１４に関して
消去または書込の要求がない場合、動作はステップＳＴ
２３からステップＳＴ３２に進む。ステップＳＴ３２で
は、ＣＰＵ１２Ａはフラッシュメモリ１４から読み出し
たコマンドに応じたサブルーティンプログラムの処理を
続行する。その終了後、ステップＳＴ３０でＣＰＵ１２
Ａは制御レジスタ１９のビット０に「０」を書き込み、
ステップＳＴ３１でＣＰＵ１２Ａがホストマイコン１０
にレスポンス信号を送信し、このメインプログラムの動
作が終了する。
【００６９】以上のように、この実施の形態２によれ
ば、コマンドに従ったメインプログラムの実行を示す実
行中ステータス信号とＥＷ要求信号の両方が存在すると
きだけに、ＣＰＵ１２Ａおよびスイッチ２１が書込消去
用の電圧Ｖｐｐをフラッシュメモリ１４に供給できるよ
うにするので、誤動作で消去モードまたは書込モードに
なるおそれを極めて低減することが可能である。従っ
て、フラッシュメモリ１４の情報の誤消去または誤書込
を効率的に低減または防止することができ、そこから読
み出し中のプログラムの暴走を抑制することができるな
どの効果が得られる。
ば、コマンドに従ったメインプログラムの実行を示す実
行中ステータス信号とＥＷ要求信号の両方が存在すると
きだけに、ＣＰＵ１２Ａおよびスイッチ２１が書込消去
用の電圧Ｖｐｐをフラッシュメモリ１４に供給できるよ
うにするので、誤動作で消去モードまたは書込モードに
なるおそれを極めて低減することが可能である。従っ
て、フラッシュメモリ１４の情報の誤消去または誤書込
を効率的に低減または防止することができ、そこから読
み出し中のプログラムの暴走を抑制することができるな
どの効果が得られる。
【００７０】実施の形態３．図７は、この発明の実施の
形態３に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図７において、図３と共通する構成要素を示すた
めに同一の符号が使用され、それらの構成要素を詳細に
は説明しない。
形態３に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図７において、図３と共通する構成要素を示すた
めに同一の符号が使用され、それらの構成要素を詳細に
は説明しない。
【００７１】実施の形態３に係るスレーブマイコン１１
は、スイッチ２１をシングルチップのスレーブマイコン
１１の内部に配置した点で、実施の形態１に係るスレー
ブマイコン１１と異なる。このようにスイッチ２１をシ
ングルチップのスレーブマイコン１１に内蔵したことに
よって、高電圧要求信号（より一般的には書込消去用の
電圧要求信号）をスレーブマイコン１１の外部に出力す
る必要がなくなるので、端子数を節約することができ
る。また、高電圧要求信号をスレーブマイコン１１の外
部に出力しないので、スレーブマイコン１１の動作モー
ドが外部から傍受しにくくなる。
は、スイッチ２１をシングルチップのスレーブマイコン
１１の内部に配置した点で、実施の形態１に係るスレー
ブマイコン１１と異なる。このようにスイッチ２１をシ
ングルチップのスレーブマイコン１１に内蔵したことに
よって、高電圧要求信号（より一般的には書込消去用の
電圧要求信号）をスレーブマイコン１１の外部に出力す
る必要がなくなるので、端子数を節約することができ
る。また、高電圧要求信号をスレーブマイコン１１の外
部に出力しないので、スレーブマイコン１１の動作モー
ドが外部から傍受しにくくなる。
【００７２】スレーブマイコン１１の動作モードが外部
から傍受されると、フラッシュメモリ１４上の情報が書
き換えられるおそれがある。例えば、高電圧がフラッシ
ュメモリ１４に与えられている書込状態から、電力供給
を急に遮断すると、フラッシュメモリ１４上のデータが
変化する。このような危険性をこの実施の形態では低減
することが可能である。
から傍受されると、フラッシュメモリ１４上の情報が書
き換えられるおそれがある。例えば、高電圧がフラッシ
ュメモリ１４に与えられている書込状態から、電力供給
を急に遮断すると、フラッシュメモリ１４上のデータが
変化する。このような危険性をこの実施の形態では低減
することが可能である。
【００７３】以上のように、この実施の形態３によれ
ば、スイッチ２１をシングルチップのスレーブマイコン
１１に内蔵したことによって、端子数を節約することが
できるとともに、スレーブマイコン１１の動作モードが
外部から傍受しにくくなるなどの効果が得られる。
ば、スイッチ２１をシングルチップのスレーブマイコン
１１に内蔵したことによって、端子数を節約することが
できるとともに、スレーブマイコン１１の動作モードが
外部から傍受しにくくなるなどの効果が得られる。
【００７４】この実施の形態３は実施の形態１の修正で
あるが、図５に示された実施の形態２を同様に修正して
スレーブマイコン１１の内部にスイッチ２１を配置して
もよい。
あるが、図５に示された実施の形態２を同様に修正して
スレーブマイコン１１の内部にスイッチ２１を配置して
もよい。
【００７５】実施の形態４．図８は、この発明の実施の
形態４に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図８に示されるスレーブマイコン１１も、実施の
形態１のスレーブマイコンと同様に、ホストマイコン１
０と組み合わせられて使用される（図１および図２参
照）。図８において、図３と共通する構成要素を示すた
めに同一の符号が使用され、それらの構成要素を詳細に
は説明しない。
形態４に係るマイクロコンピュータ、すなわちスレーブ
マイコン１１のハードウエアの詳細を示すブロック図で
ある。図８に示されるスレーブマイコン１１も、実施の
形態１のスレーブマイコンと同様に、ホストマイコン１
０と組み合わせられて使用される（図１および図２参
照）。図８において、図３と共通する構成要素を示すた
めに同一の符号が使用され、それらの構成要素を詳細に
は説明しない。
【００７６】図３の実施の形態１と異なり、この実施の
形態では、ホストマイコン（第２の設定部）１０から供
給された消去書込許可信号（ＥＷ許可信号）がＡＮＤゲ
ート回路２０に入力されるようになっている。また、ス
イッチ２１はシングルチップのスレーブマイコン１１の
内部に配置されている。
形態では、ホストマイコン（第２の設定部）１０から供
給された消去書込許可信号（ＥＷ許可信号）がＡＮＤゲ
ート回路２０に入力されるようになっている。また、ス
イッチ２１はシングルチップのスレーブマイコン１１の
内部に配置されている。
【００７７】次に動作について説明する。この実施の形
態では、実施の形態１で使用された実行中ステータス信
号の代わりに、ホストマイコン１０からのＥＷ許可信号
が使用される。ホストマイコン１０は、スレーブマイコ
ン１１にコマンドを送信する時（またはその直前もしく
は直後）にＥＷ許可信号をスレーブマイコン１１へ供給
することを開始し、スレーブマイコン１１からそのコマ
ンドに応じた処理の終了を示すレスポンス信号が返送さ
れてくるまで（図２参照）、スレーブマイコン１１へＥ
Ｗ許可信号を供給し続ける。このようなＥＷ許可信号の
供給は、スレーブマイコン１１においてフラッシュメモ
リ１４上の情報の消去または書込が必要なコマンドを送
信する場合に限って行ってもよい。
態では、実施の形態１で使用された実行中ステータス信
号の代わりに、ホストマイコン１０からのＥＷ許可信号
が使用される。ホストマイコン１０は、スレーブマイコ
ン１１にコマンドを送信する時（またはその直前もしく
は直後）にＥＷ許可信号をスレーブマイコン１１へ供給
することを開始し、スレーブマイコン１１からそのコマ
ンドに応じた処理の終了を示すレスポンス信号が返送さ
れてくるまで（図２参照）、スレーブマイコン１１へＥ
Ｗ許可信号を供給し続ける。このようなＥＷ許可信号の
供給は、スレーブマイコン１１においてフラッシュメモ
リ１４上の情報の消去または書込が必要なコマンドを送
信する場合に限って行ってもよい。
【００７８】このＥＷ許可信号は、ＡＮＤゲート回路２
０の一方の入力端子に供給される。ＡＮＤゲート回路２
０の他方の入力端子はＣＰＵ（第１の設定部）１２の制
御レジスタ（第１の設定部）１９のビット１（ｂ１）に
接続されている。実施の形態１と同様に、制御レジスタ
１９のビット１には、ＥＷ要求信号としてＡＮＤゲート
回路２０に利用される数値「１」が書込可能である。但
し、ＥＷ要求信号の供給のために使うビットは、ビット
１に限らず、他のビットでもよい。
０の一方の入力端子に供給される。ＡＮＤゲート回路２
０の他方の入力端子はＣＰＵ（第１の設定部）１２の制
御レジスタ（第１の設定部）１９のビット１（ｂ１）に
接続されている。実施の形態１と同様に、制御レジスタ
１９のビット１には、ＥＷ要求信号としてＡＮＤゲート
回路２０に利用される数値「１」が書込可能である。但
し、ＥＷ要求信号の供給のために使うビットは、ビット
１に限らず、他のビットでもよい。
【００７９】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１に「１」が存在し、かつホストマイコン
１０からＥＷ許可信号を受信する場合に、ＡＮＤゲート
回路２０はスイッチ２１を閉じる（オンする）。従っ
て、二つの条件が満たされる場合にのみ、書込消去用電
圧端子１７からフラッシュメモリ１４に書込消去用の電
圧Ｖｐｐが供給される。
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１に「１」が存在し、かつホストマイコン
１０からＥＷ許可信号を受信する場合に、ＡＮＤゲート
回路２０はスイッチ２１を閉じる（オンする）。従っ
て、二つの条件が満たされる場合にのみ、書込消去用電
圧端子１７からフラッシュメモリ１４に書込消去用の電
圧Ｖｐｐが供給される。
【００８０】この実施の形態でのスレーブマイコン１１
のメインプログラムの動作は、実施の形態１に関連して
既述した図４に類似する。但し、実行中ステータス信号
の代わりに、ホストマイコン１０からのＥＷ許可信号が
使用されるので、図４中のステップＳＴ１およびステッ
プＳＴ９は不要である。
のメインプログラムの動作は、実施の形態１に関連して
既述した図４に類似する。但し、実行中ステータス信号
の代わりに、ホストマイコン１０からのＥＷ許可信号が
使用されるので、図４中のステップＳＴ１およびステッ
プＳＴ９は不要である。
【００８１】フラッシュメモリ１４上の情報の消去また
は書込の要求がある場合には、ＣＰＵ１２は制御レジス
タ１９のビット１に「１」を書き込み、ＥＷ要求信号を
ＡＮＤゲート回路２０に継続的に与え、フラッシュメモ
リ１４上の情報の消去および／または書込を実行する
（ステップＳＴ３〜ステップＳＴ６）。ステップＳＴ１
０でスレーブマイコン１１からレスポンス信号が返送さ
れると、ホストマイコン１０はスレーブマイコン１１へ
のＥＷ許可信号の供給を停止する。
は書込の要求がある場合には、ＣＰＵ１２は制御レジス
タ１９のビット１に「１」を書き込み、ＥＷ要求信号を
ＡＮＤゲート回路２０に継続的に与え、フラッシュメモ
リ１４上の情報の消去および／または書込を実行する
（ステップＳＴ３〜ステップＳＴ６）。ステップＳＴ１
０でスレーブマイコン１１からレスポンス信号が返送さ
れると、ホストマイコン１０はスレーブマイコン１１へ
のＥＷ許可信号の供給を停止する。
【００８２】以上のように、この実施の形態４によれ
ば、ホストマイコン１０からのＥＷ許可信号とスレーブ
マイコン１１が生成するＥＷ要求信号の両方が存在する
ときだけに、ＡＮＤゲート回路２０およびスイッチ２１
が書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供
給できるようにするので、誤動作で消去モードまたは書
込モードになるおそれを極めて低減することが可能であ
る。仮に誤動作でホストマイコン１０がＥＷ許可信号を
供給しても、スレーブマイコン１１がＥＷ要求信号を生
成しなければ、フラッシュメモリ１４は消去モードまた
は書込モードにはならない。逆に誤動作でスレーブマイ
コン１１がＥＷ要求信号を生成しても、ホストマイコン
１０がＥＷ許可信号を生成しなければ、やはりフラッシ
ュメモリ１４は消去モードまたは書込モードにはならな
い。従って、フラッシュメモリ１４の情報の誤消去また
は誤書込を効率的に低減または防止することができ、デ
ータの信頼性が保たれる。また、そこから読み出し中の
プログラムの暴走を抑制することができるなどの効果が
得られる。
ば、ホストマイコン１０からのＥＷ許可信号とスレーブ
マイコン１１が生成するＥＷ要求信号の両方が存在する
ときだけに、ＡＮＤゲート回路２０およびスイッチ２１
が書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供
給できるようにするので、誤動作で消去モードまたは書
込モードになるおそれを極めて低減することが可能であ
る。仮に誤動作でホストマイコン１０がＥＷ許可信号を
供給しても、スレーブマイコン１１がＥＷ要求信号を生
成しなければ、フラッシュメモリ１４は消去モードまた
は書込モードにはならない。逆に誤動作でスレーブマイ
コン１１がＥＷ要求信号を生成しても、ホストマイコン
１０がＥＷ許可信号を生成しなければ、やはりフラッシ
ュメモリ１４は消去モードまたは書込モードにはならな
い。従って、フラッシュメモリ１４の情報の誤消去また
は誤書込を効率的に低減または防止することができ、デ
ータの信頼性が保たれる。また、そこから読み出し中の
プログラムの暴走を抑制することができるなどの効果が
得られる。
【００８３】また、スイッチ２１をシングルチップのス
レーブマイコン１１に内蔵したことによって、端子数を
節約することができるとともに、スレーブマイコン１１
の動作モードが外部から傍受しにくくなるなどの効果が
得られる。
レーブマイコン１１に内蔵したことによって、端子数を
節約することができるとともに、スレーブマイコン１１
の動作モードが外部から傍受しにくくなるなどの効果が
得られる。
【００８４】図９は、実施の形態４のバリエーションの
スレーブマイコン１１を示す。図において、２０ＡはＡ
ＮＤゲート回路（書込消去用電圧供給許容部）を示す。
このスレーブマイコン１１では、三つの入力端子を持つ
ＡＮＤゲート回路２０Ａが設けられている。ＡＮＤゲー
ト回路２０Ａの一つの入力端子には、ホストマイコン１
０からのＥＷ許可信号が供給されうる。ＡＮＤゲート回
路２０の他の一つの入力端子には、ＥＷ要求信号が供給
可能である。ＡＮＤゲート回路２０の残りの入力端子は
反転入力端子であり、これは接地されている。このた
め、反転入力端子には常にローレベルの電位が与えられ
ているので、他の二つの入力端子の両方に入力が存在す
るときに、ＡＮＤゲート回路２０Ａは高電圧要求信号
（より一般的には書込消去用の電圧要求信号）をスイッ
チ２１に供給する。従って、図９のスレーブマイコン１
１は図８の実施の形態４のスレーブマイコン１１と同様
に使用される。
スレーブマイコン１１を示す。図において、２０ＡはＡ
ＮＤゲート回路（書込消去用電圧供給許容部）を示す。
このスレーブマイコン１１では、三つの入力端子を持つ
ＡＮＤゲート回路２０Ａが設けられている。ＡＮＤゲー
ト回路２０Ａの一つの入力端子には、ホストマイコン１
０からのＥＷ許可信号が供給されうる。ＡＮＤゲート回
路２０の他の一つの入力端子には、ＥＷ要求信号が供給
可能である。ＡＮＤゲート回路２０の残りの入力端子は
反転入力端子であり、これは接地されている。このた
め、反転入力端子には常にローレベルの電位が与えられ
ているので、他の二つの入力端子の両方に入力が存在す
るときに、ＡＮＤゲート回路２０Ａは高電圧要求信号
（より一般的には書込消去用の電圧要求信号）をスイッ
チ２１に供給する。従って、図９のスレーブマイコン１
１は図８の実施の形態４のスレーブマイコン１１と同様
に使用される。
【００８５】図１０は、実施の形態４の他のバリエーシ
ョンのスレーブマイコン１１を示す。図において、２０
ＢはＡＮＤゲート回路（書込消去用電圧供給許容部）を
示す。このスレーブマイコン１１では、三つの入力端子
を持つＡＮＤゲート回路２０Ｂが設けられている。ＡＮ
Ｄゲート回路２０Ｂの一つの入力端子は反転入力端子で
あって、ここにはホストマイコン１０からの負論理のす
なわち反転したＥＷ許可信号が供給されうる。ＡＮＤゲ
ート回路２０の他の一つの入力端子には、ＥＷ要求信号
が供給可能である。ＡＮＤゲート回路２０の残りの入力
端子は読み出し用電圧端子１８に接続されている。この
ため、その入力端子には常に読み出し用電圧端子１８か
ら書込消去用の電位が与えられている。よって、他の二
つの入力端子に、反転したＥＷ許可信号およびＥＷ要求
信号がそれぞれ入力されているときに、ＡＮＤゲート回
路２０Ｂは高電圧要求信号（より一般的には書込消去用
の電圧要求信号）をスイッチ２１に供給する。従って、
図１０のスレーブマイコン１１も図８の実施の形態４の
スレーブマイコン１１と同様に使用される。
ョンのスレーブマイコン１１を示す。図において、２０
ＢはＡＮＤゲート回路（書込消去用電圧供給許容部）を
示す。このスレーブマイコン１１では、三つの入力端子
を持つＡＮＤゲート回路２０Ｂが設けられている。ＡＮ
Ｄゲート回路２０Ｂの一つの入力端子は反転入力端子で
あって、ここにはホストマイコン１０からの負論理のす
なわち反転したＥＷ許可信号が供給されうる。ＡＮＤゲ
ート回路２０の他の一つの入力端子には、ＥＷ要求信号
が供給可能である。ＡＮＤゲート回路２０の残りの入力
端子は読み出し用電圧端子１８に接続されている。この
ため、その入力端子には常に読み出し用電圧端子１８か
ら書込消去用の電位が与えられている。よって、他の二
つの入力端子に、反転したＥＷ許可信号およびＥＷ要求
信号がそれぞれ入力されているときに、ＡＮＤゲート回
路２０Ｂは高電圧要求信号（より一般的には書込消去用
の電圧要求信号）をスイッチ２１に供給する。従って、
図１０のスレーブマイコン１１も図８の実施の形態４の
スレーブマイコン１１と同様に使用される。
【００８６】実施の形態５．次に、この発明の実施の形
態５について説明する。この実施の形態５においても、
図１に示されるようなホストマイコン１０とスレーブマ
イコン１１とを備えるマルチプロセッサシステムが使用
される。このマルチプロセッサシステムにおいて、スレ
ーブマイコン１１のフラッシュメモリ上の情報の消去お
よび書込がホストマイコン１０からの指令のみに基づい
て制御される。
態５について説明する。この実施の形態５においても、
図１に示されるようなホストマイコン１０とスレーブマ
イコン１１とを備えるマルチプロセッサシステムが使用
される。このマルチプロセッサシステムにおいて、スレ
ーブマイコン１１のフラッシュメモリ上の情報の消去お
よび書込がホストマイコン１０からの指令のみに基づい
て制御される。
【００８７】この実施の形態で使用されるスレーブマイ
コン１１のハードウエアの詳細は、図３または図７に示
された実施の形態１または実施の形態３に係るものと同
じでよい。但し、ＥＷ要求信号および実行中ステータス
信号の生成過程が上述した実施の形態１または実施の形
態３と異なる。
コン１１のハードウエアの詳細は、図３または図７に示
された実施の形態１または実施の形態３に係るものと同
じでよい。但し、ＥＷ要求信号および実行中ステータス
信号の生成過程が上述した実施の形態１または実施の形
態３と異なる。
【００８８】次に動作について説明する。図１１に示さ
れるように、この実施の形態によれば、ホストマイコン
１０は高電圧要求コマンド（より一般的には書込消去用
の電圧要求コマンド）をスレーブマイコン１１に供給す
ることが可能である。この高電圧要求コマンドは、フラ
ッシュメモリ１４上の情報の消去または書込を要するコ
マンドをホストマイコン１０がスレーブマイコン１１に
送信するのに先だって発行される。そのような消去また
は書込を要しないコマンドをスレーブマイコン１１に供
給する場合には、高電圧要求コマンドは発行されない。
れるように、この実施の形態によれば、ホストマイコン
１０は高電圧要求コマンド（より一般的には書込消去用
の電圧要求コマンド）をスレーブマイコン１１に供給す
ることが可能である。この高電圧要求コマンドは、フラ
ッシュメモリ１４上の情報の消去または書込を要するコ
マンドをホストマイコン１０がスレーブマイコン１１に
送信するのに先だって発行される。そのような消去また
は書込を要しないコマンドをスレーブマイコン１１に供
給する場合には、高電圧要求コマンドは発行されない。
【００８９】ホストマイコン１０から高電圧要求コマン
ドを受信すると、スレーブマイコン１１のＣＰＵ１２
は、実行中ステータス信号を生成する処理を実行する。
具体的には、ＣＰＵ１２は制御レジスタ１９の所定のビ
ット、例えばビット０（図３または図７にてｂ０で示
す）に数値「１」を書き込む。制御レジスタ１９のビッ
ト０上の数値「１」は実行中ステータス信号としてＡＮ
Ｄゲート回路２０に利用される。この処理の終了後、図
１１に示されるように、ＣＰＵ１２は高電圧レスポンス
信号（より一般的には書込消去用の電圧レスポンス信
号）をホストマイコン１０に返送する。高電圧レスポン
ス信号を受信すると、ホストマイコン１０は直ちに本来
の目的のコマンドをスレーブマイコン１１に送信する。
ドを受信すると、スレーブマイコン１１のＣＰＵ１２
は、実行中ステータス信号を生成する処理を実行する。
具体的には、ＣＰＵ１２は制御レジスタ１９の所定のビ
ット、例えばビット０（図３または図７にてｂ０で示
す）に数値「１」を書き込む。制御レジスタ１９のビッ
ト０上の数値「１」は実行中ステータス信号としてＡＮ
Ｄゲート回路２０に利用される。この処理の終了後、図
１１に示されるように、ＣＰＵ１２は高電圧レスポンス
信号（より一般的には書込消去用の電圧レスポンス信
号）をホストマイコン１０に返送する。高電圧レスポン
ス信号を受信すると、ホストマイコン１０は直ちに本来
の目的のコマンドをスレーブマイコン１１に送信する。
【００９０】高電圧要求コマンドに続いてホストマイコ
ン１０から受信したコマンドは、フラッシュメモリ１４
上の情報の消去または書込を要するコマンドである。こ
のコマンドを受信すると、ＣＰＵ１２はコマンドに基づ
いた処理を実行し、ＥＷ要求信号を生成する。具体的に
は、ＣＰＵ１２は制御レジスタ１９の所定のビット、例
えばビット１（図３または図７にてｂ１で示す）に数値
「１」を書き込む。制御レジスタ１９のビット１上の数
値「１」はＥＷ要求信号としてＡＮＤゲート回路２０に
利用される。
ン１０から受信したコマンドは、フラッシュメモリ１４
上の情報の消去または書込を要するコマンドである。こ
のコマンドを受信すると、ＣＰＵ１２はコマンドに基づ
いた処理を実行し、ＥＷ要求信号を生成する。具体的に
は、ＣＰＵ１２は制御レジスタ１９の所定のビット、例
えばビット１（図３または図７にてｂ１で示す）に数値
「１」を書き込む。制御レジスタ１９のビット１上の数
値「１」はＥＷ要求信号としてＡＮＤゲート回路２０に
利用される。
【００９１】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よび実行中ステータス信号の両方が入力されている時
に、高電圧要求信号をスイッチ２１に供給する。換言す
れば、制御レジスタ１９のビット１およびビット０の両
方に「１」が存在する場合に、ＡＮＤゲート回路２０は
スイッチ２１を閉じる（オンする）。従って、二つの条
件が満たされる場合にのみ、書込消去用電圧端子１７か
らフラッシュメモリ１４に書込消去用の電圧Ｖｐｐが供
給される。
よび実行中ステータス信号の両方が入力されている時
に、高電圧要求信号をスイッチ２１に供給する。換言す
れば、制御レジスタ１９のビット１およびビット０の両
方に「１」が存在する場合に、ＡＮＤゲート回路２０は
スイッチ２１を閉じる（オンする）。従って、二つの条
件が満たされる場合にのみ、書込消去用電圧端子１７か
らフラッシュメモリ１４に書込消去用の電圧Ｖｐｐが供
給される。
【００９２】このようにして、フラッシュメモリ１４上
の情報の消去または書込が可能になる。コマンドに基づ
いた処理の終了後、図１１に示されるように、ＣＰＵ１
２はレスポンス信号をホストマイコン１０に返送する。
の情報の消去または書込が可能になる。コマンドに基づ
いた処理の終了後、図１１に示されるように、ＣＰＵ１
２はレスポンス信号をホストマイコン１０に返送する。
【００９３】次に動作について説明する。以下の動作の
説明に関しては、図１２に示されたフローチャートを参
照する。図１２はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１２に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
説明に関しては、図１２に示されたフローチャートを参
照する。図１２はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１２に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
【００９４】まず、ステップＳＴ４１で、ホストマイコ
ン１０から受信したコマンドが高電圧要求コマンドであ
るか否かＣＰＵ１２は判断する。この判断が肯定的な場
合には、動作はステップＳＴ４２に進み、ここでＣＰＵ
１２は制御レジスタ１９のビット０に「１」を書き込
む。上記のように、ビット０に「１」を書き込むこと
は、以後、実行中ステータス信号をＡＮＤゲート回路２
０に継続的に与えることを意味する。
ン１０から受信したコマンドが高電圧要求コマンドであ
るか否かＣＰＵ１２は判断する。この判断が肯定的な場
合には、動作はステップＳＴ４２に進み、ここでＣＰＵ
１２は制御レジスタ１９のビット０に「１」を書き込
む。上記のように、ビット０に「１」を書き込むこと
は、以後、実行中ステータス信号をＡＮＤゲート回路２
０に継続的に与えることを意味する。
【００９５】ビット０への「１」の書込終了後、ステッ
プＳＴ４３でＣＰＵ１２はホストマイコン１０に高電圧
レスポンス信号を返信する。これにより、ホストマイコ
ン１０は本来の目的のコマンド（フラッシュメモリ１４
上の情報の消去または書込を要するコマンド）をスレー
ブマイコン１１に送信する。ステップＳＴ４４でスレー
ブマイコン１１はホストマイコン１０からこのコマンド
を受信する。
プＳＴ４３でＣＰＵ１２はホストマイコン１０に高電圧
レスポンス信号を返信する。これにより、ホストマイコ
ン１０は本来の目的のコマンド（フラッシュメモリ１４
上の情報の消去または書込を要するコマンド）をスレー
ブマイコン１１に送信する。ステップＳＴ４４でスレー
ブマイコン１１はホストマイコン１０からこのコマンド
を受信する。
【００９６】次に、ステップＳＴ４５で、コマンドに従
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
【００９７】ステップＳＴ４４で受信したコマンドは、
フラッシュメモリ１４について消去または書込の要求を
伴う。そこでステップＳＴ４５の終了後、ステップＳＴ
４６でＣＰＵ１２はフラッシュメモリ１４から消去・書
込用のサブルーティンプログラム（消去・書込プログラ
ム）を読み出して、ＲＡＭ１５にロードする。
フラッシュメモリ１４について消去または書込の要求を
伴う。そこでステップＳＴ４５の終了後、ステップＳＴ
４６でＣＰＵ１２はフラッシュメモリ１４から消去・書
込用のサブルーティンプログラム（消去・書込プログラ
ム）を読み出して、ＲＡＭ１５にロードする。
【００９８】この後、ステップＳＴ４７で、ＣＰＵ１２
は制御レジスタ１９のビット１に「１」を書き込む。上
記のように、ビット１に「１」を書き込むことは、以
後、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
えることを意味する。既にステップＳＴ４２でビット０
に「１」が書き込まれたことによって、実行中ステータ
ス信号がＡＮＤゲート回路２０に与えられているので、
ＥＷ要求信号および実行中ステータス信号に基づいて、
ＡＮＤゲート回路２０は高電圧要求信号をスイッチ２１
に供給する。これによって、スイッチ２１がオンされ、
書込消去用電圧端子１７から書込消去用の電圧Ｖｐｐが
フラッシュメモリ１４に与えられ、フラッシュメモリ１
４上の情報の消去または書込が可能になる。
は制御レジスタ１９のビット１に「１」を書き込む。上
記のように、ビット１に「１」を書き込むことは、以
後、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
えることを意味する。既にステップＳＴ４２でビット０
に「１」が書き込まれたことによって、実行中ステータ
ス信号がＡＮＤゲート回路２０に与えられているので、
ＥＷ要求信号および実行中ステータス信号に基づいて、
ＡＮＤゲート回路２０は高電圧要求信号をスイッチ２１
に供給する。これによって、スイッチ２１がオンされ、
書込消去用電圧端子１７から書込消去用の電圧Ｖｐｐが
フラッシュメモリ１４に与えられ、フラッシュメモリ１
４上の情報の消去または書込が可能になる。
【００９９】次にステップＳＴ４８で、ＣＰＵ１２はフ
ラッシュメモリ１４上の情報の消去および／または書込
を実行する。このステップは、ステップＳＴ４６でＲＡ
Ｍ１５に既にロードされた消去・書込プログラムを実行
することによって行う。
ラッシュメモリ１４上の情報の消去および／または書込
を実行する。このステップは、ステップＳＴ４６でＲＡ
Ｍ１５に既にロードされた消去・書込プログラムを実行
することによって行う。
【０１００】ステップＳＴ４８の終了後、ステップＳＴ
４９でＣＰＵ１２は制御レジスタ１９のビット１に
「０」を書き込む。ビット１に「０」を書き込むこと
は、以後、フラッシュメモリ１４について消去または書
込の必要性がなくなったこと、ひいてはＥＷ要求信号を
ＡＮＤゲート回路２０に与えないことを意味する。ビッ
ト１への「０」の書込に応じて、ＡＮＤゲート回路２０
は直ちに高電圧要求信号のスイッチ２１への供給を停止
する。これによって、スイッチ２１がオフされ、書込消
去用の電圧Ｖｐｐがフラッシュメモリ１４に与えられな
くなり、フラッシュメモリ１４上の情報の消去または書
込が不可能になる。
４９でＣＰＵ１２は制御レジスタ１９のビット１に
「０」を書き込む。ビット１に「０」を書き込むこと
は、以後、フラッシュメモリ１４について消去または書
込の必要性がなくなったこと、ひいてはＥＷ要求信号を
ＡＮＤゲート回路２０に与えないことを意味する。ビッ
ト１への「０」の書込に応じて、ＡＮＤゲート回路２０
は直ちに高電圧要求信号のスイッチ２１への供給を停止
する。これによって、スイッチ２１がオフされ、書込消
去用の電圧Ｖｐｐがフラッシュメモリ１４に与えられな
くなり、フラッシュメモリ１４上の情報の消去または書
込が不可能になる。
【０１０１】その後、ステップＳＴ５０で、ＣＰＵ１２
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
４９で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
４９で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
【０１０２】そのサブルーティンプログラムの実行終了
後、ステップＳＴ５１でＣＰＵ１２は制御レジスタ１９
のビット０に「０」を書き込む。ビット０に「０」を書
き込むことは、実行中ステータス信号をＡＮＤゲート回
路２０に与えないことを意味する。このようにして、制
御レジスタ１９のビット０およびビット１は初期状態に
復帰する。この後、ステップＳＴ５２でＣＰＵ１２がホ
ストマイコン１０にコマンドに従った処理の完了を示す
レスポンス信号を送信し、このメインプログラムの動作
は終了する。
後、ステップＳＴ５１でＣＰＵ１２は制御レジスタ１９
のビット０に「０」を書き込む。ビット０に「０」を書
き込むことは、実行中ステータス信号をＡＮＤゲート回
路２０に与えないことを意味する。このようにして、制
御レジスタ１９のビット０およびビット１は初期状態に
復帰する。この後、ステップＳＴ５２でＣＰＵ１２がホ
ストマイコン１０にコマンドに従った処理の完了を示す
レスポンス信号を送信し、このメインプログラムの動作
は終了する。
【０１０３】上述したステップＳＴ４１の判断が否定的
な場合は、ホストマイコン１０から受信したコマンドが
高電圧要求コマンドでなく、しかもフラッシュメモリ１
４について消去または書込の要求を伴わないということ
である。この場合、動作はステップＳＴ４１からステッ
プＳＴ５３に進む。ステップＳＴ５３では、ＣＰＵ１２
はフラッシュメモリ１４から読み出したコマンドに応じ
たサブルーティンプログラムの処理を実行する。その終
了後、ステップＳＴ５２でＣＰＵ１２がホストマイコン
１０にレスポンス信号を送信し、このメインプログラム
の動作が終了する。
な場合は、ホストマイコン１０から受信したコマンドが
高電圧要求コマンドでなく、しかもフラッシュメモリ１
４について消去または書込の要求を伴わないということ
である。この場合、動作はステップＳＴ４１からステッ
プＳＴ５３に進む。ステップＳＴ５３では、ＣＰＵ１２
はフラッシュメモリ１４から読み出したコマンドに応じ
たサブルーティンプログラムの処理を実行する。その終
了後、ステップＳＴ５２でＣＰＵ１２がホストマイコン
１０にレスポンス信号を送信し、このメインプログラム
の動作が終了する。
【０１０４】以上のように、この実施の形態５によれ
ば、高電圧要求コマンドを受信したことを示す実行中ス
テータス信号と、その後受信したコマンドがフラッシュ
メモリ１４について消去または書込の要求を伴うことを
示すＥＷ要求信号の両方が存在するときだけに、ＡＮＤ
ゲート回路２０およびスイッチ２１が書込消去用の電圧
Ｖｐｐをフラッシュメモリ１４に供給できるようにする
ので、誤動作で消去モードまたは書込モードになるおそ
れを極めて低減することが可能である。仮にホストマイ
コン１０が誤動作しても、上記の二つのコマンドをスレ
ーブマイコン１１に供給しなければ、実行中ステータス
信号とＥＷ要求信号の両方が存在するということがない
ので、フラッシュメモリ１４は消去モードまたは書込モ
ードにはならない。従って、フラッシュメモリ１４の情
報の誤消去または誤書込を効率的に低減または防止する
ことができ、そこから読み出し中のプログラムの暴走を
抑制することができるなどの効果が得られる。
ば、高電圧要求コマンドを受信したことを示す実行中ス
テータス信号と、その後受信したコマンドがフラッシュ
メモリ１４について消去または書込の要求を伴うことを
示すＥＷ要求信号の両方が存在するときだけに、ＡＮＤ
ゲート回路２０およびスイッチ２１が書込消去用の電圧
Ｖｐｐをフラッシュメモリ１４に供給できるようにする
ので、誤動作で消去モードまたは書込モードになるおそ
れを極めて低減することが可能である。仮にホストマイ
コン１０が誤動作しても、上記の二つのコマンドをスレ
ーブマイコン１１に供給しなければ、実行中ステータス
信号とＥＷ要求信号の両方が存在するということがない
ので、フラッシュメモリ１４は消去モードまたは書込モ
ードにはならない。従って、フラッシュメモリ１４の情
報の誤消去または誤書込を効率的に低減または防止する
ことができ、そこから読み出し中のプログラムの暴走を
抑制することができるなどの効果が得られる。
【０１０５】上述のように、この実施の形態のスレーブ
マイコン１１は図３または図７に示された実施の形態１
および実施の形態３に係るもののいずれと同じでもよ
い。ただし、図７に示されるように、スイッチ２１をシ
ングルチップのスレーブマイコン１１に内蔵すれば、端
子数を節約することができるとともに、スレーブマイコ
ン１１の動作モードが外部から傍受しにくくなるなどの
効果が得られる。
マイコン１１は図３または図７に示された実施の形態１
および実施の形態３に係るもののいずれと同じでもよ
い。ただし、図７に示されるように、スイッチ２１をシ
ングルチップのスレーブマイコン１１に内蔵すれば、端
子数を節約することができるとともに、スレーブマイコ
ン１１の動作モードが外部から傍受しにくくなるなどの
効果が得られる。
【０１０６】実施の形態６．図１３は、この発明の実施
の形態６に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２２は許可信号生成回路（第２の
設定部）、２３はアドレスバスを示す。図１３に示され
るスレーブマイコン１１も、実施の形態１のスレーブマ
イコンと同様に、ホストマイコン１０と組み合わせられ
て使用される（図１および図２参照）。図１３におい
て、図３と共通する構成要素を示すために同一の符号が
使用され、それらの構成要素を詳細には説明しない。
の形態６に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２２は許可信号生成回路（第２の
設定部）、２３はアドレスバスを示す。図１３に示され
るスレーブマイコン１１も、実施の形態１のスレーブマ
イコンと同様に、ホストマイコン１０と組み合わせられ
て使用される（図１および図２参照）。図１３におい
て、図３と共通する構成要素を示すために同一の符号が
使用され、それらの構成要素を詳細には説明しない。
【０１０７】この実施の形態のスレーブマイコン１１は
シングルチップの形態を有しており、ＣＰＵ（第１の設
定部）１２から独立した許可信号生成回路２２およびア
ドレスバス２３をシングルチップの内部に備える。許可
信号生成回路２２は、ＣＰＵ１２から直接的には制御さ
れず、ＣＰＵ１２が生成する信号に基づいて間接的に動
作する。許可信号生成回路２２は、例えばＣＰＵ１２と
は別個のＣＰＵ（図示せず）を備えており、入力される
信号に応じてＡＮＤゲート回路２０に消去書込許可信号
（ＥＷ許可信号）を選択的に供給する。
シングルチップの形態を有しており、ＣＰＵ（第１の設
定部）１２から独立した許可信号生成回路２２およびア
ドレスバス２３をシングルチップの内部に備える。許可
信号生成回路２２は、ＣＰＵ１２から直接的には制御さ
れず、ＣＰＵ１２が生成する信号に基づいて間接的に動
作する。許可信号生成回路２２は、例えばＣＰＵ１２と
は別個のＣＰＵ（図示せず）を備えており、入力される
信号に応じてＡＮＤゲート回路２０に消去書込許可信号
（ＥＷ許可信号）を選択的に供給する。
【０１０８】次に動作について説明する。上述の実施の
形態１と同様に、ＣＰＵ１２は、フラッシュメモリ１４
について情報の消去または書込を必要とする場合に、Ｅ
Ｗ要求信号を生成する。例えば、ＣＰＵ１２は自身の内
部の制御レジスタ（第１の設定部）１９の所定のビッ
ト、例えばビット１（ｂ１）に数値「１」を書き込めば
よい。このレジスタのビットは、ＡＮＤゲート回路２０
の一方の入力端子に接続されているだけでなく、許可信
号生成回路２２にも接続されている。従って、許可信号
生成回路２２は、ＥＷ要求信号の有無を監視することが
できる。
形態１と同様に、ＣＰＵ１２は、フラッシュメモリ１４
について情報の消去または書込を必要とする場合に、Ｅ
Ｗ要求信号を生成する。例えば、ＣＰＵ１２は自身の内
部の制御レジスタ（第１の設定部）１９の所定のビッ
ト、例えばビット１（ｂ１）に数値「１」を書き込めば
よい。このレジスタのビットは、ＡＮＤゲート回路２０
の一方の入力端子に接続されているだけでなく、許可信
号生成回路２２にも接続されている。従って、許可信号
生成回路２２は、ＥＷ要求信号の有無を監視することが
できる。
【０１０９】許可信号生成回路２２は、ＣＰＵ１２に接
続されたアドレスバス２３に接続されている。従って、
ＣＰＵ１２がアクセスするリソース（例えばフラッシュ
メモリ１４およびＲＡＭ１５）に関するアドレス情報を
許可信号生成回路２２はアドレスバス２３によって監視
することができる。
続されたアドレスバス２３に接続されている。従って、
ＣＰＵ１２がアクセスするリソース（例えばフラッシュ
メモリ１４およびＲＡＭ１５）に関するアドレス情報を
許可信号生成回路２２はアドレスバス２３によって監視
することができる。
【０１１０】ＣＰＵ１２は、ＥＷ要求信号を生成すると
きには、消去・書込プログラムをロードするためにアク
セス対象としてＲＡＭ１５を指定する。従って、このと
きには、ＣＰＵ１２はＲＡＭ１５上のアドレスを指定し
たアドレス情報をアドレスバス２３に送出する。すなわ
ち、ＥＷ要求信号が存在する場合には、ＲＡＭ１５上の
アドレスを指定したアドレス情報がアドレスバス２３を
経て許可信号生成回路２２に受信されるのが正常であ
る。許可信号生成回路２２は、ＥＷ要求信号が存在し、
なおかつＲＡＭ１５上のアドレスを指定したアドレス情
報を受信した場合に、ＥＷ許可信号を生成し、これをＡ
ＮＤゲート回路２０に供給する。許可信号生成回路２２
は、ＲＡＭ１５上のアドレスに関するアドレス情報を記
憶する図示しない記憶装置を備えており、アドレスバス
２３上のアドレス情報がＲＡＭ１５上のアドレスに関す
るか否かを判断することができる。
きには、消去・書込プログラムをロードするためにアク
セス対象としてＲＡＭ１５を指定する。従って、このと
きには、ＣＰＵ１２はＲＡＭ１５上のアドレスを指定し
たアドレス情報をアドレスバス２３に送出する。すなわ
ち、ＥＷ要求信号が存在する場合には、ＲＡＭ１５上の
アドレスを指定したアドレス情報がアドレスバス２３を
経て許可信号生成回路２２に受信されるのが正常であ
る。許可信号生成回路２２は、ＥＷ要求信号が存在し、
なおかつＲＡＭ１５上のアドレスを指定したアドレス情
報を受信した場合に、ＥＷ許可信号を生成し、これをＡ
ＮＤゲート回路２０に供給する。許可信号生成回路２２
は、ＲＡＭ１５上のアドレスに関するアドレス情報を記
憶する図示しない記憶装置を備えており、アドレスバス
２３上のアドレス情報がＲＡＭ１５上のアドレスに関す
るか否かを判断することができる。
【０１１１】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１に「１」が存在し、ＣＰＵ１２がフラッ
シュメモリ１４上の情報の消去または書込にふさわしい
アドレス情報を指定している場合に、ＡＮＤゲート回路
２０はスイッチ２１を閉じる（オンする）。従って、二
つの条件が満たされる場合にのみ、書込消去用電圧端子
１７からフラッシュメモリ１４に書込消去用の電圧Ｖ
ｐｐが供給される。つまり、ＣＰＵ１２がアクセスする
リソースを指定したアドレス情報によってＣＰＵ１２の
動作の正常性を許可信号生成回路２２が確認する。
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１に「１」が存在し、ＣＰＵ１２がフラッ
シュメモリ１４上の情報の消去または書込にふさわしい
アドレス情報を指定している場合に、ＡＮＤゲート回路
２０はスイッチ２１を閉じる（オンする）。従って、二
つの条件が満たされる場合にのみ、書込消去用電圧端子
１７からフラッシュメモリ１４に書込消去用の電圧Ｖ
ｐｐが供給される。つまり、ＣＰＵ１２がアクセスする
リソースを指定したアドレス情報によってＣＰＵ１２の
動作の正常性を許可信号生成回路２２が確認する。
【０１１２】上記の動作の目的にかんがみると、ＡＮＤ
ゲート回路２０を設けることは冗長的である。従って、
ＡＮＤゲート回路２０を排除してもよい。このような修
正的な形態では、許可信号生成回路２２からのＥＷ許可
信号を高電圧要求信号として利用し、ＥＷ許可信号がス
イッチ２１に供給されたらスイッチ２１を閉じる（オン
する）ようにすればよい。
ゲート回路２０を設けることは冗長的である。従って、
ＡＮＤゲート回路２０を排除してもよい。このような修
正的な形態では、許可信号生成回路２２からのＥＷ許可
信号を高電圧要求信号として利用し、ＥＷ許可信号がス
イッチ２１に供給されたらスイッチ２１を閉じる（オン
する）ようにすればよい。
【０１１３】実施の形態６でのスレーブマイコン１１の
ＣＰＵ１２のメインプログラムの動作は、実施の形態１
に関連して既述した図４に類似する。但し、実行中ステ
ータス信号の代わりに、アドレス情報が使用されるの
で、図４中のステップＳＴ１およびステップＳＴ９は不
要である。また、上記の説明から明らかなように、ステ
ップＳＴ４で消去・書込プログラムをＲＡＭ１５にロー
ドする直前または直後に、ＣＰＵ１２はＲＡＭ１５上の
アドレスを指定したアドレス情報をアドレスバス２３に
送出する。ステップＳＴ５で制御レジスタ１９のビット
１に数値「１」を書き込むことで、許可信号生成回路２
２がＥＷ許可信号を出力するので、フラッシュメモリ１
４上の情報の消去および／または書込が可能になる。
ＣＰＵ１２のメインプログラムの動作は、実施の形態１
に関連して既述した図４に類似する。但し、実行中ステ
ータス信号の代わりに、アドレス情報が使用されるの
で、図４中のステップＳＴ１およびステップＳＴ９は不
要である。また、上記の説明から明らかなように、ステ
ップＳＴ４で消去・書込プログラムをＲＡＭ１５にロー
ドする直前または直後に、ＣＰＵ１２はＲＡＭ１５上の
アドレスを指定したアドレス情報をアドレスバス２３に
送出する。ステップＳＴ５で制御レジスタ１９のビット
１に数値「１」を書き込むことで、許可信号生成回路２
２がＥＷ許可信号を出力するので、フラッシュメモリ１
４上の情報の消去および／または書込が可能になる。
【０１１４】以上のように、この実施の形態６によれ
ば、ＣＰＵ１２とは独立して動作するハードウエアであ
る許可信号生成回路２２によって、ＣＰＵ１２の動作が
正常である場合に書込消去用の電圧Ｖｐｐをフラッシュ
メモリ１４に供給できるようにするので、誤動作で消去
モードまたは書込モードになるおそれを極めて低減する
ことが可能である。仮にＣＰＵ１２の誤動作でＲＡＭ１
５を指定したアドレス情報とＥＷ要求信号のいずれか一
方が存在しても、他方が存在しなければ、フラッシュメ
モリ１４は消去モードまたは書込モードにはならない。
従って、フラッシュメモリ１４の情報の誤消去または誤
書込を効率的に低減または防止することができ、そこか
ら読み出し中のプログラムの暴走を抑制することができ
るなどの効果が得られる。
ば、ＣＰＵ１２とは独立して動作するハードウエアであ
る許可信号生成回路２２によって、ＣＰＵ１２の動作が
正常である場合に書込消去用の電圧Ｖｐｐをフラッシュ
メモリ１４に供給できるようにするので、誤動作で消去
モードまたは書込モードになるおそれを極めて低減する
ことが可能である。仮にＣＰＵ１２の誤動作でＲＡＭ１
５を指定したアドレス情報とＥＷ要求信号のいずれか一
方が存在しても、他方が存在しなければ、フラッシュメ
モリ１４は消去モードまたは書込モードにはならない。
従って、フラッシュメモリ１４の情報の誤消去または誤
書込を効率的に低減または防止することができ、そこか
ら読み出し中のプログラムの暴走を抑制することができ
るなどの効果が得られる。
【０１１５】この実施の形態６では、ＣＰＵ１２がアク
セスするリソースを指定したアドレス情報によってＣＰ
Ｕ１２の動作の正常性を確認するが、他の方式でＣＰＵ
１２の動作の正常性を確認することも可能である。例え
ば、許可信号生成回路２２は、アドレスバス２３上のア
ドレス情報でなく、バス（データバス）１６上のデータ
を監視し、ＣＰＵ１２が実行する個々のインストラクシ
ョン（上述したサブルーティンプログラム）の順番が正
常であるか否かを判断し、順番が正常である場合にＥＷ
許可信号を出力するようにしてもよい。ＣＰＵ１２の動
作の実行の前に、ＣＰＵ１２またはホストマイコン１０
からインストラクションの順番を許可信号生成回路２２
に通知し、この順番を許可信号生成回路２２が記憶する
ようにすれば、このような方式でＣＰＵ１２の動作の正
常性を確認することが可能である。
セスするリソースを指定したアドレス情報によってＣＰ
Ｕ１２の動作の正常性を確認するが、他の方式でＣＰＵ
１２の動作の正常性を確認することも可能である。例え
ば、許可信号生成回路２２は、アドレスバス２３上のア
ドレス情報でなく、バス（データバス）１６上のデータ
を監視し、ＣＰＵ１２が実行する個々のインストラクシ
ョン（上述したサブルーティンプログラム）の順番が正
常であるか否かを判断し、順番が正常である場合にＥＷ
許可信号を出力するようにしてもよい。ＣＰＵ１２の動
作の実行の前に、ＣＰＵ１２またはホストマイコン１０
からインストラクションの順番を許可信号生成回路２２
に通知し、この順番を許可信号生成回路２２が記憶する
ようにすれば、このような方式でＣＰＵ１２の動作の正
常性を確認することが可能である。
【０１１６】インストラクションの順番は、消去または
書込の要求がＣＰＵ１２で検知された後に、許可信号生
成回路２２が確認するようにしてもよい。但し、これに
限らず、消去または書込の要求がＣＰＵ１２で検知され
る前のインストラクションの流れを許可信号生成回路２
２が照合するのでもよい。この場合には、さらにスレー
ブマイコン１１の動作の安全性が向上する。
書込の要求がＣＰＵ１２で検知された後に、許可信号生
成回路２２が確認するようにしてもよい。但し、これに
限らず、消去または書込の要求がＣＰＵ１２で検知され
る前のインストラクションの流れを許可信号生成回路２
２が照合するのでもよい。この場合には、さらにスレー
ブマイコン１１の動作の安全性が向上する。
【０１１７】他の形態として、ＣＰＵ１２の動作の正常
性を確認するために、ホストマイコン１０との情報交換
のためのスレーブマイコン１１内のインタフェースで交
換される情報を監視してもよい。例えば、ホストマイコ
ン１０からスレーブマイコン１１に送信されるコマンド
と、スレーブマイコン１１からホストマイコン１０へ送
信されるレスポンス信号との整合性が正常であるか否か
許可信号生成回路２２が判断し、整合性が正常である場
合にＥＷ許可信号を出力するとよい。
性を確認するために、ホストマイコン１０との情報交換
のためのスレーブマイコン１１内のインタフェースで交
換される情報を監視してもよい。例えば、ホストマイコ
ン１０からスレーブマイコン１１に送信されるコマンド
と、スレーブマイコン１１からホストマイコン１０へ送
信されるレスポンス信号との整合性が正常であるか否か
許可信号生成回路２２が判断し、整合性が正常である場
合にＥＷ許可信号を出力するとよい。
【０１１８】実施の形態７．図１４は、この発明の実施
の形態７に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２４は電圧検出部（電圧計測
部）、２５はアナログ／デジタル変換器（Ａ／Ｄ変換
器）を示す。図１４に示されるスレーブマイコン１１
も、実施の形態１のスレーブマイコンと同様に、ホスト
マイコン１０と組み合わせられて使用される（図１およ
び図２参照）。図１４において、図３と共通する構成要
素を示すために同一の符号が使用され、それらの構成要
素を詳細には説明しない。
の形態７に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２４は電圧検出部（電圧計測
部）、２５はアナログ／デジタル変換器（Ａ／Ｄ変換
器）を示す。図１４に示されるスレーブマイコン１１
も、実施の形態１のスレーブマイコンと同様に、ホスト
マイコン１０と組み合わせられて使用される（図１およ
び図２参照）。図１４において、図３と共通する構成要
素を示すために同一の符号が使用され、それらの構成要
素を詳細には説明しない。
【０１１９】この実施の形態のスレーブマイコン１１は
シングルチップの形態を有しており、シングルチップの
内部に電圧検出部２４およびＡ／Ｄ変換器２５を備え
る。電圧検出部２４は、スイッチ２１がオンされてフラ
ッシュメモリ１４に書込消去用電圧端子１７から書込消
去用の電圧Ｖｐｐが供給されるときに、この電圧のレベ
ルを計測する。Ａ／Ｄ変換器２５は、電圧検出部２４の
アナログの電圧読取り値をデジタル値に変換する。デジ
タルの電圧読取り値はＣＰＵ１２に供給される。
シングルチップの形態を有しており、シングルチップの
内部に電圧検出部２４およびＡ／Ｄ変換器２５を備え
る。電圧検出部２４は、スイッチ２１がオンされてフラ
ッシュメモリ１４に書込消去用電圧端子１７から書込消
去用の電圧Ｖｐｐが供給されるときに、この電圧のレベ
ルを計測する。Ａ／Ｄ変換器２５は、電圧検出部２４の
アナログの電圧読取り値をデジタル値に変換する。デジ
タルの電圧読取り値はＣＰＵ１２に供給される。
【０１２０】ＣＰＵ１２はＡ／Ｄ変換器２５から供給さ
れたデジタルの電圧読取り値に基づいて、供給された書
込消去用の電圧が正常範囲にあるか否かを判断する。こ
の判断が肯定的である場合には、ＣＰＵ１２は正常電圧
信号を生成する。
れたデジタルの電圧読取り値に基づいて、供給された書
込消去用の電圧が正常範囲にあるか否かを判断する。こ
の判断が肯定的である場合には、ＣＰＵ１２は正常電圧
信号を生成する。
【０１２１】具体的には、正常電圧である場合には、Ｃ
ＰＵ１２は内部の制御レジスタ１９の所定のビット、例
えばビット０（ｂ０）に数値「１」を書き込むか、既に
「１」が書き込まれていればそのまま残す。このレジス
タのビットは、ＡＮＤゲート回路２０の一方の入力端子
に接続されている。書込消去用の電圧が異常である場合
には、ＣＰＵ１２はそのビットに数値「０」を書き込
む。従って、書込消去用電圧端子１７から供給される書
込消去用の電圧Ｖｐｐが正常範囲にある限り、ビット０
には数値「１」が継続的に残っている。制御レジスタ１
９のビット０上の数値「１」は一つのフラグすなわち正
常電圧信号としてＡＮＤゲート回路２０に利用される。
ＰＵ１２は内部の制御レジスタ１９の所定のビット、例
えばビット０（ｂ０）に数値「１」を書き込むか、既に
「１」が書き込まれていればそのまま残す。このレジス
タのビットは、ＡＮＤゲート回路２０の一方の入力端子
に接続されている。書込消去用の電圧が異常である場合
には、ＣＰＵ１２はそのビットに数値「０」を書き込
む。従って、書込消去用電圧端子１７から供給される書
込消去用の電圧Ｖｐｐが正常範囲にある限り、ビット０
には数値「１」が継続的に残っている。制御レジスタ１
９のビット０上の数値「１」は一つのフラグすなわち正
常電圧信号としてＡＮＤゲート回路２０に利用される。
【０１２２】また、上述の実施の形態１と同様に、ＣＰ
Ｕ１２は、フラッシュメモリ１４について情報の消去ま
たは書込を必要とする場合に、ＥＷ要求信号を生成す
る。例えば、ＣＰＵ１２は自身の内部の制御レジスタ１
９の所定のビット、例えばビット１（ｂ１）に数値
「１」を書き込めばよい。
Ｕ１２は、フラッシュメモリ１４について情報の消去ま
たは書込を必要とする場合に、ＥＷ要求信号を生成す
る。例えば、ＣＰＵ１２は自身の内部の制御レジスタ１
９の所定のビット、例えばビット１（ｂ１）に数値
「１」を書き込めばよい。
【０１２３】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よび正常電圧信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１およびビット０の両方に「１」が存在す
る場合に、ＡＮＤゲート回路２０はスイッチ２１を閉じ
る（オンする）。従って、二つの条件が満たされる場合
にのみ、書込消去用電圧端子１７からフラッシュメモリ
１４に書込消去用の電圧Ｖｐｐが供給される。
よび正常電圧信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１およびビット０の両方に「１」が存在す
る場合に、ＡＮＤゲート回路２０はスイッチ２１を閉じ
る（オンする）。従って、二つの条件が満たされる場合
にのみ、書込消去用電圧端子１７からフラッシュメモリ
１４に書込消去用の電圧Ｖｐｐが供給される。
【０１２４】但し、スイッチ２１が閉じない限り、電圧
検出部２４による電圧計測は不可能なので、ＣＰＵ１２
は制御レジスタ１９のビット１にＥＷ要求信号としての
数値「１」を書き込むときには、ビット０にも正常電圧
信号としての数値「１」を書き込む。従って、このスレ
ーブマイコン１１では、スイッチ２１が閉じて電圧計測
が可能になった後に、書込消去用の電圧Ｖｐｐが異常に
なった場合に、書込消去用の電圧Ｖｐｐの供給が停止さ
れる。
検出部２４による電圧計測は不可能なので、ＣＰＵ１２
は制御レジスタ１９のビット１にＥＷ要求信号としての
数値「１」を書き込むときには、ビット０にも正常電圧
信号としての数値「１」を書き込む。従って、このスレ
ーブマイコン１１では、スイッチ２１が閉じて電圧計測
が可能になった後に、書込消去用の電圧Ｖｐｐが異常に
なった場合に、書込消去用の電圧Ｖｐｐの供給が停止さ
れる。
【０１２５】スイッチ２１は、スレーブマイコン１１の
外部に配置してもよいが、図示のようにシングルチップ
のスレーブマイコン１１に内蔵させるのが好ましい。こ
の構造によれば、端子数を節約することができるととも
に、スレーブマイコン１１の動作モードが外部から傍受
しにくくなる。
外部に配置してもよいが、図示のようにシングルチップ
のスレーブマイコン１１に内蔵させるのが好ましい。こ
の構造によれば、端子数を節約することができるととも
に、スレーブマイコン１１の動作モードが外部から傍受
しにくくなる。
【０１２６】次に動作について説明する。以下の動作の
説明に関しては、図１５に示されたフローチャートを参
照する。図１５はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１５に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
説明に関しては、図１５に示されたフローチャートを参
照する。図１５はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１５に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
【０１２７】まず、ステップＳＴ６１で、コマンドに従
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
【０１２８】次に、ステップＳＴ６２で、ＣＰＵ１２は
フラッシュメモリ１４上の情報の消去または書込の要求
があるか否かを判断する。ステップＳＴ６２では、上記
のサブルーティンプログラムにかかる要求が含まれてい
るか否かを判断するとよい。
フラッシュメモリ１４上の情報の消去または書込の要求
があるか否かを判断する。ステップＳＴ６２では、上記
のサブルーティンプログラムにかかる要求が含まれてい
るか否かを判断するとよい。
【０１２９】消去または書込の要求がある場合、すなわ
ちステップＳＴ６２の判断が肯定的である場合、動作は
ステップＳＴ６３に進む。ステップＳＴ６３では、ＣＰ
Ｕ１２はフラッシュメモリ１４から消去・書込用のサブ
ルーティンプログラム（消去・書込プログラム）を読み
出して、ＲＡＭ１５にロードする。
ちステップＳＴ６２の判断が肯定的である場合、動作は
ステップＳＴ６３に進む。ステップＳＴ６３では、ＣＰ
Ｕ１２はフラッシュメモリ１４から消去・書込用のサブ
ルーティンプログラム（消去・書込プログラム）を読み
出して、ＲＡＭ１５にロードする。
【０１３０】その後、ステップＳＴ６４でＣＰＵ１２は
制御レジスタ１９のビット０に「１」を書き込む。上記
のように、ビット０に「１」を書き込むことは、以後、
正常電圧信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。
制御レジスタ１９のビット０に「１」を書き込む。上記
のように、ビット０に「１」を書き込むことは、以後、
正常電圧信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。
【０１３１】この後、ステップＳＴ６５で、ＣＰＵ１２
は制御レジスタ１９のビット１に「１」を書き込む。上
記のように、ビット１に「１」を書き込むことは、以
後、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
えることを意味する。既にステップＳＴ６４でビット０
に「１」が書き込まれたことによって、正常電圧信号が
ＡＮＤゲート回路２０に与えられているので、ＥＷ要求
信号および正常電圧信号に基づいて、ＡＮＤゲート回路
２０は高電圧要求信号をスイッチ２１に供給する。これ
によって、スイッチ２１がオンされ、書込消去用電圧端
子１７から書込消去用の電圧Ｖｐｐがフラッシュメモリ
１４に与えられ、フラッシュメモリ１４上の情報の消去
または書込が可能になる。
は制御レジスタ１９のビット１に「１」を書き込む。上
記のように、ビット１に「１」を書き込むことは、以
後、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
えることを意味する。既にステップＳＴ６４でビット０
に「１」が書き込まれたことによって、正常電圧信号が
ＡＮＤゲート回路２０に与えられているので、ＥＷ要求
信号および正常電圧信号に基づいて、ＡＮＤゲート回路
２０は高電圧要求信号をスイッチ２１に供給する。これ
によって、スイッチ２１がオンされ、書込消去用電圧端
子１７から書込消去用の電圧Ｖｐｐがフラッシュメモリ
１４に与えられ、フラッシュメモリ１４上の情報の消去
または書込が可能になる。
【０１３２】次にステップＳＴ６６で、ＣＰＵ１２は電
圧検出部２４およびＡ／Ｄ変換器２５から供給され、書
込消去用の電圧Ｖｐｐに対応するデジタルの電圧読取り
値をサンプリングする。さらに、ステップＳＴ６７で、
ＣＰＵ１２はサンプリングした書込消去用の電圧Ｖｐｐ
が正常範囲にあるか否か判断する。
圧検出部２４およびＡ／Ｄ変換器２５から供給され、書
込消去用の電圧Ｖｐｐに対応するデジタルの電圧読取り
値をサンプリングする。さらに、ステップＳＴ６７で、
ＣＰＵ１２はサンプリングした書込消去用の電圧Ｖｐｐ
が正常範囲にあるか否か判断する。
【０１３３】書込消去用の電圧Ｖｐｐが正常であれば、
ステップＳＴ６８で、ＣＰＵ１２はフラッシュメモリ１
４上の情報の消去および／または書込を実行する。この
ステップは、ステップＳＴ６３でＲＡＭ１５に既にロー
ドされた消去・書込プログラムを実行することによって
行う。
ステップＳＴ６８で、ＣＰＵ１２はフラッシュメモリ１
４上の情報の消去および／または書込を実行する。この
ステップは、ステップＳＴ６３でＲＡＭ１５に既にロー
ドされた消去・書込プログラムを実行することによって
行う。
【０１３４】ステップＳＴ６８の終了後、ステップＳＴ
６９で、ＣＰＵ１２は再び書込消去用の電圧Ｖｐｐに対
応するデジタルの電圧読取り値をサンプリングする。さ
らに、ステップＳＴ７０で、ＣＰＵ１２はサンプリング
した書込消去用の電圧Ｖｐｐが正常範囲にあるか否か判
断する。
６９で、ＣＰＵ１２は再び書込消去用の電圧Ｖｐｐに対
応するデジタルの電圧読取り値をサンプリングする。さ
らに、ステップＳＴ７０で、ＣＰＵ１２はサンプリング
した書込消去用の電圧Ｖｐｐが正常範囲にあるか否か判
断する。
【０１３５】ステップＳＴ７０の判断が肯定的であれ
ば、ステップＳＴ７１で、ＣＰＵ１２はＣＰＵ１２は制
御レジスタ１９のビット０およびビット１の各々に
「０」を書き込む。このようにして、制御レジスタ１９
のビット０およびビット１は初期状態に復帰する。ビッ
ト０に「０」を書き込むことは、正常電圧信号をＡＮＤ
ゲート回路２０に与えないことを意味する。ビット１に
「０」を書き込むことは、以後、フラッシュメモリ１４
について消去または書込の必要性がなくなったこと、ひ
いてはＥＷ要求信号をＡＮＤゲート回路２０に与えない
ことを意味する。ビット０およびビット１への「０」の
書込に応じて、ＡＮＤゲート回路２０は直ちに高電圧要
求信号のスイッチ２１への供給を停止する。これによっ
て、スイッチ２１がオフされ、書込消去用の電圧Ｖｐｐ
がフラッシュメモリ１４に与えられなくなり、フラッシ
ュメモリ１４上の情報の消去または書込が不可能にな
る。
ば、ステップＳＴ７１で、ＣＰＵ１２はＣＰＵ１２は制
御レジスタ１９のビット０およびビット１の各々に
「０」を書き込む。このようにして、制御レジスタ１９
のビット０およびビット１は初期状態に復帰する。ビッ
ト０に「０」を書き込むことは、正常電圧信号をＡＮＤ
ゲート回路２０に与えないことを意味する。ビット１に
「０」を書き込むことは、以後、フラッシュメモリ１４
について消去または書込の必要性がなくなったこと、ひ
いてはＥＷ要求信号をＡＮＤゲート回路２０に与えない
ことを意味する。ビット０およびビット１への「０」の
書込に応じて、ＡＮＤゲート回路２０は直ちに高電圧要
求信号のスイッチ２１への供給を停止する。これによっ
て、スイッチ２１がオフされ、書込消去用の電圧Ｖｐｐ
がフラッシュメモリ１４に与えられなくなり、フラッシ
ュメモリ１４上の情報の消去または書込が不可能にな
る。
【０１３６】その後、ステップＳＴ７２で、ＣＰＵ１２
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
７１で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
７１で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
【０１３７】そのサブルーティンプログラムの実行終了
後、ステップＳＴ７３でＣＰＵ１２がホストマイコン１
０にコマンドに従った処理の完了を示すレスポンス信号
を送信し、このメインプログラムの動作は終了する。
後、ステップＳＴ７３でＣＰＵ１２がホストマイコン１
０にコマンドに従った処理の完了を示すレスポンス信号
を送信し、このメインプログラムの動作は終了する。
【０１３８】他方、消去および／または書込の直前また
は直後において、書込消去用の電圧Ｖｐｐが異常であっ
た場合には、ステップＳＴ６７またはステップＳＴ７０
の判断結果が否定的になる。この場合には、動作はステ
ップＳＴ７４に進む。ステップＳＴ７４では、ＣＰＵ１
２は制御レジスタ１９のビット０およびビット１の各々
に「０」を書き込む。このようにして、制御レジスタ１
９のビット０およびビット１は初期状態に復帰する。ビ
ット０およびビット１への「０」の書込に応じて、ＡＮ
Ｄゲート回路２０は直ちに高電圧要求信号のスイッチ２
１への供給を停止する。これによって、フラッシュメモ
リ１４上の情報の消去または書込が不可能になる。
は直後において、書込消去用の電圧Ｖｐｐが異常であっ
た場合には、ステップＳＴ６７またはステップＳＴ７０
の判断結果が否定的になる。この場合には、動作はステ
ップＳＴ７４に進む。ステップＳＴ７４では、ＣＰＵ１
２は制御レジスタ１９のビット０およびビット１の各々
に「０」を書き込む。このようにして、制御レジスタ１
９のビット０およびビット１は初期状態に復帰する。ビ
ット０およびビット１への「０」の書込に応じて、ＡＮ
Ｄゲート回路２０は直ちに高電圧要求信号のスイッチ２
１への供給を停止する。これによって、フラッシュメモ
リ１４上の情報の消去または書込が不可能になる。
【０１３９】この後、ステップＳＴ７５で異常処理をＣ
ＰＵ１２が実行する。異常処理では、ホストマイコン１
０に異常事態の発生を通知する情報を生成する。そし
て、ステップＳＴ７３でＣＰＵ１２がホストマイコン１
０にレスポンス信号を送信し、このメインプログラムの
動作が終了する。レスポンス信号には、異常事態の発生
を通知する情報が含まれ、これによって異常事態の発生
がホストマイコン１０で認識される。
ＰＵ１２が実行する。異常処理では、ホストマイコン１
０に異常事態の発生を通知する情報を生成する。そし
て、ステップＳＴ７３でＣＰＵ１２がホストマイコン１
０にレスポンス信号を送信し、このメインプログラムの
動作が終了する。レスポンス信号には、異常事態の発生
を通知する情報が含まれ、これによって異常事態の発生
がホストマイコン１０で認識される。
【０１４０】ステップＳＴ６７の判断結果が否定的な場
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は全く行われない。従って、異常電圧
の下でのフラッシュメモリ１４上の情報の更新が予防さ
れる。フラッシュメモリ１４に供給される電圧が異常な
ときに、フラッシュメモリ１４上の情報を更新しようと
すると異常な情報がフラッシュメモリ１４上に書き込ま
れるおそれがある。しかし、異常電圧の下での情報の更
新を予防することで、そのような不具合が防止される。
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は全く行われない。従って、異常電圧
の下でのフラッシュメモリ１４上の情報の更新が予防さ
れる。フラッシュメモリ１４に供給される電圧が異常な
ときに、フラッシュメモリ１４上の情報を更新しようと
すると異常な情報がフラッシュメモリ１４上に書き込ま
れるおそれがある。しかし、異常電圧の下での情報の更
新を予防することで、そのような不具合が防止される。
【０１４１】ステップＳＴ７０の判断結果が否定的な場
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は完了している。かかる情報の更新
は、正常な書込消去用の電圧Ｖｐｐの下で行われたのか
もしれないが、そうでない可能性もある。ステップＳＴ
７５の異常処理で生成された異常事態の発生を通知する
情報をホストマイコン１０が受け取ることによって、こ
のシステムの運用者はフラッシュメモリ１４上に異常な
情報が書き込まれた潜在的可能性を察知するであろう。
従って、運用者は適切な措置を採ることが可能である。
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は完了している。かかる情報の更新
は、正常な書込消去用の電圧Ｖｐｐの下で行われたのか
もしれないが、そうでない可能性もある。ステップＳＴ
７５の異常処理で生成された異常事態の発生を通知する
情報をホストマイコン１０が受け取ることによって、こ
のシステムの運用者はフラッシュメモリ１４上に異常な
情報が書き込まれた潜在的可能性を察知するであろう。
従って、運用者は適切な措置を採ることが可能である。
【０１４２】さらに、上述したステップＳＴ６２の判断
が否定的な場合、すなわちフラッシュメモリ１４に関し
て消去または書込の要求がない場合、動作はステップＳ
Ｔ６２からステップＳＴ７６に進む。ステップＳＴ７６
では、ＣＰＵ１２はフラッシュメモリ１４から読み出し
たコマンドに応じたサブルーティンプログラムの処理を
続行する。その終了後、ステップＳＴ７３でＣＰＵ１２
がホストマイコン１０にレスポンス信号を送信し、この
メインプログラムの動作が終了する。
が否定的な場合、すなわちフラッシュメモリ１４に関し
て消去または書込の要求がない場合、動作はステップＳ
Ｔ６２からステップＳＴ７６に進む。ステップＳＴ７６
では、ＣＰＵ１２はフラッシュメモリ１４から読み出し
たコマンドに応じたサブルーティンプログラムの処理を
続行する。その終了後、ステップＳＴ７３でＣＰＵ１２
がホストマイコン１０にレスポンス信号を送信し、この
メインプログラムの動作が終了する。
【０１４３】以上のように、この実施の形態７によれ
ば、フラッシュメモリ１４に供給される書込消去用の電
圧Ｖｐｐが正常で、なおかつＥＷ要求信号が存在すると
きだけに、ＡＮＤゲート回路２０およびスイッチ２１が
書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給
できるようにするので、誤動作で消去モードまたは書込
モードになるおそれを極めて低減することが可能であ
る。従って、フラッシュメモリ１４の情報の誤消去また
は誤書込を効率的に低減または防止することができ、そ
こから読み出し中のプログラムの暴走を抑制することが
できるなどの効果が得られる。また、異常電圧の下での
消去または書込が防止されるので、フラッシュメモリ１
４上の予期しない異常な情報の書込などが防止される。
ば、フラッシュメモリ１４に供給される書込消去用の電
圧Ｖｐｐが正常で、なおかつＥＷ要求信号が存在すると
きだけに、ＡＮＤゲート回路２０およびスイッチ２１が
書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給
できるようにするので、誤動作で消去モードまたは書込
モードになるおそれを極めて低減することが可能であ
る。従って、フラッシュメモリ１４の情報の誤消去また
は誤書込を効率的に低減または防止することができ、そ
こから読み出し中のプログラムの暴走を抑制することが
できるなどの効果が得られる。また、異常電圧の下での
消去または書込が防止されるので、フラッシュメモリ１
４上の予期しない異常な情報の書込などが防止される。
【０１４４】実施の形態８．図１６は、この発明の実施
の形態８に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２０Ｃは四つの入力端子を持つＡ
ＮＤゲート回路（書込消去用電圧供給許容部）を示す。
図１６に示されるスレーブマイコン１１も、実施の形態
１のスレーブマイコンと同様に、ホストマイコン１０と
組み合わせられて使用される（図１および図２参照）。
の形態８に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図において、２０Ｃは四つの入力端子を持つＡ
ＮＤゲート回路（書込消去用電圧供給許容部）を示す。
図１６に示されるスレーブマイコン１１も、実施の形態
１のスレーブマイコンと同様に、ホストマイコン１０と
組み合わせられて使用される（図１および図２参照）。
【０１４５】この実施の形態に係るスレーブマイコン１
１は、図３に示された実施の形態１の特徴と、図８に示
された実施の形態４の特徴と、図１４に示された実施の
形態７の特徴を併有する。図１６において、これらの図
と共通する構成要素を示すために同一の符号が使用さ
れ、それらの構成要素を詳細には説明しない。
１は、図３に示された実施の形態１の特徴と、図８に示
された実施の形態４の特徴と、図１４に示された実施の
形態７の特徴を併有する。図１６において、これらの図
と共通する構成要素を示すために同一の符号が使用さ
れ、それらの構成要素を詳細には説明しない。
【０１４６】ＡＮＤゲート回路２０Ｃの四つの入力端子
の一つは、ＣＰＵ（第１の設定部、第３の設定部）１２
の内部の制御レジスタ（第１の設定部、第３の設定部）
１９のビット２（ｂ２）に接続され、この入力端子には
実行中ステータス信号が入力可能である。ＡＮＤゲート
回路２０Ｃの他の一つの入力端子は、制御レジスタ１９
のビット１（ｂ１）に接続され、この入力端子にはＥＷ
要求信号が入力可能である。ＡＮＤゲート回路２０Ｃの
さらに他の一つの入力端子は、制御レジスタ１９のビッ
ト０（ｂ０）に接続され、この入力端子には正常電圧信
号が入力可能である。ＡＮＤゲート回路２０Ｃの残りの
入力端子は、バス１６に接続され、この入力端子にはホ
ストマイコン（第２の設定部）１０からのＥＷ許可信号
が入力可能である。
の一つは、ＣＰＵ（第１の設定部、第３の設定部）１２
の内部の制御レジスタ（第１の設定部、第３の設定部）
１９のビット２（ｂ２）に接続され、この入力端子には
実行中ステータス信号が入力可能である。ＡＮＤゲート
回路２０Ｃの他の一つの入力端子は、制御レジスタ１９
のビット１（ｂ１）に接続され、この入力端子にはＥＷ
要求信号が入力可能である。ＡＮＤゲート回路２０Ｃの
さらに他の一つの入力端子は、制御レジスタ１９のビッ
ト０（ｂ０）に接続され、この入力端子には正常電圧信
号が入力可能である。ＡＮＤゲート回路２０Ｃの残りの
入力端子は、バス１６に接続され、この入力端子にはホ
ストマイコン（第２の設定部）１０からのＥＷ許可信号
が入力可能である。
【０１４７】ＡＮＤゲート回路２０Ｃに入力されうるこ
れらの信号の生成および供給の方式は、実施の形態１，
４および７に関連して既述したのと同様である。但し、
制御レジスタ１９においては、ＡＮＤゲート回路２０Ｃ
に入力される三種類のフラグ、すなわち実行中ステータ
ス信号、ＥＷ要求信号および正常電圧信号のために三つ
のビット（ｂ０〜ｂ２）が使われる。
れらの信号の生成および供給の方式は、実施の形態１，
４および７に関連して既述したのと同様である。但し、
制御レジスタ１９においては、ＡＮＤゲート回路２０Ｃ
に入力される三種類のフラグ、すなわち実行中ステータ
ス信号、ＥＷ要求信号および正常電圧信号のために三つ
のビット（ｂ０〜ｂ２）が使われる。
【０１４８】スイッチ２１は、スレーブマイコン１１の
外部に配置してもよいが、図示のようにシングルチップ
のスレーブマイコン１１に内蔵させるのが好ましい。こ
の構造によれば、端子数を節約することができるととも
に、スレーブマイコン１１の動作モードが外部から傍受
しにくくなる。
外部に配置してもよいが、図示のようにシングルチップ
のスレーブマイコン１１に内蔵させるのが好ましい。こ
の構造によれば、端子数を節約することができるととも
に、スレーブマイコン１１の動作モードが外部から傍受
しにくくなる。
【０１４９】次に動作について説明する。図１７は、こ
の実施の形態に係るスレーブマイコン１１のＣＰＵ１２
のメインプログラムの動作を示すフローチャートであ
る。このプログラムは、図１５に示された実施の形態７
に係るメインプログラムに、ステップＳＴ８０とステッ
プＳＴ８１を加えたものである。
の実施の形態に係るスレーブマイコン１１のＣＰＵ１２
のメインプログラムの動作を示すフローチャートであ
る。このプログラムは、図１５に示された実施の形態７
に係るメインプログラムに、ステップＳＴ８０とステッ
プＳＴ８１を加えたものである。
【０１５０】このメインプログラムは、ホストマイコン
１０からスレーブマイコン１１のＣＰＵ１２がコマンド
を受信すると開始する。好ましくは、図１７に示された
メインプログラムは、フラッシュメモリ１４からＲＡＭ
１５にロードされた後、実行される。
１０からスレーブマイコン１１のＣＰＵ１２がコマンド
を受信すると開始する。好ましくは、図１７に示された
メインプログラムは、フラッシュメモリ１４からＲＡＭ
１５にロードされた後、実行される。
【０１５１】まず、ステップＳＴ８０で、ＣＰＵ１２は
制御レジスタ１９のビット２（ｂ２）に数値「１」を書
き込む。ビット２に「１」を書き込むことは、以後、実
行中ステータス信号をＡＮＤゲート回路２０に継続的に
与えることを意味する。ステップＳＴ８０の後は、図１
５に関する動作と同様の動作を行い、ステップＳＴ７３
の前にステップＳＴ８１でＣＰＵ１２は制御レジスタ１
９のビット２（ｂ２）に数値「０」を書き込んで初期状
態に復帰させる。
制御レジスタ１９のビット２（ｂ２）に数値「１」を書
き込む。ビット２に「１」を書き込むことは、以後、実
行中ステータス信号をＡＮＤゲート回路２０に継続的に
与えることを意味する。ステップＳＴ８０の後は、図１
５に関する動作と同様の動作を行い、ステップＳＴ７３
の前にステップＳＴ８１でＣＰＵ１２は制御レジスタ１
９のビット２（ｂ２）に数値「０」を書き込んで初期状
態に復帰させる。
【０１５２】この実施の形態では、ＡＮＤゲート回路２
０Ｃは、制御レジスタ１９からの実行中ステータス信号
（制御レジスタ１９のビット２）、ＥＷ要求信号（ビッ
ト１）および正常電圧信号（ビット０）ならびにホスト
マイコン１０からのＥＷ許可信号の全てが入力されると
きに、スイッチ２１を閉じて書込消去用電圧端子１７か
らの書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に
供給させる。従って、四つの条件を満たさなければ、フ
ラッシュメモリ１４上の情報の消去または書込は不可能
である。
０Ｃは、制御レジスタ１９からの実行中ステータス信号
（制御レジスタ１９のビット２）、ＥＷ要求信号（ビッ
ト１）および正常電圧信号（ビット０）ならびにホスト
マイコン１０からのＥＷ許可信号の全てが入力されると
きに、スイッチ２１を閉じて書込消去用電圧端子１７か
らの書込消去用の電圧Ｖｐｐをフラッシュメモリ１４に
供給させる。従って、四つの条件を満たさなければ、フ
ラッシュメモリ１４上の情報の消去または書込は不可能
である。
【０１５３】ホストマイコン１０は、スレーブマイコン
１１にコマンドを送信する時（またはその直前もしくは
直後）にＥＷ許可信号をスレーブマイコン１１へ供給す
ることを開始する。ステップＳＴ７３でレスポンス信号
がＣＰＵ１２から送信されると、ホストマイコン１０は
ＥＷ許可信号の供給を停止する。
１１にコマンドを送信する時（またはその直前もしくは
直後）にＥＷ許可信号をスレーブマイコン１１へ供給す
ることを開始する。ステップＳＴ７３でレスポンス信号
がＣＰＵ１２から送信されると、ホストマイコン１０は
ＥＷ許可信号の供給を停止する。
【０１５４】予測しない時に、ホストマイコン１０から
のＥＷ許可信号の供給が停止した場合には、このメイン
プログラムとは無関係にＡＮＤゲート回路２０Ｃはスイ
ッチ２１を開いてしまい、書込消去用の電圧Ｖｐｐのフ
ラッシュメモリ１４への供給を停止する。しかし、その
場合には、ステップＳＴ６７またはステップＳＴ７０
で、電圧が異常であると判断されるから、ホストマイコ
ン１０にはステップＳＴ７３で送信されるレスポンス信
号により異常事態が通知される。
のＥＷ許可信号の供給が停止した場合には、このメイン
プログラムとは無関係にＡＮＤゲート回路２０Ｃはスイ
ッチ２１を開いてしまい、書込消去用の電圧Ｖｐｐのフ
ラッシュメモリ１４への供給を停止する。しかし、その
場合には、ステップＳＴ６７またはステップＳＴ７０
で、電圧が異常であると判断されるから、ホストマイコ
ン１０にはステップＳＴ７３で送信されるレスポンス信
号により異常事態が通知される。
【０１５５】以上のように、この実施の形態８によれ
ば、四つの条件を満たさなければ、フラッシュメモリ１
４上の情報の消去または書込は不可能である。このた
め、フラッシュメモリ１４の情報の誤消去または誤書込
をさらに高い信頼性の下で低減または防止することがで
きるなどの効果が得られる。
ば、四つの条件を満たさなければ、フラッシュメモリ１
４上の情報の消去または書込は不可能である。このた
め、フラッシュメモリ１４の情報の誤消去または誤書込
をさらに高い信頼性の下で低減または防止することがで
きるなどの効果が得られる。
【０１５６】実施の形態９．図１８は、この発明の実施
の形態９に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図１８に示されるスレーブマイコン１１も、実
施の形態１のスレーブマイコンと同様に、ホストマイコ
ン１０と組み合わせられて使用される（図１および図２
参照）。図１８において、図３と共通する構成要素を示
すために同一の符号が使用され、それらの構成要素を詳
細には説明しない。
の形態９に係るマイクロコンピュータ、すなわちスレー
ブマイコン１１のハードウエアの詳細を示すブロック図
である。図１８に示されるスレーブマイコン１１も、実
施の形態１のスレーブマイコンと同様に、ホストマイコ
ン１０と組み合わせられて使用される（図１および図２
参照）。図１８において、図３と共通する構成要素を示
すために同一の符号が使用され、それらの構成要素を詳
細には説明しない。
【０１５７】上述の通り、フラッシュメモリ１４の消去
または書込を行うプログラムの実行中は、プログラムの
暴走を防止するためフラッシュメモリ１４からそのプロ
グラムを読み出すべきではないので、ＲＡＭ１５が使用
される。この実施の形態９においては、プログラムがＲ
ＡＭ１５から読み出される状態であることをＣＰＵ１２
が確認し、その状態である場合に、ＣＰＵ１２自身がＥ
Ｗ許可信号を生成する。
または書込を行うプログラムの実行中は、プログラムの
暴走を防止するためフラッシュメモリ１４からそのプロ
グラムを読み出すべきではないので、ＲＡＭ１５が使用
される。この実施の形態９においては、プログラムがＲ
ＡＭ１５から読み出される状態であることをＣＰＵ１２
が確認し、その状態である場合に、ＣＰＵ１２自身がＥ
Ｗ許可信号を生成する。
【０１５８】具体的には、ＣＰＵ１２は内部のプログラ
ムカウンタ１３を参照し、プログラムカウンタ１３がＲ
ＡＭ１５上のアドレスを指定しているか否か判断する。
上述の通り、実行中のプログラムのうちの次に実行すべ
き命令が格納されているアドレスは、プログラムカウン
タ１３で示される。プログラムカウンタ１３がＲＡＭ１
５上のアドレスを指定していれば、制御レジスタ１９の
所定のビット、例えばビット０（ｂ０）に数値「１」を
書き込む。このレジスタのビットは、ＡＮＤゲート回路
２０の一方の入力端子に接続されている。そして、消去
・書込プログラムの終了後に、ＣＰＵ１２はビット０に
数値「０」を書き込む。制御レジスタ１９のビット０上
の数値「１」は一つのフラグすなわちＥＷ許可信号とし
てＡＮＤゲート回路２０に利用される。
ムカウンタ１３を参照し、プログラムカウンタ１３がＲ
ＡＭ１５上のアドレスを指定しているか否か判断する。
上述の通り、実行中のプログラムのうちの次に実行すべ
き命令が格納されているアドレスは、プログラムカウン
タ１３で示される。プログラムカウンタ１３がＲＡＭ１
５上のアドレスを指定していれば、制御レジスタ１９の
所定のビット、例えばビット０（ｂ０）に数値「１」を
書き込む。このレジスタのビットは、ＡＮＤゲート回路
２０の一方の入力端子に接続されている。そして、消去
・書込プログラムの終了後に、ＣＰＵ１２はビット０に
数値「０」を書き込む。制御レジスタ１９のビット０上
の数値「１」は一つのフラグすなわちＥＷ許可信号とし
てＡＮＤゲート回路２０に利用される。
【０１５９】また、上述の実施の形態１と同様に、ＣＰ
Ｕ１２は、フラッシュメモリ１４について情報の消去ま
たは書込を必要とする場合に、ＥＷ要求信号を生成す
る。例えば、ＣＰＵ１２は自身の内部の制御レジスタ１
９の所定のビット、例えばビット１（ｂ１）に数値
「１」を書き込めばよい。
Ｕ１２は、フラッシュメモリ１４について情報の消去ま
たは書込を必要とする場合に、ＥＷ要求信号を生成す
る。例えば、ＣＰＵ１２は自身の内部の制御レジスタ１
９の所定のビット、例えばビット１（ｂ１）に数値
「１」を書き込めばよい。
【０１６０】ＡＮＤゲート回路２０は、ＥＷ要求信号お
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１およびビット０の両方に「１」が存在す
る場合に、ＡＮＤゲート回路２０はスイッチ２１を閉じ
る（オンする）。従って、二つの条件が満たされる場合
にのみ、書込消去用電圧端子１７からフラッシュメモリ
１４に書込消去用の電圧Ｖｐｐが供給される。
よびＥＷ許可信号の両方が入力されている時に、高電圧
要求信号（より一般的には書込消去用の電圧要求信号）
をスイッチ２１に供給する。換言すれば、制御レジスタ
１９のビット１およびビット０の両方に「１」が存在す
る場合に、ＡＮＤゲート回路２０はスイッチ２１を閉じ
る（オンする）。従って、二つの条件が満たされる場合
にのみ、書込消去用電圧端子１７からフラッシュメモリ
１４に書込消去用の電圧Ｖｐｐが供給される。
【０１６１】次に動作について説明する。以下の動作の
説明に関しては、図１９に示されたフローチャートを参
照する。図１９はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１９に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
説明に関しては、図１９に示されたフローチャートを参
照する。図１９はこの実施の形態に係るスレーブマイコ
ン１１のメインプログラムの動作を示す。このメインプ
ログラムは、ホストマイコン１０からスレーブマイコン
１１のＣＰＵ１２がコマンドを受信すると開始する。好
ましくは、図１９に示されたメインプログラムは、フラ
ッシュメモリ１４からＲＡＭ１５にロードされた後、実
行される。
【０１６２】まず、ステップＳＴ９１で、コマンドに従
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
ったサブルーティンプログラムの処理をＣＰＵ１２が開
始する。具体的には、コマンドに応じたサブルーティン
プログラムをフラッシュメモリ１４から読み出して、プ
ログラムの実行を開始する。
【０１６３】次に、ステップＳＴ９２で、ＣＰＵ１２は
フラッシュメモリ１４上の情報の消去または書込の要求
があるか否かを判断する。ステップＳＴ９２では、上記
のサブルーティンプログラムにかかる要求が含まれてい
るか否かを判断するとよい。
フラッシュメモリ１４上の情報の消去または書込の要求
があるか否かを判断する。ステップＳＴ９２では、上記
のサブルーティンプログラムにかかる要求が含まれてい
るか否かを判断するとよい。
【０１６４】消去または書込の要求がある場合、すなわ
ちステップＳＴ９２の判断が肯定的である場合、動作は
ステップＳＴ９３に進む。ステップＳＴ９３では、ＣＰ
Ｕ１２はフラッシュメモリ１４から消去・書込用のサブ
ルーティンプログラム（消去・書込プログラム）を読み
出して、ＲＡＭ１５にロードする。
ちステップＳＴ９２の判断が肯定的である場合、動作は
ステップＳＴ９３に進む。ステップＳＴ９３では、ＣＰ
Ｕ１２はフラッシュメモリ１４から消去・書込用のサブ
ルーティンプログラム（消去・書込プログラム）を読み
出して、ＲＡＭ１５にロードする。
【０１６５】その後、ステップＳＴ９４でＣＰＵ１２は
制御レジスタ１９のビット１に「１」を書き込む。上記
のように、ビット１に「１」を書き込むことは、以後、
ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。
制御レジスタ１９のビット１に「１」を書き込む。上記
のように、ビット１に「１」を書き込むことは、以後、
ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与える
ことを意味する。
【０１６６】次にステップＳＴ９５で、ＣＰＵ１２はプ
ログラムカウンタ（ＰＣ）１３を参照し、プログラムカ
ウンタ１３がＲＡＭ１５上のアドレスを指定しているか
否か判断する。
ログラムカウンタ（ＰＣ）１３を参照し、プログラムカ
ウンタ１３がＲＡＭ１５上のアドレスを指定しているか
否か判断する。
【０１６７】プログラムカウンタ１３がＲＡＭ１５上の
アドレスを指定していれば、ステップＳＴ９５の判断は
肯定的になり、ステップＳＴ９６で、ＣＰＵ１２は制御
レジスタ１９のビット０に「１」を書き込む。上記のよ
うに、ビット０に「１」を書き込むことは、以後、ＥＷ
許可信号をＡＮＤゲート回路２０に継続的に与えること
を意味する。既にステップＳＴ９４でビット１に「１」
が書き込まれたことによって、ＥＷ要求信号がＡＮＤゲ
ート回路２０に与えられているので、ＥＷ要求信号およ
びＥＷ許可信号に基づいて、ＡＮＤゲート回路２０は高
電圧要求信号をスイッチ２１に供給する。これによっ
て、スイッチ２１がオンされ、書込消去用電圧端子１７
から書込消去用の電圧Ｖｐｐがフラッシュメモリ１４に
与えられ、フラッシュメモリ１４上の情報の消去または
書込が可能になる。
アドレスを指定していれば、ステップＳＴ９５の判断は
肯定的になり、ステップＳＴ９６で、ＣＰＵ１２は制御
レジスタ１９のビット０に「１」を書き込む。上記のよ
うに、ビット０に「１」を書き込むことは、以後、ＥＷ
許可信号をＡＮＤゲート回路２０に継続的に与えること
を意味する。既にステップＳＴ９４でビット１に「１」
が書き込まれたことによって、ＥＷ要求信号がＡＮＤゲ
ート回路２０に与えられているので、ＥＷ要求信号およ
びＥＷ許可信号に基づいて、ＡＮＤゲート回路２０は高
電圧要求信号をスイッチ２１に供給する。これによっ
て、スイッチ２１がオンされ、書込消去用電圧端子１７
から書込消去用の電圧Ｖｐｐがフラッシュメモリ１４に
与えられ、フラッシュメモリ１４上の情報の消去または
書込が可能になる。
【０１６８】次に、ステップＳＴ９７で、ＣＰＵ１２は
フラッシュメモリ１４上の情報の消去および／または書
込を実行する。このステップは、ステップＳＴ９３でＲ
ＡＭ１５に既にロードされた消去・書込プログラムを実
行することによって行う。
フラッシュメモリ１４上の情報の消去および／または書
込を実行する。このステップは、ステップＳＴ９３でＲ
ＡＭ１５に既にロードされた消去・書込プログラムを実
行することによって行う。
【０１６９】ステップＳＴ９７の終了後、ステップＳＴ
９８で、ＣＰＵ１２は制御レジスタ１９のビット０およ
びビット１の各々に「０」を書き込む。このようにし
て、制御レジスタ１９のビット０およびビット１は初期
状態に復帰する。ビット０に「０」を書き込むことは、
ＥＷ許可信号をＡＮＤゲート回路２０に与えないことを
意味する。ビット１に「０」を書き込むことは、以後、
フラッシュメモリ１４について消去または書込の必要性
がなくなったこと、ひいてはＥＷ要求信号をＡＮＤゲー
ト回路２０に与えないことを意味する。ビット０および
ビット１への「０」の書込に応じて、ＡＮＤゲート回路
２０は直ちに高電圧要求信号のスイッチ２１への供給を
停止する。これによって、スイッチ２１がオフされ、書
込消去用の電圧Ｖｐｐがフラッシュメモリ１４に与えら
れなくなり、フラッシュメモリ１４上の情報の消去また
は書込が不可能になる。
９８で、ＣＰＵ１２は制御レジスタ１９のビット０およ
びビット１の各々に「０」を書き込む。このようにし
て、制御レジスタ１９のビット０およびビット１は初期
状態に復帰する。ビット０に「０」を書き込むことは、
ＥＷ許可信号をＡＮＤゲート回路２０に与えないことを
意味する。ビット１に「０」を書き込むことは、以後、
フラッシュメモリ１４について消去または書込の必要性
がなくなったこと、ひいてはＥＷ要求信号をＡＮＤゲー
ト回路２０に与えないことを意味する。ビット０および
ビット１への「０」の書込に応じて、ＡＮＤゲート回路
２０は直ちに高電圧要求信号のスイッチ２１への供給を
停止する。これによって、スイッチ２１がオフされ、書
込消去用の電圧Ｖｐｐがフラッシュメモリ１４に与えら
れなくなり、フラッシュメモリ１４上の情報の消去また
は書込が不可能になる。
【０１７０】その後、ステップＳＴ９９で、ＣＰＵ１２
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
９８で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
はコマンドに従ったフラッシュメモリ１４上のサブルー
ティンプログラムの実行を再開する。既にステップＳＴ
９８で、書込消去用の電圧Ｖｐｐがフラッシュメモリ１
４に与えられなくなり、フラッシュメモリ１４上の情報
の誤消去または誤書込が防止されるので、ＲＡＭ１５を
使用せずにフラッシュメモリ１４から直接プログラムを
読み出しても暴走するおそれがない。
【０１７１】そのサブルーティンプログラムの実行終了
後、ステップＳＴ１００でＣＰＵ１２がホストマイコン
１０にコマンドに従った処理の完了を示すレスポンス信
号を送信し、このメインプログラムの動作は終了する。
後、ステップＳＴ１００でＣＰＵ１２がホストマイコン
１０にコマンドに従った処理の完了を示すレスポンス信
号を送信し、このメインプログラムの動作は終了する。
【０１７２】他方、消去および／または書込の前におい
て、プログラムカウンタ１３がＲＡＭ１５上のアドレス
を指定していない場合には、ステップＳＴ９５の判断結
果が否定的になる。この場合には、動作はステップＳＴ
１０１に進む。ステップＳＴ１０１では、ＣＰＵ１２は
制御レジスタ１９のビット０およびビット１の各々に
「０」を書き込む。このようにして、制御レジスタ１９
のビット０およびビット１は初期状態に復帰する。ビッ
ト０およびビット１への「０」の書込に応じて、ＡＮＤ
ゲート回路２０は直ちに高電圧要求信号のスイッチ２１
への供給を停止する。これによって、フラッシュメモリ
１４上の情報の消去または書込が不可能になる。
て、プログラムカウンタ１３がＲＡＭ１５上のアドレス
を指定していない場合には、ステップＳＴ９５の判断結
果が否定的になる。この場合には、動作はステップＳＴ
１０１に進む。ステップＳＴ１０１では、ＣＰＵ１２は
制御レジスタ１９のビット０およびビット１の各々に
「０」を書き込む。このようにして、制御レジスタ１９
のビット０およびビット１は初期状態に復帰する。ビッ
ト０およびビット１への「０」の書込に応じて、ＡＮＤ
ゲート回路２０は直ちに高電圧要求信号のスイッチ２１
への供給を停止する。これによって、フラッシュメモリ
１４上の情報の消去または書込が不可能になる。
【０１７３】この後、ステップＳＴ１０２で異常処理を
ＣＰＵ１２が実行する。異常処理では、ホストマイコン
１０に異常事態の発生を通知する情報を生成する。そし
て、ステップＳＴ１００でＣＰＵ１２がホストマイコン
１０にレスポンス信号を送信し、このメインプログラム
の動作が終了する。レスポンス信号には、異常事態の発
生を通知する情報が含まれ、これによって異常事態の発
生がホストマイコン１０で認識される。
ＣＰＵ１２が実行する。異常処理では、ホストマイコン
１０に異常事態の発生を通知する情報を生成する。そし
て、ステップＳＴ１００でＣＰＵ１２がホストマイコン
１０にレスポンス信号を送信し、このメインプログラム
の動作が終了する。レスポンス信号には、異常事態の発
生を通知する情報が含まれ、これによって異常事態の発
生がホストマイコン１０で認識される。
【０１７４】ステップＳＴ９５の判断結果が否定的な場
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は全く行われない。従って、フラッシ
ュメモリ１４から直接読み出されるサブルーティンプロ
グラムに基づいてフラッシュメモリ１４上の情報が更新
されることが予防され、プログラムの暴走が予防され
る。また、ステップＳＴ１０２の異常処理で生成された
異常事態の発生を通知する情報をホストマイコン１０が
受け取ることによって、このシステムの運用者は、本来
ＲＡＭ１５上にロードされるべき消去・書込プログラム
に異常があるなどの潜在的可能性を察知するであろう。
従って、運用者は適切な措置を採ることが可能である。
合には、フラッシュメモリ１４についての情報の消去お
よび／または書込は全く行われない。従って、フラッシ
ュメモリ１４から直接読み出されるサブルーティンプロ
グラムに基づいてフラッシュメモリ１４上の情報が更新
されることが予防され、プログラムの暴走が予防され
る。また、ステップＳＴ１０２の異常処理で生成された
異常事態の発生を通知する情報をホストマイコン１０が
受け取ることによって、このシステムの運用者は、本来
ＲＡＭ１５上にロードされるべき消去・書込プログラム
に異常があるなどの潜在的可能性を察知するであろう。
従って、運用者は適切な措置を採ることが可能である。
【０１７５】さらに、上述したステップＳＴ９２の判断
が否定的な場合、すなわちフラッシュメモリ１４に関し
て消去または書込の要求がない場合、動作はステップＳ
Ｔ９２からステップＳＴ１０３に進む。ステップＳＴ１
０３では、ＣＰＵ１２はフラッシュメモリ１４から読み
出したコマンドに応じたサブルーティンプログラムの処
理を続行する。その終了後、ステップＳＴ１００でＣＰ
Ｕ１２がホストマイコン１０にレスポンス信号を送信
し、このメインプログラムの動作が終了する。
が否定的な場合、すなわちフラッシュメモリ１４に関し
て消去または書込の要求がない場合、動作はステップＳ
Ｔ９２からステップＳＴ１０３に進む。ステップＳＴ１
０３では、ＣＰＵ１２はフラッシュメモリ１４から読み
出したコマンドに応じたサブルーティンプログラムの処
理を続行する。その終了後、ステップＳＴ１００でＣＰ
Ｕ１２がホストマイコン１０にレスポンス信号を送信
し、このメインプログラムの動作が終了する。
【０１７６】以上のように、この実施の形態９によれ
ば、消去・書込プログラムがＲＡＭ１５から読み出され
る状態にあって、なおかつＥＷ要求信号が存在するとき
だけに、ＡＮＤゲート回路２０およびスイッチ２１が書
込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給で
きるようにするので、誤動作で消去モードまたは書込モ
ードになるおそれを極めて低減することが可能である。
特に、プログラムがＲＡＭ１５から読み出される状態で
あることをＣＰＵ１２が確認し、その状態である場合に
ＥＷ許可信号を生成する。従って、フラッシュメモリ１
４からプログラムが読まれている間にフラッシュメモリ
１４上の情報が誤消去または誤書込されることが防止さ
れ、そこから読み出し中のプログラムの暴走を抑制する
ことができるなどの効果が得られる。
ば、消去・書込プログラムがＲＡＭ１５から読み出され
る状態にあって、なおかつＥＷ要求信号が存在するとき
だけに、ＡＮＤゲート回路２０およびスイッチ２１が書
込消去用の電圧Ｖｐｐをフラッシュメモリ１４に供給で
きるようにするので、誤動作で消去モードまたは書込モ
ードになるおそれを極めて低減することが可能である。
特に、プログラムがＲＡＭ１５から読み出される状態で
あることをＣＰＵ１２が確認し、その状態である場合に
ＥＷ許可信号を生成する。従って、フラッシュメモリ１
４からプログラムが読まれている間にフラッシュメモリ
１４上の情報が誤消去または誤書込されることが防止さ
れ、そこから読み出し中のプログラムの暴走を抑制する
ことができるなどの効果が得られる。
【０１７７】実施の形態１０．次に、この発明の実施の
形態１０を説明する。この実施の形態では、フラッシュ
メモリ１４へ書込消去用の電圧Ｖｐｐを供給するまでの
過程に時間制限を設ける。すなわち、フラッシュメモリ
１４へ書込消去用の電圧Ｖｐｐを供給するための一つの
条件が満たされた後から一定時間範囲内に、第２の条件
が満たされない場合には、消去・書込プログラムの実行
を行わない。
形態１０を説明する。この実施の形態では、フラッシュ
メモリ１４へ書込消去用の電圧Ｖｐｐを供給するまでの
過程に時間制限を設ける。すなわち、フラッシュメモリ
１４へ書込消去用の電圧Ｖｐｐを供給するための一つの
条件が満たされた後から一定時間範囲内に、第２の条件
が満たされない場合には、消去・書込プログラムの実行
を行わない。
【０１７８】図２０は、上記の概念に従って、実施の形
態１に係る図４を修正したフローチャートである。この
メインプログラムでは、ステップＳＴ１で制御レジスタ
１９のビット０に数値「１」を書き込んで実行中ステー
タス信号を生成した後、ステップＳＴ１１０で時間計測
を開始する。時間計測はＣＰＵ１２の内蔵タイマ（図示
せず）によって行えばよい。そして、ステップＳＴ４で
消去・書込プログラムをＲＡＭ１５にロードした後に、
ステップＳＴ１１１でＣＰＵ１２は経過時間が一定時間
範囲内であるか否か判断する。この一定時間範囲は、ス
レーブマイコン１１の動作が正常であれば、消去・書込
プログラムをＲＡＭ１５にロードされる時間範囲として
設定される。一定時間範囲内であるとステップＳＴ１１
１で判断されれば、ＣＰＵ１２は制御レジスタ１９のビ
ット１に「１」を書き込み、ＥＷ要求信号をＡＮＤゲー
ト回路２０に継続的に与え、フラッシュメモリ１４上の
情報の消去および／または書込を実行する（ステップＳ
Ｔ５，ＳＴ６）。
態１に係る図４を修正したフローチャートである。この
メインプログラムでは、ステップＳＴ１で制御レジスタ
１９のビット０に数値「１」を書き込んで実行中ステー
タス信号を生成した後、ステップＳＴ１１０で時間計測
を開始する。時間計測はＣＰＵ１２の内蔵タイマ（図示
せず）によって行えばよい。そして、ステップＳＴ４で
消去・書込プログラムをＲＡＭ１５にロードした後に、
ステップＳＴ１１１でＣＰＵ１２は経過時間が一定時間
範囲内であるか否か判断する。この一定時間範囲は、ス
レーブマイコン１１の動作が正常であれば、消去・書込
プログラムをＲＡＭ１５にロードされる時間範囲として
設定される。一定時間範囲内であるとステップＳＴ１１
１で判断されれば、ＣＰＵ１２は制御レジスタ１９のビ
ット１に「１」を書き込み、ＥＷ要求信号をＡＮＤゲー
ト回路２０に継続的に与え、フラッシュメモリ１４上の
情報の消去および／または書込を実行する（ステップＳ
Ｔ５，ＳＴ６）。
【０１７９】他方、ステップＳＴ１１１で経過時間が一
定時間範囲外であると判断されたら動作はステップＳＴ
１１２に進み、異常処理をＣＰＵ１２が実行する。異常
処理では、ホストマイコン１０に異常事態の発生を通知
する情報を生成する。この情報は、ステップＳＴ１０で
ＣＰＵ１２がホストマイコン１０に送信するレスポンス
信号に示される。
定時間範囲外であると判断されたら動作はステップＳＴ
１１２に進み、異常処理をＣＰＵ１２が実行する。異常
処理では、ホストマイコン１０に異常事態の発生を通知
する情報を生成する。この情報は、ステップＳＴ１０で
ＣＰＵ１２がホストマイコン１０に送信するレスポンス
信号に示される。
【０１８０】実施の形態４（図８参照）についても上記
の概念に従って修正してよい。この場合のメインプログ
ラムの動作も図２０に類似する。但し、実行中ステータ
ス信号（制御レジスタ１９のビット０）の代わりに、ホ
ストマイコン１０からのＥＷ許可信号が使用されるの
で、図２０中のステップＳＴ１およびステップＳＴ９は
不要である。この場合には、ホストマイコン１０からの
ＥＷ許可信号はＡＮＤゲート回路２０Ａ（図８参照）だ
けでなくＣＰＵ１２にも供給されると好ましい。ＣＰＵ
１２にホストマイコン１０からのＥＷ許可信号が供給さ
れた後に、時間計測を開始（ステップＳＴ１１０）すれ
ばよい。
の概念に従って修正してよい。この場合のメインプログ
ラムの動作も図２０に類似する。但し、実行中ステータ
ス信号（制御レジスタ１９のビット０）の代わりに、ホ
ストマイコン１０からのＥＷ許可信号が使用されるの
で、図２０中のステップＳＴ１およびステップＳＴ９は
不要である。この場合には、ホストマイコン１０からの
ＥＷ許可信号はＡＮＤゲート回路２０Ａ（図８参照）だ
けでなくＣＰＵ１２にも供給されると好ましい。ＣＰＵ
１２にホストマイコン１０からのＥＷ許可信号が供給さ
れた後に、時間計測を開始（ステップＳＴ１１０）すれ
ばよい。
【０１８１】図２１は、上記の概念に従って、実施の形
態５に係る図１２を修正したフローチャートである。こ
のメインプログラムでは、ステップＳＴ４２で制御レジ
スタ１９のビット０に数値「１」を書き込んで実行中ス
テータス信号を生成した後、ステップＳＴ１２０で時間
計測を開始する。そして、ステップＳＴ４６で消去・書
込プログラムをＲＡＭ１５にロードした後に、ステップ
ＳＴ１２１でＣＰＵ１２は経過時間が一定時間範囲内で
あるか否か判断する。一定時間範囲内であれば、ＣＰＵ
１２は制御レジスタ１９のビット１に「１」を書き込
み、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
え、フラッシュメモリ１４上の情報の消去および／また
は書込を実行する（ステップＳＴ４７，ＳＴ４８）。
態５に係る図１２を修正したフローチャートである。こ
のメインプログラムでは、ステップＳＴ４２で制御レジ
スタ１９のビット０に数値「１」を書き込んで実行中ス
テータス信号を生成した後、ステップＳＴ１２０で時間
計測を開始する。そして、ステップＳＴ４６で消去・書
込プログラムをＲＡＭ１５にロードした後に、ステップ
ＳＴ１２１でＣＰＵ１２は経過時間が一定時間範囲内で
あるか否か判断する。一定時間範囲内であれば、ＣＰＵ
１２は制御レジスタ１９のビット１に「１」を書き込
み、ＥＷ要求信号をＡＮＤゲート回路２０に継続的に与
え、フラッシュメモリ１４上の情報の消去および／また
は書込を実行する（ステップＳＴ４７，ＳＴ４８）。
【０１８２】他方、ステップＳＴ１２１で経過時間が一
定時間範囲外であると判断されたら動作はステップＳＴ
１２２に進み、異常処理をＣＰＵ１２が実行する。異常
処理では、ホストマイコン１０に異常事態の発生を通知
する情報を生成する。この情報は、ステップＳＴ５２で
ＣＰＵ１２がホストマイコン１０に送信するレスポンス
信号に示される。
定時間範囲外であると判断されたら動作はステップＳＴ
１２２に進み、異常処理をＣＰＵ１２が実行する。異常
処理では、ホストマイコン１０に異常事態の発生を通知
する情報を生成する。この情報は、ステップＳＴ５２で
ＣＰＵ１２がホストマイコン１０に送信するレスポンス
信号に示される。
【０１８３】以上のように、この実施の形態１０によれ
ば、フラッシュメモリ１４へ書込消去用の電圧Ｖｐｐを
供給するための一つの条件が満たされた後から一定時間
範囲内に、第２の条件が満たされない場合には、消去・
書込プログラムの実行を行わない。スレーブマイコン１
１が誤動作した場合には、第１の条件が満たされてから
第２の条件が満たされるまでの時間が長くなったり短く
なったりするか、第２の条件が満たされることがない。
この実施の形態によれば、時間制限を設けることで、プ
ログラムのシーケンスが正常に実行されていることが確
認されるので、誤動作で消去モードまたは書込モードに
なるおそれをさらに高い信頼性の下で低減することが可
能である。
ば、フラッシュメモリ１４へ書込消去用の電圧Ｖｐｐを
供給するための一つの条件が満たされた後から一定時間
範囲内に、第２の条件が満たされない場合には、消去・
書込プログラムの実行を行わない。スレーブマイコン１
１が誤動作した場合には、第１の条件が満たされてから
第２の条件が満たされるまでの時間が長くなったり短く
なったりするか、第２の条件が満たされることがない。
この実施の形態によれば、時間制限を設けることで、プ
ログラムのシーケンスが正常に実行されていることが確
認されるので、誤動作で消去モードまたは書込モードに
なるおそれをさらに高い信頼性の下で低減することが可
能である。
【０１８４】以上、この発明をその好適な実施の形態を
参照しながら詳細に図示して説明したが、請求の範囲に
記載された本発明の趣旨および範囲の区域内で、形式お
よび細部に関する様々な変更が可能であることは当業者
であれば理解できることだろう。かかる変更、代替、修
正もこの発明の範囲に含まれる。
参照しながら詳細に図示して説明したが、請求の範囲に
記載された本発明の趣旨および範囲の区域内で、形式お
よび細部に関する様々な変更が可能であることは当業者
であれば理解できることだろう。かかる変更、代替、修
正もこの発明の範囲に含まれる。
【０１８５】例えば、以上の各実施の形態では、フラグ
の設定のためにＣＰＵ１２の内部の制御レジスタ１９が
使用される。但し、ＣＰＵ１２の外部に配置される汎用
出力ポートに設けられる制御レジスタをフラグの設定の
ために使用してもよい。かかる汎用出力ポートは、スレ
ーブマイコン１１を構成するシングルチップの内部に配
置してもよいし、外部に周辺機器として配置してもよ
い。
の設定のためにＣＰＵ１２の内部の制御レジスタ１９が
使用される。但し、ＣＰＵ１２の外部に配置される汎用
出力ポートに設けられる制御レジスタをフラグの設定の
ために使用してもよい。かかる汎用出力ポートは、スレ
ーブマイコン１１を構成するシングルチップの内部に配
置してもよいし、外部に周辺機器として配置してもよ
い。
【０１８６】実施の形態２（図５参照）に関連して説明
した制御レジスタのフラグに基づいて、ＡＮＤゲート回
路ではなく、ソフトウエアに従って動作するＣＰＵ１２
Ａがスイッチ２１に高電圧要求信号を供給する概念は、
他の実施の形態にも応用されうる。
した制御レジスタのフラグに基づいて、ＡＮＤゲート回
路ではなく、ソフトウエアに従って動作するＣＰＵ１２
Ａがスイッチ２１に高電圧要求信号を供給する概念は、
他の実施の形態にも応用されうる。
【０１８７】以上の各実施の形態では、フラッシュメモ
リへの書込消去用の電圧の供給の制御に関連する。但
し、フラッシュメモリ以外のＥＥＰＲＯＭへの電圧の供
給の制御に適するように各実施の形態を応用してもよ
い。
リへの書込消去用の電圧の供給の制御に関連する。但
し、フラッシュメモリ以外のＥＥＰＲＯＭへの電圧の供
給の制御に適するように各実施の形態を応用してもよ
い。
【０１８８】以上の各実施の形態においては、ＡＮＤゲ
ート回路２０，２０Ａ，２０Ｂ，２０Ｃはシングルチッ
プのスレーブマイコン１１に内蔵されている。但し、Ａ
ＮＤゲート回路はスイッチ２１とともに、スレーブマイ
コン１１のチップの外部に配置することも可能である。
さらに、ＡＮＤゲート回路はスイッチ２１とともに、ホ
ストマイコン１０に配置することも可能である。
ート回路２０，２０Ａ，２０Ｂ，２０Ｃはシングルチッ
プのスレーブマイコン１１に内蔵されている。但し、Ａ
ＮＤゲート回路はスイッチ２１とともに、スレーブマイ
コン１１のチップの外部に配置することも可能である。
さらに、ＡＮＤゲート回路はスイッチ２１とともに、ホ
ストマイコン１０に配置することも可能である。
【０１８９】
【発明の効果】以上のように、この発明によれば、不揮
発性メモリ上の情報の消去または書込のための複数の条
件を設定する設定部と、複数の条件の全てが設定されて
いるときに、書込消去用の電圧を不揮発性メモリに供給
できるようにする書込消去用電圧供給許容部を備えるよ
うに構成したので、消去および書込に高電圧を要する電
気的に情報の消去および書込ができる不揮発性メモリの
情報の誤消去または誤書込を効率的に低減または防止す
ることが可能であるなどの効果がある。
発性メモリ上の情報の消去または書込のための複数の条
件を設定する設定部と、複数の条件の全てが設定されて
いるときに、書込消去用の電圧を不揮発性メモリに供給
できるようにする書込消去用電圧供給許容部を備えるよ
うに構成したので、消去および書込に高電圧を要する電
気的に情報の消去および書込ができる不揮発性メモリの
情報の誤消去または誤書込を効率的に低減または防止す
ることが可能であるなどの効果がある。
【０１９０】この発明によれば、不揮発性メモリが配置
されたチップの内部に書込消去用電圧供給許容部のスイ
ッチが配置されているように構成したので、端子数を節
約することができるとともに、チップの動作モードが外
部から傍受しにくくなるなどの効果がある。
されたチップの内部に書込消去用電圧供給許容部のスイ
ッチが配置されているように構成したので、端子数を節
約することができるとともに、チップの動作モードが外
部から傍受しにくくなるなどの効果がある。
【０１９１】この発明によれば、ホストマイクロコンピ
ュータとホストマイクロコンピュータのコマンドに従っ
て動作するスレーブマイクロコンピュータを備えてお
り、設定部は、不揮発性メモリ上の情報の消去または書
込のための第１の条件および第２の条件をそれぞれ設定
する第１の設定部および第２の設定部を有しており、ス
レーブマイクロコンピュータが不揮発性メモリと処理装
置と第１の設定部を有し、ホストマイクロコンピュータ
が第２の設定部を有するように構成したので、仮にホス
トマイコンとスレーブマイコンのいずれか一方が誤動作
しても、他方が正常であれば消去モードまたは書込モー
ドにはならない。従って、不揮発性メモリの情報の誤消
去または誤書込を効率的に低減または防止することがで
き、データの信頼性が保たれるなどの効果がある。
ュータとホストマイクロコンピュータのコマンドに従っ
て動作するスレーブマイクロコンピュータを備えてお
り、設定部は、不揮発性メモリ上の情報の消去または書
込のための第１の条件および第２の条件をそれぞれ設定
する第１の設定部および第２の設定部を有しており、ス
レーブマイクロコンピュータが不揮発性メモリと処理装
置と第１の設定部を有し、ホストマイクロコンピュータ
が第２の設定部を有するように構成したので、仮にホス
トマイコンとスレーブマイコンのいずれか一方が誤動作
しても、他方が正常であれば消去モードまたは書込モー
ドにはならない。従って、不揮発性メモリの情報の誤消
去または誤書込を効率的に低減または防止することがで
き、データの信頼性が保たれるなどの効果がある。
【０１９２】この発明によれば、ホストマイクロコンピ
ュータは、スレーブマイクロコンピュータに不揮発性メ
モリ上の情報の消去または書込をさせるコマンドをスレ
ーブマイクロコンピュータに送信する前に、高電圧要求
コマンドをスレーブマイクロコンピュータに送信し、ス
レーブマイクロコンピュータが高電圧要求コマンドを受
信すると、設定部は条件の一つを設定するように構成し
たので、仮にホストマイコンが一時的に誤動作しても、
その後にホストマイコンおよびスレーブマイコンの両方
が誤動作しなければ、不揮発性メモリは消去モードまた
は書込モードにはならない。従って、不揮発性メモリの
情報の誤消去または誤書込を効率的に低減または防止す
ることができ、そこから読み出し中のプログラムの暴走
を抑制することができるなどの効果がある。
ュータは、スレーブマイクロコンピュータに不揮発性メ
モリ上の情報の消去または書込をさせるコマンドをスレ
ーブマイクロコンピュータに送信する前に、高電圧要求
コマンドをスレーブマイクロコンピュータに送信し、ス
レーブマイクロコンピュータが高電圧要求コマンドを受
信すると、設定部は条件の一つを設定するように構成し
たので、仮にホストマイコンが一時的に誤動作しても、
その後にホストマイコンおよびスレーブマイコンの両方
が誤動作しなければ、不揮発性メモリは消去モードまた
は書込モードにはならない。従って、不揮発性メモリの
情報の誤消去または誤書込を効率的に低減または防止す
ることができ、そこから読み出し中のプログラムの暴走
を抑制することができるなどの効果がある。
【０１９３】この発明によれば、第２の設定部が処理装
置とは別個の回路であって処理装置が配置されたチップ
に配置されており、処理装置の動作の正常性を確認し、
正常である場合に第２の条件を設定するように構成した
ので、誤動作で不揮発性メモリが消去モードまたは書込
モードになるおそれを極めて低減することが可能である
などの効果がある。
置とは別個の回路であって処理装置が配置されたチップ
に配置されており、処理装置の動作の正常性を確認し、
正常である場合に第２の条件を設定するように構成した
ので、誤動作で不揮発性メモリが消去モードまたは書込
モードになるおそれを極めて低減することが可能である
などの効果がある。
【０１９４】この発明によれば、不揮発性メモリに与え
られる書込消去用の電圧を計測する電圧計測部をさらに
備え、電圧が異常である場合に、設定部が条件の一つを
非設定にするように構成したので、誤動作で消去モード
または書込モードになるおそれを極めて低減することが
可能である。また、異常電圧の下での消去または書込が
防止されるので、不揮発性メモリ上の予期しない異常な
情報の書込などが防止されるなどの効果がある。
られる書込消去用の電圧を計測する電圧計測部をさらに
備え、電圧が異常である場合に、設定部が条件の一つを
非設定にするように構成したので、誤動作で消去モード
または書込モードになるおそれを極めて低減することが
可能である。また、異常電圧の下での消去または書込が
防止されるので、不揮発性メモリ上の予期しない異常な
情報の書込などが防止されるなどの効果がある。
【０１９５】この発明によれば、ホストマイクロコンピ
ュータとホストマイクロコンピュータのコマンドに従っ
て動作するスレーブマイクロコンピュータを備えてお
り、設定部は、不揮発性メモリ上の情報の消去または書
込のための第１の条件、第２の条件および第３の条件を
それぞれ設定する第１の設定部、第２の設定部および第
３の設定部を有しており、スレーブマイクロコンピュー
タが不揮発性メモリと処理装置と第１の設定部を有し、
ホストマイクロコンピュータが第２の設定部を有してお
り、スレーブマイクロコンピュータは、第３の設定部
と、不揮発性メモリに与えられる書込消去用の電圧を計
測する電圧計測部をさらに有しており、電圧が異常であ
る場合に、第３の設定部が第３の条件を非設定にするよ
うになされており、第１の条件、第２の条件および第３
の条件の全てが設定されているときに、書込消去用電圧
供給許容部は書込消去用の電圧を不揮発性メモリに供給
できるようにされているように構成したので、多数の条
件を満たさなければ、不揮発性メモリ上の情報の消去ま
たは書込は不可能である。このため、不揮発性メモリの
情報の誤消去または誤書込をさらに高い信頼性の下で低
減または防止することができるなどの効果がある。特
に、スレーブマイコンが第１の設定部を有する一方ホス
トマイコンが第２の設定部を有することにより、仮にホ
ストマイコンとスレーブマイコンのいずれか一方が誤動
作しても、他方が正常であれば消去モードまたは書込モ
ードにはならない。また、電圧が異常である場合に第３
の設定部が第３の条件を非設定にすることにより、異常
電圧の下での消去または書込が防止されるので、不揮発
性メモリ上の予期しない異常な情報の書込などが防止さ
れる。
ュータとホストマイクロコンピュータのコマンドに従っ
て動作するスレーブマイクロコンピュータを備えてお
り、設定部は、不揮発性メモリ上の情報の消去または書
込のための第１の条件、第２の条件および第３の条件を
それぞれ設定する第１の設定部、第２の設定部および第
３の設定部を有しており、スレーブマイクロコンピュー
タが不揮発性メモリと処理装置と第１の設定部を有し、
ホストマイクロコンピュータが第２の設定部を有してお
り、スレーブマイクロコンピュータは、第３の設定部
と、不揮発性メモリに与えられる書込消去用の電圧を計
測する電圧計測部をさらに有しており、電圧が異常であ
る場合に、第３の設定部が第３の条件を非設定にするよ
うになされており、第１の条件、第２の条件および第３
の条件の全てが設定されているときに、書込消去用電圧
供給許容部は書込消去用の電圧を不揮発性メモリに供給
できるようにされているように構成したので、多数の条
件を満たさなければ、不揮発性メモリ上の情報の消去ま
たは書込は不可能である。このため、不揮発性メモリの
情報の誤消去または誤書込をさらに高い信頼性の下で低
減または防止することができるなどの効果がある。特
に、スレーブマイコンが第１の設定部を有する一方ホス
トマイコンが第２の設定部を有することにより、仮にホ
ストマイコンとスレーブマイコンのいずれか一方が誤動
作しても、他方が正常であれば消去モードまたは書込モ
ードにはならない。また、電圧が異常である場合に第３
の設定部が第３の条件を非設定にすることにより、異常
電圧の下での消去または書込が防止されるので、不揮発
性メモリ上の予期しない異常な情報の書込などが防止さ
れる。
【０１９６】この発明によれば、不揮発性メモリ上の情
報の消去または書込を行う場合に、実行するプログラム
を処理装置は一時的格納メモリに格納させ、処理装置
は、実行しようとする命令が格納されているアドレスが
一時的格納メモリのアドレスであるか否かを判断し、こ
の判断が否定的な場合に設定部が条件の一つを非設定に
するように構成したので、不揮発性メモリからプログラ
ムが読まれている間に不揮発性メモリ上の情報が誤消去
または誤書込されることが防止され、そこから読み出し
中のプログラムの暴走を抑制することができるなどの効
果がある。
報の消去または書込を行う場合に、実行するプログラム
を処理装置は一時的格納メモリに格納させ、処理装置
は、実行しようとする命令が格納されているアドレスが
一時的格納メモリのアドレスであるか否かを判断し、こ
の判断が否定的な場合に設定部が条件の一つを非設定に
するように構成したので、不揮発性メモリからプログラ
ムが読まれている間に不揮発性メモリ上の情報が誤消去
または誤書込されることが防止され、そこから読み出し
中のプログラムの暴走を抑制することができるなどの効
果がある。
【図１】 この発明の実施の形態１に係るマイクロコン
ピュータであるマルチプロセッサシステムを示す概略図
である。
ピュータであるマルチプロセッサシステムを示す概略図
である。
【図２】 図１に示されたマルチプロセッサシステムの
概略的動作を示す制御フローシーケンス図である。
概略的動作を示す制御フローシーケンス図である。
【図３】 図１に示されたマルチプロセッサシステム中
のスレーブマイコンのハードウエアの詳細を示すブロッ
ク図である。
のスレーブマイコンのハードウエアの詳細を示すブロッ
ク図である。
【図４】 図３に示されたスレーブマイコンのメインプ
ログラムの動作を示すフローチャートである。
ログラムの動作を示すフローチャートである。
【図５】 この発明の実施の形態２に係るスレーブマイ
コンのハードウエアの詳細を示すブロック図である。
コンのハードウエアの詳細を示すブロック図である。
【図６】 図５に示されたスレーブマイコンのメインプ
ログラムの動作を示すフローチャートである。
ログラムの動作を示すフローチャートである。
【図７】 この発明の実施の形態３に係るスレーブマイ
コンのハードウエアの詳細を示すブロック図である。
コンのハードウエアの詳細を示すブロック図である。
【図８】 この発明の実施の形態４に係るスレーブマイ
コンのハードウエアの詳細を示すブロック図である。
コンのハードウエアの詳細を示すブロック図である。
【図９】 実施の形態４のバリエーションのスレーブマ
イコンを示すブロック図である。
イコンを示すブロック図である。
【図１０】 実施の形態４の他のバリエーションのスレ
ーブマイコンを示すブロック図である。
ーブマイコンを示すブロック図である。
【図１１】 この発明の実施の形態５に係るマルチプロ
セッサシステムの概略的動作を示す制御フローシーケン
ス図である。
セッサシステムの概略的動作を示す制御フローシーケン
ス図である。
【図１２】 実施の形態５に係るスレーブマイコンのメ
インプログラムの動作を示すフローチャートである。
インプログラムの動作を示すフローチャートである。
【図１３】 この発明の実施の形態６に係るスレーブマ
イコンのハードウエアの詳細を示すブロック図である。
イコンのハードウエアの詳細を示すブロック図である。
【図１４】 この発明の実施の形態７に係るスレーブマ
イコンのハードウエアの詳細を示すブロック図である。
イコンのハードウエアの詳細を示すブロック図である。
【図１５】 図１４に示されたスレーブマイコンのメイ
ンプログラムの動作を示すフローチャートである。
ンプログラムの動作を示すフローチャートである。
【図１６】 この発明の実施の形態８に係るスレーブマ
イコンのハードウエアの詳細を示すブロック図である。
イコンのハードウエアの詳細を示すブロック図である。
【図１７】 図１６に示されたスレーブマイコンのメイ
ンプログラムの動作を示すフローチャートである。
ンプログラムの動作を示すフローチャートである。
【図１８】 この発明の実施の形態９に係るスレーブマ
イコンのハードウエアの詳細を示すブロック図である。
イコンのハードウエアの詳細を示すブロック図である。
【図１９】 図１８に示されたスレーブマイコンのメイ
ンプログラムの動作を示すフローチャートである。
ンプログラムの動作を示すフローチャートである。
【図２０】 この発明の実施の形態１０に係るスレーブ
マイコンのメインプログラムの動作を示すフローチャー
トである。
マイコンのメインプログラムの動作を示すフローチャー
トである。
【図２１】 実施の形態１０の修正的な形態のスレーブ
マイコンのメインプログラムの動作を示すフローチャー
トである。
マイコンのメインプログラムの動作を示すフローチャー
トである。
【図２２】 フラッシュメモリを内蔵した従来のマイク
ロコンピュータの一例を示すブロック図である。
ロコンピュータの一例を示すブロック図である。
１０ ホストマイコン（第２の設定部）、１１ スレー
ブマイコン、１２ ＣＰＵ（処理装置、設定部、第１の
設定部、第３の設定部）、１２Ａ ＣＰＵ（処理装置、
設定部、書込消去用電圧供給許容部）、１３ プログラ
ムカウンタ、１４ フラッシュメモリ（不揮発性メモ
リ）、１５ ＲＡＭ（一時的格納メモリ）、１６ バ
ス、１７ 書込消去用電圧端子（書込消去用電圧供給
部）、１８ 読み出し用電圧端子、１９ 制御レジスタ
（設定部、第１の設定部、第３の設定部）、２０，２０
Ａ，２０Ｂ，２０Ｃ ＡＮＤゲート回路（書込消去用電
圧供給許容部）、２１ スイッチ（書込消去用電圧供給
許容部）、２２ 許可信号生成回路（第２の設定部）、
２３ アドレスバス、２４ 電圧検出部（電圧計測
部）、２５ Ａ／Ｄ変換器。
ブマイコン、１２ ＣＰＵ（処理装置、設定部、第１の
設定部、第３の設定部）、１２Ａ ＣＰＵ（処理装置、
設定部、書込消去用電圧供給許容部）、１３ プログラ
ムカウンタ、１４ フラッシュメモリ（不揮発性メモ
リ）、１５ ＲＡＭ（一時的格納メモリ）、１６ バ
ス、１７ 書込消去用電圧端子（書込消去用電圧供給
部）、１８ 読み出し用電圧端子、１９ 制御レジスタ
（設定部、第１の設定部、第３の設定部）、２０，２０
Ａ，２０Ｂ，２０Ｃ ＡＮＤゲート回路（書込消去用電
圧供給許容部）、２１ スイッチ（書込消去用電圧供給
許容部）、２２ 許可信号生成回路（第２の設定部）、
２３ アドレスバス、２４ 電圧検出部（電圧計測
部）、２５ Ａ／Ｄ変換器。
Claims (8)
- 【請求項１】 書込消去用の電圧が供給されると電気的
に情報の消去および書込ができる不揮発性メモリと、 前記不揮発性メモリに格納されたプログラムを実行する
処理装置と、 前記不揮発性メモリ上の情報の消去または書込のための
複数の条件を設定する設定部と、 前記複数の条件の全てが設定されているときに、書込消
去用の電圧を前記不揮発性メモリに供給できるようにす
る書込消去用電圧供給許容部とを備えたマイクロコンピ
ュータ。 - 【請求項２】 不揮発性メモリに書込消去用の電圧を供
給するため書込消去用電圧供給部と不揮発性メモリとの
間に介在するスイッチを書込消去用電圧供給許容部が備
えており、前記不揮発性メモリが配置されているチップ
の外部に前記書込消去用電圧供給部が設けられ、前記不
揮発性メモリが配置されたチップの内部に前記スイッチ
が配置されていることを特徴とする請求項１記載のマイ
クロコンピュータ。 - 【請求項３】 ホストマイクロコンピュータと前記ホス
トマイクロコンピュータのコマンドに従って動作するス
レーブマイクロコンピュータを備えており、 設定部は、不揮発性メモリ上の情報の消去または書込の
ための第１の条件および第２の条件をそれぞれ設定する
第１の設定部および第２の設定部を有しており、 前記スレーブマイクロコンピュータが前記不揮発性メモ
リと処理装置と前記第１の設定部を有し、 前記ホストマイクロコンピュータが前記第２の設定部を
有することを特徴とする請求項１または請求項２記載の
マイクロコンピュータ。 - 【請求項４】 ホストマイクロコンピュータと前記ホス
トマイクロコンピュータのコマンドに従って動作するス
レーブマイクロコンピュータを備えており、 前記スレーブマイクロコンピュータが不揮発性メモリと
処理装置と設定部を有し、 ホストマイクロコンピュータは、スレーブマイクロコン
ピュータに不揮発性メモリ上の情報の消去または書込を
させるコマンドを前記スレーブマイクロコンピュータに
送信する前に、書込消去用電圧要求コマンドを前記スレ
ーブマイクロコンピュータに送信し、 前記スレーブマイクロコンピュータが書込消去用電圧要
求コマンドを受信すると、前記設定部は条件の一つを設
定することを特徴とする請求項１記載のマイクロコンピ
ュータ。 - 【請求項５】 設定部は、不揮発性メモリ上の情報の消
去または書込のための第１の条件および第２の条件をそ
れぞれ設定する第１の設定部と第２の設定部とを有して
おり、 前記第１の設定部が処理装置を有しており、前記第２の
設定部が前記処理装置とは別個の回路であって前記処理
装置が配置されたチップに配置されており、前記処理装
置の動作の正常性を確認し、正常である場合に前記第２
の条件を設定することを特徴とする請求項１記載のマイ
クロコンピュータ。 - 【請求項６】 不揮発性メモリに与えられる書込消去用
電圧を計測する電圧計測部をさらに備え、前記電圧が異
常である場合に、設定部が条件の一つを非設定にするこ
とを特徴とする請求項１記載のマイクロコンピュータ。 - 【請求項７】 ホストマイクロコンピュータと前記ホス
トマイクロコンピュータのコマンドに従って動作するス
レーブマイクロコンピュータを備えており、 設定部は、不揮発性メモリ上の情報の消去または書込の
ための第１の条件、第２の条件および第３の条件をそれ
ぞれ設定する第１の設定部、第２の設定部および第３の
設定部を有しており、 前記スレーブマイクロコンピュータが不揮発性メモリと
処理装置と第１の設定部を有し、 前記ホストマイクロコンピュータが第２の設定部を有し
ており、 前記スレーブマイクロコンピュータは、第３の設定部
と、不揮発性メモリに与えられる書込消去用の電圧を計
測する電圧計測部をさらに有しており、前記電圧が異常
である場合に、前記第３の設定部が前記第３の条件を非
設定にするようになされており、 前記第１の条件、前記第２の条件および前記第３の条件
の全てが設定されているときに、書込消去用電圧供給許
容部は書込消去用の電圧を前記不揮発性メモリに供給で
きるようにされていることを特徴とする請求項１記載の
マイクロコンピュータ。 - 【請求項８】 情報を一時的に格納できる一時的格納メ
モリをさらに備え、 不揮発性メモリ上の情報の消去または書込を行う場合
に、実行するプログラムを処理装置は前記一時的格納メ
モリに格納させ、 処理装置は、実行しようとする命令が格納されているア
ドレスが前記一時的格納メモリのアドレスであるか否か
を判断し、この判断が否定的な場合に設定部が条件の一
つを非設定にすることを特徴とする請求項１記載のマイ
クロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062472A JP2003263421A (ja) | 2002-03-07 | 2002-03-07 | マイクロコンピュータ |
| US10/234,386 US6813191B2 (en) | 2002-03-07 | 2002-09-05 | Microcomputer with nonvolatile memory protected against false erasing or writing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062472A JP2003263421A (ja) | 2002-03-07 | 2002-03-07 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003263421A true JP2003263421A (ja) | 2003-09-19 |
Family
ID=27784894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062472A Pending JP2003263421A (ja) | 2002-03-07 | 2002-03-07 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6813191B2 (ja) |
| JP (1) | JP2003263421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018090214A (ja) * | 2016-12-07 | 2018-06-14 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置及び自動車用電子制御装置のリセット方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4153802B2 (ja) * | 2003-02-07 | 2008-09-24 | 株式会社ルネサステクノロジ | 記憶装置 |
| US7441069B2 (en) * | 2006-04-13 | 2008-10-21 | Intel Corporation | Default instruction to hide nonvolatile memory core initialization latency |
| DE102008030628B4 (de) * | 2008-06-20 | 2013-08-22 | Flextronics International Kft. | Steuersystem |
| FR2951577A1 (fr) * | 2009-10-20 | 2011-04-22 | St Microelectronics Rousset | Dispositif pour fournir une haute tension d'effacement programmation a un circuit integre |
| EP2317519A1 (fr) | 2009-10-20 | 2011-05-04 | STMicroelectronics Rousset SAS | Circuit intégré comprenant une borne non dédié de réception d'une haute tension d'effacement programmation |
| JP6421042B2 (ja) * | 2015-01-16 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| JPH03137900A (ja) * | 1989-07-27 | 1991-06-12 | Nec Corp | 不揮発性半導体メモリ |
| JPH06180996A (ja) | 1992-12-10 | 1994-06-28 | Nikon Corp | コンピュータ内蔵装置 |
| JPH0729386A (ja) | 1993-07-13 | 1995-01-31 | Hitachi Ltd | フラッシュメモリ及びマイクロコンピュータ |
| JP2689939B2 (ja) * | 1995-02-21 | 1997-12-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5732017A (en) * | 1997-03-31 | 1998-03-24 | Atmel Corporation | Combined program and data nonvolatile memory with concurrent program-read/data write capability |
| US6032248A (en) * | 1998-04-29 | 2000-02-29 | Atmel Corporation | Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors |
| JP2001075941A (ja) | 1999-09-02 | 2001-03-23 | Mitsubishi Electric Corp | フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法 |
-
2002
- 2002-03-07 JP JP2002062472A patent/JP2003263421A/ja active Pending
- 2002-09-05 US US10/234,386 patent/US6813191B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018090214A (ja) * | 2016-12-07 | 2018-06-14 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置及び自動車用電子制御装置のリセット方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6813191B2 (en) | 2004-11-02 |
| US20030169624A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7213117B2 (en) | 1-chip microcomputer having controlled access to a memory and IC card using the 1-chip microcomputer | |
| US5793774A (en) | Flash memory controlling system | |
| US6587916B2 (en) | Microcomputer with built-in programmable nonvolatile memory | |
| US5826007A (en) | Memory data protection circuit | |
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| US5210854A (en) | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version | |
| US20060005005A1 (en) | Method and apparatus for executing the boot code of embedded systems | |
| US9304943B2 (en) | Processor system and control method thereof | |
| JPH11259375A (ja) | 車両用制御装置及び車両制御システム | |
| US7096351B2 (en) | Single-chip microcomputer and boot region switching method thereof | |
| JP2003263421A (ja) | マイクロコンピュータ | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| US20080140920A1 (en) | Microcomputer for flash memory rewriting | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| JP3152535B2 (ja) | データ処理装置 | |
| US7281103B2 (en) | Microcomputer with a security function for accessing a program storage memory | |
| JP3565987B2 (ja) | エミュレータ装置 | |
| JPH0822422A (ja) | メモリ装置 | |
| JP2003271420A (ja) | 電子制御装置 | |
| JP4848126B2 (ja) | マイクロコンピュータ、マイクロコンピュータにおける不揮発性メモリのデータ保護方法 | |
| KR100232880B1 (ko) | 교환기 시스템의 응용 프로그램의 갱신방법 | |
| SU1453408A1 (ru) | Устройство дл отладки микропроцессорной системы | |
| US20020166036A1 (en) | Multiple memory block disable function | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 |