JP2003263309A

JP2003263309A - 乱数発生装置及び乱数発生方法

Info

Publication number: JP2003263309A
Application number: JP2002064453A
Authority: JP
Inventors: Junichi Shimoyama; 順一霜山
Original assignee: LE TEKKU KK; LETech Co Ltd
Current assignee: LE TEKKU KK; LETech Co Ltd
Priority date: 2002-03-08
Filing date: 2002-03-08
Publication date: 2003-09-19
Anticipated expiration: 2022-03-08
Also published as: JP4198923B2

Abstract

(57)【要約】【課題】不正アクセスをしづらい遊技機用の乱数生成
装置及び乱数生成方法を提供する。【解決手段】遊技機に用いる乱数生成装置であって、
該乱数発生装置は、ハードウェア回路として構成され、
Ｍ系列方式又はカウンタ方式の乱数を生成する乱数発生
回路と、該乱数発生回路から出力された乱数に対してビ
ットスクランブルをかけるビットスクランブル回路と、
該ビットスクランブル回路の出力を予め格納された乱数
最大値と比較する乱数最大値比較回路と、該乱数最大値
比較回路の比較処理の結果、それを保持する乱数値保持
回路とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、パチンコ遊技機
や回胴式遊技機等、これらの遊技機に使用される乱数発
生装置に関するものである。

【０００２】

【従来の技術】＜一般的内容＞遊技機メーカーは遊技
機の暴走対策として遊技機を制御するＣＰＵに対し、例
えば２ｍｓ毎の一定周期でリセットを入力し、遊技プロ
グラムの先頭番地から実行するインターバルリセット割
り込みの処理を行っている。すなわち、仮にノイズ等の
原因によるＣＰＵ暴走が発生したとしても、上記周期で
ＣＰＵに対しリセットが入力され、遊技プログラムの先
頭番地に戻る為暴走による被害を最小限に抑えることが
できる。＜プラス１方式＞遊技機に使用される乱数発生方式と
して、リセット割込処理毎に乱数値に「１」を加算し、
所定の乱数範囲の最大値に達した場合「０」に戻す、い
わゆる「プラス１方式」による方式がある。＜初期値更新型によるプラス１方式＞また、乱数周期
が一巡毎に初期値を毎回変更し同様に乱数値に「１」を
加算する「初期値更新型によるプラス１方式」による方
式がある。＜ソフトウェアによる乱数発生＞更に、上記いずれの
方式においてもソフトウェアによって乱数を発生してい
た。

【０００３】

【発明が解決しようとする課題】＜プラス１方式の課題
＞「プラス１方式」による乱数発生は乱数値の出現周
期に規則性が生じる為不正者（ゴト行為等）が大当たり
乱数値の発生周期に合わせて狙い打ちして大当り判定値
を取得する「体感器」や、大当たり発生周期に合わせて入
賞センサーに対し疑入賞信号を発生する等、いわゆる
「ぶら下がり基板」によって大当たりを誘発させ、不当に
過剰な利益を獲得するという問題点があった。＜初期値更新型によるプラス１方式の課題＞また、
「初期値更新型によるプラス１方式」は初期値が変更さ
れることによって特定乱数値の出現する周期は「プラス
１方式」より不規則となり「体感器」による狙い打ち等は
困難となるが、ソフトウェアによる乱数発生では、乱数
の更新毎にシステムバス上にそのデータが出力される為
外部でその出現のデータ解析を行えば乱数系列の特定や
初期値更新のタイミングの特定が可能であり、いずれに
せよその周期に合わせて大当たりを狙い打ちすることが
可能となってしまう。＜ソフトウェアによる乱数発生の課題＞また、ソフト
ウェアを作成する者や、漏洩によってその内容を知る不
正者は乱数初期値更新のタイミングさえ判別できれば特
定乱数値の出現周期の確定は容易である。本発明は、か
かる従来技術の課題に鑑みなされたものである。すなわ
ち、本発明の目的は、不正アクセスをしづらい遊技機用
の乱数発生装置及び乱数発生方法を提供することにあ
る。

【０００４】

【課題を解決するための手段】かかる課題を解決すべ
く、本発明にかかる遊技機に用いる乱数発生装置は、ハ
ードウェア回路として構成され、Ｍ系列方式又はカウン
タ方式の乱数を発生する乱数発生回路と、該乱数発生回
路から出力された乱数に対してビットスクランブルをか
けるビットスクランブル回路と、該ビットスクランブル
回路の出力を予め格納された乱数最大値と比較する乱数
最大値比較回路と、該乱数最大値比較回路は比較処理の
結果、最大値を超えた場合に再度乱数発生回路に要求を
行い、最大値を超えない乱数値を得るまで乱数要求を繰
り返し、最大値を越えない乱数である場合にそれを取得
し保持する乱数値保持回路と、該乱数値保持回路に保持
された乱数を外部トリガ入力による要求やユーザが乱数
の読み出し要求を行った際に取り込んだ乱数が格納され
た乱数読出回路と、を有する乱数発生装置である。

【０００５】請求項２の発明は、請求項１に記載した
乱数発生装置であって、所定のいくつかの値の中から乱
数初期値を選択する乱数初期値選択回路と、前記乱数発
生回路からは独立した補助乱数発生手段とを更に有し、
前記乱数発生回路の乱数初期値は、該乱数初期値選択回
路により書き換えられ、該乱数初期値は、乱数発生回路
の発生する乱数が一巡する毎に補助乱数発生手段の発生
する補助乱数値を初期値とすることを特徴とする乱数発
生装置である。

【０００６】請求項３の発明は、請求項２に記載した
乱数発生装置であって、前記乱数初期値選択回路が乱数
初期値として選択する選択肢として、ＲＯＭ内に格納さ
れた乱数初期値選択定数、前記乱数発生装置固有の固定
値、前記乱数発生装置のＩＤ番号、ＲＡＭ値又はＲＡＭ
演算値を含むことを特徴とする乱数発生装置である。

【０００７】請求項４の発明は、請求項１に記載した
乱数発生装置であって、所定のいくつかのトリガ条件の
中から前記乱数発生回路の更新制御のトリガ条件を選択
する乱数更新トリガ選択回路と更にこれらトリガ条件の
更新の開始や継続や終了を制御する更新制御回路を更に
有する乱数発生装置である。

【０００８】請求項５の発明は、請求項１に記載した
乱数発生装置であって、前記ビットスクランブル回路
は、あらかじめ用意されたビットスクランブルテーブル
にしたがってビットを入れ替える処理をすることを特徴
とする乱数発生装置である。

【０００９】請求項６の発明は、請求項５に記載した
乱数発生装置であって、前記ビットスクランブル回路に
おけるスクランブル処理は、ビットスクランブルテーブ
ルを複数用意し、複数段階のビット入れ替えを実行する
ことを特徴とする乱数発生装置である。

【００１０】請求項７の発明は、請求項５に記載した
乱数発生装置であって、前記複数のビットスクランブル
テーブルは、乱数発生回路からの乱数一巡終了信号及び
ビットスクランブル要求回路からのビットスクランブル
要求及び補助乱数発生手段からの乱数を基に不規則に任
意のビット入れ替えを実行することを特徴とする乱数発
生装置である。

【００１１】請求項８の発明は、請求項１に記載した
乱数発生装置であって、前記乱数値読出回路に格納され
た乱数を読み出す為の乱数値要求回路とを更に有し、該
乱数値要求回路の要求するタイミングは、複数のトリガ
条件から選択可能としたことを特徴とする乱数発生装置
である。

【００１２】本発明にかかる乱数発生方法は、ハード
ウェア回路として構成される乱数発生装置における乱数
発生方法であって、Ｍ系列方式又はカウンタ方式の乱数
を発生する乱数発生ステップと、該乱数発生回路から出
力された乱数に対してビットスクランブルをかけるビッ
トスクランブルステップと、該ビットスクランブル回路
の出力を予め格納された乱数最大値と比較する乱数最大
値比較ステップと、該乱数最大値比較回路は比較処理の
結果、最大値を超えた場合に再度乱数発生回路に要求を
行い、最大値を超えない乱数値を得るまで乱数要求を繰
り返し、最大値を越えない乱数である場合にそれを取得
し保持する乱数値保持ステップと、該乱数値保持回路に
保持された乱数を外部トリガ入力による要求やユーザが
乱数の読み出し要求を行った際に取り込んだ乱数が格納
された乱数読出ステップとを有する乱数発生方法であ
る。

【００１３】請求項１０の発明は、請求項９に記載し
た乱数発生方法であって、所定のいくつかの値の中から
乱数初期値を選択する乱数初期値選択ステップを更に有
し、前記乱数発生ステップの乱数初期値は、該乱数初期
値選択ステップにより書き換えられ、該乱数初期値は、
乱数発生回路の発生する乱数が一巡する毎に前記乱数発
生回路からは独立した補助乱数発生手段の発生する補助
乱数値を初期値とするものである。

【００１４】請求項１１の発明は、請求項１０に記載
した乱数発生方法であって、前記乱数初期値選択ステッ
プが乱数初期値として選択する選択肢として、ＲＯＭ内
に格納された乱数初期値選択定数、前記乱数発生装置固
有の固定値、前記乱数発生装置のＩＤ番号、ＲＡＭ値又
はＲＡＭ演算値を含むことを特徴とする乱数発生方法で
ある。

【００１５】請求項１２の発明は、請求項９に記載し
た乱数発生方法であって、所定のいくつかのトリガ条件
の中から前記乱数発生ステップの更新制御のトリガ条件
を選択する乱数更新トリガ選択ステップと更にこれらト
リガ条件の更新の開始や継続や終了を制御する更新制御
ステップを更に有する乱数発生方法である。

【００１６】請求項１３の発明は、請求項９に記載し
た乱数発生方法であって、前記ビットスクランブルステ
ップは、あらかじめ用意されたビットスクランブルテー
ブルにしたがってビットを入れ替える処理をすることを
特徴とする乱数発生方法である。

【００１７】請求項１４の発明は、請求項１３に記載
した乱数発生方法であって、前記ビットスクランブル回
路におけるスクランブル処理は、ビットスクランブルテ
ーブルを複数用意し、複数段階のビット入れ替えを実行
することを特徴とする乱数発生方法である。

【００１８】請求項１５の発明は、請求項１３に記載
した乱数発生方法であって、前記複数のビットスクラン
ブルテーブルは、乱数発生ステップからの乱数一巡終了
信号及びビットスクランブル要求ステップからのビット
スクランブル要求及び補助乱数発生手段からの乱数を基
に不規則に任意のビット入れ替えを実行することを特徴
とする乱数発生方法である。

【００１９】請求項１６の発明は、請求項９に記載し
た乱数発生方法であって、前記乱数値読出ステップに格
納された乱数を読み出す為の乱数値要求ステップとを更
に有し、該乱数値要求ステップの要求するタイミング
は、複数のトリガ条件から選択可能としたことを特徴と
する乱数発生方法である。

【００２０】

【発明の実施の形態】以下に本発明を図示された実施
形態に従って詳細に説明する。

【００２１】図１は本発明にかかる乱数発生装置の乱
数発生の回路構成を示すブロック図である。更新周期設
定データ保持回路１は、ユーザが任意のインターバル周
期で乱数更新を行う為のインターバル周期を指定する為
の設定データを保持する回路であり、基準となるインタ
ーバル周期を指定する為の基準インターバル周期指定回
路１ａと、その基準となるインターバル周期を基に実際
の乱数更新を行う為のインターバル周期を指定する為の
設定を行う定周期設定値格納回路１ｂで構成されてい
る。当該回路１で指定されたデータは、更新周期設定回
路２へロードされる。

【００２２】更新周期設定回路２は、定周期で乱数更
新を行う為のインターバル周期を設定する回路であり、
基準インターバル周期指定回路１ａで指定されたデータ
に対応した基準となるインターバル周期を生成する為の
基準インターバル周期生成回路２ａと、当該回路２ａか
ら供給された基準インターバル周期クロックを基に定周
期設定値格納回路１ｂで指定されたカウントデータ数を
基に基準インターバル周期をカウントする為の基準イン
ターバル周期カウント回路２ｂと、定周期設定値格納回
路１ｂで指定されたカウントデータ数に達した場合にイ
ンターバル周期の更新・継続を指定する為のリロードタ
イミングを生成するリロードタイミング生成回路２ｃで
構成される。したがって、更新周期設定回路２で設定さ
れたインターバル周期が乱数更新トリガ選択回路６へ供
給される。

【００２３】例えばシステムクロックの分周波が基準
となるインターバル周期（仮にＩとする）だとすると、
基準インターバル周期指定回路１ａで指定したデータ
（例えば１２８分周を指定するデータ）に基づき分周し
たクロックが基準インターバル周期となる。また、定周
期設定値格納回路１ｂの指定できる設定範囲が仮に８ビ
ットだとすると、実際の定周期で乱数更新を行う為の設
定できるインターバル周期は、「１２８×システムクロ
ック×１から１２８×システムクロック×２５６迄」の
インターバル周期を設定することができる。また、定周
期設定値格納回路１ｂで指定した設定値が仮に「５」だと
すると、この設定値が同様にリロードタイミング生成回
路２ｃにロードされ、当該回路にて「１２８×システム
クロック×５」に達した場合再度インターバル周期の更
新・継続を行う為のリロードタイミングを基準インター
バル周期カウント回路２ｂへ供給することになる。

【００２４】ソフトウェア更新トリガ発生回路３は、
ＣＰＵからの命令により所定の条件を組み合わせたデー
タ（アドレス、所定のデータをデコードして発生したデ
ータ等）を当該回路へライトアクセスを行うことによっ
てソフトウェアトリガ信号を発生する。

【００２５】動作開始指示回路４は、乱数更新の動作
の停止、再始動、継続動作等の指定を行うものである。

【００２６】乱数更新トリガ選択情報保持回路５は、
乱数値の更新において、更新周期設定回路２で発生され
た定周期で乱数更新を行う為のインターバル周期を使用
する自動更新方式か、あるいはソフトウェア更新トリガ
発生回路３で発生されたソフトウェアによるトリガ信号
を使用する手動更新方式を使用するかのいずれかの方式
の選択を行うものである。

【００２７】乱数更新トリガ選択回路６は、更新周期
設定回路２で発生されたインターバル周期クロック、ま
たはソフトウェア更新トリガ発生回路３で生成されたソ
フトウェアによるトリガ信号のいずれかの内一つを選択
して更新制御回路７へ供給する。

【００２８】更新制御回路７は、乱数更新の動作の停
止、再始動、継続動作等の制御を行う。

【００２９】乱数発生回路８は、所定の設定によりそ
れぞれ異なる乱数系列の発生を行う為のｎ次の生成多項
式、又はｎビットカウンタが複数内蔵されている。

【００３０】ビットスクランブル設定回路９は、乱数
発生回路８から出力される乱数データのビットの入れ替
えや転置を行うものであり、ビットスクランブル要求回
路９ａ、ビットスクランブルキー生成回路９ｂ、ビット
スクランブル回路９ｃで構成される。ビットスクランブ
ル要求回路９ａは、乱数更新トリガ選択回路６により選
択された更新手段により更新されたタイミングにより乱
数発生回路８から出力される乱数データに対しスクラン
ブルをかける要求を指定する回路である。ビットスクラ
ンブルキー生成回路９ｂは、補助乱数発生手段１９から
発生されるビットスクランブル用キー生成の為の補助乱
数やビットスクランブル要求回路９ａからのデータ値を
基に乱数データの配置・転置を行う為のビットスクラン
ブルテーブルの選択を行う回路である。ビットスクラン
ブル回路９ｃは、ビットスクランブルキー生成回路９ｂ
から指定されたキーデータにより選択されたビットスク
ランブルテーブルを基に乱数データのビットの配置・転
置を行う回路である。なお、スクランブルをかけるか否
かの選択はビットスクランブル要求回路９ａによりユー
ザが自由に設定できるが、ビットスクランブル用キーの
変更は、乱数発生回路８より出力される乱数一巡終了信
号Ｓ１により行われる。ビットスクランブル要求回路９
ａより出力されるビットスクランブル要求信号Ｓ２があ
っても乱数一巡終了信号Ｓ１が無いと、ビットスクラン
ブル用キーの変更は行われない。このことにより乱数一
巡毎の確率が一定となる。

【００３１】乱数最大値格納回路１０は、ユーザが任
意に設定した乱数周期の最大値を格納する為の回路であ
る。例えば乱数発生範囲が１から４０９５まであるとし
た場合、ユーザにとって１から３６までの乱数のみ必要
な場合、当該回路１０に最大値として３６を設定すれば
１から３６までの乱数を得ることが可能である。

【００３２】乱数最大値比較回路１１は、ユーザが任
意に設定した乱数周期の最大値と乱数発生回路８が発生
した乱数値をビットスクランブル回路９ｃがビットスク
ランブルを行った出力値を比較し、出力値が最大値より
大きい場合には乱数発生回路８に対し次の乱数発生を指
示する。最大値以下の場合には乱数値保持回路１２へ格
納する。

【００３３】乱数値保持回路１２は、ユーザが任意に
設定した乱数周期の最大値以下の場合の時のスクランブ
ルされた乱数データを保持するものである。すなわち最
大周期に達するまでの乱数データを保持する回路であ
る。

【００３４】乱数値要求回路１３は、ユーザが乱数デ
ータを読み出す為の要求を行うものであり、外部トリガ
入力による要求やその要求があった場合の情報を割込信
号として外部へ出力することも可能である。

【００３５】乱数値読出回路１４は、ユーザが乱数デ
ータを読み出す為の回路である。

【００３６】ＲＯＭ内プログラム管理エリア１５は、
本発明の乱数発生装置の動作指定、制御等を行う為にユ
ーザが設定する動作環境設定の指定を行うエリアであ
り、乱数系列を発生する為の最初のスタート値である乱
数初期値選択定数１５ａと、ある所定のＲＡＭアドレス
に格納されたデータを発生する乱数系列の初期値として
使用したい場合、そのデータを乱数初期値選択回路１７
へ送出することを目的とするＲＡＭアドレス指定１５ｂ
とで構成される。なお、初期化プログラムで乱数初期値
をＲＡＭ値と選択した場合ＲＡＭアドレス指定で示され
たアドレスのＲＡＭ値を乱数初期値選択回路１７へ格納
する。

【００３７】ソフトウェア操作１６は、乱数の更新処
理や所定の初期値をロードする為の制御を行う為の操作
を指しており、本発明の乱数発生装置自身が持つ値であ
る固定値１６ａ、本発明の乱数発生装置に割り付けられ
た自身を認識する為の固有の番号であるＩＤ番号１６
ｂ、ＲＡＭアドレス指定１５ｂで指定された値であるＲ
ＡＭ値１６ｃ、ＲＡＭ内の全アドレスのデータを基に加
算・減算・乗算・除算等の演算処理した値であるＲＡＭ
演算値１６ｄ、プログラムの制御用のデータエリアであ
るＲＡＭ１６ｅ、で構成される。

【００３８】なお、ＩＤ番号１６ｂは、製造ロット番
号、製造年月日、製造工場、ユーザ管理番号等を情報と
して格納することができ、この番号が付与されることで
量産（例えば１０００万個等）や流通等の管理が可能に
なる。乱数初期値選択回路１７は、乱数初期値として固
定値１６ａ、ＩＤ番号１６ｂ、ＲＡＭ値１６ｃ、ＲＡＭ
演算値１６ｄのいずれかの内１つを選択して乱数発生回
路８へ初期値をロードする。

【００３９】乱数初期値格納回路１８は、乱数初期値
選択回路１７により選択された初期値又は補助乱数発生
手段１９にて発生された乱数を初期値として格納する為
の回路である。乱数初期値は乱数発生回路８の発生する
乱数値が一巡する毎に補助乱数発生手段１９より乱数初
期値格納回路１８により更新できる。

【００４０】補助乱数発生手段１９は、本乱数発生装
置とは別の手段にて乱数を発生させたものである。

【００４１】次に図２について説明する。図２は補助
乱数発生手段１９の概要を示すブロック図であり、（ａ）ＣＰＵ２０の命令制御による乱数発生（ｂ）熱雑音による乱数発生（ｃ）別クロックによる乱数発生がある。

【００４２】（ａ）のＣＰＵ２０の命令制御による乱
数発生は、ＣＰＵ２０が行った命令（命令実行数カウン
ト回路２１にて保持される）の情報等をカウントしたデ
ータを乱数とするものである。

【００４３】（ｂ）の熱雑音による乱数発生は、抵抗
体やダイオード等から発生する熱雑音等のノイズ成分を
乱数とするもので、これら熱雑音発生体を内蔵した熱雑
音発生回路２２から発生するアナログのノイズ成分をＡ
／Ｄ変換回路２３にてデジタルデータに変換したものを
乱数とするものである。

【００４４】（ｃ）別クロックによる乱数発生は、本
乱数発生装置で使用するクロックとは別のクロックで乱
数を生成するものであり、オシレータ等の水晶発振子で
あるＯＳＣ２４から出力されるクロックを基にカウンタ
回路２５にて所定の分周比で分周を行ったクロックを乱
数とするものである。

【００４５】これら上記（ａ）、（ｂ）、（ｃ）の方
法にて生成された乱数は乱数初期値としてビットスクラ
ンブルキー生成回路９ｂ、または乱数初期値格納回路１
８へ供給されることとなる。供給の方法としては上記
（ａ）、（ｂ）、（ｃ）を適宜組み合わせたものとな
る。

【００４６】次に図３について説明する。図３は本発
明にかかる乱数発生装置のビットスクランブル設定回路
９の具体的な説明図であり、ビットスクランブルテーブ
ルとはビットの入れ替えのパターンを示すビットスクラ
ンブルテーブル（以下便宜上、「変換テーブル」、また
は「変換パターン」と略称する場合がある）であり、こ
の変換テーブルにもとづいてビットの配置・転置位置が
決定する。例えばデータ長を８ビットし元の配置が最下
位ビットから順にＤ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５
−Ｄ６−Ｄ７だとすると（１）Ｄ０−Ｄ１−Ｄ２−Ｄ３−Ｄ４−Ｄ５−Ｄ６−Ｄ
７（２）Ｄ３−Ｄ０−Ｄ５−Ｄ１−Ｄ７−Ｄ２−Ｄ４−Ｄ
６（３）から（２５５）までの記載を省略。（２５６）Ｄ７−Ｄ５−Ｄ２−Ｄ４−Ｄ１−Ｄ６−Ｄ０
−Ｄ３といった様に元の変換を行わないものを加味すると２５
６通りの変換パターンが存在することになる。この様子
を図式イメージ化したものが図３（ａ）である。

【００４７】しかし、上記変換パターンをソフトウェ
アでは無くハードウェアにて実現しようとすると回路規
模が大きくなりゲート数の増大を招いてしまう。

【００４８】そこでその変換テーブルの数を減少させ
ることによって回路規模を小さくしゲート数の増大を招
くこと無く２５６通りの変換パターンを確保することが
可能にするのが本発明のビットスクランブル設定回路９
の特徴であり、その原理を図式イメージ化したものが図
３（ｂ）である。以下にその原理の説明を行うが、便宜
上同様にデータ長は８ビットとする。

【００４９】ビットスクランブルキー発生回路９ｂの
ＫＥＹ＿Ａ（４ビット）によって最初に１６通りの変換
テーブルを発生する。すなわちこの最初の１６通りの変
換パターンがそれぞれ個別に元のパターンとなる。（仮
にＯ１〜Ｏ１６とする）

【００５０】次に上記１６通りの元のパターンに対し
ＫＥＹ＿Ｂ（２ビット）にてそれぞれ個別に更にパター
ンの変換を行う。すなわち（Ｏ１×４通り）から（Ｏ１
６×４通り）迄の加算値となるので合計実質上６４通り
の変換パターンを実現したことになる。したがって、上
記同様６４通りの変換パターンがそれぞれ個別に元のパ
ターンとなる。（仮にＯＨ１〜ＯＨ４とする）

【００５１】次に上記同様に６４通りのパターンに対
しＫＥＹ＿Ｃ（２ビット）にてそれぞれ個別に更にパタ
ーンの変換を行う。すなわち（ＯＨ１×４通り）から
（ＯＨ４×４通り）迄の加算値となるので最終的に合計
した結果、実質上の変換パターンは２５６通り実現した
ことになる。

【００５２】したがって本来２５６通りの変換テーブ
ルが必要だったものが、上記の方法により２４通りの変
換テーブルを用意するだけで、実質上２５６通りの変換
パターンを実現させたことになり回路規模が小さくな
る。

【００５３】また、上記方法の変換パターンのロジッ
ク回路はシフトレジスタを用いること無くゲート回路の
みで設計できる為、次の変換パターンを交換する処理ス
ピードは遊技機の動作するシステムクロックの１周期分
も要しない。

【００５４】図４は更新周期設定データ保持回路１と
更新周期設定回路２の内部構成を示すブロック図であ
る。

【００５５】次に本発明の乱数発生装置の動作につい
て図５に図示された概要フローに従い順に説明する。

【００５６】図５は本乱数発生装置が所望の動作を行
う為の環境設定の設定を行う初期化ルーチン処理を示す
フローチャートである。遊技機全体を初期化するシステ
ムリセットが入力されると最初に使用する乱数初期値と
して（１）乱数発生装置の固定値、（２）乱数発生装置
のＩＤ番号、（３）ＲＡＭ値、（４）ＲＡＭ演算値の内
何を使用するかの選定及びその他乱数発生装置の内部回
路等の初期化処理の環境設定終了後、ユーザが使用でき
るユーザモードに遷移しユーザリセット待ちの状態とな
る。なお、ユーザリセットでは上記処理の初期化は行な
われない。

【００５７】次に図６の概要フローについて説明す
る。図６は本乱数発生装置が図５による初期化処理終了
後ユーザが自由に乱数を読み出す為の動作設定処理を示
すフローチャートである。ユーザが接続した各周辺装置
の初期化及びユーザが作成した遊技制御プログラムの先
頭番地に戻る為のユーザリセットが入力されると、イン
ターバル動作の為の定周期が起動される。定周期による
更新又は手動更新（ソフトウェアによる更新）の内いず
れを使用するかの更新トリガ条件の設定が行われ、手動
更新が設定された場合ソフトウェア更新トリガによる乱
数更新を行うことになる。次に遊技機のスタートセンサ
入力等の乱数読み込みタイミングかの判断が行われソフ
トウェアによる取込みトリガを使用する場合乱数値要求
回路をアクセスすることで乱数値保持回路に保持された
乱数値が取り込まれ乱数値読出回路へロードされる。後
は読み出した乱数を基にユーザが抽選処理等のアプリケ
ーション操作を行うことになる。

【００５８】次に図７の概要フローについて説明す
る。図７は本発明の第一実施例にかかる本乱数発生装置
の乱数更新及び乱数読出処理のフローチャートを示した
もので、（ａ）は自動更新（定周期）及び手動更新（ソ
フトウェア）による乱数更新処理、（ｂ）は外部トリガ
及びソフトウェアによる取込みトリガによる乱数読出処
理を示したフローである。

【００５９】乱数の更新が行われるとビットスクラン
ブルキーデータの示すビットスクランブルテーブルによ
り乱数値のビットスクランブル処理を行い、乱数値が最
大値以内の場合乱数値を乱数値保持回路へ格納し、最大
値を超えた場合乱数値の再更新を行う。次に乱数の発生
が一巡したか否かの判断が行われ、一巡した場合にビッ
トスクランブルの変更要求は有るか否かの判断が行わ
れ、要求があった場合ビットスクランブルキーデータの
更新処理を行う。

【００６０】なお、乱数値の取込とは発生した乱数を
乱数保持回路１２からユーザがアクセス可能な乱数値読
出回路１４に対して送るか否かの処理のことを指す。定
周期による乱数更新トリガを使用した場合乱数値の取込
は自動的に行われる。この乱数値の取込処理を行うか否
かの選定を行うことでユーザが（１）更新周期設定回路によって自動的に連続して発生
された乱数値を使用するか（２）任意の時点で更新して読み出した乱数値を使用す
るかかの遊技性の向趣を選定することができる。

【００６１】したがって、ユーザが実際に乱数の取得
を行うには乱数値要求回路１３にアクセスすることでそ
の時点の本乱数発生装置で発生されている乱数値を取得
することができる。

【００６２】また、ユーザリセットの入力毎に上記動
作指定条件の設定をユーザが自由に変更できるが、
（１）最大値設定、（２）更新トリガ条件設定は１度設
定を行うと変更することはできない。

【００６３】

【発明の効果】（１）乱数の初期値の更新において、
ユーザ側で複数の乱数更新トリガ条件を選択可能にし、
また乱数発生装置毎のＩＤ番号を用いることにより乱数
の発生の不規則性や遊技機メーカーの機種・台毎にそれ
ぞれ異なる乱数系列を持つことが可能となる。（２）Ｍ系列又はカウンタ方式の乱数を採用したので、
一様性のある乱数を発生させることが可能である。（３）乱数発生装置を遊技機制御用マイクロコンピュー
タの内部にハードウェアで構成して内蔵したので、更新
タイミングをシステムバス上へ出力しない制御をするこ
とにより、乱数発生回路内部で処理されている乱数の更
新タイミングが外部へ出力されない。したがって、不正
を行う者にとって乱数値の出現する周期を予測すること
ができなくなる。（４）乱数最大値格納回路を設けたので、発生する乱数
の最大周期をユーザで任意に設定可能となる。（５）乱数更新トリガ選択回路及び更新制御回路を設け
たので、乱数の更新タイミングをユーザで任意に設定可
能となる。また、ユーザの任意の設定による乱数の更新
タイミング以外のトリガをも採用したので、ユーザ設定
のみに依存せずに乱数の発生が可能となる。（６）ビットスクランブル回路を設けることにより、発
生した乱数にスクランブルをかけることができる。ま
た、ビットスクランブルキー生成回路を設け、複数のテ
ーブルを用いたことにより、乱数の１周期（一巡）ごと
にスクランブルの仕方についての設定を変更することが
可能となる。

【図面の簡単な説明】

【図１】乱数発生の回路構成を示すブロック図である。

【図２】補助乱数発生手段１９の具体例を示すブロック
図である。

【図３】ビットスクランブルテーブルの構成を示す概
念説明図である。

【図４】更新周期設定データ保持回路１と更新周期設定
回路２の内部構成を示すブロック図である。

【図５】本発明の第一実施例にかかる本乱数発生装置が
所望の動作を行う為の環境設定の設定を行う初期化ルー
チン処理を示すフローチャートである。

【図６】本発明の第一実施例にかかる本乱数発生装置が
図５による初期化処理終了後ユーザが自由に乱数を読み
出す為の動作設定処理を示すフローチャートである。

【図７】本発明の第一実施例にかかる本乱数発生装置の
乱数更新及び乱数読出処理のフローチャートを示したも
のである。

【符号の説明】

１更新周期設定データ保持回路１ａ基準インターバル周期指定回路１ｂ定周期設定値格納回路２更新周期設定回路２ａ基準インターバル周期生成回路２ｂ基準インターバル周期カウント回路２ｃリロードタイミング生成回路３ソフトウェア更新トリガ発生回路４動作開始指示回路５乱数更新トリガ選択情報保持回路６乱数更新トリガ選択回路７更新制御回路８乱数発生回路９ビットスクランブル設定回路９ａビットスクランブル要求回路９ｂビットスクランブルキー生成回路９ｃビットスクランブル回路１０乱数最大値格納回路１１乱数最大値比較回路１２乱数値保持回路１３乱数値要求回路１４乱数値読出回路１５ＲＯＭ内プログラム管理エリア１５ａ乱数初期値選択定数１５ｂＲＡＭアドレス指定１６ソフトウェア操作１６ａ固定値１６ｂＩＤ番号１６ｃＲＡＭ値１６ｄＲＡＭ演算値１６ｅＲＡＭ１７乱数初期値選択回路１８乱数初期値格納回路１９補助乱数発生手段２０ＣＰＵ２１命令実行数カウント回路２２熱雑音発生回路２３Ａ／Ｄ変換回路２４ＯＳＣ２５カウンタ回路Ｓ１乱数一巡終了信号Ｓ２ビットスクランブル要求信号

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年４月１６日（２００２．４．１
６）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図２】

【図１】

【図３】

【図４】

【図５】

【図６】

【図７】

Claims

【特許請求の範囲】

【請求項１】遊技機に用いる乱数発生装置であって、該乱数発生装置は、ハードウェア回路として構成され、Ｍ系列方式又はカウンタ方式の乱数を発生する乱数発生
回路と、該乱数発生回路から出力された乱数に対してビットスク
ランブルをかけるビットスクランブル回路と、該ビットスクランブル回路の出力を予め格納された乱数
最大値と比較する乱数最大値比較回路と、該乱数最大値比較回路は比較処理の結果、最大値を超え
た場合に再度乱数発生回路に要求を行い、最大値を超え
ない乱数値を得るまで乱数要求を繰り返し、最大値を越
えない乱数である場合にそれを取得し保持する乱数値保
持回路と、該乱数値保持回路に保持された乱数を外部トリガ入力に
よる要求やユーザが乱数の読み出し要求を行った際に取
り込んだ乱数が格納された乱数読出回路と、を有する乱
数発生装置。
【請求項２】請求項１に記載した乱数発生装置であっ
て、所定のいくつかの値の中から乱数初期値を選択する乱数
初期値選択回路と、前記乱数発生回路から独立した補助
乱数発生手段とを更に有し、前記乱数発生回路の乱数初期値は、該乱数初期値選択回
路により書き換えられ、該乱数初期値は、乱数発生回路
の発生する乱数が一巡する毎に前記補助乱数発生手段の
発生する補助乱数値を初期値とすることを特徴とする乱
数発生装置。
【請求項３】請求項２に記載した乱数発生装置であっ
て、前記乱数初期値選択回路が乱数初期値として選択する選
択肢として、ＲＯＭ内に格納された乱数初期値選択定
数、前記乱数発生装置固有の固定値、前記乱数発生装置
のＩＤ番号、ＲＡＭ値又はＲＡＭ演算値を含むことを特
徴とする乱数発生装置。
【請求項４】請求項１に記載した乱数発生装置であっ
て、所定のいくつかのトリガ条件の中から前記乱数発生回路
の更新制御のトリガ条件を選択する乱数更新トリガ選択
回路と更にこれらトリガ条件の更新の開始や継続や終了
を制御する更新制御回路を更に有する乱数発生装置。
【請求項５】請求項１に記載した乱数発生装置であっ
て、前記ビットスクランブル回路は、あらかじめ用意された
ビットスクランブルテーブルにしたがってビットを入れ
替える処理をすることを特徴とする乱数発生装置。
【請求項６】請求項５に記載した乱数発生装置であっ
て、前記ビットスクランブル回路におけるスクランブル処理
は、ビットスクランブルテーブルを複数用意し、複数段
階のビット入れ替えを実行することを特徴とする乱数発
生装置。
【請求項７】請求項5に記載した乱数発生装置であっ
て、前記複数のビットスクランブルテーブルは、乱数発生回
路からの乱数一巡終了信号及びビットスクランブル要求
回路からのビットスクランブル要求及び補助乱数発生手
段からの乱数を基に不規則に任意のビット入れ替えを実
行することを特徴とする乱数発生装置。
【請求項８】請求項1に記載した乱数発生装置であっ
て、前記乱数値読出回路に格納された乱数を読み出す為の乱
数値要求回路とを更に有し、該乱数値要求回路の要求するタイミングは、複数のトリ
ガ条件から選択可能としたことを特徴とする乱数発生装
置。
【請求項９】遊技機に用いるハードウェア回路として
構成された乱数発生装置の乱数発生方法であって、Ｍ系列方式又はカウンタ方式の乱数を発生する乱数発生
ステップと、該乱数発生ステップにて発生された乱数に対してビット
スクランブルをかけるビットスクランブルステップと、該ビットスクランブルステップの出力を予め格納された
乱数最大値と比較する乱数最大値比較ステップと、該乱数最大値比較ステップによる比較処理の結果、最大
値を超えた場合に再度乱数発生回路に要求を行い、最大
値を超えない乱数値を得るまで乱数要求を繰り返し、最
大値を越えない乱数である場合にそれを取得し保持する
乱数値保持ステップと、該乱数値保持ステップにて保持された乱数を外部トリガ
入力による要求やユーザが乱数の読み出し要求を行った
際に取り込んだ乱数が格納された乱数読出ステップとを
有する乱数発生方法。
【請求項１０】請求項９に記載した乱数発生方法であ
って、所定のいくつかの値の中から乱数初期値を選択する乱数
初期値選択ステップを更に有し、前記乱数発生ステップの乱数初期値は、該乱数初期値選
択ステップにより書き換えられ、該乱数初期値は、乱数
発生回路の発生する乱数が一巡する毎に前記乱数発生回
路からは独立した補助乱数発生手段の発生する補助乱数
値を初期値とすることを特徴とする乱数発生方法。
【請求項１１】請求項１０に記載した乱数発生方法で
あって、前記乱数初期値選択ステップが乱数初期値として選択す
る選択肢として、ＲＯＭ内に格納された乱数初期値選択
定数、前記乱数発生装置固有の固定値、前記乱数発生装
置のＩＤ番号、ＲＡＭ値又はＲＡＭ演算値を含むことを
特徴とする乱数発生方法。
【請求項１２】請求項９に記載した乱数発生方法であ
って、所定のいくつかのトリガ条件の中から前記乱数発生ステ
ップの更新制御のトリガ条件を選択する乱数更新トリガ
選択ステップと更にこれらトリガ条件の更新の開始や継
続や終了を制御する更新制御ステップを更に有する乱数
発生方法。
【請求項１３】請求項９に記載した乱数発生方法であ
って、前記ビットスクランブルステップは、あらかじめ用意さ
れたビットスクランブルテーブルにしたがってビットを
入れ替える処理をすることを特徴とする乱数発生方法。
【請求項１４】請求項１３に記載した乱数発生方法で
あって、前記ビットスクランブルステップにおけるスクランブル
処理は、ビットスクランブルテーブルを複数用意し、複
数段階のビット入れ替えを実行することを特徴とする乱
数発生方法。
【請求項１５】請求項１３に記載した乱数発生方法で
あって、前記複数のビットスクランブルテーブルは、乱数発生ス
テップからの乱数一巡終了信号及びビットスクランブル
要求ステップからのビットスクランブル要求及び補助乱
数発生手段からの乱数を基に不規則に任意のビット入れ
替えを実行することを特徴とする乱数発生方法。
【請求項１６】請求項９に記載した乱数発生方法であ
って、前記乱数値読出ステップにて格納された乱数を読み出す
為の乱数値要求ステップとを更に有し、該乱数値要求ステップの要求するタイミングは、複数の
トリガ条件から選択可能としたことを特徴とする乱数発
生方法。