JP2003259630A

JP2003259630A - 電源装置用発振器とこれを用いた電源装置

Info

Publication number: JP2003259630A
Application number: JP2002055176A
Authority: JP
Inventors: Takashi Sase; 隆志佐瀬; Koji Tateno; 孝治立野; Tamahiko Kanouda; 玲彦叶田; Shinichi Yoshida; 信一吉田; Katsunori Hayashi; 林　　克典
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-03-01
Filing date: 2002-03-01
Publication date: 2003-09-12
Anticipated expiration: 2022-03-01
Also published as: JP3645531B2

Abstract

(57)【要約】【課題】電源装置用の発振器で、ＰＷＭ，ＰＦＭ，ＰＡ
Ｍに必要な各種制御パルスを１つ回路の発振器で実現
し、待機時から重負荷の広範囲に亘って高効率を得る。【解決手段】本発明の電源装置は、ＰＷＭ，ＰＦＭ，Ｐ
ＡＭの各種パルスに対応した制御関数を作成し発生する
Ｖ／Ｉ変換器を備えた制御関数発生回路と、該制御関数
発生回路の出力電流によって発振周波数のオンパルス幅
とオフパルス幅をそれぞれ独立に設定できるＣＭＯＳデ
ィジタル回路構成の電流制御の可変発振器とを備え、負
荷の重さに応じてパルスのパターンを切換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源装置の発振器
に係り、特に高い周波数の発振パルスを得るための発振
器に関し、一つの発振器でＰＷＭ（Pulse Width Modula
tion：パルス幅変調）と、ＰＦＭ（Pulse Frequency Mo
dulation：パルス周波数変調）と、ＰＡＭ（Pulse Ampl
itude Modulation：パルス振幅変調）とのパルスを発生
するに好適な電源装置用の発振器に関する。

【０００２】

【従来の技術】従来技術のスイッチング電源用の発振器
には、三角波発振手段とアナログコンパレータとを使用
した発振器が特開平２−１３６０６４号公報に開示され
ている。また、特開平１０−１４２１７号公報には負荷
電流の大小を検出して、軽負荷時はＰＦＭ制御、重負荷
時はＰＷＭ制御に切換える発振器が開示されている。さ
らに、ＭＡＸＩＭ社の電源用集積回路ＭＡＸ１７１８
（ＭＡＸＩＭ社製品名）では、２つのワンショットマル
チバイブレータを用いた発振器がある。

【０００３】

【発明が解決しようとする課題】前記特開平２−１３６
０６４号公報ではアナログコンパレータを使用するた
め、１ＭＨｚ以上の高周波での動作が難しい。また、前
記特開平１０−１４２１７号公報もアナログコンパレー
タを使用するため高周波化に不向きで、待機時から重負
荷までの広い範囲で効率アップが図れない。前記ＭＡＸ
ＩＭ社の電源用集積回路ＭＡＸ１７１８（ＭＡＸＩＭ社
製品名）では発振周波数設定用に２つのコンデンサと２
つの発振器とで構成している。そのため、待機時から重
負荷までシリーズレギュレータ制御，ＰＡＭ制御，ＰＦ
Ｍ制御，ＰＷＭ制御と制御方法を切換えるマルチモード
のスイッチング電源では、対応する制御方法と同数の発
振器が必要になり、回路が複雑になり、ＬＳＩのレイア
ウト面積が大きく不利になる。また、複数の発振器を備
えると、発振器間の干渉が問題になる。

【０００４】本発明の目的は、高周波の発振器に係わ
り、特にＰＷＭ，ＰＦＭ，ＰＡＭに必要な各種制御パル
スを１つの発振器で実現することにある。さらには、本
発明の発振器をマルチモード対応のスイッチング電源に
適用して待機時から重負荷の広範囲に亘って高効率を得
ることにある。

【０００５】

【課題を解決するための手段】上記従来技術の問題を解
決するために、高周波動作やマルチモードに対応する発
振器はディジタル動作で、かつ複数の制御パルスを一つ
の発振器で発生することが望ましい。

【０００６】本発明の電源装置の発振器は、ＰＷＭ，Ｐ
ＦＭ，ＰＡＭの各種パルスをそれぞれの電流パターンに
対応した制御関数を作成し発生する電圧／電流変換器
（Ｖ／Ｉ変換器と略す。）構成の制御関数発生回路と、
該制御関数発生回路の出力電流によって得られる発振周
波数のオンパルス幅とオフパルス幅をそれぞれ独立に設
定できるＣＭＯＳディジタル回路構成の電流制御の可変
発振器とを備える。

【０００７】本発明の発振器は、ＰＷＭやＰＦＭ（ＰＡ
ＭはＰＦＭの一部と考える）のパルスに対応した電流パ
ターンを制御関数として発生し、この制御関数で可変発
振器を制御し、所望のＰＷＭやＰＦＭのパルスを選択的
に出力する。

【０００８】本発明の発振器では、可変発振器にはＣＭ
ＯＳディジタル回路を、制御関数発生回路には差動回路
のＶ／Ｉ変換器を使用できるので、発振器の高周波動作
を達成できる。また、本発明の発振器は、１つの可変発
振器でＰＷＭやＰＦＭに対応した発振周波数のオンパル
ス幅とオフパルス幅を選択的に発生するので、待機時か
ら重負荷までの広い範囲で高い変換効率を達成するマル
チモード対応のスイッチング電源に適用できる。さら
に、複数の発振器を使用しないので、発振器間の干渉が
ない。

【０００９】

【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳しく説明する。なお、以下の各図で同じ符号は同
じ構成要素を示す。また、以下の実施例では、電力半導
体素子として絶縁ゲート型半導体素子のパワーＭＯＳＦ
ＥＴの場合を説明するが、ＩＧＢＴに置き換えてもよ
い。

【００１０】（実施例１）図１に本実施例の発振器の動
作原理回路を示す。図１で、制御入力端子に制御入力電
圧Ｖｃを、基準入力端子に基準入力電圧Ｖｒを入力す
る。制御入力電圧Ｖｃと基準入力電圧Ｖｒとを制御関数
発生回路２００に入力し、制御関数発生回路２００の２
つの出力は可変発振器１００に接続する。可変発振器１
００に入力する制御関数発生回路２００の２つの出力は
電流源１１０と１２０とに接続する。さらに、電流源１
１０の出力はスイッチ１０１とスイッチ１０２とを介し
てグランドに接続し、電流源１２０の出力はスイッチ１
０３とスイッチ１０４とを介してグランドに接続し、ス
イッチ１０１とスイッチ１０２との中点には、コンデン
サ１０５の一方の端とフリップフロップ１０６のリセッ
ト入力（Ｒ）とが接続し、スイッチ１０３とスイッチ１
０４との中点には、コンデンサ１０５の他方の端とフリ
ップフロップ１０６のセット入力（Ｓ）とが接続する。
そして、フリップフロップ１０６の２つの出力である
（ＱＢ）と（Ｑ）とはそれぞれ第１の出力端子と第２の
出力端子とに接続する。

【００１１】次に図１の回路の動作を説明する。制御関
数発生回路２００は制御入力電圧Ｖｃと、基準入力端子
に入力した基準入力電圧Ｖｒとの大小関係に応じて、例
えばＰＷＭ制御の場合には図１の（Ａ）の部分の（ａ）
に示す制御関数を、ＰＦＭ制御の場合には図１の（Ａ）
の部分の（ｂ）に示す制御関数を発生する。制御関数発
生回路２００が出力する２つの電流Ｉｎ，Ｉｐは、次の
可変発振器１００の電流源１１０，１２０の電流Ｉｎ，
Ｉｐになる。

【００１２】まず、スイッチ１０２とスイッチ１０３と
が“閉”、スイッチ１０１とスイッチ１０４とが“開”
の場合を説明する。電流源１２０の電流Ｉｐがコンデン
サ１０５に注入され、スイッチ１０３とスイッチ１０４
との接続点の電位が上昇する。この上昇した電圧がフリ
ップフロップ１０６のセット入力（Ｓ）のしきい値を越
えるとフリップフロップ１０６がセットされ、その２つ
の出力(Ｑ)と(ＱＢ)の電位が反転する。その結果、スイ
ッチ１０１とスイッチ１０４とが“閉”、スイッチ１０
２とスイッチ１０３とが“開”になり、今度は電流源１
１０の電流Ｉｎがコンデンサ１０５に流入し、スイッチ
１０１とスイッチ１０２との接続点の電位が上昇する。
この上昇した電圧がフリップフロップ１０６のリセット
入力（Ｒ）のしきい値を越えるとフリップフロップ１０
６はリセットされ、その２つの出力（Ｑ）と（ＱＢ）と
の電位を反転する。この繰返しで所望のオンパルス幅ｔ
ｏｎとオフパルス幅ｔｏｆｆを有するパルスが、可変発
振器１００の第１の出力端子からＶｏ１として出る。

【００１３】ここで、Ｖｏ１のオンパルス幅ｔｏｎとオ
フパルス幅ｔｏｆｆとは、電流源１１０，１２０の電流
値Ｉｎ，Ｉｐと、コンデンサ１０５の容量Ｃと、フリッ
プフロップ１０６の入力（Ｓ），（Ｒ）のしきい値電圧
をＶＬＴとから、（数１）式、（数２）式で表される。

【００１４】ｔｏｎ＝Ｃ／Ｉｎ・ＶＬＴ …（数１）ｔｏｆｆ＝Ｃ／Ｉｐ・ＶＬＴ …（数２）（数１）式，（数２）式に示すように、オンパルス幅ｔ
ｏｎとオフパルス幅ｔｏｆｆとが、定電流源１１０，１
２０の電流値Ｉｎ，Ｉｐに反比例し、オンパルス幅ｔｏ
ｎとオフパルス幅ｔｏｆｆは図１の（Ｂ）の部分に示す
関係になる。これらを発振周波数で書き直すと、図１の
（Ｃ）の部分の特性になる。

【００１５】ＰＷＭでは制御入力電圧Ｖｃの大小によら
ずに周波数が一定で、オンパルス幅とオフパルス幅との
割合、すなわちデューティ比が変わるパルスが得られ
る。また、ＰＦＭでは、制御入力電圧Ｖｃが基準入力電
圧Ｖｒより小さい場合には、オンパルス幅を最小の一定
パルス幅に設定してオフパルス幅のみが変化して周波数
を変えるパルスが、制御入力電圧Ｖｃが基準入力電圧Ｖ
ｒより大きい場合には、オフパルス幅を最小のパルス幅
に設定してオンパルス幅のみが変化して周波数を変えパ
ルスが、さらに、制御入力電圧Ｖｃと基準入力電圧Ｖｒ
とが等しい場合には、オンパルス幅とオフパルス幅とが
等しくかつ最小のパルス幅になり、発振周波数が最大の
パルスになる。

【００１６】次に図２を用いて、本実施例のＰＷＭパル
ス発振器を具体的に説明する。図２で、可変発振器１０
０は、ＰＭＯＳを用いた電流源ＭＯＳ１１０，１２０
と、ＣＭＯＳインバータ構成のスイッチ１０１，１０２
と、別のＣＭＯＳインバータ構成のスイッチ１０３，１
０４と、これら２つのＣＭＯＳインバータの出力の間に
接続したコンデンサ１０５と、ＣＭＯＳインバータ１３
１〜１３４と、ＡＮＤゲート１３５と、ＣＭＯＳインバ
ータ１３６〜１３９と、２つのＮＯＲゲート１４０，１
４１とを備えたフリップフロップ１０６とで構成する。

【００１７】制御関数発生回路２００は、ＮＭＯＳの差
動対ＭＯＳ２０１，２０２と、差動対ＭＯＳ２０１と２
０２のソース間に接続した抵抗２０４と、２つの電流源
205，２０６のＭＯＳと、ＰＭＯＳによるダイオード接
続の負荷ＭＯＳ２０７，208とで構成する。負荷ＭＯＳ
２０７，２０８は可変発振器１００の電流源ＭＯＳ１１
０，１２０とカレントミラーで構成している。一方の差
動対ＭＯＳ２０１のゲートは制御入力端子に接続し、も
う一方の差動対ＭＯＳ２０２のゲートが基準電圧設定回
路３００の抵抗３０１と抵抗３０２の直列回路の中点に
接続する。さらに、電流源ＭＯＳ２０５，２０６はダイ
オード接続のＮＭＯＳ４０７とカレントミラーで構成
し、ＮＭＯＳ４０７には抵抗４０１，４０３とＮＭＯＳ
４０２，４０３と、ＰＭＯＳ４０５，４０６の折返しカ
レントミラーとから成るバイアス回路４００が接続す
る。

【００１８】図２の動作を説明する。制御関数発生回路
２００は差動回路構成のＶ／Ｉ変換器なので、電流源Ｍ
ＯＳ２０５と２０６とに設定した電流の総和を、制御入
力電圧Ｖｃと基準入力電圧Ｖｒの大小関係とから負荷Ｍ
ＯＳ２０７と２０８とで分配し、図２の（Ａ）の部分に
示す制御電流Ｉｎ，Ｉｐと制御入力電圧Ｖｃとの関係に
なる。負荷ＭＯＳ２０７と２０８の制御電流Ｉｎ，Ｉｐ
は、可変発振器１００の電流源ＭＯＳ１２０，１１０に
も同様に発生する。

【００１９】この制御電流Ｉｎ，Ｉｐによって可変発振
器１００が、前記(数１)式，(数２)式に示すパルス幅で
発振する。その動作は、まず、第１の出力端子が「Ｌｏ
ｗ」で、第２の出力端子が「Ｈｉｇｈ」の場合、スイッ
チ１０３が「ｏｎ」、スイッチ１０４が「ｏｆｆ」に、
スイッチ１０１が「ｏｆｆ」、スイッチ１０２が「ｏｎ」
になる。この時、電流源１２０の電流Ｉｐがスイッチ１
０３，コンデンサ１０５，スイッチ１０２を経由して流
れるので、コンデンサ１０５のスイッチ１０３と１０４
の交点側の電位が上昇する。この上昇電圧がＣＭＯＳイ
ンバータ１３６のしきい値電圧ＶＬＴを越えると、ＣＭ
ＯＳインバータ１３６の出力が反転し、その出力反転情
報はＣＭＯＳインバータ１３７〜１３９を介して「Ｈｉ
ｇｈ」が確定する。この「Ｈｉｇｈ」信号がＮＯＲゲー
ト１４０，１４１から成るフリップフロップに入力され
ると、第２の出力端子の電圧Ｖｏ２は「Ｌｏｗ」に反転
し、第１の出力端子の電圧Ｖｏ１が「Ｈｉｇｈ」にな
る。

【００２０】次に、この信号を受けてスイッチ１０３が
「ｏｆｆ」、スイッチ１０４が「ｏｎ」に、スイッチ１０１
が「ｏｎ」、スイッチ１０２が「ｏｆｆ」になるので、
今度は、電流源ＭＯＳ１１０の電流Ｉｎがスイッチ１０
１，コンデンサ１０５，スイッチ１０４を経由して流
れ、コンデンサ１０５とスイッチ１０１と１０２の交点
側の電位が上昇する。この上昇電圧がＣＭＯＳインバー
タ１３１のしきい値電圧ＶＬＴを越えると、ＣＭＯＳイ
ンバータ１３１の出力が反転し、その出力反転情報はＣ
ＭＯＳインバータ１３２〜１３４を介して「Ｈｉｇｈ」
が確定する。この「Ｈｉｇｈ」信号はＡＮＤゲート１３
５を介してフリップフロップのＮＯＲゲート１４０に入
力され、第１の出力端子電圧Ｖｏ１が「Ｌｏｗ」に反転
し、第２の出力端子の電圧Ｖｏ２が「Ｈｉｇｈ」にな
る。以上の動作を繰返して可変発振器１００が発振動作
を継続する。

【００２１】前述の電流源ＭＯＳ２０５，２０６の電流
設定は、バイアス回路４００で設定する。電流設定値Ｉ
ｓｅｔは、ＭＯＳ４０２のゲート・ソース間電圧をＶＧ
Ｓ，抵抗４０３の値をＲｓｅｔとすると、Ｉｓｅｔ＝Ｖ
ＧＳ／Ｒｓｅｔで求まる。ＰＷＭの場合、最大発振周波
数はオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆが等し
いときと考えられる。従って、最大発振周波数は(数１)
式のＩｎにＩｓｅｔの値を代入して求めたオンパルス幅
の２倍の逆数となる。このようにしてＩsetとコンデン
サ１０５のＣの値を決定し所望の最大周波数を設定す
る。

【００２２】また、コンデンサ１０５をＬＳＩチップ上
で実現する場合には、必要なコンデンサの容量の１／２
の容量のコンデンサを２個配置し、オンチップコンデン
サの寄生容量の及ぼす影響をパルス幅ｔｏｎ，ｔｏｆｆ
発生時に同じようにするため、この２つのコンデンサの
端子を互い違いに接続する。

【００２３】また、制御関数発生回路２００では、抵抗
２０４の抵抗値が大きいほどＶ／Ｉ変換傾斜が緩やかに
なる傾向があるので差動回路のＶ／Ｉ変換器の入力動作
範囲が広がり、制御入力電圧設定の安定性が増す。制御
入力電圧Ｖｃは、電源出力のフィードバック電圧を誤差
増幅器を介して用いるが、電源出力のフィードバック電
圧であってもよい。この場合、基準入力電圧Ｖｒは通常
の電源電圧ＶＣＣの分圧電圧、例えば、電源電圧ＶＣＣ
の２分の１ではなく、バンドギャップリファレンスの基
準電圧を用いることもできる。この場合には、電源の帰
還ループの極性を負帰還制御になるように変更する。

【００２４】上記のように、本実施例では、可変発振器
１００にＣＭＯＳデジタル回路を用い、制御関数発生回
路２００には差動回路構成のＶ／Ｉ変換器を使用し、し
かも回路を電流動作にしているので高周波動作ができ
る。

【００２５】（実施例２）図３に本実施例のＰＷＭパル
ス発振器を示す。本実施例はＰＷＭパルス発振器がリミ
ッタ７００を備え、デューティ比を制限することが実施
例１と異なる。本実施例では、リミッタ７００を備えて
いるので、パルスのデューティ比が１００％になること
を防いだり、最小オンパルス幅を所定の値に設定でき
る。

【００２６】図３のリミッタ７００は、７０１〜７０６
のＭＯＳで構成する。本実施例の制御入力電圧と制御電
流との関係を図３の（Ａ），（Ｂ）の部分に示す。本実
施例では、基準電圧Ｖｒを抵抗３０１，３０３で分圧し
た上限リミット値を、ＭＯＳ７０１，７０６を経由して
制御入力端子に加える。また、下限リミット値は、基準
電圧Ｖｃを抵抗３０４，３０２で分圧し、ＭＯＳ７０
３，７０５を経由して制御入力端子に加える。これらの
リミット値は抵抗の分圧比を変えて任意に設定できる。
また、上限リミット値，下限リミット値の何れか１つの
みを設定してもよい。

【００２７】（実施例３）本実施例のＰＷＭパルス発振
器を図４に示す。本実施例が実施例１の図２と異なる点
は、可変発振器１００の電流源ＭＯＳ１２０の電流供給
を、ＰＭＯＳ入力形差動回路を用いたＶ／Ｉ変換器の負
荷ＭＯＳ２１８の電流からＭＯＳ２１９のカレントミラ
ーで折り返し、ＭＯＳ２２０と電流源ＭＯＳ１２０のカ
レントミラーで与えたことである。

【００２８】ＰＭＯＳ入力形差動回路は、ＰＭＯＳの差
動対ＭＯＳ２１１，２１２と、差動対ＭＯＳ２１１，２
１２のソース間に接続した抵抗２１４と、２つの定電流
源２１５，２１６と、ＮＭＯＳによるダイオード接続の
負荷ＭＯＳ２１７，２１８とで構成され、負荷ＭＯＳ２
１８は可変発振器１００の電流源１２０とはカレントミ
ラー構成となっている。定電流源２１５，２１６はバイ
アス回路４００のＭＯＳ４０５とカレントミラー構成に
なっている。このように構成しても、図２の（Ａ），
（Ｂ）と同様の特性、図４の（Ａ），（Ｂ）が得られ
る。

【００２９】（実施例４）本実施例のＰＷＭパルス発振
器を図５に示す。本実施例は実施例３にソフトスタート
回路８００を加えた。ソフトスタート回路８００は、コ
ンデンサ８１１と電流源ＭＯＳ８０９とスイッチＭＯＳ
８１０と差動回路構成のＶ／Ｉ変換器とを備える。

【００３０】本実施例では電源装置の起動時に、ＵＶＬ
(Under Voltage Lockout）信号のタイミングを使って、
電流源ＭＯＳ２０５，２０６の電流を徐々に増加させ、
最終的にＩｓｅｔに設定する。このため、ＵＶＬ信号の
タイミングでＭＯＳ８１０をオフにすることによって、
コンデンサ８１１は電流源ＭＯＳ８０９で定電流充電さ
れ、その端子電圧が上昇する。このようにして電圧が上
昇するので、Ｖ／Ｉ変換器のＭＯＳ８０２の電流が０〜
Ｉｓｅｔへとゆっくり増加する。この電流に追従して、
電流Ｉｎが変化するので、前記（数１）に示したオンパ
ルス幅ｔｏｎが０から徐々に広がりソフトスタートす
る。

【００３１】本実施例で、ソフトスタートのタイミング
以前に発振器を動作させないようにするためには、可変
発振器１００のＣＭＯＳインバータ１３９をＮＡＮＤゲ
ートに代え、その１つの入力にＵＶＬ信号の反転信号を
加えればよい。ソフトスタートの時間は電流源ＭＯＳ８
０９の電流と、コンデンサ８１１の容量との積に比例す
る。高周波動作の電源ではコンデンサの容量を小さくで
き、ソフトスタート回路をコンデンサも含めてＩＣ基板
の上に容易に形成できる。

【００３２】（実施例５）本実施例のＰＦＭパルス発振
器を図６に示す。本実施例は、制御関数発生回路２００
のＮＭＯＳ入力型差動回路のＶ／Ｉ変換器のＭＯＳ２０
１にソースとドレインを共通接続したＭＯＳ２０３を、
ＰＭＯＳ入力型差動回路のＶ／Ｉ変換器のＭＯＳ２１１
にソースとドレインを共通接続したＭＯＳ２１３を設
け、ＭＯＳ２０３と２１３のゲートに基準入力電圧Ｖｒ
を加える。

【００３３】制御入力電圧Ｖｃがゼロから増加して基準
入力電圧Ｖｒに等しくなるまで、ＭＯＳ２０１に流れる
電流はゼロであり、ＭＯＳ２０３と２０４はゲートに同
じ基準入力電圧が加わるので負荷ＭＯＳ２０７と２０８
の電流は常にＩｓｅｔに等しく、この電圧範囲では負荷
ＭＯＳ２０７と２０８の電流は一定の電流Ｉｎになる。

【００３４】一方、ＭＯＳ２１１に流れる電流はＭＯＳ
２１２，２１３の電流より大きく、Ｉｓｅｔの２倍にな
り、制御入力電圧Ｖｃが基準入力電圧Ｖｒに近づくにつ
れ徐々に小さくＩｓｅｔになるため、逆相の不可ＭＯＳ
２１８に流れる電流ＩｐはＩｓｅｔに増加していく。制
御入力電圧Ｖｃと基準入力電圧Ｖｒが等しくなると、Ｍ
ＯＳ２０１〜２０３，２１１〜２１３のゲート電圧が等
しくなるため、ＭＯＳ２０８と２１８の電流が等しくな
り、Ｉｎ＝Ｉｐ＝Ｉｓｅｔになる。

【００３５】さらに、制御入力電圧Ｖｃが基準入力電圧
Ｖｒを越えると、前述のＩｎとＩｐの関係が逆になり、
ＭＯＳ２１１に流れる電流がゼロとなり、負荷ＭＯＳ２
１８に一定の電流Ｉｐが流れる。一方、ＭＯＳ２０１に
流れる電流はＭＯＳ２０２，２０３に流れる電流より小
さく、その電流は制御入力電圧Ｖｃが基準入力電圧Ｖｒ
より大きくなるにつれて徐々に大きくなるため、逆相の
負荷ＭＯＳ２０８に流れる電流Ｉｎは減少していく。こ
の特性は図６の（Ａ）に示す特性であり、上述の可変発
振器と同様の動作により、第１の出力端子から出力する
パルスのオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆは
図６の（Ｂ）示すようになる。

【００３６】（実施例６）図７に本実施例を示す。本実
施例のＰＦＭパルス発振器は、オンパルス幅ｔonが常時
一定でオフパルス幅ｔｏｆｆが制御入力電圧Ｖｃに反比
例する。

【００３７】図７では、図４の実施例３でＭＯＳ２０
１，２０２，２１１のゲートを基準入力端子に、ＭＯＳ
２１２を制御入力端子に接続したものであって、前述の
制御入力電圧Ｖｃと基準入力電圧Ｖｒに対するオンパル
ス幅ｔｏｎとオフパルス幅toffの関係は図７の（Ｂ）に
示す関係がある。これは、制御関数発生回路２００が図
７の(Ａ)に示す制御電流Ｉｎ，Ｉｐを発生し、この制御
電流を可変発振器１００に加え、図７の（Ｃ）に示す発
振周波数ｆｏｓｃを得る。

【００３８】（実施例７）図８は、本実施例のＰＡＭパ
ルス発振器である。本実施例では、発振器はPFMパルス
の最小周波数に設定し、図８の（Ａ），（Ｂ）に示すよ
うに発振器を制御入力電圧Ｖｃに無関係な一定周波数で
常に発振させる。

【００３９】本実施例では、ＭＯＳ２０１，２０２，２
１１の各ゲートに基準入力電圧Ｖｒを加え、ＭＯＳ２１
２のゲートに第２の基準入力電圧Ｖｒｈを加える。そし
て、基準電圧Ｖｒと第２の基準入力電圧Ｖｒｈとの関係
をＶｒｈ＞Ｖｒにする。これによって、常にオンパルス
幅ｔｏｎよりオフパルス幅ｔｏｆｆが大きな一定周期の
パルス、すなわちＰＦＭパルスでの最小周波数パルスを
発生し、このパルスでＣＭＯＳインバータ５１５と５１
６とを駆動する。

【００４０】一方、ＰＡＭのパルス振幅の制御は、上ア
ームのＰチャネルパワーMOSFET２を駆動するＣＭＯＳイ
ンバータ５１５の下側電位、すなわち制御電圧Ｖｄｃを
可変して行う。そのために電流発生用にＭＯＳ５０１，
５０２，５０５〜５０８と、抵抗５０４とからなる差動
回路のＶ／Ｉ変換器を追加して、ＭＯＳ５０１のゲート
に制御入力電圧Ｖｃを、ＭＯＳ５０２のゲートに基準入
力電圧Ｖｒを加え、さらに電流源ＭＯＳ５０５，５０６
はＭＯＳ４０７とカレントミラーを構成する。制御入力
電圧Ｖｃと基準入力電圧Ｖｒの大小関係で得られる負荷
ＭＯＳ５０８の電流はＭＯＳ５１１とのカレントミラー
で折返して、負荷ＭＯＳ５０８の電流が抵抗５１２に流
れる際の電圧降下、すなわちＩＲドロップで制御電圧Ｖ
Ｇを発生し、ＭＯＳ５１３とコンデンサ５１４の並列回
路を介してＣＭＯＳインバータ５１５の下側電位Ｖｄｃ
に与える。最終的に図８の（Ｄ）に示すような制御入力
電圧Ｖｃと制御電圧Ｖｄｃの関係を得て、ＣＭＯＳイン
バータ５１５の出力パルスの振幅制御を行う。

【００４１】（実施例８）図９に、本実施例を示す。本
実施例はシリーズレギュレータ制御動作に関する。図９
の同期整流方式スイッチング電源の上アームのＰチャネ
ルパワーMOSFET２と下アームのＮチャネルパワーＭＯＳ
ＦＥＴ８ｂとインダクタ４と平滑コンデンサ５とから成
る出力段の回路構成でシリーズレギュレータ制御動作さ
せる場合を説明する。図９で、下アームのＮチャネルパ
ワーＭＯＳＦＥＴ８ｂを常時オフにしておき、上アーム
のＰチャネルパワーＭＯＳＦＥＴ２のゲートの電圧を連
続制御動作で可変する。本実施例では、実施例７の図８
と同様の動作で発生した負荷ＭＯＳ５０８の電流と抵抗
５１２とによるＩＲドロップを制御電圧ＶＧとして上ア
ームのＰチャネルパワーＭＯＳＦＥＴ２のゲートの電圧
を制御し、シリーズレギュレータ制御動作を行う。ここ
で、制御入力電圧Ｖｃに対する制御電圧の関係を図９の
（Ｅ）に示す。

【００４２】（実施例９）本実施例を図１０と図１１と
に示す。本実施例は、図４〜図９で説明したPWMパルス
発振器，ＰＦＭパルス発振器，ＰＡＭパルス発振器，シ
リーズレギュレータ制御を１つにしたマルチモード対応
の発振器である。

【００４３】図１０は、制御入力端子に入力する制御入
力電圧Ｖｃ，基準入力電圧Ｖｒ，第２の基準入力電圧Ｖ
ｒｈ，電源電圧ＶＣＣ，グランド端子ＧＮＤの接地電圧
をスイッチＳＷ１〜ＳＷ８で切換えてマルチモード対応
の発振器を実現している。換言すると、制御関数発生回
路２００のコア回路部分は変えずに、ＰＷＭパルス，Ｐ
ＦＭパルス，ＰＡＭパルスの各制御関数をスイッチの切
換えだけで作成し、この制御関数を用いて１つの可変発
振器で所望の各種パルスを得ている。すなわち、ＰＷＭ
パルス発振器とする場合は図１０のスイッチＳＷ１〜Ｓ
Ｗ８を接点ａ側に、ＰＦＭパルス発振器の場合はスイッ
チＳＷ１〜ＳＷ８を接点ｂ側に、ＰＦＭパルス発振器の
場合はスイッチＳＷ１〜ＳＷ８を接点ｃ側に、ＰＡＭパ
ルス発振器の場合はスイッチＳＷ１〜ＳＷ８を接点ｄ側
に、シリーズレギュレータ制御の場合はスイッチＳＷ１
〜ＳＷ８を接点ｅ側に接続する。

【００４４】制御関数発生回路２００で、２００ａは２
つの負入力と１つの正入力を備えたＮＭＯＳ入力型の差
動回路のＶ／Ｉ変換器、制御関数発生回路２００の２０
０ｂは、２つの負入力と１つの正入力を有するＰＭＯＳ
入力型の差動回路のＶ／Ｉ変換器であって、５００ａは
通常のＮＭＯＳ入力型の差動回路のＶ／Ｉ変換器であ
る。ここで、前記２００ａのＮＭＯＳ入力型の差動回路
のＶ／Ｉ変換器と、200bのＰＭＯＳ入力型の差動回路の
Ｖ／Ｉ変換器が前記制御関数発生回路２００のコア回路
部分に相当する。

【００４５】図１１は、上アーム素子にＰチャネルパワ
ーＭＯＳＦＥＴ２，下アーム素子に環流ダイオード３を
配置して、図１０のＳＷ８を不要にした他は、図１０と
同様である。

【００４６】本実施例のマルチモード発振器は、制御関
数発生回路２００を差動回路のＶ／Ｉ変換器，可変発振
器１００をディジタル回路で構成し、電流動作であるの
で、高速動作、すなわち数Ｍ〜数十ＭＨｚの高周波発振
ができる。高い周波数の発振器には、スイッチング電源
の出力フィルタのコイルＬや、コンデンサＣの小さなも
のを使用できるので、電源装置，電源システムを小型化
にできる。

【００４７】また、マルチモード対応の発振器は１つの
発振器で総てのモードに対応できるので、発振用のコン
デンサが１つで済み、かつ制御関数の発生もスイッチの
切換えだけで済むので、発振器のチップ面積に占める割
合を小さくできる。さらに、マルチモードに対して１つ
の発振器であるので、発振器間の干渉がなく、回路動作
が安定する。なお、本発振器はマルチモード対応で述べ
ているが、１つの動作モード（例えば、ＰＷＭ）のみで
電源を動作させることもできる。

【００４８】（実施例１０）本実施例を図１２に示す。
本実施例は実施例９とは発振器の回路構成と動作は同じ
であるが、上アーム素子のＮＭＯＳを駆動するＰＡＭ
と、シリーズレギュレータ制御の駆動回路とが異なる。

【００４９】本実施例では、Ｖ／Ｉ変換器５００ａの正
の入力側に制御入力電圧Ｖｃを加え、負の入力側に基準
入力電圧Ｖｒを加え、抵抗５１２，ＭＯＳ５１３，コン
デンサ５１４，ＭＯＳ５１７，スイッチＳＷ７を上アー
ムのＮチャネルパワーMOSFET８ａのソース側に接続す
る。なお、上アーム素子にＰチャネルパワーMOSFETを用
いても良く、その際は当然、駆動回路の構成が変わる。

【００５０】本実施例の発振器も実施例９と同様に、数
Ｍ〜数十ＭＨｚの高周波発振が可能であり、スイッチン
グ電源の出力フィルタのＬ，Ｃに小さなものが使用でき
るので、電源回路，システムの小型化が図れる。また、
マルチモード対応の発振器として１つの発振器で総ての
モードに対応できるので、発振用のコンデンサが１つ
で、かつ制御関数の発生もスイッチの切換えだけで済
み、発振器のチップ面積に占める割合を小さくでき、発
振器間の干渉がなく、回路動作が安定する。

【００５１】（実施例１１）図１３に本実施例のマルチ
モード対応スイッチング電源のブロック図を示す。図１
３で、１は直流電源、２はＰチャネルパワーＭＯＳＦＥ
Ｔ、３は環流ダイオード、４はインダクタ、５は平滑コ
ンデンサ、６は負荷、７は出力フィードバック回路、９
はスイッチング制御回路、１０ａ，１０ｂは一定値出力
手段、１１は増幅器、１２ａ，１２ｂは切換スイッチ、
１３は乗算器、１４は駆動回路、５１は負荷電流検出
器、５２は制御特性制御回路、７１は基準電圧、７２は
減算器、７３は誤差増幅器、９１は三角波発生手段、９
２は比較器、９３はリミッタである。

【００５２】直流電源１は、バッテリをエネルギー源と
して直流電圧を発生する。ＰチャネルパワーＭＯＳＦＥ
Ｔ２は、スイッチング動作または抵抗器として機能して
直流電源１から出力された直流電圧を降下させる。環流
ダイオード３とインダクタ４と平滑コンデンサ５は、Ｐ
チャネルパワーＭＯＳＦＥＴ２が出力する電圧を平滑す
る。出力フィードバック回路７は、出力する直流電圧、
すなわち負荷６に印加する直流電圧と基準電圧７１とを
比較して誤差電圧信号を出力する。スイッチング制御回
路９は、誤差電圧信号に応じてＰチャネルパワーＭＯＳ
ＦＥＴ２をPWM制御するためのパルス列信号を発生す
る。一定値出力手段１０ａ，１０ｂと増幅器１１とは、
ＰＡＭ制御およびシリーズレギュレータ制御のための波
高値制御信号を出力する。制御特性制御回路５２は、負
荷状態に応じてＰＷＭ制御と、PAMスイッチ制御と、シ
リーズレギュレータ制御とを選択的に切換える。

【００５３】このような制御機能を実現するために、直
流電源１の正極は、ＰチャネルパワーＭＯＳＦＥＴ２の
ソースに接続する。ＰチャネルパワーＭＯＳＦＥＴ２の
ドレインは、インダクタ４の一方の端子と環流ダイオー
ド３のカソードとに接続する。インダクタ４の他方の端
子は、平滑コンデンサ５の正極に接続する。平滑コンデ
ンサ５の負極と環流ダイオード３のアノードと直流電源
１の負極とは共通に接続し、平滑コンデンサ５の両端に
負荷６を接続する。

【００５４】平滑コンデンサ５の正極の電圧、すなわち
負荷６の電圧は、出力フィードバック回路７の内部の減
算器７２のマイナス入力端子に入力する。基準電圧７１
は、減算器７２のプラス入力端子に入力する。減算器７
２の出力は、誤差増幅器７３に入力し、この誤差増幅器
７３の出力は、出力フィードバック回路７の誤差信号出
力として前記スイッチング制御回路９の内部にあるリミ
ッタ９３の入力すると共に増幅器１１に入力する。

【００５５】リミッタ９３の出力と三角波発生手段９１
の出力は、比較器９２の入力端子に入力する。比較器９
２の出力は、スイッチング制御回路９の外部にある切換
スイッチ１２ａのＡ接点に入力する。この切換スイッチ
１２ａのＢ接点には、一定値出力手段１０ａの出力を接
続する。増幅器１１の出力は、切換スイッチ１２ｂのＡ
接点に入力する。切換スイッチ１２ｂのＢ接点には、一
定値出力手段１０ｂの出力を接続する。切換スイッチ１
２ａの出力と切換スイッチ１２ｂの出力とを、乗算器１
３に入力する。乗算器１３の出力は、駆動回路１４に入
力する。駆動回路１４の出力は、ＰチャネルパワーＭＯ
ＳＦＥＴ２のゲートとソースにそれぞれ入力する。

【００５６】制御特性制御回路５２は、負荷電流検出器
５１から負荷電流検出信号を入力して負荷状態を判別
し、判別結果に従って切換スイッチ１２ａ，１２ｂの接
点を切換え制御する。

【００５７】図１３の一点鎖線で囲んだ部分に、本発明
の実施例９，実施例１０のマルチモード対応の発振器を
配置した。ここで、ＰＡＭ，シリーズレギュレータ制御
では、上アームのＰチャネルパワーＭＯＳＦＥＴ２の駆
動回路まで図示し、図１０では下アームＭＯＳ８ｂは環
流ダイオード３に置き換える。

【００５８】所望のモードへの切換えは制御特性制御回
路５２の負荷状態判別信号で、スイッチＳＷ１〜ＳＷ８
を切換える。また、図１０，図１２の制御入力端子には
誤差増幅器７の出力を加える。ＰＷＭ，ＰＦＭ，ＰＡＭ
パルスを出力する、例えば第１の出力端子は図９の駆動
回路１４を経由して上アームのＰチャネルパワーＭＯＳ
ＦＥＴ２を駆動する。

【００５９】本実施例のマルチモード電源は、待機時か
ら重負荷までの広範囲に亘って効率の高いモードに移行
しながら動作できるので、スイッチング電源の効率を高
めることができる。

【００６０】（実施例１２）図１４に本実施例のマルチ
モード対応スイッチング電源のブロック図を示す。図１
３に示す実施例１１と同じ構成要素には同一の符号を付
して重複する説明を省略する。本実施例では、中間負荷
領域を、中間高負荷領域と中間低負荷領域の２つの領域
に区分し、中間高負荷領域ではＰＦＭ制御で電圧制御
し、中間低負荷領域ではＰＡＭスイッチ制御で電圧制御
する。

【００６１】図１４において、８ａ，８ｂはＮチャネル
パワーＭＯＳＦＥＴ、１２ｃは切換スイッチ、１５ａ，
１５ｂは駆動回路、１６はＮＯＴ回路、９４はリミッタ
である。そして、制御特性制御回路５２は、負荷状態に
応じてＰＷＭ制御と、ＰＦＭ制御と、ＰＡＭスイッチ制
御と、シリーズレギュレータ制御とを、選択的に実行す
るように、切換スイッチ１２ａ，１２ｂ，１２ｃの接点
接続状態を制御する。

【００６２】ＮチャネルパワーＭＯＳＦＥＴ８ａのドレ
インは直流電源１の正極に接続し、ソースはＮチャネル
パワーＭＯＳＦＥＴ８ｂのドレインとインダクタ４とに
接続する。駆動回路１５ａの出力は、Ｎチャネルパワー
ＭＯＳＦＥＴ８ａのゲートとソースとに接続する。ま
た、ＮチャネルパワーＭＯＳＦＥＴ８ｂのソースを、直
流電源１の負極と平滑コンデンサ５の負極に接続する。
駆動回路１５ｂの出力は、ＮチャネルパワーＭＯＳＦＥ
Ｔ８ｂのゲートとソースとに接続する。

【００６３】出力フィードバック回路７が出力する誤差
電圧信号は、リミッタ９４を経由して三角波出力手段９
１に入力する。三角波出力手段９１は、出力する三角波
の周波数を入力電圧に応じて変化させる。比較器９２の
出力は、ＮＯＴ回路１６を介して切換スイッチ１２ｃの
Ｂ接点に入力する。切換スイッチ１２ｃのＡ接点は、直
流電源１の負極に接続する。また、負荷６からの指令信
号線を出力フィードバック回路７に接続する。

【００６４】図１４の一点鎖線で囲んだ部分に、本発明
の実施例９，実施例１０のマルチモード対応の発振器を
配置した。ここで、ＰＡＭ，シリーズレギュレータ制御
では、上アームのＰチャネルパワーＭＯＳＦＥＴ２の駆
動回路まで図示し、図１０では下アームのＮチャネルパ
ワーＭＯＳＦＥＴ８ｂは環流ダイオード３に置き換え
る。

【００６５】所望のモードへの切換えは制御特性制御回
路５２の負荷状態判別信号で、スイッチＳＷ１〜ＳＷ８
を切換える。また、図１０，図１２の制御入力端子には
誤差増幅器７の出力を加える。ＰＷＭ，ＰＦＭ，ＰＡＭ
パルスを出力する、例えば第１の出力端子は図１４の駆
動回路１５ａ，１５ｂを経由してＮチャネルパワーＭＯ
ＳＦＥＴ８ａ，８ｂを駆動する。

【００６６】本実施例のマルチモード電源は、待機時か
ら重負荷までの広範囲に亘って効率の高いモードに移行
しながら動作できるので、スイッチング電源の効率を高
めることができる。

【００６７】（実施例１３）本実施例を図１５を用いて
説明する。本実施例は、図１３，図１４の負荷電流検出
器５１と制御特性制御回路５２から負荷状態を判別する
方法が実施例１１と異なる。図１５が図１１と異なる点
は、負荷状態をインダクタ４に流れる電流で検出し、そ
の電流の大きさによりモードを切換えるスイッチＳＷ１
〜ＳＷ７を制御して最適なモードで電源を動作させるこ
とである。このため、インダクタ４に流れる電流をＰチ
ャネルパワーＭＯＳＦＥＴ２の電流で検出するため、Ｐ
チャネルパワーＭＯＳＦＥＴ２に並列に、Ｐチャネルパ
ワーＭＯＳＦＥＴ２のｎ分の１の電流を検出するＭＯＳ
２ａ〜２ｃを設け、電流検出用の抵抗６００ａ〜600ｃ
をそれぞれＭＯＳ２ａ〜２ｃのソースと電源端子との間
に接続し、これらのＭＯＳ２ａ〜２ｃに流れる電流と抵
抗６００ａ〜６００ｃでの降下電圧と、抵抗６１０と定
電流源６２０によって発生した基準電圧とをそれぞれヒ
ステリシスコンパレータＣＭＰＡ〜ＣＭＰＣで比較し、
それらの比較結果を順序回路６３０を介してＰＷＭ，Ｐ
ＦＭ，ＰＡＭ、シリーズレギュレータ制御動作に対応し
たａ，ｂ，ｃ，ｄ，ｅの情報に分類する。この情報ａ〜
ｅでスイッチＳＷ１〜ＳＷ７の接点を図１５の各スイッ
チに示したａ〜ｅに切換えて効率が最も高くなるモード
に制御する。なお、図１５では、抵抗６００ａ〜６００
ｃの両端にはそれぞれＣＲフィルタ６０１ａと６０２
ａ，６０１ｂと６０２ｂ，６０１ｃと６０２ｃ配置し
て、先の降下電圧を平滑化して動作の安定化を図る。

【００６８】本実施例では、負荷状態を検出して選択的
にモードを切換えているが、この切換えをデジタル制御
で行うこともできる。この場合、モード切換えスイッチ
の制御だけでなく、発振周波数や、ソフトスタート時間
などの設定も同時に制御できる。さらに、デジタル制御
はＣＰＵから指令信号を出して制御しても良い。

【００６９】（実施例１４）図１６に本実施例を示す。
本実施例では図１６のインダクタ４に流れる電流をＮチ
ャネルパワーＭＯＳＦＥＴ８ａで検出するために、Ｎチ
ャネルパワーＭＯＳＦＥＴ８ａのソース電位をＭＯＳ６
５０，６５１を介してＭＯＳ８ｆに加える。これによっ
て、ＮチャネルパワーＭＯＳＦＥＴ８ａと、ＭＯＳ８ｆ
のソース電位は同電位となり、ＮチャネルパワーＭＯＳ
ＦＥＴ８ａとＭＯＳ８ｆはカレントミラーを構成し、Ｍ
ＯＳ８ｆでＮチャネルパワーＭＯＳＦＥＴ８ａに流れる
電流のｎ分の１を取り出す。取り出した電流によって、
ＭＯＳ６５２，６５３の折返しカレントミラーを介して
抵抗６００ｃで降下電圧が得られ、同様に抵抗６００
ｂ，６００ａにもそれぞれ降下電圧が得られる。以下、
実施例１３と同様にして、得られた情報ａ〜ｅでスイッ
チＳＷ１〜ＳＷ８の接点を切換えて効率が最も高くなる
モードに制御する。

【００７０】本実施例を携帯電話の電源に適用する場合
を以下に示す。携帯電話の電源では、待機時から重負荷
までの負荷電流の範囲は１００μＡ〜２００ｍＡと３桁
程度の負荷電流検出レンジが必要になる。一例として、
制御モードと負荷電流ＩＬの範囲とを示すと下記のよう
になる。

【００７１】（制御モード）（負荷電流ＩＬの範囲）ＰＷＭ５０ｍＡ≦ＩＬＰＦＭ５ｍＡ≦ＩＬ＜５０ｍＡＰＡＭ０.５ｍＡ≦ＩＬ＜５ｍＡシリーズレギュレータ制御ＩＬ＜０.５ｍＡ本実施例の電源の電流検出回路では、このように何桁も
の範囲で変わる電流に応じて、抵抗６００ａ〜６００ｃ
の値の桁を変えて重み付けして設定するので、ヒステリ
シスコンパレータＣＭＰＡ〜ＣＭＰＣの入力電圧を負荷
電流に無関係に、常に同レベルの電圧で比較できる。本
実施例の負荷電流のヒステリシスを含む切換えタイミン
グと制御モードとスイッチＳＷ１〜ＳＷ８の切換えは図
１７に示す関係である。

【００７２】本実施例では、負荷状態を検出して選択的
にモードを切換えているが、この切換えをデジタル制御
で行うこともできる。この場合、モード切換えスイッチ
の制御だけでなく、発振周波数や、ソフトスタート時間
などの設定も同時に制御できる。さらに、デジタル制御
はＣＰＵから指令信号を出して制御しても良い。

【００７３】本実施例の発振器は、携帯用電源に適用で
きるばかりでなく、ＶＲＭ(VoltageRegulator Modul
e），Brick電源，汎用の電源制御用ＩＣにも適用でき
る。

【００７４】

【発明の効果】本発明によれば、制御関数発生回路が差
動回路のＶ／Ｉ変換器で、可変発振器がディジタル回路
の電流動作型の発振器構成なので、高速動作、すなわち
数Ｍ〜数十ＭＨｚの高周波発振が実現である。この高周
波発振器は、スイッチング電源の出力フィルタのＬ，Ｃ
に小型のものが使用できるので、電源回路や電源を用い
たシステムの小型化が図れる。

【００７５】また、本発明のマルチモード対応の発振器
は１つの発振器で総てのモードに対応できるので、発振
用のコンデンサが１つで、かつ制御関数の発生もスイッ
チの切換えだけで済み、発振器のチップ面積に占める割
合が小さくできる。

【００７６】さらに、マルチモードに対して１つの発振
器は、従来の複数の発振器を用いる方法に比べて、発振
器間の干渉の問題が発生せず回路の安定動作が期待でき
る。

【００７７】本発明のスイッチング電源は、負荷電流の
状態に応じてＰＷＭ,ＰＦＭ,ＰＡＭ，シリーズレギュレ
ータ制御を選択的に切換え、待機時から重負荷までの広
範囲に亘ってスイッチング電源の効率を高めることがで
きる。

【図面の簡単な説明】

【図１】実施例１の発振器の動作原理回路図である。

【図２】実施例１のＰＷＭパルス発振器の回路図であ
る。

【図３】実施例２のＰＷＮパルス発振器の回路図であ
る。

【図４】実施例３のＰＷＭパルス発振器の回路図であ
る。

【図５】実施例４のソフトスタート回路を備えた発振器
の回路図である。

【図６】実施例５のＰＦＭパルス発振器の回路図であ
る。

【図７】実施例６のＰＦＭパルス発振器の回路図であ
る。

【図８】実施例７のＰＡＭパルス発振器の回路図であ
る。

【図９】実施例８のシリーズレギュレータ制御の回路図
である。

【図１０】実施例９のマルチモード対応発振器の回路図
である。

【図１１】実施例９のマルチモード対応発振器の別の回
路図である。

【図１２】実施例１０のマルチモード対応発振器の回路
図である。

【図１３】実施例１１のマルチモード対応発振器を備え
たスイッチング電源の回路図である。

【図１４】実施例１２のマルチモード対応発振器を備え
たスイッチング電源の回路図である。

【図１５】実施例１３のマルチモード対応発振器の回路
図である。

【図１６】実施例１４のマルチモード対応発振器の回路
図である。

【図１７】実施例１４のマルチモード対応発振器のモー
ド切換えの説明図である。

【符号の説明】

１…直流電源、２…ＰチャネルパワーＭＯＳＦＥＴ、３
…環流ダイオード、４…インダクタ、５…平滑コンデン
サ、６…負荷、８ａ,８ｂ,８ｃ…ＮチャネルパワーＭＯ
ＳＦＥＴ、１００…可変発振器、１０６…フリップフロ
ップ、２００…制御関数発生回路、２００ａ，２００
ｂ，５００ａ…Ｖ／Ｉ変換器、３００…基準電圧設定回
路、４００…バイアス回路、６３０…順序回路、８００
…ソフトスタート回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者叶田玲彦茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者吉田信一群馬県高崎市西横手町111番地株式会社日立製作所半導体グループ内 (72)発明者林克典神奈川県小田原市中里322番２号株式会社日立製作所ＲＡＩＤシステム事業部内Ｆターム(参考） 5H730 AA14 AA15 AS01 BB13 DD04 EE59 FD01 FD31 FF02 FF05 FF06 FG02 FG03 FG04 FG05 FG06 FG07 FG21 FG22 XC04 XC14

Claims

【特許請求の範囲】

【請求項１】入力した直流を電力半導体素子でスイッチ
ングして負荷に電力を供給する電源装置に用いる電源装
置用発振器において、出力パルスのオンパルス幅とオフパルス幅を制御電流に
よってそれぞれ独立に制御する可変発振器と、該可変発
振器に入力する制御電流を所望の電流パターンの制御関
数として発生する制御関数発生回路とを備えることを特
徴とする電源装置用発振器。
【請求項２】請求項１において、前記可変発振器が、前
記制御電流で制御される２つの電流源と、該２つの電流
源の電流で動作する２つのＣＭＯＳインバータと、該２
つのＣＭＯＳインバータの出力の間に接続した発振用コ
ンデンサと、該コンデンサの両端がフリップフロップの
２つの入力に接続し、該フリップフロップの２つの出力
を前記ＣＭＯＳインバータの入力に交差接続したことを
特徴とする電源装置用発振器。
【請求項３】請求項２において、前記可変発振器が前記
発振用コンデンサを接続した前記２つのＣＭＯＳインバ
ータの各出力端と、前記フリップフロップの２つの入力
端との間に、それぞれ偶数段のＣＭＯＳインバータと、
フリップフロップの両方の入力が同時に入らないように
禁止するＡＮＤゲートを接続したことを特徴とする電源
装置用発振器。
【請求項４】請求項１または請求項２の何れかにおい
て、前記制御関数発生回路が、差動回路と抵抗とを備え
た電圧／電流変換器を備え、ＰＷＭパルスに対応する電
流パターンの制御関数を発生する場合に、前記差動回路
の負の入力端に制御電圧を加え、正の入力端に基準電圧
を加えることを特徴とする電源装置用発振器。
【請求項５】請求項１または請求項２の何れかにおい
て、前記制御関数発生回路が、NMOS入力型の差動回路と
抵抗とを備えた第１の電圧／電流変換器と、ＰＭＯＳ入
力型の差動回路と抵抗とを備えた第２の電圧電流変換器
とを備え、ＰＷＭパルスに対応する電流パターンの制御
関数を発生する場合に、前記第１の電圧／電流変換器と
第２の電圧／電流変換器との両方の差動回路の負の入力
端に制御電圧を加え、前記両方の差動回路の正の入力端
に基準電圧を加えることを特徴とする電源装置用発振
器。
【請求項６】請求項１または請求項２の何れかにおい
て、前記制御関数発生回路が、NMOS入力型の２つの負の
入力端を備えた差動回路と抵抗とを有する第１の電圧／
電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備
えた差動回路と抵抗とを有する第２の電圧／電流変換器
とを備え、ＰＦＭパルスに対応する電流パターンの制御
関数を発生する場合に、前記第１の電圧／電流変換器と
第２の電圧／電流変換器との両方の差動回路の１つの負
の入力端に制御電圧を加え、前記両方の差動回路の別の
負の入力端と正の入力端とに基準電圧を加えることを特
徴とする電源装置用発振器。
【請求項７】請求項１または請求項２の何れかにおい
て、前記制御関数発生回路が、NMOS入力型の差動回路と
抵抗とを有する第１の電圧／電流変換器と、ＰＭＯＳ入
力型の差動回路と抵抗とを有する第２の電圧／電流変換
器とを備え、ＰＦＭパルスに対応する電流パターンの制
御関数を発生する場合に、前記第２の電圧／電流変換器
の差動回路の正の入力端に制御電圧を加え、該正の入力
端以外の第１および第２の電圧／電流変換器の差動回路
の入力端に基準電圧を加えることを特徴とする電源装置
用発振器。
【請求項８】請求項７において、前記制御関数発生回路
が、ＰＡＭパルスに対応する電流パターンの制御関数を
発生する場合に、前記制御電圧に代えて、前記基準電圧
より大きな第２の基準電圧を加えることを特徴とする電
源装置用発振器。
【請求項９】請求項１または請求項２の何れかにおい
て、前記制御関数発生回路が、NMOS入力型の２つの負の
入力端を備えた差動回路と抵抗とを有する第１の電圧／
電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備
えた差動回路と抵抗とを有する第２の電圧／電流変換器
とを備え、前記制御関数発生回路で、ＰＷＭパルス，Ｐ
ＦＭパルス，ＰＡＭパルスの各パルスに対応する電流パ
ターンの制御関数を発生させる場合に、前記第１の電圧
／電流変換器および第２の電圧／電流変換器のそれぞれ
の差動回路の正の入力端と負の入力端とに、制御電圧
と、基準入力電圧と、該基準入力電圧より大きな値の第
２の基準電圧とを加え、前記各パルスに対応する電流パ
ターンの制御関数を発生させることを特徴とする電源装
置用発振器。
【請求項１０】直流をスイッチングする電力半導体素子
と、該電力半導体素子を駆動する駆動回路と、該駆動回
路に駆動パルスを供給する駆動信号発振手段とを具備し
た電源装置において、前記駆動信号発振手段が出力パルスのオンパルス幅とオ
フパルス幅を制御電流によってそれぞれ独立に制御する
可変発振器と、該可変発振器に入力する制御電流を所望
の電流パターンの制御関数として発生する制御関数発生
回路とを備え、前記可変発振器が、前記制御電流で制御される２つの電
流源と、該２つの電流源の電流で動作する２つのＣＭＯ
Ｓインバータと、該２つのＣＭＯＳインバータの出力の
間に接続した発振用コンデンサと、該コンデンサの両端
がフリップフロップの２つの入力に接続し、該フリップ
フロップの２つの出力を前記ＣＭＯＳインバータの入力
に交差接続し、前記制御関数発生回路が、ＮＭＯＳ入力型の２つの負の
入力端を備えた差動回路と抵抗とを有する第１の電圧／
電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備
えた差動回路と抵抗とを有する第２の電圧／電流変換器
とを備え、前記制御関数発生回路で、ＰＷＭパルス，Ｐ
ＦＭパルス，ＰＡＭパルスの各パルスに対応する電流パ
ターンの制御関数を発生させる場合に、前記第１の電圧
／電流変換器および第２の電圧／電流変換器のそれぞれ
の差動回路の正の入力端と負の入力端とに、制御電圧
と、基準入力電圧と、該基準入力電圧より大きな値の第
２の基準電圧とを加え、前記各パルスに対応する電流パ
ターンの制御関数を発生させることを特徴とする電源装
置。
【請求項１１】請求項１０において、前記電源装置が負
荷電流の検出手段をさらに備え、負荷電流が増加するに
従って、前記ＰＡＭパルス，ＰＦＭパルス，ＰＷＭパル
スの順で各パルスに対応する電流パターンの制御関数を
発生することを特徴とする電源装置。
【請求項１２】請求項１１において、前記電源装置の前
記制御関数発生回路がさらにシリーズレギュレータ制御
モードを備え、負荷電流が増加するに従って、前記シリ
ーズレギュレータ制御モード，ＰＡＭパルス，ＰＦＭパ
ルス，ＰＷＭパルスの順に対応する電流パターンの制御
関数を発生することを特徴とする電源装置。
【請求項１３】請求項１０から請求項１２の何れかにお
いて、前記電源装置が降圧コンバータであることを特徴
とする電源装置。
【請求項１４】請求項１０から請求項１３の何れかにお
いて、前記電力半導体素子が絶縁ゲート型電力半導体素
子であることを特徴とする電源装置。