JP2003258569A - プッシュプル出力回路およびオペアンプ - Google Patents

Abstract

(57)【要約】 【課題】 動作状態が変化しても消費電流の増加とクロ
スオーバー歪みの増大とを極力抑える。 【解決手段】 オペアンプ２１は差動増幅回路２２と相
補形プッシュプル出力回路２３から構成され、出力回路
２３において電源線２４とトランジスタＱ３１のコレク
タとの間に電流供給回路３０が接続されている。トラン
ジスタＱ３１が出力する定電流とトランジスタＱ５０の
ベース電流との差分電流のうち一定電流を超える大部分
の電流は、トランジスタＱ５３、Ｑ５４の並列回路に流
れる。これにより、出力電流Ｉｏが変動してもトランジ
スタＱ５２のコレクタ電流ひいてはベース・エミッタ間
電圧が一定となるように制御され、抵抗Ｒ３２の両端電
圧が極力０Ｖに近い電圧に維持される。その結果、トラ
ンジスタＱ４９、Ｑ５０を通して流れるアイドリング電
流とクロスオーバー歪みを抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相補形のプッシュ
プル出力回路およびそれを用いて構成されるオペアンプ
に関する。

【０００２】

【従来の技術】図５は、オペアンプにおいて従来から用
いられている相補形のプッシュプル出力回路１の電気的
構成を示している。電源線２と３との間には、ＰＮＰ形
のトランジスタＱ１、抵抗Ｒ１およびＮＰＮ形のトラン
ジスタＱ２が接続され、抵抗Ｒ１とトランジスタＱ２の
エミッタとの共通接続点は、プッシュプル出力回路１の
出力ノードｎ２とされている。抵抗Ｒ１は、トランジス
タＱ１、Ｑ２を通して流れる貫通電流（アイドリング電
流）を抑制するとともに、過電流保護回路４における電
流検出回路として機能するものである。

【０００３】電源線２に接続されたトランジスタＱ３、
Ｑ４、Ｑ５は、それぞれ共通ベース線５を通してバイア
ス電圧ＶBIASが与えられ、定電流回路として動作するよ
うになっている。また、電源線３に接続されたトランジ
スタＱ６、Ｑ７は、共通のベース線６を有する定電流回
路として動作するようになっている。

【０００４】ＰＮＰ形のトランジスタＱ８およびＮＰＮ
形のトランジスタＱ９は、それぞれ上記トランジスタＱ
１およびＱ２の駆動用トランジスタで、そのベースはと
もにプッシュプル出力回路１の入力ノードｎ１に接続さ
れている。

【０００５】過電流保護回路４は、トランジスタＱ４、
Ｑ１０、Ｑ１１、Ｑ１２、およびトランジスタＱ１２の
ベース・エミッタ間に接続された上記抵抗Ｒ１から構成
されている。抵抗Ｒ１に出力電流Ｉｏが流れて抵抗Ｒ１
の両端電圧がＶｆ（約０．７Ｖ）を超えるとトランジス
タＱ１２がオンとなり、トランジスタＱ１のベース電位
を下げるようになっている。

【０００６】

【発明が解決しようとする課題】上記構成を持つ相補形
のプッシュプル出力回路１は、いわゆるＢ級の出力回路
であって、入力電圧Ｖｉに対する出力電圧Ｖｏの不感帯
を縮小し、クロスオーバー歪みの低減が図られている。
この場合、トランジスタＱ１、Ｑ２、Ｑ８、Ｑ９の各ベ
ース・エミッタ間電圧の絶対値をＶBE(Q1)、ＶBE(Q2)、
ＶBE(Q8)、ＶBE(Q9)とし、抵抗Ｒ１の両端電圧をＶ(R1)
とすれば、電圧Ｖ(R1)は次の（１）式で示す値となる。 Ｖ(R1)＝−ＶBE(Q2)＋ＶBE(Q9)＋ＶBE(Q8)−ＶBE(Q1) …（１）

【０００７】理想的には（１）式に示す電圧Ｖ(R1)が常
に０Ｖとなることが望ましいが、各トランジスタのベー
ス・エミッタ間電圧ＶBEは一定ではなく、コレクタ電流
が増加するに従って（その絶対値が）上昇する特性を有
している。このため、入力電圧Ｖｉや負荷変動により出
力電流Ｉｏが変化すると、トランジスタＱ１、Ｑ２のコ
レクタ電流および駆動用のトランジスタＱ８、Ｑ９のコ
レクタ電流が変化して、電圧Ｖ(R1)は０Ｖから正または
負の電圧に変化する。

【０００８】その結果、電圧Ｖ(R1)が正の電圧となる場
合には、入力電圧Ｖｉが入力信号０の状態に対応した電
圧値においてトランジスタＱ１、Ｑ２にアイドリング電
流が流れ、プッシュプル出力回路１ひいてはオペアンプ
の消費電流が増大してしまう。また、電圧Ｖ(R1)が負の
電圧となる場合には、入力電圧Ｖｉが入力信号０の状態
に対応した電圧値付近において不感帯が発生し、クロス
オーバー歪みが発生してしまう。

【０００９】本発明は上記事情に鑑みてなされたもの
で、その目的は、動作状態が変化しても消費電流の増加
とクロスオーバー歪みの増大とを極力抑えることができ
る相補形のプッシュプル出力回路およびそれを用いて構
成されるオペアンプを提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載した手段
によれば、信号入力端子に印加された入力電圧は、第３
および第４のトランジスタのベースに与えられ、それぞ
れ第３および第４のトランジスタのベース・エミッタ間
電圧だけシフトされた上で、相補形プッシュプル構成を
なす第１および第２のトランジスタのベースに与えられ
る。第３および第４のトランジスタは、それぞれ入力電
圧に応じて第１および第２の定電流回路の出力電流のう
ち自己に流す電流を制御することにより、第１および第
２のトランジスタのベース電流を制御する。これによ
り、本プッシュプル出力回路はＢ級の出力回路として動
作する。

【００１１】第１の電流供給回路は、第１の定電流回路
の出力電流のうち第３のトランジスタが流すべき電流の
一部を当該第３のトランジスタに代わって流すので、当
該第１の電流供給回路を設けると、入力電圧が変化した
り負荷が変動したりして動作状態に変動が生じても第３
のトランジスタに流れるコレクタ電流の変化が小さくな
る。その結果、動作状態の変動による第３のトランジス
タのベース・エミッタ間電圧の変化が小さくなって、第
１ないし第４のトランジスタのベース・エミッタ間電圧
のアンバランスに基づく消費電流の増加およびクロスオ
ーバー歪みの増大を極力抑えることができる。

【００１２】第２の電流供給回路を設けた場合も、同様
にして動作状態の変動による第４のトランジスタのベー
ス・エミッタ間電圧の変化が小さくなり、上述同様の効
果を得ることができる。さらに、第１および第２の電流
供給回路をともに設ければ、第３および第４のトランジ
スタのベース・エミッタ間電圧の変化がともに小さくな
るので、消費電流の増加およびクロスオーバー歪みの増
大をより一層抑えることができる。

【００１３】請求項２に記載した手段によれば、第１、
第２の電流供給回路は、それぞれ第３、第４のトランジ
スタに流すべき電流のうち所定の電流値を超える分の電
流を流すので、第３、第４のトランジスタには一定（ま
たはほぼ一定）の電流しか流れず、第３、第４のトラン
ジスタのベース・エミッタ間電圧の変化が一層小さくな
る。これにより、消費電流の増加およびクロスオーバー
歪みの増大をより一層抑えることができる。

【００１４】請求項３に記載した手段によれば、第１、
第２の電流供給回路はそれぞれ第３、第４のトランジス
タに流れる電流に応じた電流（例えば比例する電流）を
流すので、動作状態の変動による第３、第４のトランジ
スタの電流変化量は小さくなる。これにより、消費電流
の増加およびクロスオーバー歪みの増大を一層抑えるこ
とができる。

【００１５】請求項４に記載した手段によれば、第１の
電流供給回路について、第１の定電流回路の出力電流を
流す第５のトランジスタを設け、制御回路は、電流検出
回路により検出された第３のトランジスタに流れる電流
が所定の電流値を超えている場合に第５のトランジスタ
をオン動作させる。第２の電流供給回路も同様に動作す
る。

【００１６】これにより、第３、第４のトランジスタに
流れる電流に基づいた２値化制御が行われ、従来構成の
ものに対し、動作状態の変動による第３、第４のトラン
ジスタの電流変化量ひいてはベース・エミッタ間電圧の
変化量が小さくなって、上述した効果と同様の効果が得
られる。また、上記請求項２、３に記載した手段との組
み合わせにより、一層の効果が得られる。

【００１７】請求項５に記載した手段によれば、オペア
ンプは、入力電圧が変化したり負荷が変動したりして動
作状態が変動した場合でも、歪みの小さい電圧を出力し
続けることができる。また、負荷変動などによりオペア
ンプの動作状態が変動しても第１および第２のトランジ
スタを通して流れるアイドリング電流を低減でき、その
分オペアンプの消費電流を下げることができる。

【００１８】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図３を参照しなが
ら説明する。図１は、車両のＥＣＵ(Electronic Contro
l Unit) などで用いられる集積回路装置（ＩＣ）に内蔵
されたオペアンプの電気的構成を示している。この図１
に示すオペアンプ２１は、高入力インピーダンス、高ス
ルーレート、低消費電流を特徴としており、差動増幅回
路２２と相補形Ｂ級のプッシュプル出力回路２３（以
下、出力回路２３と称す）とから構成されている。

【００１９】まず、オペアンプ２１の電源系統およびバ
イアス系統に関する構成について説明する。電源線２４
は、ＩＣの正側電源端子から図示しないイグニッション
スイッチを介してバッテリの正極端子に接続され、電源
線２５は、ＩＣのグランド側電源端子からバッテリの負
極端子に接続されるようになっている。この接続状態に
おいてイグニッションスイッチがオンされると、電源線
２４と２５との間にバッテリ電圧ＶＢ（例えば１４Ｖ）
が供給される。

【００２０】ＰＮＰ形トランジスタＱ２１〜Ｑ２９は定
電流回路として動作するもので、それぞれのベースはバ
イアス電圧ＶBIASを有する共通ベース線２６に接続され
ている。トランジスタＱ２１とＱ２２のエミッタは抵抗
Ｒ２１を介して電源線に２４に接続されており、トラン
ジスタＱ２３〜Ｑ２９のエミッタは直接電源線２４に接
続されている。同様に、ＮＰＮ形トランジスタＱ３０〜
Ｑ３４も定電流回路として動作し、それぞれのベースは
共通ベース線２７に接続されている。トランジスタＱ３
０とＱ３１のエミッタは直接電源線２５に接続され、ト
ランジスタＱ３２、Ｑ３３、Ｑ３４のエミッタはそれぞ
れ抵抗Ｒ２２、Ｒ２３、Ｒ２４を介して電源線２５に接
続されている。

【００２１】ここで、トランジスタＱ２６とＱ２７、ト
ランジスタＱ２８とＱ２９およびトランジスタＱ３３と
Ｑ３４はそれぞれ並列接続されており、トランジスタＱ
２８、Ｑ２９のコレクタとダイオード接続されたトラン
ジスタＱ３０のコレクタとが接続されている。

【００２２】続いて、差動増幅回路２２の構成について
説明する。ＮＰＮ形トランジスタＱ３５、Ｑ３６および
これらを駆動するＰＮＰ形トランジスタＱ３７、Ｑ３８
は差動入力トランジスタである。トランジスタＱ３７、
Ｑ３８を付加することにより入力バイアス電流を低減す
ることができる。トランジスタＱ３５、Ｑ３６のコレク
タはそれぞれトランジスタＱ２３、Ｑ２４のコレクタに
接続されており、エミッタはそれぞれ抵抗Ｒ２５、Ｒ２
６を介してトランジスタＱ３４とＱ３５との共通のコレ
クタに接続されている。

【００２３】トランジスタＱ３５、３６のベースは、そ
れぞれトランジスタＱ３７、Ｑ３８のエミッタに接続さ
れており、さらに抵抗Ｒ２７、Ｒ２８を介してマルチコ
レクタタイプのトランジスタＱ２２の相異なるコレクタ
に接続されている。また、コレクタ接地されたトランジ
スタＱ３７、Ｑ３８の各ベースには、それぞれ抵抗Ｒ２
９、Ｒ３０を介して反転入力電圧Ｖinm 、非反転入力電
圧Ｖinp が入力されるようになっている。

【００２４】さらに、トランジスタＱ３７、Ｑ３８のベ
ースには、ベース電流補償回路２８が接続されている。
このベース電流補償回路２８は、トランジスタＱ３７、
Ｑ３８のベース電流を自らに流すことにより、オペアン
プ２１の入力バイアス電流を一層小さい値にまで低減す
るものである。これにより、オペアンプ２１の入力段
は、高入力インピーダンスとなっている。

【００２５】このベース電流補償回路２８において、コ
レクタ接地されたトランジスタＱ３９およびそのエミッ
タとトランジスタＱ２１のコレクタとの間に接続された
抵抗Ｒ３１は、それぞれトランジスタＱ３７、Ｑ３８お
よび抵抗Ｒ２７、Ｒ２８と同一特性（同一値）とされて
おり、トランジスタＱ３７、Ｑ３８、Ｑ３９には等しい
電流が流れるようになっている。トランジスタＱ３９の
ベースと電源線２５との間にはトランジスタＱ４０が接
続され、このトランジスタＱ４０とともにカレントミラ
ー回路を構成するとランジスタＱ４１、Ｑ４２のコレク
タは、それぞれトランジスタＱ３７、Ｑ３８のベースに
接続されている。

【００２６】さて、トランジスタＱ３５、Ｑ３６のコレ
クタには、それぞれＰＮＰ形トランジスタＱ４３、Ｑ４
４のエミッタが接続されており、これらトランジスタＱ
４３、Ｑ４４のコレクタは、それぞれトランジスタＱ４
５と抵抗Ｒta、トランジスタＱ４６と抵抗Ｒtbを介して
電源線２５に接続されている。抵抗ＲtaとＲtbはレーザ
トリミング用の抵抗であり、このトリミングによってオ
ペアンプ２１のオフセット電圧を極めて小さくできる。
また、トランジスタＱ４３、Ｑ４４は、トランジスタＱ
３５、Ｑ３６に流れる差動電流に基づいて動作し、オペ
アンプ２１の高スルーレート化に寄与している。

【００２７】トランジスタＱ４３とＱ４４のベースは、
共通に接続された上でトランジスタＱ３２のコレクタに
接続されており、さらにダイオード接続されたトランジ
スタＱ４７とＱ４８を介して電源線２４に接続されてい
る。トランジスタＱ４３とＱ４４のベースも共通に接続
されており、全体として能動負荷を構成している。トラ
ンジスタＱ４５のコレクタは差動増幅回路２２の出力ノ
ードｎ１（従って出力回路２３の入力ノード）であっ
て、その出力ノードｎ１と電源線２５との間には位相補
償用のコンデンサＣ２１が接続されている。

【００２８】本発明の特徴部分である出力回路２３は以
下のように構成されている。相補形の関係を有するＰＮ
Ｐ形のトランジスタＱ４９（第１のトランジスタに相
当）およびＮＰＮ形のトランジスタＱ５０（第２のトラ
ンジスタに相当）の各コレクタはそれぞれ電源線２４お
よび２５に接続され、各エミッタは抵抗Ｒ３２を介して
接続されている。抵抗Ｒ３２とトランジスタＱ５０のエ
ミッタとの共通接続点は、出力回路２３の出力ノードｎ
２とされている。抵抗Ｒ３２は、トランジスタＱ４９、
Ｑ５０を通して流れる貫通電流（アイドリング電流）を
抑制するとともに、後述する過電流保護回路２９におけ
る電流検出回路として機能するものである。

【００２９】ＰＮＰ形のトランジスタＱ５１（第３のト
ランジスタに相当）およびＮＰＮ形のトランジスタＱ５
２（第４のトランジスタに相当）は、それぞれ上記トラ
ンジスタＱ４９およびＱ５０の駆動用トランジスタで、
そのベースはともに出力回路２３の入力ノードｎ１（信
号入力端子に相当）に接続されている。トランジスタＱ
５１のエミッタは、トランジスタＱ４９のベースとトラ
ンジスタＱ２５のコレクタに接続され、トランジスタＱ
５１のコレクタは電源線２５に接続されている。また、
トランジスタＱ５２のエミッタは、トランジスタＱ５０
のベースとトランジスタＱ３１のコレクタに接続され、
トランジスタＱ５２のコレクタは抵抗Ｒ３３を介して電
源線２４に接続されている。ここで、定電流回路として
動作するトランジスタＱ２５、Ｑ３１は、それぞれ本発
明でいう第１の定電流回路、第２の定電流回路に相当す
る。

【００３０】電源線２４とトランジスタＱ３１のコレク
タとの間には、電流供給回路３０（第２の電流供給回路
に相当）が接続されている。並列接続されたＮＰＮ形の
トランジスタＱ５３、Ｑ５４（第６のトランジスタに相
当）のコレクタおよびエミッタは、それぞれ電源線２４
およびトランジスタＱ３１のコレクタに接続されてお
り、ベースはＰＮＰ形トランジスタＱ５５のコレクタ・
エミッタ間を介して電源線２４に接続されている。トラ
ンジスタＱ５５のベースは、トランジスタＱ５２のコレ
クタに接続されている。ここで、抵抗Ｒ３３は、トラン
ジスタＱ５２に流れるコレクタ電流を検出する電流検出
回路に相当し、トランジスタＱ５５は、その検出された
電流が所定の電流値を超えている時にトランジスタＱ５
３、Ｑ５４にベース電流を供給する制御回路に相当す
る。

【００３１】過電流保護回路２９は、並列接続されたト
ランジスタＱ２６、Ｑ２７、このトランジスタＱ２６、
Ｑ２７と電源線２５との間に接続されたトランジスタＱ
５６、このトランジスタＱ５６とともにカレントミラー
回路を構成するトランジスタＱ５７、トランジスタＱ４
９のベースとトランジスタＱ５７のコレクタとの間に接
続されたトランジスタＱ５８、およびトランジスタＱ５
８のベース・エミッタ間に接続された上記抵抗Ｒ３２か
ら構成されている。抵抗Ｒ３２に出力電流Ｉｏが流れて
抵抗Ｒ３２の両端電圧がＶｆ（約０．７Ｖ）を超えると
トランジスタＱ５８がオンとなり、トランジスタＱ４９
のベース電位が下がってトランジスタＱ４９がオフする
ようになっている。

【００３２】次に、オペアンプ２１の動作、特に出力回
路２３の動作について図２および図３も参照しながら説
明する。オペアンプ２１の差動増幅回路２２は、例えば
車両の各部に配設されたセンサなどから入力される非反
転入力電圧Ｖinp と反転入力電圧Ｖinm とを差動増幅
し、その増幅した電圧をノードｎ１から出力する。上述
したように、差動増幅回路２２は高入力インピーダンス
であって且つオフセット電圧に対するトリミングがなさ
れているため、センサからの入力電圧を誤差なく高精度
に増幅することができる。また、高スルーレートを有し
ているため、高い周波数成分を含んでいる信号も精度良
く増幅することができる。

【００３３】出力回路２３は、差動増幅回路２２から入
力した電圧Ｖｉを電流増幅する。オペアンプ２１は通常
フィードバックをかけた状態で用いられ、この状態では
出力電圧Ｖｏひいては入力電圧Ｖｉに所定のバイアス電
圧が与えられる。出力回路２３は、このバイアス電圧よ
りも高い電圧を出力する場合には、トランジスタＱ４９
を通して電流Ｉｏを出力し（ソース動作）、上記バイア
ス電圧よりも低い電圧を出力する場合には、トランジス
タＱ５０を通して電流Ｉｏを出力する（シンク動作）。
そして、トランジスタＱ４９とＱ５０の動作切り替わり
時に発生するクロスオーバー歪みを低減するため、トラ
ンジスタＱ５１とＱ５２が接続されており、入力電圧Ｖ
ｉに対する出力電圧Ｖｏの不感帯を縮小している。

【００３４】「発明が解決しようとする課題」でも説明
したが、トランジスタＱ４９、Ｑ５０、Ｑ５１、Ｑ５２
の各ベース・エミッタ間電圧の絶対値をＶBE(Q49) 、Ｖ
BE(Q50) 、ＶBE(Q51) 、ＶBE(Q52) とし、抵抗Ｒ３２の
両端電圧をＶ(R32) とすれば、電圧Ｖ(R32) は次の
（２）式で示す値となる。 Ｖ(R32) ＝−ＶBE(Q50) ＋ＶBE(Q52) ＋ＶBE(Q51) −ＶBE(Q49) …（２）

【００３５】本実施形態では、以下に説明するように出
力電流Ｉｏの変化に対してトランジスタＱ５２のベース
・エミッタ間電圧ＶBE(Q52) が一定になるように制御す
ることにより、電圧Ｖ(R32) の変動を抑え、電圧Ｖ(R3
2) が極力０Ｖに近い電圧を維持できるようになってい
る。

【００３６】トランジスタＱ３１が出力する定電流Ｉ(Q
31)は、トランジスタＱ５０に最大出力電流が流れてい
る時の当該トランジスタＱ５０のベース電流ＩB(Q50)よ
りも大きい値に設定されている。定電流Ｉ(Q31)とベー
ス電流ＩB(Q50)との差分電流はトランジスタＱ５２に流
れる。そして、抵抗Ｒ３３の両端電圧がＶｆ（約０．７
Ｖ）を超える場合にトランジスタＱ５５がオンとなり、
トランジスタＱ５３、Ｑ５４にベース電流が供給されて
当該トランジスタＱ５３、Ｑ５４がオン状態となる。

【００３７】その結果、定電流Ｉ(Q31)とベース電流ＩB
(Q50)との差分電流は、トランジスタＱ５２とトランジ
スタＱ５３、Ｑ５４の並列回路との２系統を通して流
れ、しかも差分電流の大部分は、トランジスタＱ５２で
はなくトランジスタＱ５３、Ｑ５４の並列回路に流れる
ことになる。

【００３８】図２および図３は、それぞれトランジスタ
Ｑ５０に流れる出力電流Ｉｏに対するトランジスタＱ５
３、Ｑ５４の並列回路に流れる電流Ｉ１およびトランジ
スタＱ５２に流れる電流Ｉ２の特性を示すシミュレーシ
ョン結果である。このシミュレーションでは、定電流Ｉ
(Q31)の値は約６００μＡに設定されている。

【００３９】出力電流Ｉｏが０ｍＡから１０ｍＡまで増
加するのに伴ってベース電流ＩB(Q50)が増加する場合、
トランジスタＱ５３、Ｑ５４に流れる電流Ｉ１は数十μ
Ａ減少する一方、トランジスタＱ５２に流れる電流Ｉ２
は１２．８μＡのままほとんど変化していないことが分
かる。一般にトランジスタのベース・エミッタ間電圧は
コレクタ電流に依存して変化するので、トランジスタＱ
５２に流れる電流Ｉ２が一定化されれば、そのベース・
エミッタ間電圧ＶBE(Q52) も一定化される。その結果、
所定条件の下で電圧Ｖ(R32) が０Ｖとなるように設定さ
れていれば、出力電流Ｉｏが変化しても電圧Ｖ(R32) を
極力０Ｖに近い電圧を維持できる。

【００４０】出力電流Ｉｏが１０ｍＡ以上に増加する
と、電流Ｉ１が急激に減少し、やがてトランジスタＱ５
３、Ｑ５４がオフ状態に移行する。この場合、電流Ｉ２
も４μＡ以下にまで減少しているが、これは出力電流Ｉ
ｏがトランジスタＱ５０の電流出力能力の限界に近くな
り、トランジスタＱ５０の電流増幅率ｈFEが急減してベ
ース電流ＩB(Q50)が急増したことによる。

【００４１】以上説明したように、オペアンプ２１に用
いた相補形のプッシュプル出力回路２３は、トランジス
タＱ４９、Ｑ５０を駆動するトランジスタＱ５１、Ｑ５
２を設けてＢ級動作とされているので、クロスオーバー
歪みの低減が図られている。そして、トランジスタＱ５
２に対しエミッタが共通となるようにトランジスタＱ５
３、Ｑ５４の並列回路を設け、トランジスタＱ３１が出
力する一定電流（約６００μＡ）とトランジスタＱ５０
のベース電流ＩB(Q50)との差分電流のうち一定電流（１
２．８μＡ）を超える大部分の電流を、トランジスタＱ
５２に代わりトランジスタＱ５３、Ｑ５４の並列回路が
流すように構成した。

【００４２】これにより、出力電流Ｉｏが変動してもト
ランジスタＱ５２のコレクタ電流ひいてはベース・エミ
ッタ間電圧ＶBE(Q52) が一定となるように制御され、電
圧Ｖ(R32) の変動が抑えられて電圧Ｖ(R32) が極力０Ｖ
に近い電圧を維持できる。一般に、電圧Ｖ(R32) が正の
電圧となる場合には、トランジスタＱ４９、Ｑ５０に電
圧Ｖ(R32) に応じたアイドリング電流が流れ、電圧Ｖ(R
32) が負の電圧となる場合には、不感帯が発生しクロス
オーバー歪みが発生する。従って、出力電流Ｉｏにかか
わらず電圧Ｖ(R32) を極力０Ｖに近い電圧に維持できる
本出力回路２３を用いれば、負荷変動や出力電圧Ｖｏな
どの動作状態の変動にかかわらず、オペアンプ２１の消
費電流およびクロスオーバー歪みを極力抑制することが
可能となる。

【００４３】また、出力電流Ｉｏの増大によりベース電
流ＩB(Q50)が増加すると、トランジスタＱ５３、Ｑ５４
の並列回路に流れる電流が減少しやがて０となり、トラ
ンジスタＱ３１が出力する電流は全てトランジスタＱ５
０のベース電流ＩB(Q50)となる。従って、トランジスタ
Ｑ５３、Ｑ５４の付加に起因してトランジスタＱ５０の
駆動能力が低下することもない。

【００４４】さらに、トランジスタＱ５２に流れる電流
を抵抗Ｒ３３で検出し、その電流がトランジスタＱ５５
のＶｆを超えている場合にトランジスタＱ５３、Ｑ５４
の並列回路がオンとなる２値化制御（オンオフ制御）と
したので、回路構成が簡単となる。また、抵抗Ｒ３３の
抵抗値を調整することにより、そのしきい値の調整が容
易となる。

【００４５】(第２の実施形態)次に、本発明の第２の実
施形態についてプッシュプル出力回路の電気的構成を示
す図４を参照しながら説明する。図４に示す出力回路３
１は、図１に示した出力回路２３と比較して、トランジ
スタＱ３１に対する電流供給回路３０に替えてトランジ
スタＱ２５に対する電流供給回路３２を備えた点が異な
っている。その他の同一構成部分には同一符号を付して
示している。

【００４６】電流供給回路３２（第１の電流供給回路に
相当）は、トランジスタＱ２５のコレクタと電源線２５
との間に接続されている。並列接続されたＰＮＰ形のト
ランジスタＱ５９、Ｑ６０（第５のトランジスタに相
当）のコレクタおよびエミッタは、それぞれ電源線２５
およびトランジスタＱ２５のコレクタに接続されてお
り、ベースはＮＰＮ形トランジスタＱ６１のコレクタ・
エミッタ間を介して電源線２５に接続されている。トラ
ンジスタＱ６１のベースは、トランジスタＱ５１のコレ
クタに接続されているとともに、抵抗Ｒ３４を介して電
源線２５に接続されている。

【００４７】ここで、抵抗Ｒ３４は、トランジスタＱ５
１に流れるコレクタ電流を検出する電流検出回路に相当
し、トランジスタＱ６１は、その検出された電流が所定
の電流値を超えている時にトランジスタＱ５９、Ｑ６０
にベース電流を供給する制御回路に相当する。この電流
供給回路３２は上述した電流供給回路３０と同様に動作
するので、本実施形態によっても第１の実施形態と同様
の効果を得ることができる。

【００４８】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
第１の実施形態に示した電流供給回路３０と第２の実施
形態に示した電流供給回路３２との両者を備えた構成と
しても良い。この構成によれば、出力電流Ｉｏが変動し
てもトランジスタＱ５１のベース・エミッタ間電圧ＶBE
(Q51) とトランジスタＱ５２のベース・エミッタ間電圧
ＶBE(Q52) とがともに一定となるように制御されるの
で、電圧Ｖ(R32) の変動が一層抑えられて電圧Ｖ(R32)
はより０Ｖに近い電圧を維持できる。その結果、トラン
ジスタＱ４９〜Ｑ５２のベース・エミッタ間電圧のアン
バランスに基づく消費電流の増加およびクロスオーバー
歪みの増大をより一層抑えることができる。

【００４９】トランジスタＱ５１、Ｑ５２に流れる電流
に応じた電流例えば比例した電流を流すように電流供給
回路を構成しても良い。この構成によっても、出力電流
Ｉｏの変動に対しトランジスタＱ５１、Ｑ５２に流れる
電流の変化幅が小さくなるので、電圧Ｖ(R32) の変動を
抑える効果が得られる。

【００５０】相補形Ｂ級のプッシュプル出力回路には、
トランジスタＱ４９のベースとトランジスタＱ５０のベ
ースとの間にトランジスタＱ５１、Ｑ５２に替えて２つ
のダイオードを直列に接続した構成としたものがある。
この場合には、ダイオードの直列回路に電流供給回路を
並列に接続し、ダイオードに流れる電流を一定化する構
成とすれば良い。

【００５１】素子温度を検出する温度検出手段を設け、
それにより検出された温度に基づいてトランジスタＱ５
３、Ｑ５４の並列回路、トランジスタＱ５９、Ｑ６０の
並列回路に流す電流を制御する温度補償回路を付加して
も良い。出力回路２３、３１は、差動増幅回路２２と組
み合わせてオペアンプとして用いる他、単独でまたは他
の回路と組み合わせて種々のアンプとして用いることが
できる。過電流保護回路２９は必要に応じて設ければ良
い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すオペアンプの電
気的構成図

【図２】トランジスタＱ５０に流れる出力電流Ｉｏに対
するトランジスタＱ５３、Ｑ５４の並列回路に流れる電
流Ｉ１のシミュレーションによる特性図

【図３】トランジスタＱ５０に流れる出力電流Ｉｏに対
するトランジスタＱ５２に流れる電流Ｉ２のシミュレー
ションによる特性図

【図４】本発明の第２の実施形態を示すプッシュプル出
力回路の電気的構成図

【図５】従来技術を示す図４相当図

【符号の説明】

２１はオペアンプ、２２は差動増幅回路、２３、３１は
プッシュプル出力回路、３０は電流供給回路（第２の電
流供給回路）、３２は電流供給回路（第１の電流供給回
路）、Ｑ２５はトランジスタ（第１の定電流回路）、Ｑ
３１はトランジスタ（第２の定電流回路）、Ｑ４９はト
ランジスタ（第１のトランジスタ）、Ｑ５０はトランジ
スタ（第２のトランジスタ）、Ｑ５１はトランジスタ
（第３のトランジスタ）、Ｑ５２はトランジスタ（第４
のトランジスタ）、Ｑ５３、Ｑ５４はトランジスタ（第
６のトランジスタ）、Ｑ５５、Ｑ６１はトランジスタ
（制御回路）、Ｑ５９、Ｑ６０はトランジスタ（第５の
トランジスタ）、Ｒ３３、Ｒ３４は抵抗（電流検出回
路）、ｎ１は入力ノード（信号入力端子）である。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J091 AA01 AA18 AA47 AA64 CA24 CA36 FA02 HA05 HA08 HA19 HA25 HA26 HA29 HA39 KA00 KA02 KA06 KA09 KA28 MA19 MA21 TA02 UW09 5J092 AA01 AA18 AA47 AA64 CA24 CA36 FA02 HA05 HA08 HA19 HA25 HA26 HA29 HA39 KA00 KA02 KA06 KA09 KA28 MA19 MA21 TA02 5J500 AA01 AA18 AA47 AA64 AC24 AC36 AF02 AH05 AH08 AH19 AH25 AH26 AH29 AH39 AK00 AK02 AK06 AK09 AK28 AM19 AM21 AT02 WU09

Claims (5)

【特許請求の範囲】
1. 【請求項１】 相補形プッシュプル構成をなす第１およ
   び第２のトランジスタと、 前記第１のトランジスタに対しベース電流を供給する第
   １の定電流回路と、 前記第２のトランジスタに対しベース電流を供給する第
   ２の定電流回路と、 信号入力端子および前記第１のトランジスタのベースに
   それぞれベースおよびエミッタが接続され、前記第１の
   定電流回路の出力電流のうち前記信号入力端子に印加さ
   れる入力電圧に応じた電流を流す第３のトランジスタ
   と、 前記信号入力端子および前記第２のトランジスタのベー
   スにそれぞれベースおよびエミッタが接続され、前記第
   ２の定電流回路の出力電流のうち前記信号入力端子に印
   加される入力電圧に応じた電流を流す第４のトランジス
   タと、 前記第１の定電流回路の出力電流のうち前記第３のトラ
   ンジスタが流すべき電流の一部を当該第３のトランジス
   タに代わって流す第１の電流供給回路および前記第２の
   定電流回路の出力電流のうち前記第４のトランジスタが
   流すべき電流の一部を当該第４のトランジスタに代わっ
   て流す第２の電流供給回路のうち少なくとも一方の電流
   供給回路を備えていることを特徴とするプッシュプル出
   力回路。
2. 【請求項２】 前記第１の電流供給回路は、前記第３の
   トランジスタに流すべき電流のうち所定の電流値を超え
   る分の電流を流すように構成され、 前記第２の電流供給回路は、前記第４のトランジスタに
   流すべき電流のうち所定の電流値を超える分の電流を流
   すように構成されていることを特徴とする請求項１記載
   のプッシュプル出力回路。
3. 【請求項３】 前記第１の電流供給回路は、前記第３の
   トランジスタに流れる電流に応じた電流を流すように構
   成され、 前記第２の電流供給回路は、前記第４のトランジスタに
   流れる電流に応じた電流を流すように構成されているこ
   とを特徴とする請求項１記載のプッシュプル出力回路。
4. 【請求項４】 前記第１の電流供給回路は、 前記第１の定電流回路の出力電流を流す第５のトランジ
   スタと、 前記第３のトランジスタに流れる電流を検出する電流検
   出回路と、 この電流検出回路により検出された電流が所定の電流値
   を超えている場合に前記第５のトランジスタにベース電
   流を供給する制御回路とから構成され、 前記第２の電流供給回路は、 前記第２の定電流回路の出力電流を流す第６のトランジ
   スタと、 前記第４のトランジスタに流れる電流を検出する電流検
   出回路と、 この電流検出回路により検出された電流が所定の電流値
   を超えている場合に前記第６のトランジスタにベース電
   流を供給する制御回路とから構成されていることを特徴
   とする請求項１ないし３の何れかに記載のプッシュプル
   出力回路。
5. 【請求項５】 差動増幅回路と、この差動増幅回路の出
   力電圧を入力とする請求項１ないし４の何れかに記載し
   たプッシュプル出力回路とを備えたことを特徴とするオ
   ペアンプ。