JP2003258223A - 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法Info
- Publication number
- JP2003258223A JP2003258223A JP2002059529A JP2002059529A JP2003258223A JP 2003258223 A JP2003258223 A JP 2003258223A JP 2002059529 A JP2002059529 A JP 2002059529A JP 2002059529 A JP2002059529 A JP 2002059529A JP 2003258223 A JP2003258223 A JP 2003258223A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- conductivity
- receiving element
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 高比抵抗基板を用いた場合のオートドープの
発生が解消されて高速応答を可能とする。 【解決手段】 Ｐ型半導体基板１上のＰ型の高比抵抗エ
ピタキシャル層３に、Ｎ型エピタキシャル層６が形成さ
れ、Ｎ型エピタキシャル層６の表面から所定の深さにＮ
型の不純物が拡散されたＮ型不純物拡散層８が形成され
ている受光素子であって、Ｎ型不純物拡散層８は、Ｎ型
エピタキシャル層６と、Ｐ型の高比抵エピタキシャル層
３との界面よりも深く形成されている。
発生が解消されて高速応答を可能とする。 【解決手段】 Ｐ型半導体基板１上のＰ型の高比抵抗エ
ピタキシャル層３に、Ｎ型エピタキシャル層６が形成さ
れ、Ｎ型エピタキシャル層６の表面から所定の深さにＮ
型の不純物が拡散されたＮ型不純物拡散層８が形成され
ている受光素子であって、Ｎ型不純物拡散層８は、Ｎ型
エピタキシャル層６と、Ｐ型の高比抵エピタキシャル層
３との界面よりも深く形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換機能を有
する受光素子及びその製造方法に関し、特に、高速応答
性能に優れた受光素子及びその製造方法に関する。ま
た、そのような受光素子と同一基板上に回路素子を形成
した回路内蔵型受光素子及びその製造方法に関する。
する受光素子及びその製造方法に関し、特に、高速応答
性能に優れた受光素子及びその製造方法に関する。ま
た、そのような受光素子と同一基板上に回路素子を形成
した回路内蔵型受光素子及びその製造方法に関する。
【０００２】
【従来の技術】受光素子の一種であるフォトダイオード
は、光電交換機能を有する光センサとして、ＤＶＤ（デ
ジタルビデオディスク）、ＣＤ（コンパクトディスク）
等の光ディスク装置に代表される光電変換機器に備えら
れる光ピックアップに幅広く利用されている。
は、光電交換機能を有する光センサとして、ＤＶＤ（デ
ジタルビデオディスク）、ＣＤ（コンパクトディスク）
等の光ディスク装置に代表される光電変換機器に備えら
れる光ピックアップに幅広く利用されている。
【０００３】光ディスク装置は、近年、高密度化、高倍
速化が進められ、これに伴って、これら光ディスク装置
に備えられる光ピックアップ用のフォトダイオードの応
答速度を高速化することが要望されるようになってきて
いる。このような要望を達成するために、フォトダイオ
ードの接合容量を低減する基板である高比抵抗基板また
は高比抵抗エピタキシャル層を形成した基板が、フォト
ダイオードの基板に利用されている。
速化が進められ、これに伴って、これら光ディスク装置
に備えられる光ピックアップ用のフォトダイオードの応
答速度を高速化することが要望されるようになってきて
いる。このような要望を達成するために、フォトダイオ
ードの接合容量を低減する基板である高比抵抗基板また
は高比抵抗エピタキシャル層を形成した基板が、フォト
ダイオードの基板に利用されている。
【０００４】図１０は、高比抵抗基板または高比抵抗エ
ピタキシャル層を形成した基板（以下、このような高比
抵抗性を有する基板を高比抵抗エピタキシャルを形成し
た基板を含めて、高比抵抗基板と総称する）１０１を用
いたフォトダイオードを示す模式的な断面図である。
ピタキシャル層を形成した基板（以下、このような高比
抵抗性を有する基板を高比抵抗エピタキシャルを形成し
た基板を含めて、高比抵抗基板と総称する）１０１を用
いたフォトダイオードを示す模式的な断面図である。
【０００５】このフォトダイオードは、Ｐ型の高比抵抗
半導体基板１０１を有し、この高比抵抗半導体基板１０
１上の所定の位置に、デポジション法もしくは注入法を
用いて形成されたＰ型埋込分離拡散層１０２が形成され
ている。
半導体基板１０１を有し、この高比抵抗半導体基板１０
１上の所定の位置に、デポジション法もしくは注入法を
用いて形成されたＰ型埋込分離拡散層１０２が形成され
ている。
【０００６】このＰ型埋込分離拡散層１０２が所定位置
に形成された高比抵抗半導体基板１０１上には、全体に
わたって所定の均一な厚さに形成されたＮ型エピタキシ
ャル層１０３が設けられている。
に形成された高比抵抗半導体基板１０１上には、全体に
わたって所定の均一な厚さに形成されたＮ型エピタキシ
ャル層１０３が設けられている。
【０００７】Ｎ型エピタキシャル層１０３には、Ｐ型埋
込分離拡散層１０２が形成された位置に対応して、Ｎ型
エピタキシャル層１０３の表面からＰ型埋込分離拡散層
１０２に達するＰ型分離拡散層１０４が形成されてい
る。また、Ｐ型分離拡散層１０４間の領域には、カソー
ド抵抗を低減するためのＮ型拡散層１０５が形成され、
Ｎ型エピタキシャル層１０３中の所定の深さに達してい
る。このＰ型分離拡散層１０４及びＮ型拡散層１０５
は、それぞれ、Ｐ型分離拡散層１０４またはＮ型拡散層
１０５を形成すべき所定の位置に、デポジション法もし
くは注入法を用いてＰ型のボロンまたはＮ型のリン等を
導入した後、熱処理によって下層に拡散させることによ
って形成される。
込分離拡散層１０２が形成された位置に対応して、Ｎ型
エピタキシャル層１０３の表面からＰ型埋込分離拡散層
１０２に達するＰ型分離拡散層１０４が形成されてい
る。また、Ｐ型分離拡散層１０４間の領域には、カソー
ド抵抗を低減するためのＮ型拡散層１０５が形成され、
Ｎ型エピタキシャル層１０３中の所定の深さに達してい
る。このＰ型分離拡散層１０４及びＮ型拡散層１０５
は、それぞれ、Ｐ型分離拡散層１０４またはＮ型拡散層
１０５を形成すべき所定の位置に、デポジション法もし
くは注入法を用いてＰ型のボロンまたはＮ型のリン等を
導入した後、熱処理によって下層に拡散させることによ
って形成される。
【０００８】Ｎ型拡散層１０５及びＰ型分離拡散層１０
４がそれぞれ形成されたＮ型エピタキシャル層１０３上
には、全面にわたって、表面保護絶縁膜１０６が形成さ
れている。さらに、この表面保護絶縁膜１０６のＮ型拡
散層１０５及び所定のＰ型分離拡散層１０４上には、そ
れぞれ、開口が形成されており、各開口には、配線メタ
ル１０７がそれぞれ配設されている。
４がそれぞれ形成されたＮ型エピタキシャル層１０３上
には、全面にわたって、表面保護絶縁膜１０６が形成さ
れている。さらに、この表面保護絶縁膜１０６のＮ型拡
散層１０５及び所定のＰ型分離拡散層１０４上には、そ
れぞれ、開口が形成されており、各開口には、配線メタ
ル１０７がそれぞれ配設されている。
【０００９】このフォトダイオードを動作させるには、
Ｐ型分離拡散層１０４上に設けられた配線メタル１０７
及びＮ型拡散層１０５上に設けられた配線メタル１０７
によって、Ｐ型の高比抵抗基板１０１とＮ型エピタキシ
ャル層１０３との間の接合部に逆バイアスの電圧を印加
する。この逆バイアスの電圧の印加によって、接合部か
らＰ型高比抵抗基板１０１側に伸びる空乏層が形成され
る。このフォトダイオードでは、高比抵抗基板１０１を
用いているために、空乏層が高比抵抗基板１０１中に、
図中点線で囲む領域１０６で示すように、大きく広げる
ことができ、この結果、フォトダイオードの接合容量が
低減される。また、カソード側となるＮ型エピタキシャ
ル層１０３の表面には、Ｎ型拡散層１０５が形成されて
いることによって、カソード抵抗が低減される。フォト
ダイオード応答を示すカットオフ周波数ｆｃ（−３ｄ
Ｂ）は、ｆｃ＝１／２πＲＣで表せることから、上記の
接合容量Ｃ及び抵抗Ｒを低減することにより、高速応答
可能なフォトダイオードを実現することができる。
Ｐ型分離拡散層１０４上に設けられた配線メタル１０７
及びＮ型拡散層１０５上に設けられた配線メタル１０７
によって、Ｐ型の高比抵抗基板１０１とＮ型エピタキシ
ャル層１０３との間の接合部に逆バイアスの電圧を印加
する。この逆バイアスの電圧の印加によって、接合部か
らＰ型高比抵抗基板１０１側に伸びる空乏層が形成され
る。このフォトダイオードでは、高比抵抗基板１０１を
用いているために、空乏層が高比抵抗基板１０１中に、
図中点線で囲む領域１０６で示すように、大きく広げる
ことができ、この結果、フォトダイオードの接合容量が
低減される。また、カソード側となるＮ型エピタキシャ
ル層１０３の表面には、Ｎ型拡散層１０５が形成されて
いることによって、カソード抵抗が低減される。フォト
ダイオード応答を示すカットオフ周波数ｆｃ（−３ｄ
Ｂ）は、ｆｃ＝１／２πＲＣで表せることから、上記の
接合容量Ｃ及び抵抗Ｒを低減することにより、高速応答
可能なフォトダイオードを実現することができる。
【００１０】図１１には、図１０におけるＮ型拡散層１
０５側であるＸ’からＰ型高比抵抗基板１０１側である
Ｙ’にわたって、各層に含まれる不純物濃度のプロファ
イルを示しており、このようなプロファイルを有するこ
とにより、逆バイアスの電圧印加時に、Ｎ型エピタキシ
ャル層１０３とＰ型高比抵抗基板１０１との接合部から
Ｐ型高比抵抗基板１０１の下層の広い領域にわたって、
空乏層が形成されることを示している。
０５側であるＸ’からＰ型高比抵抗基板１０１側である
Ｙ’にわたって、各層に含まれる不純物濃度のプロファ
イルを示しており、このようなプロファイルを有するこ
とにより、逆バイアスの電圧印加時に、Ｎ型エピタキシ
ャル層１０３とＰ型高比抵抗基板１０１との接合部から
Ｐ型高比抵抗基板１０１の下層の広い領域にわたって、
空乏層が形成されることを示している。
【００１１】
【発明が解決しようとする課題】図１０を参照しながら
説明した従来のフォトダイオードでは、基板として、約
１００Ωｃｍ以上の高比抵抗のＰ型基板を用いることに
よって、接合容量の低減を図っている。約１００Ωｃｍ
以上の高比抵抗基板を用いているのは、約１００Ωｃｍ
以上の高比抵抗基板を用いれば、空乏層が十分に伸び、
フォトダイオードの接合容量を十分に低減できるためで
ある。
説明した従来のフォトダイオードでは、基板として、約
１００Ωｃｍ以上の高比抵抗のＰ型基板を用いることに
よって、接合容量の低減を図っている。約１００Ωｃｍ
以上の高比抵抗基板を用いているのは、約１００Ωｃｍ
以上の高比抵抗基板を用いれば、空乏層が十分に伸び、
フォトダイオードの接合容量を十分に低減できるためで
ある。
【００１２】しかし、この高比抵抗基板１０１は、逆バ
イアスを印加した際、空乏層が大きく伸びるためフォト
ダイオードの接合容量を低減することができる反面で、
アニール、酸化等の工程での拡散、エピタキシャル成長
等を実施する際に、炉内の空間に浮遊する不純物及び炉
の周囲に付着する不純物、または、基板上に拡散された
拡散層からの不純物が、高比抵抗基板１０１に拡散され
ることによって生じる不純物オートドープに対して非常
に敏感である。特に、エピタキシャル成長時には、高比
抵抗基板が剥き出しの状態で、１０００℃前後の高温で
処理するため、エピタキシャル成長を行うベルジャー内
の環境によって図に示すオートドープ不純物層１０８が
発生するおそれがある。
イアスを印加した際、空乏層が大きく伸びるためフォト
ダイオードの接合容量を低減することができる反面で、
アニール、酸化等の工程での拡散、エピタキシャル成長
等を実施する際に、炉内の空間に浮遊する不純物及び炉
の周囲に付着する不純物、または、基板上に拡散された
拡散層からの不純物が、高比抵抗基板１０１に拡散され
ることによって生じる不純物オートドープに対して非常
に敏感である。特に、エピタキシャル成長時には、高比
抵抗基板が剥き出しの状態で、１０００℃前後の高温で
処理するため、エピタキシャル成長を行うベルジャー内
の環境によって図に示すオートドープ不純物層１０８が
発生するおそれがある。
【００１３】図１２には、図１０にその断面図を示す高
比抵抗基板１０１とＮ型エピタキシャル層１０３との界
面の高比抵抗基板１０１側の位置に意図しない不純物が
導入されて、オートドープが発生した場合のオートドー
プ不純物層１０８の不純物の分布を、図１１の不純物プ
ロファイルに重ねて表している。
比抵抗基板１０１とＮ型エピタキシャル層１０３との界
面の高比抵抗基板１０１側の位置に意図しない不純物が
導入されて、オートドープが発生した場合のオートドー
プ不純物層１０８の不純物の分布を、図１１の不純物プ
ロファイルに重ねて表している。
【００１４】図１０に点線にて示すオートドープ不純物
層１０８が形成されると、空乏層の伸びが大幅に阻害さ
れる。このような周囲環境等からの不純物は、所定の濃
度に不純物を含んでいる高比抵抗でない基板を用いる場
合には問題にはならないが、高比抵抗基板では、不純物
濃度が高度に低減されているため、少量の不純物が付着
して拡散するだけで、空乏層を大きく伸ばすことができ
なくなる。その結果、接合容量が大きくなって、フォト
ダイオードの応答が低下するという問題が生じる。
層１０８が形成されると、空乏層の伸びが大幅に阻害さ
れる。このような周囲環境等からの不純物は、所定の濃
度に不純物を含んでいる高比抵抗でない基板を用いる場
合には問題にはならないが、高比抵抗基板では、不純物
濃度が高度に低減されているため、少量の不純物が付着
して拡散するだけで、空乏層を大きく伸ばすことができ
なくなる。その結果、接合容量が大きくなって、フォト
ダイオードの応答が低下するという問題が生じる。
【００１５】このような問題が発生するため、高比抵抗
基板を使用する場合には、オートドープの発生を防ぐた
め、例えば、高比抵抗基板が剥き出した状態で拡散を行
う拡散炉を、その他の工程を行う拡散炉とは別に分けて
処理を行う、エピタキシャル成長を行う際には、処理前
に炉内の不純物濃度を監視して、バッジごとに不純物プ
ロファイルを確認する、フォトダイオードの接合容量を
常に監視し、オートドープがないか否かを確認する等の
管理を行うことが必須となる。このため、オートドープ
の発生を防ぐ管理を行うために、新たな設備を用意し、
また、管理のための材料費、フォトダイオードを検査す
るための人件費等のコストが高額になる。また、このよ
うな管理のために、歩留まりが低下するという問題もあ
る。
基板を使用する場合には、オートドープの発生を防ぐた
め、例えば、高比抵抗基板が剥き出した状態で拡散を行
う拡散炉を、その他の工程を行う拡散炉とは別に分けて
処理を行う、エピタキシャル成長を行う際には、処理前
に炉内の不純物濃度を監視して、バッジごとに不純物プ
ロファイルを確認する、フォトダイオードの接合容量を
常に監視し、オートドープがないか否かを確認する等の
管理を行うことが必須となる。このため、オートドープ
の発生を防ぐ管理を行うために、新たな設備を用意し、
また、管理のための材料費、フォトダイオードを検査す
るための人件費等のコストが高額になる。また、このよ
うな管理のために、歩留まりが低下するという問題もあ
る。
【００１６】本発明は、上記問題を解決するためになさ
れたものであり、高比抵抗基板を用いた場合のオートド
ープの発生が解消されて高速応答が可能な受光素子及び
その製造方法、並びに、回路内蔵型受光素子及びその製
造方法を提供することを目的とする。
れたものであり、高比抵抗基板を用いた場合のオートド
ープの発生が解消されて高速応答が可能な受光素子及び
その製造方法、並びに、回路内蔵型受光素子及びその製
造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記課題を解決するた
め、本発明の受光素子は、第一導電型の高比抵抗半導体
層を有する基板上に、第二導電型のエピタキシャル層が
形成され、該第二導電型のエピタキシャル層の表面から
所定の深さに第二導電型の不純物が拡散された第二導電
型不純物拡散層が形成されている受光素子であって、該
第二導電型不純物拡散層は、該第二導電型のエピタキシ
ャル層と、該第一導電型の高比抵抗半導体層との界面よ
りも深く形成されていることを特徴とするものである。
め、本発明の受光素子は、第一導電型の高比抵抗半導体
層を有する基板上に、第二導電型のエピタキシャル層が
形成され、該第二導電型のエピタキシャル層の表面から
所定の深さに第二導電型の不純物が拡散された第二導電
型不純物拡散層が形成されている受光素子であって、該
第二導電型不純物拡散層は、該第二導電型のエピタキシ
ャル層と、該第一導電型の高比抵抗半導体層との界面よ
りも深く形成されていることを特徴とするものである。
【００１８】また、本発明の受光素子は、第一導電型の
高比抵抗半導体層を有する基板上に、第一導電型のエピ
タキシャル層が形成され、該第一導電型のエピタキシャ
ル層の表面から所定の深さに第二導電型の不純物が拡散
された第二導電型不純物拡散層が形成されている受光素
子であって、該第二導電型不純物拡散層は、該第一導電
型のエピタキシャル層と、該第一導電型の高比抵抗半導
体層との界面よりも深く形成されていることを特徴とす
るものである。
高比抵抗半導体層を有する基板上に、第一導電型のエピ
タキシャル層が形成され、該第一導電型のエピタキシャ
ル層の表面から所定の深さに第二導電型の不純物が拡散
された第二導電型不純物拡散層が形成されている受光素
子であって、該第二導電型不純物拡散層は、該第一導電
型のエピタキシャル層と、該第一導電型の高比抵抗半導
体層との界面よりも深く形成されていることを特徴とす
るものである。
【００１９】上記本発明の受光素子において、前記第二
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面に
形成されるオートドープ層を補償する不純物濃度を有し
ていることが好ましい。
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面に
形成されるオートドープ層を補償する不純物濃度を有し
ていることが好ましい。
【００２０】上記本発明の受光素子において、前記第二
導電型不純物拡散層の不純物濃度は、１×１０14［ｃｍ
-3］以上の濃度分布を有していることが好ましい。
導電型不純物拡散層の不純物濃度は、１×１０14［ｃｍ
-3］以上の濃度分布を有していることが好ましい。
【００２１】上記本発明の受光素子において、前記第二
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と前記エピタキシャル層との界面に形
成されるオートドープ不純物濃度のピーク位置以上の深
さを有していることが好ましい。
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と前記エピタキシャル層との界面に形
成されるオートドープ不純物濃度のピーク位置以上の深
さを有していることが好ましい。
【００２２】上記本発明の受光素子において、前記第二
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面か
ら０．５μｍ以上の深さを有するように形成されている
ことが好ましい。
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面か
ら０．５μｍ以上の深さを有するように形成されている
ことが好ましい。
【００２３】上記本発明の受光素子において、前記エピ
タキシャル層の厚さが０．７μｍより厚く形成され、前
記第二導電型不純物拡散層に含まれる不純物は、リンで
あることが好ましい。
タキシャル層の厚さが０．７μｍより厚く形成され、前
記第二導電型不純物拡散層に含まれる不純物は、リンで
あることが好ましい。
【００２４】上記本発明の受光素子において、前記エピ
タキシャル層の厚さが０．７μｍ以下に形成され、前記
第二導電型不純物拡散層に含まれる不純物は、ヒ素であ
ることが好ましい。
タキシャル層の厚さが０．７μｍ以下に形成され、前記
第二導電型不純物拡散層に含まれる不純物は、ヒ素であ
ることが好ましい。
【００２５】上記本発明の受光素子において、前記第一
導電型は、Ｐ型であり、前記第二導電型は、Ｎ型である
ことが好ましい。
導電型は、Ｐ型であり、前記第二導電型は、Ｎ型である
ことが好ましい。
【００２６】上記本発明の受光素子において、前記エピ
タキシャル層は、２．０μｍ以下の厚さに形成されてい
ることが好ましい。
タキシャル層は、２．０μｍ以下の厚さに形成されてい
ることが好ましい。
【００２７】上記本発明の受光素子において、前記エピ
タキシャル層は、１００Ωｃｍ以上の高比抵抗であるこ
とが好ましい。
タキシャル層は、１００Ωｃｍ以上の高比抵抗であるこ
とが好ましい。
【００２８】また、本発明の受光素子の製造方法は、前
記第一導電型の高比抵抗半導体層を有する基板上に、前
記第二導電型のエピタキシャル層を形成する工程と、該
第二導電型のエピタキシャル層の表面に、イオン注入法
により第二導電型の不純物を導入し、該第二導電型のエ
ピタキシャル層と、該第一導電型の高比抵抗半導体層を
有する基板との界面より深く第二導電型不純物を拡散さ
せて、前記第二導電型不純物拡散層を形成する工程と、
を包含することを特徴とするものである。
記第一導電型の高比抵抗半導体層を有する基板上に、前
記第二導電型のエピタキシャル層を形成する工程と、該
第二導電型のエピタキシャル層の表面に、イオン注入法
により第二導電型の不純物を導入し、該第二導電型のエ
ピタキシャル層と、該第一導電型の高比抵抗半導体層を
有する基板との界面より深く第二導電型不純物を拡散さ
せて、前記第二導電型不純物拡散層を形成する工程と、
を包含することを特徴とするものである。
【００２９】また、本発明の回路内蔵型受光素子は、上
記本発明の受光素子と、回路素子とが同一の基板上に形
成されていることを特徴とするものである。
記本発明の受光素子と、回路素子とが同一の基板上に形
成されていることを特徴とするものである。
【００３０】また、本発明の回路内蔵型受光素子の製造
方法は、上記本発明の回路内蔵型受光素子の製造方法で
あって、前記回路素子は、バイポーラトランジスタであ
り、該バイポーラトランジスタに形成されるコレクタ低
抵抗拡散層は、前記第二導電型不純物拡散層と共通の工
程にて形成されることを特徴とするものである。
方法は、上記本発明の回路内蔵型受光素子の製造方法で
あって、前記回路素子は、バイポーラトランジスタであ
り、該バイポーラトランジスタに形成されるコレクタ低
抵抗拡散層は、前記第二導電型不純物拡散層と共通の工
程にて形成されることを特徴とするものである。
【００３１】また、本発明の受光素子は、第一導電型の
高比抵抗半導体層を有する基板上に、第二導電型のエピ
タキシャル層が形成されている受光素子であって、該第
一導電型の高比抵抗半導体層を有する基板と該第二導電
型のエピタキシャル層との間に、該第一導電型の高比抵
抗半導体層を有する基板と該第二導電型のエピタキシャ
ル層との界面に所定厚さ埋め込まれた第二導電型の埋込
拡散層が形成されており、該第二導電型埋込拡散層は、
前記第一導電型の高比抵抗半導体層を有する基板と、前
記エピタキシャル層との界面に形成されるオートドープ
層を補償する不純物濃度を有していることを特徴とする
ものである。
高比抵抗半導体層を有する基板上に、第二導電型のエピ
タキシャル層が形成されている受光素子であって、該第
一導電型の高比抵抗半導体層を有する基板と該第二導電
型のエピタキシャル層との間に、該第一導電型の高比抵
抗半導体層を有する基板と該第二導電型のエピタキシャ
ル層との界面に所定厚さ埋め込まれた第二導電型の埋込
拡散層が形成されており、該第二導電型埋込拡散層は、
前記第一導電型の高比抵抗半導体層を有する基板と、前
記エピタキシャル層との界面に形成されるオートドープ
層を補償する不純物濃度を有していることを特徴とする
ものである。
【００３２】上記本発明の受光素子において、前記第二
導電型埋込拡散層の不純物濃度は、１×１０14［ｃ
ｍ-3］以上の濃度分布を有していることが好ましい。
導電型埋込拡散層の不純物濃度は、１×１０14［ｃ
ｍ-3］以上の濃度分布を有していることが好ましい。
【００３３】上記本発明の受光素子において、前記第二
導電型埋込拡散層は、前記第一導電型の高比抵抗半導体
層を有する基板と、前記エピタキシャル層との界面から
０．５μｍ以上の深さを有するように形成されているこ
とが好ましい。
導電型埋込拡散層は、前記第一導電型の高比抵抗半導体
層を有する基板と、前記エピタキシャル層との界面から
０．５μｍ以上の深さを有するように形成されているこ
とが好ましい。
【００３４】また、本発明の受光素子は、第一導電型の
高比抵抗半導体層を有する基板上に、第二導電型のエピ
タキシャル層が形成された受光素子であって、該エピタ
キシャル層が含有する第二導電型の不純物が、該第一導
電型の高比抵抗半導体層を有する基板に拡散されて、該
エピタキシャル層と、該第一導電型の高比抵抗半導体層
を有する基板との間に、第二導電型の不純物拡散層が形
成されており、該第二導電型不純物拡散層は、前記第一
導電型の高比抵抗半導体層を有する基板と、前記エピタ
キシャル層との界面に形成されるオートドープ層を補償
する不純物濃度を有していることを特徴とするものであ
る。
高比抵抗半導体層を有する基板上に、第二導電型のエピ
タキシャル層が形成された受光素子であって、該エピタ
キシャル層が含有する第二導電型の不純物が、該第一導
電型の高比抵抗半導体層を有する基板に拡散されて、該
エピタキシャル層と、該第一導電型の高比抵抗半導体層
を有する基板との間に、第二導電型の不純物拡散層が形
成されており、該第二導電型不純物拡散層は、前記第一
導電型の高比抵抗半導体層を有する基板と、前記エピタ
キシャル層との界面に形成されるオートドープ層を補償
する不純物濃度を有していることを特徴とするものであ
る。
【００３５】上記本発明の受光素子において、前記第二
導電型不純物拡散層の不純物濃度は、１×１０14［ｃｍ
-3］以上の濃度分布を有していることが好ましい。
導電型不純物拡散層の不純物濃度は、１×１０14［ｃｍ
-3］以上の濃度分布を有していることが好ましい。
【００３６】上記本発明の受光素子において、前記第二
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面か
ら０．５μｍ以上の深さを有するように形成されている
ことが好ましい。
導電型不純物拡散層は、前記第一導電型の高比抵抗半導
体層を有する基板と、前記エピタキシャル層との界面か
ら０．５μｍ以上の深さを有するように形成されている
ことが好ましい。
【００３７】
【発明の実施の形態】以下、本発明の受光素子及びその
製造方法、並びに、回路内蔵型受光素子及びその製造方
法について、図面に基づいて詳細に説明する。
製造方法、並びに、回路内蔵型受光素子及びその製造方
法について、図面に基づいて詳細に説明する。
【００３８】（実施の形態１）図１は、本実施の形態１
の回路素子と受光素子とを同一基板上に形成した回路内
蔵型受光素子の概略構成を示す断面図である。
の回路素子と受光素子とを同一基板上に形成した回路内
蔵型受光素子の概略構成を示す断面図である。
【００３９】この回路内蔵型受光素子は、シリコン半導
体等から形成されるＰ型半導体基板１を有し、このＰ型
半導体基板１上に、Ｐ型高濃度埋込拡散層２、Ｐ型高比
抵抗エピタキシャル層３、Ｎ型エピタキシャル層６が、
この順に積層された構成を有している。
体等から形成されるＰ型半導体基板１を有し、このＰ型
半導体基板１上に、Ｐ型高濃度埋込拡散層２、Ｐ型高比
抵抗エピタキシャル層３、Ｎ型エピタキシャル層６が、
この順に積層された構成を有している。
【００４０】この回路内蔵型受光素子には、フォトダイ
オード領域と、このフォトダイオード領域に隣接して形
成されたバイポーラトランジスタ素子領域とが設けられ
ている。このフォトダイオード領域とバイポーラ素子領
域とは、Ｐ型高濃度埋込拡散層２との界面からＮ型エピ
タキシャル層６との界面に達するように、Ｐ型高比抵抗
エピタキシャル層３に形成されたＰ型埋込分離拡散層４
と、Ｎ型エピタキシャル層６の表面から、Ｐ型埋込分離
拡散層４に達するように形成されたＰ型分離拡散層７と
によって、素子分離されている。
オード領域と、このフォトダイオード領域に隣接して形
成されたバイポーラトランジスタ素子領域とが設けられ
ている。このフォトダイオード領域とバイポーラ素子領
域とは、Ｐ型高濃度埋込拡散層２との界面からＮ型エピ
タキシャル層６との界面に達するように、Ｐ型高比抵抗
エピタキシャル層３に形成されたＰ型埋込分離拡散層４
と、Ｎ型エピタキシャル層６の表面から、Ｐ型埋込分離
拡散層４に達するように形成されたＰ型分離拡散層７と
によって、素子分離されている。
【００４１】フォトダイオード領域には、Ｎ型エピタキ
シャル層６の表面から、Ｐ型高比抵抗エピタキシャル層
３との界面を所定厚さ超えるように拡散されて形成され
たＮ型拡散層８が形成されている。
シャル層６の表面から、Ｐ型高比抵抗エピタキシャル層
３との界面を所定厚さ超えるように拡散されて形成され
たＮ型拡散層８が形成されている。
【００４２】バイポーラトランジスタ素子領域には、Ｐ
型高比抵抗エピタキシャル層３の表面上に埋め込まれる
ようにＮ型埋込拡散層５が形成されており、このＮ型埋
込拡散層５上にバイポーラＮ型ウェル拡散層９とＮ型拡
散層８が互いに隣接して形成されている。Ｎ型ウエル拡
散層９には、Ｐ−ベース拡散層１０及びこのＰ−ベース
拡散層１０の両側に隣接するように形成されたＰ＋ベー
ス拡散層１１が設けられている。Ｐ−ベース拡散層１０
の領域内には、Ｎ型エミッタ拡散層１２が形成されてい
る。
型高比抵抗エピタキシャル層３の表面上に埋め込まれる
ようにＮ型埋込拡散層５が形成されており、このＮ型埋
込拡散層５上にバイポーラＮ型ウェル拡散層９とＮ型拡
散層８が互いに隣接して形成されている。Ｎ型ウエル拡
散層９には、Ｐ−ベース拡散層１０及びこのＰ−ベース
拡散層１０の両側に隣接するように形成されたＰ＋ベー
ス拡散層１１が設けられている。Ｐ−ベース拡散層１０
の領域内には、Ｎ型エミッタ拡散層１２が形成されてい
る。
【００４３】このようにフォトダイオード領域の各層及
びバイポーラトランジスタ素子領域の各層がそれぞれ形
成されたＮ型エピタキシャル層６上には、全面にわたっ
て、表面保護絶縁膜１３が形成されている。この表面保
護絶縁膜１３において、フォトダイオード領域のＮ型拡
散層８上、Ｐ型分離拡散層７上、バイポーラトランジス
タ素子領域のＮ型拡散層８上及びＰ＋ベース拡散層１１
上及びＮ型エミッタ拡散層１２上には、それぞれ開口が
形成され、各開口には、配線メタル１４がそれぞれ設け
られている。
びバイポーラトランジスタ素子領域の各層がそれぞれ形
成されたＮ型エピタキシャル層６上には、全面にわたっ
て、表面保護絶縁膜１３が形成されている。この表面保
護絶縁膜１３において、フォトダイオード領域のＮ型拡
散層８上、Ｐ型分離拡散層７上、バイポーラトランジス
タ素子領域のＮ型拡散層８上及びＰ＋ベース拡散層１１
上及びＮ型エミッタ拡散層１２上には、それぞれ開口が
形成され、各開口には、配線メタル１４がそれぞれ設け
られている。
【００４４】図３には、図１のＸ−Ｙ断面での各層が形
成されていることにより生じている不純物の分布を説明
するめの不純物プロファイルを示す模式的なグラフであ
る。
成されていることにより生じている不純物の分布を説明
するめの不純物プロファイルを示す模式的なグラフであ
る。
【００４５】図３に示すように、上記構成の本発明の回
路内蔵型受光素子では、フォトダイオード領域のＮ型不
純物拡散層８が、オートドープが発生するＰ型高比抵抗
エピタキシャル層３とＮ型エピタキシャル層６との界面
を所定深さを超えるように拡散されて形成されているた
め、Ｐ型高比抵抗エピタキシャル層３にオートドープ層
が形成されても、Ｎ型不純物拡散層８により拡散された
不純物が、オートドープにより拡散された不純物を補償
し、オートドープによる影響を低減することができる。
路内蔵型受光素子では、フォトダイオード領域のＮ型不
純物拡散層８が、オートドープが発生するＰ型高比抵抗
エピタキシャル層３とＮ型エピタキシャル層６との界面
を所定深さを超えるように拡散されて形成されているた
め、Ｐ型高比抵抗エピタキシャル層３にオートドープ層
が形成されても、Ｎ型不純物拡散層８により拡散された
不純物が、オートドープにより拡散された不純物を補償
し、オートドープによる影響を低減することができる。
【００４６】オートドープ層は、一般的なエピタキシャ
ル成長における熱処理によって、ＰＮ接合界面からＰ型
高比抵抗エピタキシャル層３側に、約０．５μｍ以上の
深さにわたって形成されることが分かっている。Ｎ型不
純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵
抗エピタキシャル層３との界面を超えるだけではなく、
Ｐ型高比抵抗エピタキシャル層３に形成されるオートド
ープ層の拡散深さを完全に超えることにより、オードド
ープの影響をさらに低減することができるので、Ｎ型不
純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵
抗エピタキシャル層３との界面よりも、０．５μｍ以上
深くなるように形成することが望ましい。
ル成長における熱処理によって、ＰＮ接合界面からＰ型
高比抵抗エピタキシャル層３側に、約０．５μｍ以上の
深さにわたって形成されることが分かっている。Ｎ型不
純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵
抗エピタキシャル層３との界面を超えるだけではなく、
Ｐ型高比抵抗エピタキシャル層３に形成されるオートド
ープ層の拡散深さを完全に超えることにより、オードド
ープの影響をさらに低減することができるので、Ｎ型不
純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵
抗エピタキシャル層３との界面よりも、０．５μｍ以上
深くなるように形成することが望ましい。
【００４７】Ｎ型不純物拡散層８の濃度は、Ｎ型エピタ
キシャル層６とＰ型高比抵抗エピタキシャル層３との界
面で、オートドープ層の不純物を完全に補償する濃度に
なっていることが好ましい。高比抵抗エピタキシャル層
３は、一般的に、不純物濃度が、１×１０14［ｃｍ-3］
（１００Ωｃｍ程度）以下になっているものが用いられ
る。問題となるオートドープ層の不純物濃度は、この濃
度以上になっている。したがって、Ｎ型不純物拡散層８
の不純物濃度は、オートドープ層を補償するために、Ｎ
型エピタキシャル層８とＰ型高比抵抗エピタキシャル層
３との界面で、１×１０14［ｃｍ-3］以上の濃度になっ
ていることが望ましい。
キシャル層６とＰ型高比抵抗エピタキシャル層３との界
面で、オートドープ層の不純物を完全に補償する濃度に
なっていることが好ましい。高比抵抗エピタキシャル層
３は、一般的に、不純物濃度が、１×１０14［ｃｍ-3］
（１００Ωｃｍ程度）以下になっているものが用いられ
る。問題となるオートドープ層の不純物濃度は、この濃
度以上になっている。したがって、Ｎ型不純物拡散層８
の不純物濃度は、オートドープ層を補償するために、Ｎ
型エピタキシャル層８とＰ型高比抵抗エピタキシャル層
３との界面で、１×１０14［ｃｍ-3］以上の濃度になっ
ていることが望ましい。
【００４８】Ｎ型不純物拡散層８を形成するために用い
られる不純物は、Ｎ型エピタキシャル層６の厚さが厚
い、例えば、２．０μｍ程度の場合には、深い拡散層を
形成する必要があるため、拡散係数が大きいリンを用い
ることが望ましい。また、逆に、薄い、例えば、０．７
μｍ程度の場合には、ヒ素の拡散係数がリンの拡散係数
に比較して、１／３以下になるため、ヒ素を用いた方
が、拡散層の深さを制御し易くなる。
られる不純物は、Ｎ型エピタキシャル層６の厚さが厚
い、例えば、２．０μｍ程度の場合には、深い拡散層を
形成する必要があるため、拡散係数が大きいリンを用い
ることが望ましい。また、逆に、薄い、例えば、０．７
μｍ程度の場合には、ヒ素の拡散係数がリンの拡散係数
に比較して、１／３以下になるため、ヒ素を用いた方
が、拡散層の深さを制御し易くなる。
【００４９】Ｎ型不純物拡散層８を形成するためのＮ型
不純物の導入は、イオン注入法で行うと、拡散深さの制
御性がより向上する。例えば、厚いエピタキシャル層を
形成する場合には、深くイオンを打ち込み拡散させるこ
とにより所望の深い拡散層を形成することが可能とな
る。
不純物の導入は、イオン注入法で行うと、拡散深さの制
御性がより向上する。例えば、厚いエピタキシャル層を
形成する場合には、深くイオンを打ち込み拡散させるこ
とにより所望の深い拡散層を形成することが可能とな
る。
【００５０】また、Ｎ型エピタキシャル層６の厚さが厚
すぎると、Ｎ型不純物拡散層８を不純物の拡散により形
成する際、非常に大きな熱処理が必要となる。さらに、
Ｐ型埋込拡散層４及びＰ型分離拡散層７の拡散領域が広
がり過ぎて、フォトダイオード領域のサイズが大きくな
り、必要な特性を得ることができなくなる。特に、バイ
ポーラトランジスタをフォトダイオード領域と同一の基
板上に作製する場合には、大きな熱処理はトランジスタ
特性を劣化させる原因となる。したがって、Ｎ型エピタ
キシャル層６は、過度の熱処理が必要とならないように
考慮して、２．０μｍ以下とすることが望ましい。Ｎ型
エピタキシャル層６の厚さが２．０μｍ以下であれば、
半導体プロセスで一般的に用いられる１２００℃程度以
下の加熱条件で４時間以下の熱処理を行うことにより、
トランジスタ特性を悪化させることなく、Ｎ型不純物拡
散層８を形成することができる。
すぎると、Ｎ型不純物拡散層８を不純物の拡散により形
成する際、非常に大きな熱処理が必要となる。さらに、
Ｐ型埋込拡散層４及びＰ型分離拡散層７の拡散領域が広
がり過ぎて、フォトダイオード領域のサイズが大きくな
り、必要な特性を得ることができなくなる。特に、バイ
ポーラトランジスタをフォトダイオード領域と同一の基
板上に作製する場合には、大きな熱処理はトランジスタ
特性を劣化させる原因となる。したがって、Ｎ型エピタ
キシャル層６は、過度の熱処理が必要とならないように
考慮して、２．０μｍ以下とすることが望ましい。Ｎ型
エピタキシャル層６の厚さが２．０μｍ以下であれば、
半導体プロセスで一般的に用いられる１２００℃程度以
下の加熱条件で４時間以下の熱処理を行うことにより、
トランジスタ特性を悪化させることなく、Ｎ型不純物拡
散層８を形成することができる。
【００５１】また、Ｎ型エピタキシャル層６の比抵抗
は、１００Ωｃｍ以上の高抵抗であれば、フォトダイオ
ード領域の容量を低減することができフォトダイオード
領域の受光素子としての性能を向上することができる。
さらに、Ｎ型エピタキシャル層６が、このような比抵抗
を有していれば、Ｎ型エピタキシャル層６に含まれる不
純物量が少ないため、オートドープ層を低減することが
できる。
は、１００Ωｃｍ以上の高抵抗であれば、フォトダイオ
ード領域の容量を低減することができフォトダイオード
領域の受光素子としての性能を向上することができる。
さらに、Ｎ型エピタキシャル層６が、このような比抵抗
を有していれば、Ｎ型エピタキシャル層６に含まれる不
純物量が少ないため、オートドープ層を低減することが
できる。
【００５２】また、本実施の形態１で示したように、回
路素子領域とフォトダイオード領域とを同一の基板上に
形成することにより、配線を形成することによる寄生容
量の発生を低減することができ、さらに、耐ノイズ性能
に優れたフォトダイオードを提供することができる。た
だし、ここでは、このように回路内蔵型受光素子を例と
して説明したが、回路素子領域を形成せず、受光素子の
みを基板上に形成した場合も、本発明の範囲に含まれ
る。
路素子領域とフォトダイオード領域とを同一の基板上に
形成することにより、配線を形成することによる寄生容
量の発生を低減することができ、さらに、耐ノイズ性能
に優れたフォトダイオードを提供することができる。た
だし、ここでは、このように回路内蔵型受光素子を例と
して説明したが、回路素子領域を形成せず、受光素子の
みを基板上に形成した場合も、本発明の範囲に含まれ
る。
【００５３】また、本実施の形態１で用いているＮ型エ
ピタキシャル層６をＰ型エピタキシャル層に置き換える
構成にしてもよい。このようにすれば、Ｐ型半導体基板
１上に、同導電型のＰ型のエピタキシャル層を形成する
ことになるので、オートドープ層をさらに低減すること
ができる。
ピタキシャル層６をＰ型エピタキシャル層に置き換える
構成にしてもよい。このようにすれば、Ｐ型半導体基板
１上に、同導電型のＰ型のエピタキシャル層を形成する
ことになるので、オートドープ層をさらに低減すること
ができる。
【００５４】また、フォトダイオード領域において、Ｎ
型不純物拡散層８が形成された部分のみが、カソード領
域となるため、カソード領域を受光部のみに限定して形
成することが可能であり、このため、不要なＰＮ接合面
積を低減することができ、フォトダイオード容量を低減
することができる。
型不純物拡散層８が形成された部分のみが、カソード領
域となるため、カソード領域を受光部のみに限定して形
成することが可能であり、このため、不要なＰＮ接合面
積を低減することができ、フォトダイオード容量を低減
することができる。
【００５５】次に、上記構成の本実施の形態１の回路内
蔵型受光素子の製造方法について、説明する。
蔵型受光素子の製造方法について、説明する。
【００５６】図２（ａ）〜（ｅ）は、本実施の形態１の
回路内蔵型受光素子の製造方法を、工程毎に説明する断
面図である。
回路内蔵型受光素子の製造方法を、工程毎に説明する断
面図である。
【００５７】まず、図２（ａ）に示すように、数十Ωｃ
ｍ程度の比抵抗を有するＰ型半導体基板１上に、Ｐ型高
濃度埋込拡散層２を所定の厚さに形成し、続いて、Ｐ形
高濃度埋込拡散層２上にエピタキシャル成長を行うこと
により、Ｐ型の約１００Ωｃｍ以上の高比抵抗エピタキ
シャル層３を形成する。
ｍ程度の比抵抗を有するＰ型半導体基板１上に、Ｐ型高
濃度埋込拡散層２を所定の厚さに形成し、続いて、Ｐ形
高濃度埋込拡散層２上にエピタキシャル成長を行うこと
により、Ｐ型の約１００Ωｃｍ以上の高比抵抗エピタキ
シャル層３を形成する。
【００５８】本実施の形態１では、Ｐ型半導体基板１上
にＰ型高濃度埋込拡散層２を形成しているが、その構成
に代えて、Ｐ型低抵抗基板を用いる構成にしてもよい。
にＰ型高濃度埋込拡散層２を形成しているが、その構成
に代えて、Ｐ型低抵抗基板を用いる構成にしてもよい。
【００５９】続いて、このＰ型高比抵抗エピタキシャル
層３上に、Ｐ型の不純物をデポジションもしくはイオン
注入した後、熱処理することによって、Ｐ型高濃度拡散
層２との界面に達するＰ型分離拡散層４を形成する。
層３上に、Ｐ型の不純物をデポジションもしくはイオン
注入した後、熱処理することによって、Ｐ型高濃度拡散
層２との界面に達するＰ型分離拡散層４を形成する。
【００６０】次に、図２（ｂ）に示すように、Ｐ型高比
抵抗エピタキシャル層３のバイポーラトランジスタ領域
となる領域上に、コレクタとなるＮ型埋込拡散層５を形
成する。
抵抗エピタキシャル層３のバイポーラトランジスタ領域
となる領域上に、コレクタとなるＮ型埋込拡散層５を形
成する。
【００６１】次に、図２（ｃ）に示すように、Ｐ型埋込
分離拡散層４及びＮ型埋込拡散層５がそれぞれ形成され
たＰ型高比抵抗エピタキシャル層３上の全面に、Ｎ型エ
ピタキシャル層６を形成する。
分離拡散層４及びＮ型埋込拡散層５がそれぞれ形成され
たＰ型高比抵抗エピタキシャル層３上の全面に、Ｎ型エ
ピタキシャル層６を形成する。
【００６２】続いて、バイポーラトランジスタ領域のＮ
型埋込拡散層５上の所定位置に、バイポーラＮ型ウェル
拡散層９を形成し、さらに、Ｎ型エピタキシャル層６の
表面からイオン注入することにより、Ｐ型埋込分離拡散
層４上のＰ型分離拡散層７を形成する。
型埋込拡散層５上の所定位置に、バイポーラＮ型ウェル
拡散層９を形成し、さらに、Ｎ型エピタキシャル層６の
表面からイオン注入することにより、Ｐ型埋込分離拡散
層４上のＰ型分離拡散層７を形成する。
【００６３】次いで、フォトダイオード領域上の所定範
囲及びバイポーラトランジスタ領域のＮ型埋込拡散層５
上に、Ｎ型の不純物をイオン注入により注入して、Ｎ型
拡散層８をそれぞれの領域に形成する。バイポーラトラ
ンジスタ領域に設けられたＮ型拡散層８は、コレクタ低
抵抗拡散層として形成されている。このように、フォト
ダイオード領域及びバイポーラトランジスタ領域のそれ
ぞれのＮ型拡散層８を同時に形成するので、工程数を削
減することができる。バイポーラトランジスタ領域のＮ
型拡散層８は、十分深いコレクタ拡散層となるため、コ
レクタ埋込拡散層となるＮ型埋込拡散層５とのつながり
の良い低抵抗なコレクタを形成することができる。
囲及びバイポーラトランジスタ領域のＮ型埋込拡散層５
上に、Ｎ型の不純物をイオン注入により注入して、Ｎ型
拡散層８をそれぞれの領域に形成する。バイポーラトラ
ンジスタ領域に設けられたＮ型拡散層８は、コレクタ低
抵抗拡散層として形成されている。このように、フォト
ダイオード領域及びバイポーラトランジスタ領域のそれ
ぞれのＮ型拡散層８を同時に形成するので、工程数を削
減することができる。バイポーラトランジスタ領域のＮ
型拡散層８は、十分深いコレクタ拡散層となるため、コ
レクタ埋込拡散層となるＮ型埋込拡散層５とのつながり
の良い低抵抗なコレクタを形成することができる。
【００６４】続いて、フォトダイオード領域のＮ型拡散
層８がＰ型高比抵抗エピタキシャル層３とＮ型エピタキ
シャル層６との界面を所定厚さ超える程度に拡散するよ
うに熱処理を行う。
層８がＰ型高比抵抗エピタキシャル層３とＮ型エピタキ
シャル層６との界面を所定厚さ超える程度に拡散するよ
うに熱処理を行う。
【００６５】次に、図２（ｄ）に示すように、バイポー
ラトランジスタ領域のＰ−ベース拡散層１０及びＰ＋ベ
ース拡散層１１を形成する。さらにＰ−ベース拡散層１
１上にＮ型エミッタ領域１２を形成する。バイポーラト
ランジスタ領域の特性は、続いて行われる低温熱処理に
よって決まる。
ラトランジスタ領域のＰ−ベース拡散層１０及びＰ＋ベ
ース拡散層１１を形成する。さらにＰ−ベース拡散層１
１上にＮ型エミッタ領域１２を形成する。バイポーラト
ランジスタ領域の特性は、続いて行われる低温熱処理に
よって決まる。
【００６６】次に、図２（ｅ）に示すように、フォトダ
イオード領域の各層及びバイポーラトランジスタ領域の
各層がそれぞれ形成されたＮ型エピタキシャル層６上の
全面にわたって、カバー膜である表面保護絶縁膜１３を
形成し、続いて、この表面保護絶縁膜１３の所定位置に
それぞれ開口を形成し、各開口を充填する配線メタル１
４をそれぞれ形成することにより、目的とする回路内蔵
受光素子が完成する。
イオード領域の各層及びバイポーラトランジスタ領域の
各層がそれぞれ形成されたＮ型エピタキシャル層６上の
全面にわたって、カバー膜である表面保護絶縁膜１３を
形成し、続いて、この表面保護絶縁膜１３の所定位置に
それぞれ開口を形成し、各開口を充填する配線メタル１
４をそれぞれ形成することにより、目的とする回路内蔵
受光素子が完成する。
【００６７】（実施の形態２）図４は、本実施の形態２
の受光素子の概略構成を示す断面図である。なお、実施
の形態２の受光素子は、実施の形態１と同様に、同一基
板上に回路素子領域を形成して回路内臓型受光素子とす
ることも可能である。
の受光素子の概略構成を示す断面図である。なお、実施
の形態２の受光素子は、実施の形態１と同様に、同一基
板上に回路素子領域を形成して回路内臓型受光素子とす
ることも可能である。
【００６８】この受光素子は、基板２０１を有し、この
基板２０１上に、Ｐ型高濃度埋込拡散層２０２と、Ｐ型
高比抵抗エピタキシャル層２０３と、Ｎ型エピタキシャ
ル層２０６とが、この順に積層された構成を有してい
る。
基板２０１上に、Ｐ型高濃度埋込拡散層２０２と、Ｐ型
高比抵抗エピタキシャル層２０３と、Ｎ型エピタキシャ
ル層２０６とが、この順に積層された構成を有してい
る。
【００６９】Ｐ型高比抵抗エピタキシャル層２０３に
は、素子分離のためのＰ型埋込分離拡散層２０４と、Ｎ
型カソード埋込拡散層２０５とが、それぞれ、所定の位
置に形成されている。Ｎ型カソード埋込拡散層２０５
は、Ｐ型高比抵抗エピタキシャル層２０３上にイオン注
入法により導入したＮ型の不純物が、Ｎ型エピタキシャ
ル層２０４をエピタキシャル成長により形成する熱処理
の際に、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ
型エピタキシャル層２０６側に拡散することにより、Ｐ
型高比抵抗エピタキシャル層２０３との界面から所定厚
さ下層に埋め込まれるように形成されている。
は、素子分離のためのＰ型埋込分離拡散層２０４と、Ｎ
型カソード埋込拡散層２０５とが、それぞれ、所定の位
置に形成されている。Ｎ型カソード埋込拡散層２０５
は、Ｐ型高比抵抗エピタキシャル層２０３上にイオン注
入法により導入したＮ型の不純物が、Ｎ型エピタキシャ
ル層２０４をエピタキシャル成長により形成する熱処理
の際に、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ
型エピタキシャル層２０６側に拡散することにより、Ｐ
型高比抵抗エピタキシャル層２０３との界面から所定厚
さ下層に埋め込まれるように形成されている。
【００７０】Ｎ型エピタキシャル層２０６には、Ｎ型エ
ピタキシャル層２０６の表面からＰ型埋込分離拡散層２
０４に達するＰ型分離拡散層２０７が形成されている。
また、Ｎ型カソード埋込領域２０５上には、Ｎ型カソー
ド低抵抗化拡散層２０８が、Ｎ型カソード埋込拡散層２
０５との界面からＮ型エピタキシャル層２０６の表面に
達するように形成されている。
ピタキシャル層２０６の表面からＰ型埋込分離拡散層２
０４に達するＰ型分離拡散層２０７が形成されている。
また、Ｎ型カソード埋込領域２０５上には、Ｎ型カソー
ド低抵抗化拡散層２０８が、Ｎ型カソード埋込拡散層２
０５との界面からＮ型エピタキシャル層２０６の表面に
達するように形成されている。
【００７１】Ｐ型分離拡散層２０７及びＮ型カソード低
抵抗化拡散層２０８がそれぞれ所定の領域に形成された
Ｎ型エピタキシャル層２０６上には、全体にわたって、
表面保護絶縁膜２０９が形成されている。この表面保護
絶縁膜２０９には、Ｎ型カソード低抵抗化拡散層２０８
上及び所定のＰ型分離拡散層２０７上のそれぞれに開口
が形成されており、各開口には、配線メタル２１０が形
成されている。
抵抗化拡散層２０８がそれぞれ所定の領域に形成された
Ｎ型エピタキシャル層２０６上には、全体にわたって、
表面保護絶縁膜２０９が形成されている。この表面保護
絶縁膜２０９には、Ｎ型カソード低抵抗化拡散層２０８
上及び所定のＰ型分離拡散層２０７上のそれぞれに開口
が形成されており、各開口には、配線メタル２１０が形
成されている。
【００７２】このように、本実施の形態２では、Ｎ型カ
ソード埋込拡散層２０５が、Ｐ型高比抵抗エピタキシャ
ル層２０３とＮ型エピタキシャル層２０６との界面を超
えて、Ｐ型高比抵抗エピタキシャル層２０３側に所定の
厚さ埋め込まれた状態で形成されている。この結果、Ｎ
型エピタキシャル層２０６とＰ型高比抵抗エピタキシャ
ル層２０３との界面で発生するオートドープ層は消失さ
れ、逆バイアス電圧印加時の空乏層を十分伸ばすことが
できる。
ソード埋込拡散層２０５が、Ｐ型高比抵抗エピタキシャ
ル層２０３とＮ型エピタキシャル層２０６との界面を超
えて、Ｐ型高比抵抗エピタキシャル層２０３側に所定の
厚さ埋め込まれた状態で形成されている。この結果、Ｎ
型エピタキシャル層２０６とＰ型高比抵抗エピタキシャ
ル層２０３との界面で発生するオートドープ層は消失さ
れ、逆バイアス電圧印加時の空乏層を十分伸ばすことが
できる。
【００７３】Ｎ型カソード埋込拡散層２０５に導入され
る不純物の濃度は、１×１０14［ｃｍ-3］以上の濃度の
不純物を含んでいるオートドープ層を打ち消すために、
例えば、１×１０16［ｃｍ-3］程度の濃度にすることが
必要である。このＮ型カソード埋込拡散層２０５は、イ
オン注入法を用いてアンチモンを導入することにより形
成される。また、Ｎ型カソード埋込拡散層２０５は、オ
ートドープ層を完全に打ち消すことができるように、Ｎ
型エピタキシャル層２０６とＰ形高比抵抗エピタキシャ
ル層２０３との界面から、Ｐ型高比抵抗エピタキシャル
層２０３側に０．５μｍ以上の深さに拡散していること
が望ましい。
る不純物の濃度は、１×１０14［ｃｍ-3］以上の濃度の
不純物を含んでいるオートドープ層を打ち消すために、
例えば、１×１０16［ｃｍ-3］程度の濃度にすることが
必要である。このＮ型カソード埋込拡散層２０５は、イ
オン注入法を用いてアンチモンを導入することにより形
成される。また、Ｎ型カソード埋込拡散層２０５は、オ
ートドープ層を完全に打ち消すことができるように、Ｎ
型エピタキシャル層２０６とＰ形高比抵抗エピタキシャ
ル層２０３との界面から、Ｐ型高比抵抗エピタキシャル
層２０３側に０．５μｍ以上の深さに拡散していること
が望ましい。
【００７４】図６には、図４のＸ２−Ｙ２断面での各層
が形成されていることにより生じている不純物の分布を
説明するための不純物プロファイルを示す模式的なグラ
フである。
が形成されていることにより生じている不純物の分布を
説明するための不純物プロファイルを示す模式的なグラ
フである。
【００７５】本実施の形態２では、フォトダイオードに
おけるカソードは、Ｎ型カソード低抵抗化拡散層２０８
及びＮ型カソード埋込拡散層２０５により形成される。
上記のように、Ｎ型カソード埋込拡散層２０５は、Ｐ型
高比抵抗エピタキシャル層２０３との界面から所定深さ
下層に達するように形成されているため、図６に示すよ
うに、Ｐ型高比抵抗エピタキシャル層２０３とＮ型カソ
ード埋込拡散層２０５との界面にオードドープが発生し
ていても、その界面から所定深さ下層に達するように形
成されたＮ型カソード埋込拡散層２０５により、オード
ドープ層は消失される。このため、逆バイアス電圧印加
時の空乏層は、基板側に大きく伸び、容量を低減するこ
とができ、応答速度を高速化することが可能である。
おけるカソードは、Ｎ型カソード低抵抗化拡散層２０８
及びＮ型カソード埋込拡散層２０５により形成される。
上記のように、Ｎ型カソード埋込拡散層２０５は、Ｐ型
高比抵抗エピタキシャル層２０３との界面から所定深さ
下層に達するように形成されているため、図６に示すよ
うに、Ｐ型高比抵抗エピタキシャル層２０３とＮ型カソ
ード埋込拡散層２０５との界面にオードドープが発生し
ていても、その界面から所定深さ下層に達するように形
成されたＮ型カソード埋込拡散層２０５により、オード
ドープ層は消失される。このため、逆バイアス電圧印加
時の空乏層は、基板側に大きく伸び、容量を低減するこ
とができ、応答速度を高速化することが可能である。
【００７６】次に、本実施の形態２の受光素子の製造方
法について説明する。
法について説明する。
【００７７】図５（ａ）〜（ｃ）は、本実施の形態２の
受光素子の製造方法を、工程毎に説明する断面図であ
る。
受光素子の製造方法を、工程毎に説明する断面図であ
る。
【００７８】まず、図５（ａ）に示すように、数十Ωｃ
ｍ程度の比抵抗を有するＰ型の基板２０１上に、Ｐ型高
濃度埋込拡散層２０２を所定の厚さに形成し、続いて、
Ｐ型高濃度埋込拡散層２０２上にエピタキシャル成長を
行うことにより、Ｐ型高比抵抗エピタキシャル層２０３
を形成する。Ｐ型高比抵抗エピタキシャル層２０３は、
Ｐ型高比抵抗の基板を貼り合せることによって形成して
もよい。
ｍ程度の比抵抗を有するＰ型の基板２０１上に、Ｐ型高
濃度埋込拡散層２０２を所定の厚さに形成し、続いて、
Ｐ型高濃度埋込拡散層２０２上にエピタキシャル成長を
行うことにより、Ｐ型高比抵抗エピタキシャル層２０３
を形成する。Ｐ型高比抵抗エピタキシャル層２０３は、
Ｐ型高比抵抗の基板を貼り合せることによって形成して
もよい。
【００７９】続いて、このＰ型高比抵抗エピタキシャル
層２０３の表面上の所定領域に、Ｐ型埋込分離拡散層２
０４及びＮ型カソード埋込拡散層２０５をイオン注入法
によって導入する。
層２０３の表面上の所定領域に、Ｐ型埋込分離拡散層２
０４及びＮ型カソード埋込拡散層２０５をイオン注入法
によって導入する。
【００８０】次に、図５（ｂ）に示すように、Ｐ型埋込
分離拡散層２０４及びＮ型カソード埋込拡散層２０５が
形成されたＰ型高比抵抗エピタキシャル層２０３上に数
Ωｃｍ程度のＮ型エピタキシャル層２０６を形成する。
このＮ型エピタキシャル層２０６を形成する際、Ｐ型埋
込分離拡散層２０４とＮ型カソード埋込拡散層２０５
は、エピタキシャル成長時の熱処理により、Ｐ型高比抵
抗エピタキシャル層２０３側及びＮ型エピタキシャル層
２０６側にそれぞれ拡散する。
分離拡散層２０４及びＮ型カソード埋込拡散層２０５が
形成されたＰ型高比抵抗エピタキシャル層２０３上に数
Ωｃｍ程度のＮ型エピタキシャル層２０６を形成する。
このＮ型エピタキシャル層２０６を形成する際、Ｐ型埋
込分離拡散層２０４とＮ型カソード埋込拡散層２０５
は、エピタキシャル成長時の熱処理により、Ｐ型高比抵
抗エピタキシャル層２０３側及びＮ型エピタキシャル層
２０６側にそれぞれ拡散する。
【００８１】Ｎ型カソード埋込拡散層２０５を形成した
後、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分
離拡散層２０４に達するＰ型分離拡散層２０７をイオン
注入法によって形成し、続いて、Ｎ型エピタキシャル層
２０６の表面からＮ型カソード埋込拡散層２０５に達す
るＮ型カソード低抵抗化拡散層２０８を、イオン注入法
を用いて形成する。
後、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分
離拡散層２０４に達するＰ型分離拡散層２０７をイオン
注入法によって形成し、続いて、Ｎ型エピタキシャル層
２０６の表面からＮ型カソード埋込拡散層２０５に達す
るＮ型カソード低抵抗化拡散層２０８を、イオン注入法
を用いて形成する。
【００８２】次に、図５（ｃ）に示すように、Ｐ型分離
拡散層２０７及びＮ型カソード低抵抗化拡散層２０８が
それぞれ形成されたＮ型エピタキシャル層２０６上の全
面にわたって、カバー膜である表面保護絶縁膜２０９を
形成し、続いて、この表面保護絶縁膜２０９の所定のＰ
型分離拡散層２０７上及びＮ型カソード低抵抗化拡散層
２０８上に、それぞれ、開口を形成し、各開口を充填す
る配線メタル２１０をそれぞれ形成することにより、目
的とする受光素子が完成する。
拡散層２０７及びＮ型カソード低抵抗化拡散層２０８が
それぞれ形成されたＮ型エピタキシャル層２０６上の全
面にわたって、カバー膜である表面保護絶縁膜２０９を
形成し、続いて、この表面保護絶縁膜２０９の所定のＰ
型分離拡散層２０７上及びＮ型カソード低抵抗化拡散層
２０８上に、それぞれ、開口を形成し、各開口を充填す
る配線メタル２１０をそれぞれ形成することにより、目
的とする受光素子が完成する。
【００８３】（実施の形態３）図７は、本実施の形態３
の受光素子の概略構成を示す断面図である。なお、実施
の形態３の受光素子は、実施の形態１と同様に、同一基
板上に回路素子領域を形成して回路内臓型受光素子とす
ることも可能である。
の受光素子の概略構成を示す断面図である。なお、実施
の形態３の受光素子は、実施の形態１と同様に、同一基
板上に回路素子領域を形成して回路内臓型受光素子とす
ることも可能である。
【００８４】この受光素子は、数十Ωｃｍ程度の比抵抗
を有するＰ型の基板３０１を有し、この基板３０１上
に、Ｐ型高濃度埋込拡散層３０２と、Ｐ型高比抵抗エピ
タキシャル層３０３と、Ｎ型エピタキシャル層３０６と
が、この順に積層された構成を有している。
を有するＰ型の基板３０１を有し、この基板３０１上
に、Ｐ型高濃度埋込拡散層３０２と、Ｐ型高比抵抗エピ
タキシャル層３０３と、Ｎ型エピタキシャル層３０６と
が、この順に積層された構成を有している。
【００８５】Ｐ型高比抵抗エピタキシャル層３０３上に
は、素子分離のためのＰ型埋込分離拡散層３０４が、所
定の位置に形成されている。
は、素子分離のためのＰ型埋込分離拡散層３０４が、所
定の位置に形成されている。
【００８６】Ｎ型エピタキシャル層３０６は、例えば、
５×１０16［ｃｍ-3］程度の濃度に成長される。このＮ
型エピタキシャル層３０６は、Ｎ型エピタキシャル層３
０６中に含まれるＮ型の不純物が、エピタキシャル成長
中に、Ｐ型高比抵抗エピタキシャル層３０３側に拡散
し、Ｎ型エピタキシャル層３０６との界面から所定の厚
さを超えて、Ｎ型不純物拡散層３０５が形成されてい
る。
５×１０16［ｃｍ-3］程度の濃度に成長される。このＮ
型エピタキシャル層３０６は、Ｎ型エピタキシャル層３
０６中に含まれるＮ型の不純物が、エピタキシャル成長
中に、Ｐ型高比抵抗エピタキシャル層３０３側に拡散
し、Ｎ型エピタキシャル層３０６との界面から所定の厚
さを超えて、Ｎ型不純物拡散層３０５が形成されてい
る。
【００８７】Ｎ型エピタキシャル層３０６には、Ｎ型エ
ピタキシャル層３０６の表面からＰ型埋込分離拡散層３
０４に達するＰ型分離拡散層３０７が形成されている。
ピタキシャル層３０６の表面からＰ型埋込分離拡散層３
０４に達するＰ型分離拡散層３０７が形成されている。
【００８８】Ｐ型分離拡散層３０７が所定の領域に形成
されたＮ型エピタキシャル層３０６上には、全体にわた
って、表面保護絶縁膜３０８が形成されている。この表
面保護膜３０８上には、Ｎ型エピタキシャル層３０６上
及び所定のＰ型分離拡散層３０７上のそれぞれに開口が
形成されており、各開口には、それぞれ配線メタル３０
９が形成されている。
されたＮ型エピタキシャル層３０６上には、全体にわた
って、表面保護絶縁膜３０８が形成されている。この表
面保護膜３０８上には、Ｎ型エピタキシャル層３０６上
及び所定のＰ型分離拡散層３０７上のそれぞれに開口が
形成されており、各開口には、それぞれ配線メタル３０
９が形成されている。
【００８９】このように、本実施の形態３では、Ｎ型エ
ピタキシャル層３０６の不純物がＰ型高比抵抗エピタキ
シャル層３０３にまで拡散して、Ｎ型エピタキシャル層
３０６とＰ型高比抵抗エピタキシャル層３０３との界面
から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形
成されている。この結果、Ｎ型エピタキシャル層３０６
とＰ型高比抵抗エピタキシャル層３０３との界面で発生
するオードドープ層は、Ｎ型不純物拡散層３０５によっ
て消失され、逆バイアス電圧印加時の空乏層を十分伸ば
すことができる。
ピタキシャル層３０６の不純物がＰ型高比抵抗エピタキ
シャル層３０３にまで拡散して、Ｎ型エピタキシャル層
３０６とＰ型高比抵抗エピタキシャル層３０３との界面
から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形
成されている。この結果、Ｎ型エピタキシャル層３０６
とＰ型高比抵抗エピタキシャル層３０３との界面で発生
するオードドープ層は、Ｎ型不純物拡散層３０５によっ
て消失され、逆バイアス電圧印加時の空乏層を十分伸ば
すことができる。
【００９０】Ｎ型エピタキシャル層３０６から不純物が
拡散されて形成されるＮ型不純物拡散層３０５の不純物
濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含
んでいるオートドープ層を打ち消すための濃度になって
いる必要がある。また、Ｎ型不純物拡散層３０５は、オ
ートドープ層を完全に打ち消すことができるように、Ｐ
型高比抵抗エピタキシャル層３０３側に、０．５μｍ以
上の深さに拡散していることが望ましい。ただし、フォ
トダイオードを完全にＰ型で分離する必要があるので、
Ｐ型埋込分離拡散層３０４の拡散深さ以上に拡散しては
ならない。
拡散されて形成されるＮ型不純物拡散層３０５の不純物
濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含
んでいるオートドープ層を打ち消すための濃度になって
いる必要がある。また、Ｎ型不純物拡散層３０５は、オ
ートドープ層を完全に打ち消すことができるように、Ｐ
型高比抵抗エピタキシャル層３０３側に、０．５μｍ以
上の深さに拡散していることが望ましい。ただし、フォ
トダイオードを完全にＰ型で分離する必要があるので、
Ｐ型埋込分離拡散層３０４の拡散深さ以上に拡散しては
ならない。
【００９１】図９には、図７のＸ３ーＹ３断面での各層
が形成されていることにより生じている不純物の分布を
説明するための不純物プロファイルを示す模式的なグラ
フである。
が形成されていることにより生じている不純物の分布を
説明するための不純物プロファイルを示す模式的なグラ
フである。
【００９２】本実施の形態３では、フォトダイオードに
おけるカソードは、Ｎ型エピタキシャル層及びＮ型不純
物拡散層３０５によって形成される。上記のように、Ｎ
型不純物拡散層３０５は、Ｐ型高比抵抗エピタキシャル
層３０３に形成されるオートドープ層を完全に打ち消す
ように形成されているため、図９に示すように、逆バイ
アス電圧印加時の空乏層は、基板側に大きく伸び、容量
を低減することができ、応答速度を高速化することが可
能である。
おけるカソードは、Ｎ型エピタキシャル層及びＮ型不純
物拡散層３０５によって形成される。上記のように、Ｎ
型不純物拡散層３０５は、Ｐ型高比抵抗エピタキシャル
層３０３に形成されるオートドープ層を完全に打ち消す
ように形成されているため、図９に示すように、逆バイ
アス電圧印加時の空乏層は、基板側に大きく伸び、容量
を低減することができ、応答速度を高速化することが可
能である。
【００９３】次に、本実施の形態３の受光素子の製造方
法について説明する。
法について説明する。
【００９４】図８（ａ）〜（ｃ）は、それぞれ、本実施
の形態３の受光素子の製造方法を工程毎に説明する断面
図である。
の形態３の受光素子の製造方法を工程毎に説明する断面
図である。
【００９５】まず、図８（ａ）に示すように、数十Ωｃ
ｍ程度の比抵抗を有するＰ型の基板３０１上に、Ｐ型高
濃度埋込拡散層３０２を所定の厚さに形成し、続いて、
Ｐ型高濃度埋込拡散層３０２上にエピタキシャル成長を
行うことにより、Ｐ型高比抵抗エピタキシャル層３０３
を形成する。Ｐ型高比抵抗エピタキシャル層３０３は、
Ｐ型高比抵抗の基板を貼り合せることによって形成して
もよい。
ｍ程度の比抵抗を有するＰ型の基板３０１上に、Ｐ型高
濃度埋込拡散層３０２を所定の厚さに形成し、続いて、
Ｐ型高濃度埋込拡散層３０２上にエピタキシャル成長を
行うことにより、Ｐ型高比抵抗エピタキシャル層３０３
を形成する。Ｐ型高比抵抗エピタキシャル層３０３は、
Ｐ型高比抵抗の基板を貼り合せることによって形成して
もよい。
【００９６】続いて、このＰ型高比抵抗エピタキシャル
層３０３の表面上の所定領域に、Ｐ型埋込分離拡散層３
０４をイオン注入法によって導入する。
層３０３の表面上の所定領域に、Ｐ型埋込分離拡散層３
０４をイオン注入法によって導入する。
【００９７】次に、図８（ｂ）に示すように、Ｐ型埋込
分離拡散層３０４が形成されたＰ型高比抵抗エピタキシ
ャル層３０３上に、例えば、５×１０16［ｃｍ-3］程度
の濃度のＮ型のエピタキシャル層３０６を形成する。こ
のＮ型エピタキシャル層３０６を形成する際、Ｎ型エピ
タキシャル層３０６に含まれる不純物は、エピタキシャ
ル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル
層３０３側に拡散する。また、このエピタキシャル成長
時の熱処理によって、Ｐ型埋込分離拡散層３０４は、Ｐ
型高比抵抗エピタキシャル層側及びＮ型エピタキシャル
層３０６側に拡散する。
分離拡散層３０４が形成されたＰ型高比抵抗エピタキシ
ャル層３０３上に、例えば、５×１０16［ｃｍ-3］程度
の濃度のＮ型のエピタキシャル層３０６を形成する。こ
のＮ型エピタキシャル層３０６を形成する際、Ｎ型エピ
タキシャル層３０６に含まれる不純物は、エピタキシャ
ル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル
層３０３側に拡散する。また、このエピタキシャル成長
時の熱処理によって、Ｐ型埋込分離拡散層３０４は、Ｐ
型高比抵抗エピタキシャル層側及びＮ型エピタキシャル
層３０６側に拡散する。
【００９８】Ｎ型エピタキシャル層３０６を形成した
後、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分
離拡散層３０４に達するＰ型分離拡散層３０７をイオン
注入法及び加熱処理によって形成する。
後、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分
離拡散層３０４に達するＰ型分離拡散層３０７をイオン
注入法及び加熱処理によって形成する。
【００９９】次に、図８（ｃ）に示すように、Ｐ型分離
拡散層３０７が形成されたＮ型エピタキシャル層３０６
上の全面にわたって、カバー膜である表面保護絶縁膜３
０８を形成し、続いて、この表面保護絶縁膜３０８の所
定のＰ型分離拡散層３０７上及びＮ型エピタキシャル層
３０６上に、それぞれ、開口を形成し、各開口を充填す
る配線メタル３０９を形成することにより、目的とする
受光素子が完成する。
拡散層３０７が形成されたＮ型エピタキシャル層３０６
上の全面にわたって、カバー膜である表面保護絶縁膜３
０８を形成し、続いて、この表面保護絶縁膜３０８の所
定のＰ型分離拡散層３０７上及びＮ型エピタキシャル層
３０６上に、それぞれ、開口を形成し、各開口を充填す
る配線メタル３０９を形成することにより、目的とする
受光素子が完成する。
【０１００】
【発明の効果】以上説明したように、本発明によれば、
第二導電型不純物拡散層、例えば、Ｎ型不純物拡散層
が、第二導電型のエピタキシャル層と、第一導電型の高
比抵抗半導体層との界面よりも深く形成している。これ
により、高比抵抗半導体層を有する基板とエピタキシャ
ル層との界面に発生するおそれがあるオートドープ層に
よる影響を低減することができ、受光素子の応答速度を
向上させることができる。さらに、このような応答速度
を向上させた受光素子を製造するために、面倒な管理等
を行う必要がないので、歩留まりを向上することができ
ると共に、工程管理等に要する管理費等を削減すること
ができ、コストダウンを実現することができる。
第二導電型不純物拡散層、例えば、Ｎ型不純物拡散層
が、第二導電型のエピタキシャル層と、第一導電型の高
比抵抗半導体層との界面よりも深く形成している。これ
により、高比抵抗半導体層を有する基板とエピタキシャ
ル層との界面に発生するおそれがあるオートドープ層に
よる影響を低減することができ、受光素子の応答速度を
向上させることができる。さらに、このような応答速度
を向上させた受光素子を製造するために、面倒な管理等
を行う必要がないので、歩留まりを向上することができ
ると共に、工程管理等に要する管理費等を削減すること
ができ、コストダウンを実現することができる。
【図１】実施の形態１の回路素子と受光素子とを同一基
板上に形成した回路内蔵型受光素子の概略構成を示す断
面図である。
板上に形成した回路内蔵型受光素子の概略構成を示す断
面図である。
【図２】（ａ）〜（ｅ）は、実施の形態１の回路内蔵型
受光素子の製造方法を、工程毎に説明する断面図であ
る。
受光素子の製造方法を、工程毎に説明する断面図であ
る。
【図３】図１のＸ−Ｙ断面での各層が形成されているこ
とにより生じている不純物の分布を説明するめの不純物
プロファイルを示す模式的なグラフである。
とにより生じている不純物の分布を説明するめの不純物
プロファイルを示す模式的なグラフである。
【図４】実施の形態２の受光素子の概略構成を示す断面
図である。
図である。
【図５】（ａ）〜（ｃ）は、実施の形態２の受光素子の
製造方法を、工程毎に説明する断面図である。
製造方法を、工程毎に説明する断面図である。
【図６】図４のＸ２−Ｙ２断面での各層が形成されてい
ることにより生じている不純物の分布を説明するための
不純物プロファイルを示す模式的なグラフである。
ることにより生じている不純物の分布を説明するための
不純物プロファイルを示す模式的なグラフである。
【図７】実施の形態３の受光素子の概略構成を示す断面
図である。
図である。
【図８】（ａ）〜（ｃ）は、それぞれ、実施の形態３の
受光素子の製造方法を工程毎に説明する断面図である。
受光素子の製造方法を工程毎に説明する断面図である。
【図９】図７のＸ３ーＹ３断面での各層が形成されてい
ることにより生じている不純物の分布を説明するための
不純物プロファイルを示す模式的なグラフである。
ることにより生じている不純物の分布を説明するための
不純物プロファイルを示す模式的なグラフである。
【図１０】高比抵抗基板を用いた従来のフォトダイオー
ドを示す模式的な断面図である。
ドを示す模式的な断面図である。
【図１１】図１０におけるＮ型拡散層側であるＸ’から
Ｐ型高比抵抗基板側であるＹ’にわたって、各層に含ま
れる不純物濃度のプロファイルを示すグラフである。
Ｐ型高比抵抗基板側であるＹ’にわたって、各層に含ま
れる不純物濃度のプロファイルを示すグラフである。
【図１２】図１０に示すフォトダイオードにおいて、高
比抵抗基板とＮ型エピタキシャル層との界面の高比抵抗
基板側の位置に意図しない不純物が導入されて、オート
ドープが発生した場合のオートドープ不純物層の不純物
の分布を、図１１の不純物プロファイルに重ねて表した
グラフである。
比抵抗基板とＮ型エピタキシャル層との界面の高比抵抗
基板側の位置に意図しない不純物が導入されて、オート
ドープが発生した場合のオートドープ不純物層の不純物
の分布を、図１１の不純物プロファイルに重ねて表した
グラフである。
１ Ｐ型半導体基板
２ Ｐ型高濃度埋込拡散層
３ Ｐ型高比抵抗エピタキシャル層
４ Ｐ型埋込分離拡散層
５ Ｎ型埋込拡散層
６ Ｎ型エピタキシャル層
７ Ｐ型分離拡散層
８ Ｎ型拡散層
９ バイポーラＮ型ウェル拡散層
１０ Ｐ−ベース拡散層
１１ Ｐ＋ベース拡散層
１２ Ｎ型エミッタ拡散層
１３ 表面保護絶縁膜
１４ 配線メタル
１０１ 高比抵抗半導体基板
１０２ Ｐ型埋込分離拡散層
１０３ Ｎ型エピタキシャル層
１０４ Ｐ型分離拡散層
１０５ Ｎ型拡散層
１０６ 表面保護絶縁膜
１０７ 配線メタル
１０８ オートドープ不純物層
２０１ Ｐ型半導体基板
２０２ Ｐ型高濃度埋込拡散層
２０３ Ｐ型高比抵抗エピタキシャル層
２０４ Ｐ型埋込分離拡散層
２０５ Ｎ型カソード埋込拡散層
２０６ Ｎ型エピタキシャル層
２０７ Ｐ型分離拡散層
２０８ Ｎ型カソード低抵抗化拡散層
２０９ 表面保護絶縁膜
２１０ 配線メタル
３０１ Ｐ型半導体基板
３０２ Ｐ型高濃度埋込拡散層
３０３ Ｐ型高比抵抗エピタキシャル層
３０４ Ｐ型埋込分離拡散層
３０５ Ｎ型不純物拡散層
３０６ Ｎ型エピタキシャル層
３０７ Ｐ型分離拡散層
３０８ 表面保護絶縁膜
３０９ 配線メタル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 福島 稔彦
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 瀬戸山 孝男
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 浅野 祐次
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 加藤 盛央
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 4M118 AA10 AB10 BA02 CA03 EA01
FC09 FC18
5F049 MA02 MB02 MB11 NA03 NB08
PA09 PA11 QA14 RA06 SS03
UA07 UA13
5F082 AA11 BA02 BA11 BA22 BA26
BA47 BC01 BC11 EA22
Claims (20)
- 【請求項１】 第一導電型の高比抵抗半導体層を有する
基板上に、第二導電型のエピタキシャル層が形成され、
該第二導電型のエピタキシャル層の表面から所定の深さ
に第二導電型の不純物が拡散された第二導電型不純物拡
散層が形成されている受光素子であって、 該第二導電型不純物拡散層は、該第二導電型のエピタキ
シャル層と、該第一導電型の高比抵抗半導体層との界面
よりも深く形成されていることを特徴とする受光素子。 - 【請求項２】 第一導電型の高比抵抗半導体層を有する
基板上に、第一導電型のエピタキシャル層が形成され、
該第一導電型のエピタキシャル層の表面から所定の深さ
に第二導電型の不純物が拡散された第二導電型不純物拡
散層が形成されている受光素子であって、 該第二導電型不純物拡散層は、該第一導電型のエピタキ
シャル層と、該第一導電型の高比抵抗半導体層との界面
よりも深く形成されていることを特徴とする受光素子。 - 【請求項３】 前記第二導電型不純物拡散層は、前記第
一導電型の高比抵抗半導体層を有する基板と、前記エピ
タキシャル層との界面に形成されるオートドープ層を補
償する不純物濃度を有している、請求項１または２に記
載の受光素子。 - 【請求項４】 前記第二導電型不純物拡散層の不純物濃
度は、１×１０14［ｃｍ-3］以上の濃度分布を有してい
る、請求項３に記載の受光素子。 - 【請求項５】 前記第二導電型不純物拡散層は、前記第
一導電型の高比抵抗半導体層を有する基板と前記エピタ
キシャル層との界面に形成されるオートドープ不純物濃
度のピーク位置以上の深さを有している、請求項１〜４
いずれかに記載の受光素子。 - 【請求項６】 前記第二導電型不純物拡散層は、前記第
一導電型の高比抵抗半導体層を有する基板と、前記エピ
タキシャル層との界面から０．５μｍ以上の深さを有す
るように形成されている、請求項５に記載の受光素子。 - 【請求項７】 前記エピタキシャル層の厚さが０．７μ
ｍより厚く形成され、前記第二導電型不純物拡散層に含
まれる不純物は、リンである、請求項１〜６のいずれか
に記載の受光素子。 - 【請求項８】 前記エピタキシャル層の厚さが０．７μ
ｍ以下に形成され、前記第二導電型不純物拡散層に含ま
れる不純物は、ヒ素である、請求項１〜６のいずれかに
記載の受光素子。 - 【請求項９】 前記第一導電型は、Ｐ型であり、前記第
二導電型は、Ｎ型である請求項１〜８のいずれかに記載
の受光素子。 - 【請求項１０】 前記エピタキシャル層は、２．０μｍ
以下の厚さに形成されている、請求項１〜９のいずれか
に記載の受光素子。 - 【請求項１１】 前記エピタキシャル層は、１００Ωｃ
ｍ以上の高比抵抗である、請求項１〜１０のいずれかに
記載の受光素子。 - 【請求項１２】 請求項１〜１１のいずれかに記載の受
光素子の製造方法であって、 前記第一導電型の高比抵抗半導体層を有する基板上に、
前記第二導電型のエピタキシャル層を形成する工程と、 該第二導電型のエピタキシャル層の表面に、イオン注入
法により第二導電型の不純物を導入し、該第二導電型の
エピタキシャル層と、該第一導電型の高比抵抗半導体層
を有する基板との界面より深く第二導電型不純物を拡散
させて、前記第二導電型不純物拡散層を形成する工程
と、 を包含することを特徴とする受光素子の製造方法。 - 【請求項１３】 請求項１〜１１のいずれかに記載の受
光素子と、回路素子とが同一の基板上に形成されている
ことを特徴とする回路内蔵型受光素子。 - 【請求項１４】 請求項１３に記載の回路内蔵型受光素
子の製造方法であって、 前記回路素子は、バイポーラトランジスタであり、 該バイポーラトランジスタに形成されるコレクタ低抵抗
拡散層は、前記第二導電型不純物拡散層と共通の工程に
て形成されることを特徴とする回路内蔵型受光素子の製
造方法。 - 【請求項１５】 第一導電型の高比抵抗半導体層を有す
る基板上に、第二導電型のエピタキシャル層が形成され
ている受光素子であって、 該第一導電型の高比抵抗半導体層を有する基板と該第二
導電型のエピタキシャル層との間に、該第一導電型の高
比抵抗半導体層を有する基板と該第二導電型のエピタキ
シャル層との界面に所定厚さ埋め込まれた第二導電型の
埋込拡散層が形成されており、 該第二導電型埋込拡散層は、前記第一導電型の高比抵抗
半導体層を有する基板と、前記エピタキシャル層との界
面に形成されるオートドープ層を補償する不純物濃度を
有していることを特徴とする受光素子。 - 【請求項１６】 前記第二導電型埋込拡散層の不純物濃
度は、１×１０14［ｃｍ-3］以上の濃度分布を有してい
る、請求項１５に記載の受光素子。 - 【請求項１７】 前記第二導電型埋込拡散層は、前記第
一導電型の高比抵抗半導体層を有する基板と、前記エピ
タキシャル層との界面から０．５μｍ以上の深さを有す
るように形成されている、請求項１５に記載の受光素
子。 - 【請求項１８】 第一導電型の高比抵抗半導体層を有す
る基板上に、第二導電型のエピタキシャル層が形成され
た受光素子であって、 該エピタキシャル層が含有する第二導電型の不純物が、
該第一導電型の高比抵抗半導体層を有する基板に拡散さ
れて、該エピタキシャル層と、該第一導電型の高比抵抗
半導体層を有する基板との間に、第二導電型の不純物拡
散層が形成されており、 該第二導電型不純物拡散層は、前記第一導電型の高比抵
抗半導体層を有する基板と、前記エピタキシャル層との
界面に形成されるオートドープ層を補償する不純物濃度
を有していることを特徴とする受光素子。 - 【請求項１９】 前記第二導電型不純物拡散層の不純物
濃度は、１×１０14［ｃｍ-3］以上の濃度分布を有して
いる、請求項１８に記載の受光素子。 - 【請求項２０】 前記第二導電型不純物拡散層は、前記
第一導電型の高比抵抗半導体層を有する基板と、前記エ
ピタキシャル層との界面から０．５μｍ以上の深さを有
するように形成されている、請求項１８に記載の受光素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258223A true JP2003258223A (ja) | 2003-09-12 |
| JP4269033B2 JP4269033B2 (ja) | 2009-05-27 |
Family
ID=28669162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059529A Expired - Lifetime JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4269033B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
| JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP2010212714A (ja) * | 2010-04-27 | 2010-09-24 | Canon Inc | 固体撮像素子 |
| JP2011119543A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 固体撮像装置及び製造方法 |
| US8723285B2 (en) | 2009-02-06 | 2014-05-13 | Canon Kabushiki Kaisha | Photoelectric conversion device manufacturing method thereof, and camera |
| US8779544B2 (en) | 2009-02-06 | 2014-07-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system having revision with multiple impurity densities |
| US8900710B2 (en) | 2007-02-06 | 2014-12-02 | Nichia Corporation | Light-emitting device, method for manufacturing same, and molded part |
| US8953076B2 (en) | 2009-02-06 | 2015-02-10 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer |
-
2002
- 2002-03-05 JP JP2002059529A patent/JP4269033B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
| US8900710B2 (en) | 2007-02-06 | 2014-12-02 | Nichia Corporation | Light-emitting device, method for manufacturing same, and molded part |
| JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| US8723285B2 (en) | 2009-02-06 | 2014-05-13 | Canon Kabushiki Kaisha | Photoelectric conversion device manufacturing method thereof, and camera |
| US8779544B2 (en) | 2009-02-06 | 2014-07-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system having revision with multiple impurity densities |
| US8953076B2 (en) | 2009-02-06 | 2015-02-10 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer |
| US9076704B2 (en) | 2009-02-06 | 2015-07-07 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and manufacturing method for a photoelectric conversion apparatus |
| JP2011119543A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 固体撮像装置及び製造方法 |
| JP2010212714A (ja) * | 2010-04-27 | 2010-09-24 | Canon Inc | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4269033B2 (ja) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5458156B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2557750B2 (ja) | 光半導体装置 | |
| US7863701B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| KR100394558B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2008021875A (ja) | 固体撮像装置 | |
| JP2008536301A (ja) | 非対称二方向一時電圧抑制装置とその形成方法 | |
| JP4269033B2 (ja) | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JPH08321511A (ja) | 垂直型バイポーラトランジスタの製造方法 | |
| US8133769B1 (en) | Methods for gettering in semiconductor substrate | |
| JP3122118B2 (ja) | 半導体装置 | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| KR100498503B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| JPH10284753A (ja) | 半導体装置及びその製造方法 | |
| US4596605A (en) | Fabrication process of static induction transistor and solid-state image sensor device | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JP2004087979A (ja) | 受光素子およびその製造方法並びに回路内蔵型受光素子 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP2008053611A (ja) | 半導体装置の製造方法 | |
| JP3768829B2 (ja) | 光電変換半導体装置およびその製造方法 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH04258179A (ja) | 回路内蔵受光素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
| TRDD | Decision of grant or rejection written | ||
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4269033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |