JP2003249759A - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board

Info

Publication number
JP2003249759A
JP2003249759A JP2002050554A JP2002050554A JP2003249759A JP 2003249759 A JP2003249759 A JP 2003249759A JP 2002050554 A JP2002050554 A JP 2002050554A JP 2002050554 A JP2002050554 A JP 2002050554A JP 2003249759 A JP2003249759 A JP 2003249759A
Authority
JP
Japan
Prior art keywords
wiring
insulating
layer
connection land
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002050554A
Other languages
Japanese (ja)
Other versions
JP3990577B2 (en
Inventor
Seiichi Abe
誠一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002050554A priority Critical patent/JP3990577B2/en
Publication of JP2003249759A publication Critical patent/JP2003249759A/en
Application granted granted Critical
Publication of JP3990577B2 publication Critical patent/JP3990577B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a multilayer printed wiring board in which voltage drop of a power supply circuit or a ground circuit is prevented and generation of simultaneous switching noise is prevented. <P>SOLUTION: The multilayer printed wiring board comprises a core board 5 where through conductors 3 penetrate an insulating basic body 2 and connection lands 4 extended from the through conductors 3 are provided on the surface of the insulating basic body 2, and a multilayer wiring part consisting of a plurality of insulation layers 7 and a plurality of wiring conductor layers 8 laid in layers on the surface of the core board 5 wherein an insulation layer 7a between the connection land 4 and the opposite wiring conductor layer 8 is thicker than other insulation layers 7. Since electromagnetic coupling is reduced between the connection land 4 and the wiring conductor layer 8, mismatch of characteristic impedance is prevented from occurring at the connection land 4 part. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子を収納す
るための半導体素子収納用パッケージあるいは半導体素
子や電子部品が搭載される電子回路基板等に使用される
多層配線基板に関し、特に高速で動作する半導体素子を
収納または搭載するのに好適な配線構造を有する多層配
線基板に関するものである。 【0002】 【従来の技術】従来、マイクロプロセッサやASIC
(Application Specific Integrated Circuit)等に代
表される半導体素子をはじめとする電子部品が搭載さ
れ、電子回路基板等に使用される多層配線基板において
は、内部配線用の配線導体の形成にあたって、アルミナ
セラミックス等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体層とを交
互に積層して多層配線基板を形成していた。 【0003】一方、情報処理能力の向上要求が高まる中
で、半導体素子の動作速度の高速化が進み、内部配線用
の配線導体のうち信号配線には、特性インピーダンスの
整合や信号配線間のクロストークノイズの低減等の電気
特性の向上が求められてきた。そこで、このような要求
に対応するために信号配線の配線構造はストリップ線路
構造とされ、信号配線の上下に絶縁層を介して広面積の
電源配線層もしくは接地(グランド)配線層を形成して
いた。 【0004】しかしながら、このような多層配線基板で
は、絶縁層が比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題点が発生した。 【0005】そこで、絶縁層を比誘電率が10程度である
アルミナセラミックスに代えて、比誘電率が3〜5と比
較的小さいガラスエポキシ樹脂基材にポリイミドまたは
エポキシ樹脂等の有機系材料を用いて形成したいわゆる
ビルドアップ基板が用いられるようになってきた。 【0006】このようなビルドアップ基板は、絶縁層上
にメッキ法,蒸着法またはスパッタリング法等による薄
膜形成技術を用いて銅(Cu)から成る内部配線用導体
膜を形成し、フォトリソグラフィ法やエッチング法によ
り微細なパターンの配線導体層を形成して、この絶縁層
と配線導体層とを交互に多層に積層することによって、
高密度,高機能でかつ半導体素子の高速動作が可能な多
層配線基板を作製することが行なわれている。 【0007】また、半導体素子の動作速度の高速化が進
む中で、多層配線基板内に形成された貫通導体の特性イ
ンピーダンスの不整合により、半導体素子の動作速度の
高速化に対応できないという問題点も発生してきた。 【0008】そこで、このような問題に対応するため、
特開2000-77808号公報に開示されたような配線構造が提
案されている。これは、貫通導体に対向して形成された
配線導体層に、貫通導体の断面積以上の面積の開口部を
形成したものである。この方法によると、貫通導体部に
おける特性インピーダンスの不整合の発生を有効に防止
することができるため、信号の反射を抑制することが可
能となる。 【0009】また、半導体素子の動作速度の高速化と共
に、信号数の増加が進んできた。このような要求に対
し、ビルドアップ基板は微細なパターンの配線導体を形
成できることから、高速に動作する半導体素子を搭載す
る配線基板として用いられるようになってきた。 【0010】 【発明が解決しようとする課題】しかしながら、ビルド
アップ基板においては、ビルドアップ基板内のコア基板
に形成された貫通導体から延設した接続ランドの大きさ
が大きいため、接続ランドに対向した配線導体層に貫通
導体の断面積以上の面積の開口を形成すると、配線導体
層の開口部が大きくなるために導体部が減少し、配線導
体層の抵抗値およびインダクタンス値が増大してしま
い、同時スイッチングノイズが大きくなるという問題点
を有していた。この同時スイッチングノイズは、信号の
スイッチング時に電源用もしくは接地用回路にノイズが
発生する現象であり、電源用もしくは接地用配線導体層
のインダクタンス値が増大するにつれ、ノイズも増大す
る傾向が見られる。 【0011】特に、信号の周波数が1GHz以上の高速
で動作する半導体素子を搭載した場合に、同時スイッチ
ングノイズの問題が顕著に発生してくる。 【0012】また、電源用もしくは接地用配線導体層の
抵抗値が増大すると、電源用もしくは接地用回路に電圧
降下が発生し、所望の電圧値が得られないという問題点
がある。 【0013】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、信号用配線導体と信号用貫
通導体との接続部における特性インピーダンスの不整合
を緩和し、かつ同時スイッチングノイズを低減すること
ができる、高速で動作する半導体素子等の電子部品を搭
載する電子回路基板等に好適な多層配線基板を提供する
ことにある。 【0014】 【課題を解決するための手段】本発明の多層配線基板
は、絶縁基体に、該絶縁基体を貫通する貫通導体および
前記絶縁基体の表面に前記貫通導体から延設された接続
ランドを具備するコア基板と、該コア基板の表面に積層
された複数の絶縁層および複数の配線導体層から成る多
層配線部とを有し、前記接続ランドとこれに対向する前
記配線導体層との間の絶縁層の厚みが他の絶縁層の厚み
より厚いことを特徴とするものである。 【0015】本発明の多層配線基板によれば、接続ラン
ドとこれに対向する配線導体層との間の絶縁層の厚みが
他の絶縁層より大きいことから、接続ランドとこれに対
向する配線導体層との間の容量が小さくなるので、接続
ランドと配線導体層との電磁結合が小さいものとなり、
接続ランド部において特性インピーダンスの不整合が発
生することを防止することができる。また、配線導体層
には開口が形成されないため、配線導体層の抵抗値およ
びインダクタンス値の増加を防止することもできる。 【0016】 【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。 【0017】図1は本発明の多層配線基板の実施の形態
の一例を示す断面図である。 【0018】図1において、1は多層配線基板、2は絶
縁基体であり、絶縁基板2には貫通導体3が形成されて
いる。さらに絶縁基体2の表面には貫通導体3から延設
された接続ランド4が形成され、コア基板5を構成して
いる。また、貫通導体3の内部には絶縁材料もしくは導
電材料6が充填され、コア基板5の表面には複数の絶縁
層7および複数の配線導体層8が形成され、一方の面に
は外部との電気接続のための外部接続用パッド9が形成
され、複数のビア導体10にて接続ランド4と電気的に接
続されている。また、他方の面には半導体素子接続用パ
ッド11が形成され、複数のビア導体10にて接続ランド4
と電気的に接続されている。 【0019】この例では、多層配線基板1の上面にはマ
イクロプロセッサやASICなどの半導体素子12が搭載
され、錫(Sn)−鉛(Pb)等の半田等から成る導体
バンプ13および半導体素子12接続用の半導体素子接続用
パッド11を介して多層配線基板1と電気的に接続されて
いる。 【0020】これらの図において、配線導体層8は接地
配線用もしくは電源配線用の広面積パターンで構成され
ており、接続ランド4は広面積パターンの配線導体層8
に対向して形成されている。 【0021】ここで、接続ランド4は配線導体層8との
電磁結合によりその特性インピーダンスが例えば50Ωと
なるように設計されていることが望ましい。接続ランド
4の特性インピーダンスが貫通導体3やビア導体10の特
性インピーダンスと異なる場合、特性インピーダンスの
不整合により反射ノイズが発生する原因となる。 【0022】本発明では、図1における接続ランド4と
これに対向する配線導体層8との間の絶縁層7aの厚み
を他の絶縁層7の厚みより厚いものとしている。これに
より、接続ランド4とこれに対向する配線導体層8との
間の絶縁層7aの容量が小さくなり、接続ランド4と配
線導体層8との間の電磁結合を減少することができるた
め、接続ランド4における特性インピーダンスの不整合
を防止することができる。 【0023】また、接続ランド4とこれに対向する配線
導体層8との間の絶縁層7aの厚みのみが他の絶縁層7
の厚みより厚いことが重要である。絶縁層7aだけでな
く全ての絶縁層の厚みが厚いものであると、信号線であ
る配線導体層8aを挟む絶縁層7の厚みが厚くなるの
で、特性インピーダンスが50Ωより大きくなり特性イン
ピーダンスの不整合により反射が起きてしまう。 【0024】絶縁層7aの厚みは、絶縁層7の厚みより
10%以上大きいと上述した効果がより顕著になるのでよ
い。絶縁層7aの厚みと絶縁層7の厚みとの差が10%未
満では接続ランド4と配線導体層8との間の電磁結合を
減少させる効果が小さい。 【0025】ここで、従来の多層配線基板について添付
図面に基づき詳細に説明する。 【0026】図2は従来の多層配線基板の一例を示す断
面図である。 【0027】この図において、51は多層配線基板、52は
絶縁基体であり、絶縁基板52には貫通導体53が形成され
ている。さらに絶縁基体52の表面には貫通導体53から延
設された接続ランド54が形成され、コア基板55を構成し
ている。また、貫通導体53の内部には絶縁材料もしくは
導電材料56が充填され、コア基板55の表面には複数の絶
縁層57と複数の配線導体層58が形成され、一方の面には
外部との電気接続のための外部接続用パッド59が形成さ
れ、複数のビア導体60にて接続ランド54と電気的に接続
されている。また、他方の面には半導体素子接続用パッ
ド61が形成され、複数のビア導体60にて接続ランド54と
電気的に接続されている。 【0028】この例では、多層配線基板51の上面にはマ
イクロプロセッサやASICなどの半導体素子62が搭載
され、錫(Sn)−鉛(Pb)等の半田等から成る導体
バンプ63および半導体素子62接続用の半導体素子接続用
パッド61を介して多層配線基板51と電気的に接続されて
いる。 【0029】また、配線導体層58は接地配線用もしくは
電源配線用の広面積パターンで構成されており、接続ラ
ンド54は広面積パターンの配線導体層58に対向して形成
されている。 【0030】従来の多層配線基板51では、接続ランド54
とこれに対向する配線導体層58との間の絶縁層57aの厚
みは、通常は特に考慮されていないので他の絶縁層57の
厚みと同じである。この場合、絶縁層57aの厚みが小さ
いと、接続ランド54とこれに対向する配線導体層58との
間の容量が大きく、接続ランド54と配線導体層58との間
の電磁結合により、接続ランド4における特性インピー
ダンスの不整合が発生してしまう。また、絶縁層57およ
び絶縁層57aの厚みがともに大きいと、信号線である配
線層58aが厚みの大きい絶縁層57に挟まれることとな
り、特性インピーダンスの不整合により反射が起きてし
まう。 【0031】これらの問題は、特に1GHz以上の高速
で動作する半導体素子を搭載した多層配線基板で問題と
なる。 【0032】本発明の多層配線基板においては、同様の
配線構造をさらに多層に積層して多層配線基板を構成し
てもよい。 【0033】また、チップ抵抗,薄膜抵抗,コイルイン
ダクタ,クロスインダクタ,チップコンデンサまたは電
解コンデンサ等といったものを取着して多層配線基板を
構成してもよい。 【0034】また、各絶縁層の平面視における形状は、
正方形状,長方形状,菱形状,六角形状または八角形状
等の形状であってもよい。 【0035】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。 【0036】本発明の多層配線基板において、各絶縁層
7は、例えばポリイミド,エポキシ樹脂,フッ素樹脂,
ポリノルボルネンまたはベンゾシクロブテン等の有機絶
縁材料を使用して、あるいはセラミックグリーンシート
積層法によって、酸化アルミニウム質焼結体,窒化アル
ミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結
体,ムライト質焼結体またはガラスセラミックス焼結体
等の無機絶縁材料を使用して、あるいはセラミックス粉
末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂
で結合して成る複合絶縁材料などの電気絶縁材料を使用
して形成される。 【0037】絶縁層7aは、上述したように絶縁層7よ
り10%以上厚みの厚い材料を使用して形成するとよい。
例えば絶縁層7がエポキシ樹脂から成る場合であれば、
絶縁層7aは同じ材料で厚みを厚くすれば良い。 【0038】これらの絶縁層7・7aは以下のようにし
て作製される。例えばエポキシ樹脂から成る場合であれ
ば、一般に酸化アルミニウム質焼結体から成るセラミッ
クスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸
させて形成されるガラスエポキシ樹脂等から成る絶縁層
の上面に、有機樹脂前駆体をスピンコート法もしくはカ
ーテンコート法等の塗布技術により被着させ、これを熱
硬化処理することによって形成されるエポキシ樹脂等の
有機樹脂から成る絶縁層7と、銅を無電解めっき法や蒸
着法等の薄膜形成技術およびフォトリソグラフィ技術を
採用することによって形成される薄膜配線導体層8とを
交互に積層し、約170℃程度の温度で加熱硬化すること
によって製作される。この有機樹脂前駆体のスピンコー
ト法もしくはカーテンコート法のプロセスにおいて厚み
を変更することにより、他の絶縁層7より厚みを厚くし
た絶縁層7aを形成することが可能である。また、フィ
ルム型樹脂であれば、使用するフィルムの厚みを変え
る、もしくは同じフィルムを複数枚以上重ねることによ
り、厚みを厚くした絶縁層7aを形成することができ
る。 【0039】また、例えばガラスセラミック質焼結体か
ら成る場合であれば、まず、例えばホウケイ酸ガラスか
ら成るガラス粉末と酸化ジルコニウムから成るセラミッ
クフィラー粉末とから成る原料粉末に適当な有機バイン
ダ,溶剤等を添加混合して泥漿状となすとともに、これ
を従来周知のドクターブレード法を採用してシート状と
なすことによって絶縁層7用ガラスセラミックグリーン
シートを得る。ドクターブレード法においては、ブレー
ドの高さを変えることにより絶縁層7の厚みを変えるこ
とができ、容易に厚みを厚くした絶縁層7aを得ること
ができる。そして、各配線導体層8と成る金属ペースト
を所定のパターンに印刷塗布して、接続ランド4とこれ
に対向する配線導体層8との間の絶縁層となる位置に絶
縁層7a用ガラスセラミックグリーンシートが位置する
ように上下に積層し、最後にこの積層体を大気中や窒素
雰囲気中、約850〜1100℃の温度で焼成することによっ
て製作される。 【0040】これらの絶縁層7の厚みとしては、使用す
る材料の特性に応じて、要求される仕様に対応する機械
的強度や電気的特性等の条件を満たすように適宣設定さ
れる。 【0041】また、各配線導体層8は、例えばタングス
テン(W),モリブデン(Mo),モリブデンマンガン
(Mo−Mn),銅(Cu),銀(Ag)または銀パラ
ジウム(Ag−Pd)等の金属粉末メタライズ、あるい
は銅(Cu),銀(Ag),ニッケル(Ni),クロム
(Cr),チタン(Ti),金(Au)またはニオブ
(Nb)やそれらの合金等の金属材料の薄膜等により形
成すればよい。 【0042】具体的には例えば金属材料の薄膜で形成す
る場合は、スパッタリング法,真空蒸着法またはメッキ
法により金属膜を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成することができる。 【0043】他方、金属粉末メタライズで形成する場合
は、金属粉末に適当な有機バインダ,溶剤等を添加混合
して得た金属ペーストを絶縁層7と成るセラミックグリ
ーンシートに所定のパターンに印刷塗布し、これをセラ
ミックグリーンシートの積層体とともに焼成することに
よって形成することができる。 【0044】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。 【0045】 【発明の効果】本発明の多層配線基板は、絶縁基体に、
絶縁基体を貫通する貫通導体および絶縁基体の表面に貫
通導体から延設された接続ランドを具備するコア基板
と、コア基板の表面に積層された複数の絶縁層および複
数の配線導体層から成る多層配線部とを有し配線導体層
に開口部が形成せずに、前記接続ランドとこれに対向す
る前記配線導体層との間の絶縁層の厚みを他の絶縁層の
厚みより厚くしたことにより、接続ランドと配線導体層
との電磁結合が小さいものとなり、接続ランド部におい
て特性インピーダンスの不整合が発生することを防止す
ることができる。 【0046】以上の結果、本発明によれば、信号用配線
導体と信号用貫通導体との接続部における特性インピー
ダンスの不整合を緩和し、かつ同時スイッチングノイズ
を低減することができる、高速で動作する半導体素子等
の電子部品を搭載する電子回路基板等に好適な多層配線
基板を提供することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a package for housing a semiconductor element for housing a semiconductor element or an electronic circuit board on which a semiconductor element or an electronic component is mounted. The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board having a wiring structure suitable for housing or mounting a semiconductor element operating at high speed. [0002] Conventionally, microprocessors and ASICs
(Application Specific Integrated Circuit) and other electronic components such as semiconductor elements are mounted on a multilayer wiring board used for an electronic circuit board or the like. In forming a wiring conductor for internal wiring, alumina ceramics or the like is used. The insulating layer made of ceramic and the wiring conductor layer made of a high melting point metal such as tungsten (W) are alternately laminated to form a multilayer wiring board. On the other hand, as the demand for improving the information processing capability has increased, the operating speed of the semiconductor element has been increased, and the signal wiring among the wiring conductors for the internal wiring has characteristic impedance matching and crossover between the signal wirings. There has been a demand for improvement of electrical characteristics such as reduction of talk noise. In order to cope with such a demand, the wiring structure of the signal wiring is a strip line structure, and a wide-area power supply wiring layer or a ground (ground) wiring layer is formed above and below the signal wiring via an insulating layer. Was. However, in such a multilayer wiring board, since the insulating layer is made of alumina ceramic or the like having a relative dielectric constant of about 10, the electromagnetic coupling between the signal wirings is increased, so that the crosstalk noise is increased. As a result, there has been a problem that the operation speed of the semiconductor element cannot be increased. Therefore, instead of using alumina ceramic having a relative dielectric constant of about 10 for the insulating layer, an organic material such as polyimide or epoxy resin is used for a glass epoxy resin base material having a relatively small relative dielectric constant of 3 to 5. A so-called build-up substrate formed by using such a method has come to be used. In such a build-up substrate, a conductor film for internal wiring made of copper (Cu) is formed on an insulating layer by using a thin film forming technique such as a plating method, a vapor deposition method, or a sputtering method, and the photolithography method or the like. By forming a fine pattern wiring conductor layer by etching method, by alternately laminating this insulating layer and wiring conductor layer in multiple layers,
2. Description of the Related Art Fabrication of a multi-layer wiring board having high density, high functionality, and capable of high-speed operation of a semiconductor element has been performed. In addition, as the operation speed of the semiconductor device is increased, the operation speed of the semiconductor device cannot be increased due to the mismatch of the characteristic impedance of the through conductor formed in the multilayer wiring board. Has also occurred. Therefore, in order to cope with such a problem,
A wiring structure as disclosed in JP-A-2000-77808 has been proposed. This is one in which an opening having an area equal to or larger than the cross-sectional area of the through conductor is formed in the wiring conductor layer formed to face the through conductor. According to this method, it is possible to effectively prevent the occurrence of characteristic impedance mismatch in the through conductor portion, and thus it is possible to suppress signal reflection. In addition, the number of signals has been increasing with the increase in the operating speed of semiconductor devices. In response to such a demand, the build-up substrate can form a fine pattern of wiring conductors, and thus has been used as a wiring substrate on which a semiconductor element operating at high speed is mounted. However, in the build-up board, since the size of the connection land extending from the through conductor formed on the core board in the build-up board is large, the build-up board faces the connection land. If an opening having an area equal to or larger than the cross-sectional area of the through conductor is formed in the formed wiring conductor layer, the opening of the wiring conductor layer becomes large, the number of conductors decreases, and the resistance value and inductance value of the wiring conductor layer increase. However, there is a problem that simultaneous switching noise increases. The simultaneous switching noise is a phenomenon in which noise is generated in a power supply or ground circuit at the time of signal switching, and the noise tends to increase as the inductance value of the power supply or ground wiring conductor layer increases. In particular, when a semiconductor element which operates at a high speed with a signal frequency of 1 GHz or more is mounted, the problem of simultaneous switching noise occurs remarkably. Further, when the resistance value of the power supply or ground wiring conductor layer increases, a voltage drop occurs in the power supply or ground circuit, and a desired voltage value cannot be obtained. SUMMARY OF THE INVENTION The present invention has been completed to solve the above problems, and an object of the present invention is to alleviate mismatching of characteristic impedance at a connection portion between a signal wiring conductor and a signal through conductor and to achieve simultaneous switching. An object of the present invention is to provide a multilayer wiring board which can reduce noise and is suitable for an electronic circuit board or the like on which electronic components such as semiconductor elements operating at high speed are mounted. According to the present invention, there is provided a multilayer wiring board comprising: an insulating base; a through conductor penetrating the insulating base; and a connection land extending from the through conductor on a surface of the insulating base. A core substrate, and a multilayer wiring portion including a plurality of insulating layers and a plurality of wiring conductor layers laminated on the surface of the core substrate, between the connection land and the wiring conductor layer opposed thereto. Wherein the thickness of the insulating layer is thicker than the thickness of the other insulating layers. According to the multilayer wiring board of the present invention, since the thickness of the insulating layer between the connection land and the wiring conductor layer facing the connection land is larger than the other insulating layers, the connection land and the wiring conductor facing the connection land are thicker. Since the capacitance between the layers becomes smaller, the electromagnetic coupling between the connection land and the wiring conductor layer becomes smaller,
It is possible to prevent occurrence of characteristic impedance mismatch in the connection land. Further, since no opening is formed in the wiring conductor layer, it is possible to prevent the resistance value and the inductance value of the wiring conductor layer from increasing. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a sectional view showing an example of an embodiment of a multilayer wiring board according to the present invention. In FIG. 1, 1 is a multilayer wiring board, 2 is an insulating base, and a through conductor 3 is formed on the insulating board 2. Furthermore, connection lands 4 extending from the through conductors 3 are formed on the surface of the insulating base 2, and constitute a core substrate 5. The inside of the through conductor 3 is filled with an insulating material or a conductive material 6, a plurality of insulating layers 7 and a plurality of wiring conductor layers 8 are formed on the surface of the core substrate 5, and one surface has External connection pads 9 for electrical connection are formed, and are electrically connected to the connection lands 4 by a plurality of via conductors 10. Further, a semiconductor element connection pad 11 is formed on the other surface, and the connection land 4 is formed by a plurality of via conductors 10.
Is electrically connected to In this example, a semiconductor element 12 such as a microprocessor or an ASIC is mounted on the upper surface of the multilayer wiring board 1, and a conductor bump 13 and a semiconductor element 12 made of solder such as tin (Sn) -lead (Pb) are used. It is electrically connected to the multilayer wiring board 1 through the connection pads 11 for connecting semiconductor elements. In these figures, the wiring conductor layer 8 is formed of a wide area pattern for ground wiring or power supply wiring, and the connection lands 4 are formed of a wide area pattern of the wiring conductor layer 8.
Are formed opposite to each other. Here, it is desirable that the connection land 4 is designed so that its characteristic impedance becomes, for example, 50Ω by electromagnetic coupling with the wiring conductor layer 8. If the characteristic impedance of the connection land 4 is different from the characteristic impedance of the through conductor 3 or the via conductor 10, mismatching of the characteristic impedance causes reflection noise. In the present invention, the thickness of the insulating layer 7a between the connection land 4 and the wiring conductor layer 8 opposed thereto in FIG. 1 is made larger than the thickness of the other insulating layers 7. As a result, the capacitance of the insulating layer 7a between the connection land 4 and the wiring conductor layer 8 facing the connection land 4 is reduced, and electromagnetic coupling between the connection land 4 and the wiring conductor layer 8 can be reduced. It is possible to prevent characteristic impedance mismatching at the connection land 4. Only the thickness of the insulating layer 7a between the connection land 4 and the wiring conductor layer 8 facing the connection land 4 is different from that of the other insulating layer 7
It is important that the thickness is larger than If the thickness of not only the insulating layer 7a but also all of the insulating layers is large, the thickness of the insulating layer 7 sandwiching the wiring conductor layer 8a, which is a signal line, becomes large. Reflection occurs due to the matching. The thickness of the insulating layer 7a is larger than the thickness of the insulating layer 7.
If the value is larger than 10%, the above-mentioned effect becomes more remarkable, so that it is good. If the difference between the thickness of the insulating layer 7a and the thickness of the insulating layer 7 is less than 10%, the effect of reducing the electromagnetic coupling between the connection land 4 and the wiring conductor layer 8 is small. Here, a conventional multilayer wiring board will be described in detail with reference to the accompanying drawings. FIG. 2 is a sectional view showing an example of a conventional multilayer wiring board. In this figure, 51 is a multilayer wiring board, 52 is an insulating base, and a through conductor 53 is formed on the insulating board 52. Further, connection lands 54 extending from the through conductors 53 are formed on the surface of the insulating base 52, and constitute a core substrate 55. Further, the inside of the through conductor 53 is filled with an insulating material or a conductive material 56, a plurality of insulating layers 57 and a plurality of wiring conductor layers 58 are formed on the surface of the core substrate 55, and one surface is External connection pads 59 for electrical connection are formed, and are electrically connected to the connection lands 54 by a plurality of via conductors 60. A semiconductor element connection pad 61 is formed on the other surface, and is electrically connected to the connection land 54 by a plurality of via conductors 60. In this example, a semiconductor element 62 such as a microprocessor or an ASIC is mounted on the upper surface of the multilayer wiring board 51, and a conductor bump 63 and a semiconductor element 62 made of solder such as tin (Sn) -lead (Pb) are used. It is electrically connected to the multilayer wiring board 51 via the semiconductor element connection pads 61 for connection. The wiring conductor layer 58 is formed of a wide area pattern for ground wiring or power supply wiring, and the connection land 54 is formed to face the wiring conductor layer 58 of the wide area pattern. In the conventional multilayer wiring board 51, the connection lands 54
The thickness of the insulating layer 57a between the insulating layer 57a and the wiring conductor layer 58 opposed thereto is usually the same as the thickness of the other insulating layers 57 because it is not particularly considered. In this case, if the thickness of the insulating layer 57a is small, the capacitance between the connection land 54 and the wiring conductor layer 58 facing the connection land 54 is large, and the electromagnetic coupling between the connection land 54 and the wiring conductor layer 58 causes the connection land. 4, the characteristic impedance mismatch occurs. If the thicknesses of the insulating layer 57 and the insulating layer 57a are both large, the wiring layer 58a as a signal line is sandwiched between the thick insulating layers 57, and reflection occurs due to mismatching of characteristic impedance. These problems are particularly problematic in a multilayer wiring board on which a semiconductor element operating at a high speed of 1 GHz or higher is mounted. In the multilayer wiring board of the present invention, a similar wiring structure may be further laminated in multiple layers to form a multilayer wiring board. Further, a multilayer wiring board may be constructed by attaching a chip resistor, a thin film resistor, a coil inductor, a cross inductor, a chip capacitor or an electrolytic capacitor, or the like. The shape of each insulating layer in plan view is as follows:
The shape may be a square, a rectangle, a diamond, a hexagon, an octagon, or the like. The multi-layer wiring board of the present invention includes a package for storing electronic parts such as a package for storing semiconductor elements, a substrate for mounting electronic parts, a so-called multi-chip module or multi-chip on which a number of semiconductor elements are mounted. Used as a package or motherboard. In the multilayer wiring board of the present invention, each insulating layer 7 is made of, for example, polyimide, epoxy resin, fluororesin,
Aluminum oxide sintered body, aluminum nitride sintered body, silicon carbide based sintered body, silicon nitride based sintered body using an organic insulating material such as polynorbornene or benzocyclobutene or by a ceramic green sheet laminating method. Insulating material using inorganic insulating material such as ceramic, mullite sintered body or glass ceramic sintered body, or combining inorganic insulating powder such as ceramic powder with thermosetting resin such as epoxy resin Formed using an electrically insulating material. As described above, the insulating layer 7a is preferably formed using a material having a thickness of 10% or more than that of the insulating layer 7.
For example, if the insulating layer 7 is made of an epoxy resin,
The thickness of the insulating layer 7a may be made of the same material. These insulating layers 7, 7a are manufactured as follows. For example, in the case of an epoxy resin, an organic material is generally provided on the upper surface of an insulating layer made of a glass epoxy resin or the like formed by impregnating a ceramic or glass fiber woven fabric of an aluminum oxide sintered body with an epoxy resin. An insulating layer 7 made of an organic resin such as an epoxy resin formed by applying a resin precursor by a coating technique such as a spin coating method or a curtain coating method and subjecting the same to a thermosetting treatment, and copper by an electroless plating method. It is manufactured by alternately stacking thin film wiring conductor layers 8 formed by employing a thin film forming technique such as a vapor deposition method and a photolithography technique, and heating and curing at a temperature of about 170 ° C. By changing the thickness of the organic resin precursor in the process of spin coating or curtain coating, it is possible to form the insulating layer 7a thicker than the other insulating layers 7. In the case of a film type resin, the insulating layer 7a having a large thickness can be formed by changing the thickness of a film to be used or by stacking a plurality of the same films. In the case of a glass ceramic sintered body, for example, an organic binder, a solvent, etc. suitable for a raw material powder composed of, for example, a glass powder composed of borosilicate glass and a ceramic filler powder composed of zirconium oxide are used. Is added and mixed to form a slurry, which is formed into a sheet by employing a conventionally known doctor blade method, thereby obtaining a glass ceramic green sheet for the insulating layer 7. In the doctor blade method, the thickness of the insulating layer 7 can be changed by changing the height of the blade, and the thickened insulating layer 7a can be easily obtained. Then, a metal paste for forming each wiring conductor layer 8 is printed and applied in a predetermined pattern, and a glass ceramic green for the insulation layer 7a is formed at a position to be an insulation layer between the connection land 4 and the wiring conductor layer 8 opposed thereto. The sheets are laminated one above the other so that they are positioned, and finally, the laminate is fired in air or a nitrogen atmosphere at a temperature of about 850 to 1100 ° C. The thickness of the insulating layer 7 is appropriately set according to the characteristics of the material to be used so as to satisfy the conditions such as mechanical strength and electrical characteristics corresponding to required specifications. Each wiring conductor layer 8 is made of, for example, tungsten (W), molybdenum (Mo), molybdenum manganese (Mo-Mn), copper (Cu), silver (Ag), silver palladium (Ag-Pd), or the like. Metal powder metallization or thin film of metal material such as copper (Cu), silver (Ag), nickel (Ni), chromium (Cr), titanium (Ti), gold (Au) or niobium (Nb) or alloys thereof May be formed. Specifically, for example, in the case of forming a thin film of a metal material, after forming a metal film by a sputtering method, a vacuum evaporation method or a plating method, it can be formed into a predetermined wiring pattern by a photolithography method. On the other hand, in the case of forming by metal powder metallization, a metal paste obtained by adding and mixing an appropriate organic binder, a solvent and the like to the metal powder is printed and applied in a predetermined pattern on a ceramic green sheet serving as the insulating layer 7. It can be formed by firing this together with the laminate of ceramic green sheets. It should be noted that the present invention is not limited to the above-described embodiment, and various changes may be made without departing from the spirit of the present invention. According to the multilayer wiring board of the present invention,
A multi-layer comprising a core substrate having a through conductor penetrating the insulating substrate and a connection land extending from the through conductor on the surface of the insulating substrate, and a plurality of insulating layers and a plurality of wiring conductor layers laminated on the surface of the core substrate By having a wiring portion and having no opening in the wiring conductor layer, the thickness of the insulating layer between the connection land and the wiring conductor layer opposed thereto is made thicker than the thickness of the other insulating layers. In addition, the electromagnetic coupling between the connection land and the wiring conductor layer is reduced, and it is possible to prevent the occurrence of characteristic impedance mismatch at the connection land. As a result, according to the present invention, it is possible to reduce the characteristic impedance mismatch at the connection between the signal wiring conductor and the signal through conductor and reduce the simultaneous switching noise. A multilayer wiring board suitable for an electronic circuit board or the like on which an electronic component such as a semiconductor element is mounted can be provided.

【図面の簡単な説明】 【図1】本発明の多層配線基板の実施の形態の一例を示
す断面図である。 【図2】従来の多層配線基板の実施の形態の一例を示す
断面図である。 【符号の説明】 1:多層配線基板 2:絶縁基体 3:貫通導体 4:接続ランド 5:コア基板 7:絶縁層 7a:接続ランドとこれに対向する配線導体層との間の
絶縁層 8:配線導体層
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing an example of an embodiment of a multilayer wiring board of the present invention. FIG. 2 is a sectional view showing an example of an embodiment of a conventional multilayer wiring board. [Description of Signs] 1: Multilayer wiring board 2: Insulating base 3: Through conductor 4: Connection land 5: Core substrate 7: Insulating layer 7a: Insulating layer 8 between the connecting land and the wiring conductor layer opposed thereto: Wiring conductor layer

Claims (1)

【特許請求の範囲】 【請求項1】 絶縁基体に、該絶縁基体を貫通する貫通
導体および前記絶縁基体の表面に前記貫通導体から延設
された接続ランドを具備するコア基板と、該コア基板の
表面に積層された複数の絶縁層および複数の配線導体層
から成る多層配線部とを有し、前記接続ランドとこれに
対向する前記配線導体層との間の絶縁層の厚みが他の絶
縁層の厚みより厚いことを特徴とする多層配線基板。
Claims: 1. A core substrate having an insulating base, a through conductor penetrating the insulating base, and a connection land extending from the through conductor on a surface of the insulating base, and the core substrate. A plurality of insulating layers and a plurality of wiring conductor layers laminated on the surface of the multi-layer wiring portion, wherein the thickness of the insulating layer between the connection land and the wiring conductor layer opposed thereto is different from that of the other insulating land. A multilayer wiring board characterized by being thicker than a layer thickness.
JP2002050554A 2002-02-26 2002-02-26 Multilayer wiring board Expired - Fee Related JP3990577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002050554A JP3990577B2 (en) 2002-02-26 2002-02-26 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050554A JP3990577B2 (en) 2002-02-26 2002-02-26 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2003249759A true JP2003249759A (en) 2003-09-05
JP3990577B2 JP3990577B2 (en) 2007-10-17

Family

ID=28662752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050554A Expired - Fee Related JP3990577B2 (en) 2002-02-26 2002-02-26 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3990577B2 (en)

Also Published As

Publication number Publication date
JP3990577B2 (en) 2007-10-17

Similar Documents

Publication Publication Date Title
JP2005243864A (en) Wiring board
JP3914731B2 (en) Multilayer wiring board
JP2002223077A (en) Multilayer wiring board
JP3825324B2 (en) Multilayer wiring board
JP2002158448A (en) Multilayer wring board
JP3798959B2 (en) Multilayer wiring board
JP3860675B2 (en) Capacitor
JP2002217545A (en) Multilayer wiring board
JP4511294B2 (en) Wiring board
JP4349827B2 (en) Wiring board
JP4373752B2 (en) Wiring board
JP2004289094A (en) Wiring board
JP3990577B2 (en) Multilayer wiring board
JP3825293B2 (en) Multilayer wiring board
JP4601369B2 (en) Wiring board
JP4557768B2 (en) Semiconductor device
JP2002222892A (en) Multilayer wiring board
JP2003198140A (en) Multilayer wiring board
JP2004253746A (en) Wiring board
JP2005159080A (en) Wiring board
JP2003204165A (en) Multilayer circuit board
JP2003168864A (en) Multilayer circuit board
JP2002093940A (en) Multilayer wiring board
JP2002093941A (en) Multilayer wiring board
JP2002033582A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070720

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees