JP2003168864A - Multilayer circuit board - Google Patents

Multilayer circuit board

Info

Publication number
JP2003168864A
JP2003168864A JP2001351535A JP2001351535A JP2003168864A JP 2003168864 A JP2003168864 A JP 2003168864A JP 2001351535 A JP2001351535 A JP 2001351535A JP 2001351535 A JP2001351535 A JP 2001351535A JP 2003168864 A JP2003168864 A JP 2003168864A
Authority
JP
Japan
Prior art keywords
area
layer
insulating
opening
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001351535A
Other languages
Japanese (ja)
Inventor
Hideo Kawatsu
秀夫 川津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001351535A priority Critical patent/JP2003168864A/en
Publication of JP2003168864A publication Critical patent/JP2003168864A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of a ringing noise in a multilayer circuit board and to prevent the occurrence of a simultaneous switching noise of a circuit for a power source or a circuit for a ground. <P>SOLUTION: The multilayer circuit board comprises a core board 5 having a through conductor 3 and a connecting land 4 extended from the conductor 3 in an insulating base 2, a multilayer wiring part having a plurality of insulating layers 7 and wiring conductor layers 8 laminated on the surface of the core board 5, and an insulating coating layer 12. An opening 13 having an area of the area or more of the land 4 is formed in a region of a wiring conductor layer 9 opposed to the land 4, and an opening 14 having the area of the area or less of the opening 13 and the area of the sectional area or more of the conductor 3 is formed in a region of the coating layer 12 opposed to the opening 13. Since the electromagnetic bond of the land 4 to the layer 9 is small, the mismatching of the characteristic impedance can be prevented. Since the inductance value of the layer 9 can be reduced, the ringing noise or the simultaneously switching noise can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子を収納す
るための半導体素子収納用パッケージあるいは半導体素
子や電子部品が搭載される電子回路基板等に使用される
多層配線基板に関し、特に高速で動作する半導体素子を
収納または搭載するのに好適な配線構造を有する多層配
線基板に関するものである。 【0002】 【従来の技術】従来、マイクロプロセッサやASIC
(Application Specific Integrated Circuit)等に代
表される半導体素子をはじめとする電子部品が搭載さ
れ、電子回路基板等に使用される多層配線基板において
は、内部配線用の配線導体の形成にあたって、アルミナ
セラミックス等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体層とを交
互に積層して多層配線基板を形成していた。 【0003】一方、情報処理能力の向上要求が高まる中
で、半導体素子の動作速度の高速化が進み、内部配線用
の配線導体のうち信号配線には、特性インピーダンスの
整合や信号配線間のクロストークノイズの低減等の電気
特性の向上が求められてきた。そこで、このような要求
に対応するために信号配線の配線構造はストリップ線路
構造とされ、信号配線の上下に絶縁層を介して広面積の
電源配線層もしくは接地(グランド)配線層を形成して
いた。 【0004】しかしながら、このような多層配線基板で
は、絶縁層が比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題点が発生した。 【0005】そこで、絶縁層を比誘電率が10程度である
アルミナセラミックスに代えて、比誘電率が3〜5と比
較的小さいガラスエポキシ樹脂基材にポリイミドまたは
エポキシ樹脂等の有機系材料を用いて形成したいわゆる
ビルドアップ基板が用いられるようになってきた。 【0006】このようなビルドアップ基板は、絶縁層上
にメッキ法,蒸着法またはスパッタリング法等による薄
膜形成技術を用いて銅(Cu)から成る内部配線用導体
膜を形成し、フォトリソグラフィ法やエッチング法によ
り微細なパターンの配線導体層を形成して、この絶縁層
と配線導体層とを交互に多層に積層することによって、
高密度,高機能でかつ半導体素子の高速動作が可能な多
層配線基板を作製することが行なわれている。 【0007】また、半導体素子の動作速度の高速化が進
む中で、多層配線基板内に形成された貫通導体の特性イ
ンピーダンスの不整合により、半導体素子の動作速度の
高速化に対応できないという問題点も発生してきた。 【0008】このような問題に対応するため、特開2000
−77808号公報に開示されたような配線構造が提案され
ている。これは、貫通導体に対向して形成された配線導
体層に、貫通導体の断面積以上の面積の開口部を形成し
たものである。この方法によると、貫通導体部における
特性インピーダンスの不整合の発生を低減することがで
きるため、信号の反射を抑制することが可能となる。 【0009】また、半導体素子の動作速度の高速化とと
もに、信号数の増加が進んできた。このような要求に対
し、ビルドアップ基板は微細なパターンの配線導体を形
成できることから、高速に動作する半導体素子を搭載す
る配線基板として用いられるようになってきた。 【0010】 【発明が解決しようとする課題】しかしながら、ビルド
アップ基板においては、ビルドアップ基板内のコア基板
に形成された貫通導体から延設した接続ランドが大きい
ため、特開2000−77808号公報に開示されているような
構造とすると配線導体層の開口部の大きさが大きくな
り、開口部間の導体領域が減少し、配線導体層の抵抗値
およびインダクタンス値が増大するため、同時スイッチ
ングノイズが発生し易くなる。ここで、同時スイッチン
グノイズとは信号のスイッチング時に電源用もしくは接
地用回路にノイズが発生する現象であり、電源用もしく
は接地用配線導体層のインダクタンス値が増大するにつ
れ、同時スイッチングノイズも増大する傾向が見られ
る。 【0011】従って、同時スイッチングノイズの増大を
防止するためには配線導体層の開口部の大きさを小さく
することが必要となるが、その場合、接続ランドと配線
導体層との電磁気的結合が大きくなることから特性イン
ピーダンスが低下し、特性インピーダンスの不整合が発
生するという問題点がある。 【0012】このように接続ランドで局部的に発生する
特性インピーダンスの不整合は、伝播する信号の周波数
がそれほど高くない場合にはほとんど問題となることは
ないが、特に、信号の周波数が1GHz以上の高速で動
作する半導体素子を搭載した場合に、信号の反射が大き
くなりリンギングノイズの問題が顕著に発生してくる。
ここで、リンギングノイズとは信号配線,貫通導体およ
び接続ランドの各特性インピーダンスが異なるために伝
播する信号に反射が生じ、それがノイズとなって信号に
現れる現象である。 【0013】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、同時スイッチングノイズの
増大を防止し、かつ接続ランドにおける特性インピーダ
ンスの不整合を緩和し、リンギングノイズの発生を低減
することができる、高速で動作する半導体素子等の電子
部品を搭載する電子回路基板等に好適な多層配線基板を
提供することにある。 【0014】 【課題を解決するための手段】本発明の多層配線基板
は、絶縁基体に、この絶縁基体を貫通する貫通導体と、
前記絶縁基体の表面に前記貫通導体から延設された接続
ランドとを具備するコア基板と、このコア基板の表面に
積層された複数の絶縁層および複数の配線導体層から成
る多層配線部と、この多層配線部の表面に形成された絶
縁被覆層とを有し、前記配線導体層の前記接続ランドと
対向する領域に前記接続ランドの面積以上の面積の開口
部が形成されるとともに、前記絶縁被覆層の前記開口部
と対向する領域に前記開口部の面積以下であり、かつ前
記貫通導体の断面積以上の面積の開口部が形成されてい
ることを特徴とするものである。 【0015】本発明の多層配線基板によれば、配線導体
層の接続ランドと対向する領域に接続ランドの面積以下
であり、かつ貫通導体の断面積以上の面積の開口部を形
成したことから、接続ランドと配線導体層との間の実質
的な比誘電率が小さくなるため、接続ランドと配線導体
層との電磁気的な結合を小さくすることができる。その
結果、接続ランドの特性インピーダンスの低下を防止す
ることができることから、接続ランドの特性インピーダ
ンスの不整合の発生を低減することができる。従って、
リンギングノイズの発生を低減することができる。 【0016】また、絶縁被覆層の配線導体層の開口部と
対向する領域に開口部を形成したことにより、配線導体
層に形成した開口部の面積を小さくしても特性インピー
ダンスの低下を防止できることから、配線導体層に形成
した隣接する開口部間の導体領域が大きくなるため、配
線導体層の抵抗値およびインダクタンス値が低減し、同
時スイッチングノイズの発生を低減することができる。 【0017】 【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。 【0018】図1は本発明の多層配線基板の実施の形態
の一例を示す要部断面図であり、図2は本発明の多層配
線基板における配線導体層の一例を示す要部平面図であ
る。 【0019】これらの図において、1は多層配線基板で
ある。2は絶縁基体であり、絶縁基体2には貫通導体3
が形成され、さらに絶縁基体2の表面には貫通導体3か
ら延設された接続ランド4が形成され、これらでコア基
板5を構成している。貫通導体3の内部には絶縁材料も
しくは導電材料6が充填され、コア基板5の表面には複
数の絶縁層7ならびに複数の配線導体層8および9が形
成され、接続ランド4にはビア導体10を通して信号配線
11が電気的に接続されている。これら複数の絶縁層7,
複数の配線導体層8および9,ビア導体10ならびに信号
配線11によりコア基板5の表面に多層配線部が形成さ
れ、その表面には最外層の配線導体層9を空気による酸
化から保護するための絶縁被覆層12が形成されている。 【0020】配線導体層8および9は接地配線用もしく
は電源配線用の広面積パターンとして構成されており、
接続ランド4は広面積パターンの配線導体層9に対向す
るように形成されている。ここで、接続ランド4は配線
導体層9との電磁カップリングによりその特性インピー
ダンスが例えば50Ωとなるように設計されていることが
望ましい。接続ランド4の特性インピーダンスが貫通導
体3やビア導体10の特性インピーダンスと異なる場合、
特性インピーダンスの不整合により反射ノイズが発生す
る原因となる。 【0021】本発明の多層配線基板では、図1に示した
ように、配線導体層9の接続ランド4と対向する領域に
接続ランド4の面積以上の面積の開口部13が形成されて
いる。これにより、接続ランド4と配線導体層9との間
の電磁気的な結合を減少することができるため、接続ラ
ンド4における特性インピーダンスの不整合を防止する
ことができる。 【0022】なお、配線導体層9の開口部13の面積は、
可能な限り小さい方が望ましい。特に、開口部13が隣接
して存在する場合は、隣接する開口部13同士が繋がるこ
となく、かつ、隣接する開口部13間における配線導体層
9の導体領域が大きく形成できるような面積とすること
が望ましい。 【0023】ここで、従来の多層配線基板について図4
および図5に基づき詳細に説明する。図4は従来の多層
配線基板の一例を示す要部断面図であり、図5は従来の
多層配線基板における配線導体層の一例を示す要部平面
図である。 【0024】これらの図において、51は多層配線基板で
ある。52は絶縁基体であり、絶縁基体52には貫通導体53
が形成され、さらに絶縁基体52の表面には貫通導体53か
ら延設された接続ランド54が形成され、これらでコア基
板55を構成している。貫通導体53の内部には絶縁材料も
しくは導電材料56が充填され、コア基板55の表面には複
数の絶縁層57および複数の配線導体層58および59が形成
され、接続ランド54にはビア導体60を通して信号配線61
が電気的に接続されている。これら複数の絶縁層57,複
数の配線導体層58および59,ビア導体60ならびに信号配
線61によりコア基板55の表面に多層配線部が形成され、
その表面には最外層の配線導体層59を空気による酸化か
ら保護するための絶縁被覆層62が形成されている。 【0025】配線導体層58および59は接地配線用もしく
は電源配線用の広面積パターンとして構成されており、
接続ランド54は広面積パターンの配線導体層59に対向す
るように形成されている。 【0026】図4に示すように、従来の多層配線基板51
においては、接続ランド54は絶縁層57で被覆されるとと
もに、絶縁被覆層62でも被覆されている。これにより、
接続ランド54と配線導体層59との間およびその周囲に比
誘電率が高い絶縁材料が介在することとなり、その結
果、接続ランド54と配線導体層59との電磁気的な結合が
強くなり、接続ランド54の特性インピーダンスが小さく
なる。 【0027】これに対し、接続ランド54の特性インピー
ダンスの低減を改善する方法として、配線導体層59に形
成された開口部63の大きさを大きくする方法がある。し
かし、図5に示したように、接続ランド54が隣接して形
成されている場合に配線導体層59の開口部63の大きさを
大きくすると、接続ランド54間の配線導体層59の導体領
域64が小さくなり、配線導体層59の抵抗値およびインダ
クタンス値が増加し、その結果、同時スイッチングノイ
ズが発生し易くなる。 【0028】ここで、同時スイッチングノイズについて
説明する。半導体素子のスイッチング動作に必要な電源
供給は、多層配線基板の配線導体層を通して供給され
る。このとき、配線導体層にはインダクタンス値が存在
する。このインダクタンスには半導体素子への電源供給
を阻害する働きがある。特に、半導体素子のスイッチン
グが複数同時に行なわれた場合、半導体素子へ供給され
る電源電圧が変動し、電源用回路もしくは接地用回路に
ノイズが発生するものである。 【0029】これらの問題は、特に1GHz以上の高速
で動作する半導体素子を搭載した多層配線基板で問題と
なる。 【0030】これに対し、本発明の多層配線基板1で
は、図1に示したように、絶縁被覆層12の配線導体層9
の開口部13と対向する領域に配線導体層9の開口部13の
面積以下であり、かつ貫通導体3の断面積以上の面積の
開口部14が形成されている。この絶縁被覆層12に形成さ
れた開口部14には空気が満たされることから、従来の多
層配線基板51に比べて接続ランド4と配線導体層9との
間および周囲に介在する絶縁材料の比誘電率が小さくな
り、接続ランド4と配線導体層9との電磁気的な結合が
小さくなるため、配線導体層9に形成する開口部13の大
きさが従来の多層配線基板51より小さい場合でも、接続
ランド4の特性インピーダンスを所望の値に適宜設定す
ることができる。 【0031】さらに、図3に本発明の多層配線基板の実
施の形態の他の例を図2と同様の要部平面図で示したよ
うに、本発明の多層配線基板における構造によると接続
ランド21と配線導体層22との間の実質的な比誘電率を小
さくできることから、接続ランド21が隣接して形成され
ている場合でも、配線導体層22に形成した開口部23の面
積を小さくしても特性インピーダンスの低下を防止でき
る。これにより、配線導体層22の抵抗値およびインダク
タンス値が減少し、その結果、同時スイッチングノイズ
の低減ができる。 【0032】本発明の多層配線基板においては、同様の
配線構造をさらに多層に積層して多層配線基板を構成し
てもよい。 【0033】また、チップ抵抗,薄膜抵抗,コイルイン
ダクタ,クロスインダクタ,チップコンデンサまたは電
解コンデンサ等といったものを取着して多層配線基板を
構成してもよい。 【0034】また、絶縁基板2および各絶縁層7の平面
視における形状は、正方形状,長方形状,菱形状,六角
形状または八角形状等の形状であってもよい。 【0035】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。 【0036】本発明の多層配線基板において、各絶縁層
7は、例えばポリイミド,エポキシ樹脂,フッ素樹脂,
ポリノルボルネンまたはベンゾシクロブテン等の有機絶
縁材料を使用して、あるいはセラミックグリーンシート
積層法によって、酸化アルミニウム質焼結体,窒化アル
ミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結
体,ムライト質焼結体またはガラスセラミックス焼結体
等の無機絶縁材料を使用して、あるいはセラミックス粉
末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂
で結合して成る複合絶縁材料などの電気絶縁材料を使用
して形成される。 【0037】これらの絶縁層7は以下のようにして作製
される。例えばエポキシ樹脂から成る場合であれば、一
般に酸化アルミニウム質焼結体から成るセラミックスや
ガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて
形成されるガラスエポキシ樹脂等から成る絶縁層の上面
に、有機樹脂前駆体をスピンコート法もしくはカーテン
コート法等の塗布技術により被着させ、これを熱硬化処
理することによって形成されるエポキシ樹脂等の有機樹
脂から成る絶縁層7と、銅を無電解めっき法や蒸着法等
の薄膜形成技術およびフォトリソグラフィ技術を採用す
ることによって形成される薄膜配線導体層8および9と
を交互に積層し、約170℃程度の温度で加熱硬化するこ
とによって製作される。ビア導体10も配線導体8および
9と同様の方法で同時に形成される。 【0038】絶縁層7のビア導体10を形成するための貫
通孔の形成は、例えば絶縁層7が上述したようなエポキ
シ樹脂を塗布・硬化させて形成される場合であれば、硬
化後にエキシマレーザやCO2ガスレーザ等のレーザを
照射する方法により形成される。 【0039】また、絶縁層7を感光性の材料で形成する
場合であれば、ビア導体10を形成するための貫通孔は絶
縁層7と同時に形成される。例えば絶縁層7を感光性ポ
リイミドで形成する場合であれば、感光性ポリイミド樹
脂をスピンコート法等により塗布し、貫通孔となる部分
をマスクして紫外光等を照射して貫通孔となる部分以外
の樹脂を硬化させた後、貫通孔となる部分の樹脂を除去
することにより形成することができる。 【0040】また、絶縁層7が例えば酸化アルミニウム
質焼結体から成る場合であれば、まず、酸化アルミニウ
ム,酸化珪素,酸化カルシウムまたは酸化マグネシウム
等の原料粉末に適当な有機バインダ,溶剤等を添加混合
して泥漿状となすとともに、これを従来周知のドクター
ブレード法を採用してシート状となすことによってセラ
ミックグリーンシートを得る。このセラミックグリーン
シートに適当な打ち抜き加工を施してビア導体10が形成
される貫通孔を形成する。そして、ビア導体10と成る金
属ペーストを貫通孔に印刷埋め込みし、各配線導体層8
および9と成る金属ペーストを所定のパターンに印刷塗
布して上下に積層し、最後にこの積層体を還元雰囲気
中、約1600℃の温度で焼成することによって製作され
る。 【0041】これらの絶縁層7の厚みとしては、使用す
る材料の特性に応じて、要求される仕様に対応する機械
的強度や電気的特性等の条件を満たすように適宣設定さ
れる。 【0042】絶縁被覆層12は、絶縁層7の形成と同様の
材料を用いて、同様の方法で形成される。その際、所定
の形状で最外層に形成された絶縁層7を絶縁被覆層12と
して用いることができる。また、絶縁層7を形成した後
に絶縁層7とは異なる材料を用いて絶縁被覆層12を形成
してもよく、例えばエポキシ系樹脂のソルダーレジスト
を所定の形状に塗布・硬化させることにより、または感
光性のエポキシ系樹脂のソルダーレジストを全面に塗布
し、所定形状のマスクを通して紫外光等を照射して硬化
させ、不要な未硬化部分を除去することにより形成すれ
ばよい。 【0043】また、絶縁層7が例えば酸化アルミニウム
質焼結体から成る場合であれば、上述した絶縁層7の形
成方法における金属ペーストにより所定のパターンが形
成されたセラミックグリーンシートの内、最外層となる
セラミックグリーンシート上に、セラミックグリーンシ
ートと同様の成分のペーストを用いて所定のパターンに
絶縁被覆層12を形成しておくことにより、絶縁層7と同
時に形成される。 【0044】以上のようにして絶縁被覆層12を形成すれ
ば、絶縁被覆層12の形成と同時に絶縁被覆層12の開口部
14も形成される。 【0045】また、各配線導体層8および9は、例えば
タングステン(W),モリブデン(Mo),モリブデン
マンガン(Mo−Mn),銅(Cu),銀(Ag)また
は銀パラジウム(Ag−Pd)等の金属粉末メタライ
ズ、あるいは銅(Cu),銀(Ag),ニッケル(N
i),クロム(Cr),チタン(Ti),金(Au)ま
たはニオブ(Nb)やそれらの合金等の金属材料の薄膜
等により形成すればよい。 【0046】具体的には例えば金属材料の薄膜で形成す
る場合は、スパッタリング法,真空蒸着法またはメッキ
法により金属膜を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成することができる。 【0047】他方、Wの金属粉末メタライズで形成する
場合は、W粉末に適当な有機バインダ,溶剤等を添加混
合して得た金属ペーストを絶縁層7と成るセラミックグ
リーンシートに所定のパターンに印刷塗布し、これをセ
ラミックグリーンシートの積層体とともに焼成すること
によって形成することができる。 【0048】以上のようにして配線導体層9を形成すれ
ば、配線導体層9の形成と同時に配線導体層9の開口部
13も形成される。 【0049】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。 【0050】 【発明の効果】本発明の多層配線基板は、絶縁基体に、
この絶縁基体を貫通する貫通導体と、前記絶縁基体の表
面に前記貫通導体から延設された接続ランドとを具備す
るコア基板と、このコア基板の表面に積層された複数の
絶縁層および複数の配線導体層から成る多層配線部と、
この多層配線部の表面に形成された絶縁被覆層とを有
し、前記配線導体層の前記接続ランドと対向する領域に
前記接続ランドの面積以上の面積の開口部が形成される
とともに、前記絶縁被覆層の前記開口部と対向する領域
に前記開口部の面積以下であり、かつ前記貫通導体の断
面積以上の面積の開口部が形成されていることを特徴と
するものであって、配線導体層の接続ランドと対向する
領域に接続ランドの面積以上の面積の開口部を形成した
ことから、接続ランドと配線導体層との電磁気的な結合
が小さくなり、また、絶縁被覆層の配線導体層の開口部
と対向する領域に配線導体層の開口部の面積以下であ
り、かつ貫通導体の断面積以上の面積の開口部を形成し
たことから、接続ランドと配線導体層との間の実質的な
比誘電率が小さくなるため、接続ランドと配線導体層と
の電磁気的な結合を小さくすることができる。その結
果、接続ランドの特性インピーダンスの低下を防止する
ことができることから、接続ランドの特性インピーダン
スの不整合の発生を低減することができる。従って、リ
ンギングノイズの発生を低減することができる。 【0051】また、絶縁被覆層の配線導体層の開口部と
対向する領域に開口部を形成したことにより、配線導体
層に形成した開口部の面積を小さくしても特性インピー
ダンスの低下を防止できることから、配線導体層に形成
した隣接する開口部間の導体領域が大きくなるため、配
線導体層の抵抗値およびインダクタンス値が低減し、同
時スイッチングノイズの発生を低減することができる。 【0052】以上の結果、本発明の多層配線基板によれ
ば、同時スイッチングノイズの増大を防止し、かつ接続
ランドにおける特性インピーダンスの不整合を緩和し、
リンギングノイズの発生を低減することができる、高速
で動作する半導体素子等の電子部品を搭載する電子回路
基板等に好適な多層配線基板を提供することができた。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a package for housing a semiconductor element for housing a semiconductor element or an electronic circuit board on which a semiconductor element or an electronic component is mounted. The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board having a wiring structure suitable for housing or mounting a semiconductor element operating at high speed. [0002] Conventionally, microprocessors and ASICs
(Application Specific Integrated Circuit) and other electronic components such as semiconductor elements are mounted on a multilayer wiring board used for an electronic circuit board or the like. In forming a wiring conductor for internal wiring, alumina ceramics or the like is used. The insulating layer made of ceramic and the wiring conductor layer made of a high melting point metal such as tungsten (W) are alternately laminated to form a multilayer wiring board. On the other hand, as the demand for improving the information processing capability has increased, the operating speed of the semiconductor element has been increased, and the signal wiring among the wiring conductors for the internal wiring has characteristic impedance matching and crossover between the signal wirings. There has been a demand for improvement of electrical characteristics such as reduction of talk noise. In order to cope with such a demand, the wiring structure of the signal wiring is a strip line structure, and a wide-area power supply wiring layer or a ground (ground) wiring layer is formed above and below the signal wiring via an insulating layer. Was. However, in such a multilayer wiring board, since the insulating layer is made of alumina ceramic or the like having a relative dielectric constant of about 10, the electromagnetic coupling between the signal wirings is increased, so that the crosstalk noise is increased. As a result, there has been a problem that the operation speed of the semiconductor element cannot be increased. Therefore, instead of using alumina ceramic having a relative dielectric constant of about 10 for the insulating layer, an organic material such as polyimide or epoxy resin is used for a glass epoxy resin base material having a relatively small relative dielectric constant of 3 to 5. A so-called build-up substrate formed by using such a method has come to be used. In such a build-up substrate, a conductor film for internal wiring made of copper (Cu) is formed on an insulating layer by using a thin film forming technique such as a plating method, a vapor deposition method, or a sputtering method, and the photolithography method or the like. By forming a fine pattern wiring conductor layer by etching method, by alternately laminating this insulating layer and wiring conductor layer in multiple layers,
2. Description of the Related Art Fabrication of a multi-layer wiring board having high density, high functionality, and capable of high-speed operation of a semiconductor element has been performed. In addition, as the operation speed of the semiconductor device is increased, the operation speed of the semiconductor device cannot be increased due to the mismatch of the characteristic impedance of the through conductor formed in the multilayer wiring board. Has also occurred. To cope with such a problem, Japanese Patent Application Laid-Open
A wiring structure as disclosed in JP-A-77808 has been proposed. This is one in which an opening having an area equal to or larger than the cross-sectional area of the through conductor is formed in the wiring conductor layer formed to face the through conductor. According to this method, it is possible to reduce the occurrence of characteristic impedance mismatch in the through conductor portion, and thus it is possible to suppress signal reflection. In addition, the number of signals has been increasing with the increase in the operating speed of semiconductor devices. In response to such a demand, the build-up substrate can form a fine pattern of wiring conductors, and thus has been used as a wiring substrate on which a semiconductor element operating at high speed is mounted. [0010] However, in the build-up board, since a connection land extending from a through conductor formed in a core board in the build-up board is large, Japanese Patent Laid-Open No. 2000-77808 is disclosed. In the structure as disclosed in the above, the size of the opening in the wiring conductor layer becomes large, the conductor region between the openings decreases, and the resistance value and the inductance value of the wiring conductor layer increase. Is more likely to occur. Here, simultaneous switching noise is a phenomenon in which noise occurs in a power supply or ground circuit during signal switching, and the simultaneous switching noise tends to increase as the inductance value of the power supply or ground wiring conductor layer increases. Can be seen. Therefore, in order to prevent simultaneous switching noise from increasing, it is necessary to reduce the size of the opening of the wiring conductor layer. In this case, electromagnetic coupling between the connection land and the wiring conductor layer is required. There is a problem that the characteristic impedance is reduced due to the increase, and the characteristic impedance is mismatched. As described above, the characteristic impedance mismatch locally generated in the connection land hardly causes a problem when the frequency of the propagating signal is not so high. In particular, the frequency of the signal is 1 GHz or more. When a semiconductor element that operates at a high speed is mounted, signal reflection becomes large and the problem of ringing noise occurs remarkably.
Here, the ringing noise is a phenomenon in which a signal propagated due to different characteristic impedances of a signal wiring, a through conductor, and a connection land is generated, and the reflected noise appears in the signal. SUMMARY OF THE INVENTION The present invention has been completed to solve the above problems, and an object of the present invention is to prevent simultaneous switching noise from increasing, to reduce characteristic impedance mismatching at connection lands, and to generate ringing noise. An object of the present invention is to provide a multilayer wiring board suitable for an electronic circuit board or the like on which electronic components such as semiconductor elements operating at a high speed can be reduced. According to the present invention, there is provided a multilayer wiring board comprising: an insulating base; a through conductor penetrating the insulating base;
A core substrate including a connection land extending from the through conductor on the surface of the insulating base, a multilayer wiring portion including a plurality of insulating layers and a plurality of wiring conductor layers stacked on the surface of the core substrate, An insulating covering layer formed on the surface of the multilayer wiring portion, wherein an opening having an area equal to or larger than the area of the connection land is formed in a region of the wiring conductor layer facing the connection land, and An opening having an area equal to or less than the area of the opening and having an area equal to or greater than the cross-sectional area of the through conductor is formed in a region of the coating layer facing the opening. According to the multilayer wiring board of the present invention, an opening having an area smaller than the area of the connection land and larger than the cross-sectional area of the through conductor is formed in the area of the wiring conductor layer facing the connection land. Since the relative dielectric constant between the connection land and the wiring conductor layer is substantially reduced, the electromagnetic coupling between the connection land and the wiring conductor layer can be reduced. As a result, it is possible to prevent the characteristic impedance of the connection land from lowering, so that it is possible to reduce the occurrence of mismatching of the characteristic impedance of the connection land. Therefore,
Generation of ringing noise can be reduced. Further, since the opening is formed in a region of the insulating coating layer opposite to the opening of the wiring conductor layer, a decrease in characteristic impedance can be prevented even if the area of the opening formed in the wiring conductor layer is reduced. Therefore, the conductor region between the adjacent openings formed in the wiring conductor layer becomes large, so that the resistance value and the inductance value of the wiring conductor layer are reduced, and the occurrence of simultaneous switching noise can be reduced. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a sectional view of an essential part showing an example of an embodiment of a multilayer wiring board of the present invention, and FIG. 2 is a plan view of an essential part showing an example of a wiring conductor layer in the multilayer wiring board of the present invention. . In these figures, reference numeral 1 denotes a multilayer wiring board. Reference numeral 2 denotes an insulating base, and the insulating base 2 includes a through conductor 3
Are formed, and connection lands 4 extending from the through conductors 3 are formed on the surface of the insulating base 2, and these constitute a core substrate 5. The inside of the through conductor 3 is filled with an insulating material or a conductive material 6, a plurality of insulating layers 7 and a plurality of wiring conductor layers 8 and 9 are formed on the surface of the core substrate 5. Signal wiring through
11 is electrically connected. These plurality of insulating layers 7,
A multilayer wiring portion is formed on the surface of the core substrate 5 by the plurality of wiring conductor layers 8 and 9, the via conductor 10 and the signal wiring 11, and the outermost wiring conductor layer 9 is protected on the surface from oxidation by air. An insulating coating layer 12 is formed. The wiring conductor layers 8 and 9 are formed as wide area patterns for ground wiring or power supply wiring.
The connection land 4 is formed so as to face the wiring conductor layer 9 having a wide area pattern. Here, it is desirable that the connection land 4 be designed so that its characteristic impedance becomes, for example, 50Ω by electromagnetic coupling with the wiring conductor layer 9. When the characteristic impedance of the connection land 4 is different from the characteristic impedance of the through conductor 3 or the via conductor 10,
A mismatch in characteristic impedance causes reflection noise to occur. In the multilayer wiring board of the present invention, as shown in FIG. 1, an opening 13 having an area equal to or larger than the area of the connection land 4 is formed in a region of the wiring conductor layer 9 facing the connection land 4. As a result, electromagnetic coupling between the connection land 4 and the wiring conductor layer 9 can be reduced, so that mismatching of the characteristic impedance in the connection land 4 can be prevented. The area of the opening 13 of the wiring conductor layer 9 is
It is desirable to be as small as possible. In particular, when the openings 13 are adjacent to each other, the area is set so that the adjacent openings 13 are not connected to each other and the conductor region of the wiring conductor layer 9 between the adjacent openings 13 can be formed large. It is desirable. FIG. 4 shows a conventional multilayer wiring board.
This will be described in detail with reference to FIG. FIG. 4 is a sectional view of a main part showing an example of a conventional multilayer wiring board, and FIG. 5 is a plan view of a main part showing an example of a wiring conductor layer in the conventional multilayer wiring board. In these figures, reference numeral 51 denotes a multilayer wiring board. Reference numeral 52 denotes an insulating base, and the insulating base 52 includes a through conductor 53.
Are formed, and connection lands 54 extending from the through conductors 53 are formed on the surface of the insulating base 52, and these constitute a core substrate 55. The inside of the through conductor 53 is filled with an insulating material or a conductive material 56, a plurality of insulating layers 57 and a plurality of wiring conductor layers 58 and 59 are formed on the surface of the core substrate 55, and a via land 60 is formed on the connection land 54. Signal wiring through 61
Are electrically connected. A multilayer wiring portion is formed on the surface of the core substrate 55 by the plurality of insulating layers 57, the plurality of wiring conductor layers 58 and 59, the via conductor 60, and the signal wiring 61,
On its surface, an insulating coating layer 62 for protecting the outermost wiring conductor layer 59 from oxidation by air is formed. The wiring conductor layers 58 and 59 are formed as wide area patterns for ground wiring or power supply wiring.
The connection land 54 is formed so as to face the wiring conductor layer 59 having the wide area pattern. As shown in FIG. 4, a conventional multilayer wiring board 51
In, the connection lands 54 are covered with the insulating layer 57 and also with the insulating covering layer 62. This allows
An insulating material having a high relative dielectric constant is interposed between and around the connection land 54 and the wiring conductor layer 59, and as a result, the electromagnetic coupling between the connection land 54 and the wiring conductor layer 59 is increased, and the connection is made. The characteristic impedance of the land 54 decreases. On the other hand, as a method of improving the reduction of the characteristic impedance of the connection land 54, there is a method of increasing the size of the opening 63 formed in the wiring conductor layer 59. However, as shown in FIG. 5, when the size of the opening 63 of the wiring conductor layer 59 is increased when the connection lands 54 are formed adjacent to each other, the conductor area of the wiring conductor layer 59 between the connection lands 54 is increased. 64 is reduced, the resistance value and the inductance value of the wiring conductor layer 59 are increased, and as a result, simultaneous switching noise is likely to occur. Here, simultaneous switching noise will be described. The power supply required for the switching operation of the semiconductor element is supplied through the wiring conductor layer of the multilayer wiring board. At this time, an inductance value exists in the wiring conductor layer. This inductance has a function of obstructing power supply to the semiconductor element. In particular, when a plurality of semiconductor elements are simultaneously switched, a power supply voltage supplied to the semiconductor elements fluctuates, and noise is generated in a power supply circuit or a ground circuit. These problems become a problem particularly in a multilayer wiring board on which a semiconductor element operating at a high speed of 1 GHz or more is mounted. On the other hand, in the multilayer wiring board 1 of the present invention, as shown in FIG.
An opening 14 having an area equal to or less than the area of the opening 13 of the wiring conductor layer 9 and equal to or greater than the cross-sectional area of the through conductor 3 is formed in a region opposed to the opening 13. Since the opening 14 formed in the insulating coating layer 12 is filled with air, the ratio of the insulating material interposed between and around the connection land 4 and the wiring conductor layer 9 is larger than that of the conventional multilayer wiring board 51. Since the dielectric constant is reduced and the electromagnetic coupling between the connection land 4 and the wiring conductor layer 9 is reduced, even when the size of the opening 13 formed in the wiring conductor layer 9 is smaller than the conventional multilayer wiring board 51, The characteristic impedance of the connection land 4 can be appropriately set to a desired value. FIG. 3 shows another embodiment of the multilayer wiring board of the present invention in a plan view similar to that of FIG. 2, and according to the structure of the multilayer wiring board of the present invention, Since the substantial relative dielectric constant between the wiring conductor layer 21 and the wiring conductor layer 22 can be reduced, the area of the opening 23 formed in the wiring conductor layer 22 is reduced even when the connection lands 21 are formed adjacent to each other. However, the characteristic impedance can be prevented from lowering. Thereby, the resistance value and the inductance value of the wiring conductor layer 22 decrease, and as a result, simultaneous switching noise can be reduced. In the multilayer wiring board of the present invention, a similar wiring structure may be further laminated in multiple layers to form a multilayer wiring board. Further, a multilayer wiring board may be constructed by attaching a chip resistor, a thin film resistor, a coil inductor, a cross inductor, a chip capacitor or an electrolytic capacitor, or the like. The shapes of the insulating substrate 2 and the respective insulating layers 7 in plan view may be square, rectangular, diamond, hexagonal or octagonal. The multi-layer wiring board of the present invention includes a package for storing electronic parts such as a package for storing semiconductor elements, a substrate for mounting electronic parts, a so-called multi-chip module or multi-chip on which a large number of semiconductor elements are mounted. Used as a package or motherboard. In the multilayer wiring board of the present invention, each insulating layer 7 is made of, for example, polyimide, epoxy resin, fluororesin,
Aluminum oxide sintered body, aluminum nitride sintered body, silicon carbide based sintered body, silicon nitride based sintered body using an organic insulating material such as polynorbornene or benzocyclobutene or by a ceramic green sheet laminating method. Insulating material using inorganic insulating material such as ceramic, mullite sintered body or glass ceramic sintered body, or combining inorganic insulating powder such as ceramic powder with thermosetting resin such as epoxy resin Formed using an electrically insulating material. These insulating layers 7 are manufactured as follows. For example, in the case of an epoxy resin, the upper surface of an insulating layer made of a glass epoxy resin or the like formed by impregnating a ceramic or glass fiber woven cloth of a ceramic or a glass fiber with an epoxy resin is generally used. An insulating layer 7 made of an organic resin such as an epoxy resin formed by applying a resin precursor by a coating technique such as a spin coating method or a curtain coating method and subjecting the same to a thermosetting treatment, and copper by an electroless plating method. It is manufactured by alternately stacking thin film wiring conductor layers 8 and 9 formed by adopting a thin film forming technique such as a vapor deposition method and a photolithography technique and heating and curing at a temperature of about 170 ° C. The via conductor 10 is also formed simultaneously with the wiring conductors 8 and 9 in the same manner. In the case where the insulating layer 7 is formed by applying and curing the above-described epoxy resin, for example, the through-hole for forming the via conductor 10 of the insulating layer 7 is formed by excimer laser after the curing. And a method of irradiating a laser such as a CO 2 gas laser. When the insulating layer 7 is formed of a photosensitive material, a through hole for forming the via conductor 10 is formed at the same time as the insulating layer 7. For example, when the insulating layer 7 is formed of photosensitive polyimide, a photosensitive polyimide resin is applied by a spin coating method or the like, and a portion to be a through hole is irradiated with ultraviolet light or the like while masking a portion to be a through hole. After the other resin is cured, the resin can be formed by removing the resin in the portion to be the through hole. When the insulating layer 7 is made of, for example, an aluminum oxide sintered body, first, an appropriate organic binder, a solvent or the like is added to a raw material powder such as aluminum oxide, silicon oxide, calcium oxide or magnesium oxide. A ceramic green sheet is obtained by mixing to form a slurry and forming the sheet into a sheet by employing a conventionally known doctor blade method. An appropriate punching process is performed on the ceramic green sheet to form a through hole in which the via conductor 10 is formed. Then, a metal paste to be the via conductor 10 is printed and embedded in the through-hole, and each wiring conductor layer 8 is formed.
And 9 are printed and coated in a predetermined pattern, laminated one above the other, and finally fired at a temperature of about 1600 ° C. in a reducing atmosphere. The thickness of the insulating layer 7 is appropriately set according to the characteristics of the material to be used so as to satisfy conditions such as mechanical strength and electrical characteristics corresponding to required specifications. The insulating coating layer 12 is formed by the same method using the same material as that for forming the insulating layer 7. At that time, the insulating layer 7 formed in the outermost layer in a predetermined shape can be used as the insulating coating layer 12. Further, after forming the insulating layer 7, the insulating coating layer 12 may be formed using a material different from the insulating layer 7, for example, by applying and curing an epoxy resin solder resist in a predetermined shape, or It may be formed by applying a solder resist made of a photosensitive epoxy resin on the entire surface, irradiating it with ultraviolet light or the like through a mask having a predetermined shape, and curing it, and removing unnecessary uncured portions. When the insulating layer 7 is made of, for example, a sintered body of aluminum oxide, the outermost layer of the ceramic green sheet on which a predetermined pattern is formed by the metal paste in the method of forming the insulating layer 7 described above. By forming the insulating coating layer 12 in a predetermined pattern on the ceramic green sheet to be formed using a paste having the same components as the ceramic green sheet, the insulating coating layer 12 is formed simultaneously with the insulating layer 7. When the insulating coating layer 12 is formed as described above, the opening of the insulating coating layer 12 is formed simultaneously with the formation of the insulating coating layer 12.
14 is also formed. The wiring conductor layers 8 and 9 are made of, for example, tungsten (W), molybdenum (Mo), molybdenum manganese (Mo-Mn), copper (Cu), silver (Ag) or silver palladium (Ag-Pd). Or metal powder such as copper (Cu), silver (Ag), nickel (N
i), a thin film of a metal material such as chromium (Cr), titanium (Ti), gold (Au), niobium (Nb), or an alloy thereof may be used. Specifically, for example, in the case of forming a thin film of a metal material, after forming a metal film by a sputtering method, a vacuum evaporation method or a plating method, it can be formed into a predetermined wiring pattern by a photolithography method. On the other hand, when the metal powder of W is formed by metallization, a metal paste obtained by adding and mixing an appropriate organic binder, a solvent and the like to the W powder is printed in a predetermined pattern on a ceramic green sheet serving as the insulating layer 7. It can be formed by coating and firing this together with the laminate of ceramic green sheets. When the wiring conductor layer 9 is formed as described above, the opening of the wiring conductor layer 9 is formed simultaneously with the formation of the wiring conductor layer 9.
13 is also formed. It should be noted that the present invention is not limited to the above-described embodiment, and that various changes may be made without departing from the spirit of the present invention. According to the multilayer wiring board of the present invention,
A core substrate including a through conductor penetrating the insulating base, and a connection land extending from the through conductor on the surface of the insulating base; a plurality of insulating layers and a plurality of insulating layers stacked on the surface of the core substrate; A multi-layer wiring portion composed of a wiring conductor layer,
An insulating covering layer formed on the surface of the multilayer wiring portion, wherein an opening having an area equal to or larger than the area of the connection land is formed in a region of the wiring conductor layer facing the connection land, and An opening having an area not larger than the area of the opening and having an area equal to or larger than a cross-sectional area of the through conductor is formed in a region of the coating layer opposed to the opening; Since an opening having an area equal to or larger than the area of the connection land is formed in a region of the layer opposite to the connection land, electromagnetic coupling between the connection land and the wiring conductor layer is reduced, and the wiring conductor layer of the insulating coating layer is formed. In the region opposed to the opening of the wiring conductor layer, the opening having an area not larger than the area of the opening of the wiring conductor layer and having an area equal to or larger than the cross-sectional area of the through conductor is formed. Low relative permittivity Because, it is possible to reduce the connection lands of the electromagnetic coupling between the wiring conductor layer. As a result, it is possible to prevent the characteristic impedance of the connection land from lowering, so that it is possible to reduce the occurrence of mismatching of the characteristic impedance of the connection land. Therefore, occurrence of ringing noise can be reduced. Further, since the opening is formed in a region of the insulating coating layer opposite to the opening of the wiring conductor layer, a decrease in the characteristic impedance can be prevented even if the area of the opening formed in the wiring conductor layer is reduced. Therefore, the conductor region between the adjacent openings formed in the wiring conductor layer becomes large, so that the resistance value and the inductance value of the wiring conductor layer are reduced, and the occurrence of simultaneous switching noise can be reduced. As a result, according to the multilayer wiring board of the present invention, simultaneous switching noise is prevented from increasing, and mismatching of characteristic impedance at connection lands is reduced.
It is possible to provide a multilayer wiring board suitable for an electronic circuit board or the like on which electronic components such as a semiconductor element operating at a high speed can be mounted and which can reduce the occurrence of ringing noise.

【図面の簡単な説明】 【図1】本発明の多層配線基板の実施の形態の一例を示
す要部断面図である。 【図2】本発明の多層配線基板における配線導体層の一
例を示す要部平面図である。 【図3】本発明の多層配線基板における配線導体層の他
の例を示す要部平面図である。 【図4】従来の多層配線基板の一例を示す要部断面図で
ある。 【図5】従来の多層配線基板における配線導体層の一例
を示す要部平面図である。 【符号の説明】 1:多層配線基板 2:絶縁基体 3:貫通導体 4、21:接続ランド 5:コア基板 7:絶縁層 8、9:配線導体層 12:絶縁被覆層 13:(配線導体層の)開口部 14:(絶縁被覆層の)開口部
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a principal part showing an example of an embodiment of a multilayer wiring board of the present invention. FIG. 2 is a main part plan view showing an example of a wiring conductor layer in the multilayer wiring board of the present invention. FIG. 3 is a main part plan view showing another example of the wiring conductor layer in the multilayer wiring board of the present invention. FIG. 4 is a sectional view of a main part showing an example of a conventional multilayer wiring board. FIG. 5 is a plan view of a main part showing an example of a wiring conductor layer in a conventional multilayer wiring board. [Description of Signs] 1: Multilayer wiring board 2: Insulating base 3: Through conductor 4, 21: Connection land 5: Core substrate 7: Insulating layers 8, 9: Wiring conductor layer 12: Insulating coating layer 13: (Wiring conductor layer Opening 14): Opening (of insulating coating)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA01 AA24 BB06 BB11 BB12 CC01 FF01 FF11 GG01 GG03 5E317 AA24 AA28 BB01 BB11 CC17 CC31 CD23 CD32 GG11 5E346 AA06 AA12 AA15 AA17 AA35 AA43 BB02 BB03 BB04 BB06 BB16 CC01 CC31 DD01 DD31 EE31 FF01 GG28 HH03    ────────────────────────────────────────────────── ─── Continuation of front page    F term (reference) 5E314 AA01 AA24 BB06 BB11 BB12                       CC01 FF01 FF11 GG01 GG03                 5E317 AA24 AA28 BB01 BB11 CC17                       CC31 CD23 CD32 GG11                 5E346 AA06 AA12 AA15 AA17 AA35                       AA43 BB02 BB03 BB04 BB06                       BB16 CC01 CC31 DD01 DD31                       EE31 FF01 GG28 HH03

Claims (1)

【特許請求の範囲】 【請求項1】 絶縁基体に、該絶縁基体を貫通する貫通
導体と、前記絶縁基体の表面に前記貫通導体から延設さ
れた接続ランドとを具備するコア基板と、該コア基板の
表面に積層された複数の絶縁層および複数の配線導体層
から成る多層配線部と、該多層配線部の表面に形成され
た絶縁被覆層とを有し、前記配線導体層の前記接続ラン
ドと対向する領域に前記接続ランドの面積以上の面積の
開口部が形成されるとともに、前記絶縁被覆層の前記開
口部と対向する領域に前記開口部の面積以下であり、か
つ前記貫通導体の断面積以上の面積の開口部が形成され
ていることを特徴とする多層配線基板。
1. A core substrate comprising: an insulating base; a through conductor penetrating the insulating base; and a connection land extending from the through conductor on a surface of the insulating base; A multilayer wiring portion including a plurality of insulating layers and a plurality of wiring conductor layers laminated on the surface of the core substrate, and an insulating coating layer formed on the surface of the multilayer wiring portion; An opening having an area equal to or greater than the area of the connection land is formed in a region facing the land, and the area of the insulating covering layer facing the opening is equal to or less than the area of the opening, and A multilayer wiring board, wherein an opening having an area not less than a cross-sectional area is formed.
JP2001351535A 2001-09-20 2001-11-16 Multilayer circuit board Pending JP2003168864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351535A JP2003168864A (en) 2001-09-20 2001-11-16 Multilayer circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-287710 2001-09-20
JP2001287710 2001-09-20
JP2001351535A JP2003168864A (en) 2001-09-20 2001-11-16 Multilayer circuit board

Publications (1)

Publication Number Publication Date
JP2003168864A true JP2003168864A (en) 2003-06-13

Family

ID=26622633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351535A Pending JP2003168864A (en) 2001-09-20 2001-11-16 Multilayer circuit board

Country Status (1)

Country Link
JP (1) JP2003168864A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040420A (en) * 2009-07-17 2011-02-24 Nitto Denko Corp Printed circuit board and method of manufacturing the same
CN101483381B (en) * 2008-01-07 2012-11-07 台达电子工业股份有限公司 Combined structure
JP2014175356A (en) * 2013-03-06 2014-09-22 Renesas Electronics Corp Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483381B (en) * 2008-01-07 2012-11-07 台达电子工业股份有限公司 Combined structure
JP2011040420A (en) * 2009-07-17 2011-02-24 Nitto Denko Corp Printed circuit board and method of manufacturing the same
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP2014175356A (en) * 2013-03-06 2014-09-22 Renesas Electronics Corp Semiconductor device

Similar Documents

Publication Publication Date Title
JP3732927B2 (en) Multilayer wiring board
JPH11112142A (en) Multilayered wiring board
JP2003168864A (en) Multilayer circuit board
JP3935638B2 (en) Multilayer wiring board
JP2002158448A (en) Multilayer wring board
JP2003124633A (en) Multilayer wiring board
JP4373752B2 (en) Wiring board
JP2002217545A (en) Multilayer wiring board
JP4601369B2 (en) Wiring board
JP3796104B2 (en) Multilayer wiring board
JP3825293B2 (en) Multilayer wiring board
JP2002043762A (en) Multilayer wiring board
JP2001274553A (en) Multilayer wiring board
JP2003101233A (en) Multilayer wiring board
JP3754866B2 (en) Multilayer wiring board
JP3754864B2 (en) Multilayer wiring board
JP3784244B2 (en) Multilayer wiring board
JP3990577B2 (en) Multilayer wiring board
JP2003069231A (en) Multilayer interconnection board
JP2003198140A (en) Multilayer wiring board
JP2002093940A (en) Multilayer wiring board
JP2009088153A (en) Multilayer wiring board and electronic device
JP2001127385A (en) Multilayer wiring board
JP2002033582A (en) Multilayer wiring board
JP2001274279A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040517

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20060620

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20061017

Free format text: JAPANESE INTERMEDIATE CODE: A02