JP2003249514A - 転写配線支持部材及びそれを使用した半導体パッケージの製造法 - Google Patents
転写配線支持部材及びそれを使用した半導体パッケージの製造法Info
- Publication number
- JP2003249514A JP2003249514A JP2003087906A JP2003087906A JP2003249514A JP 2003249514 A JP2003249514 A JP 2003249514A JP 2003087906 A JP2003087906 A JP 2003087906A JP 2003087906 A JP2003087906 A JP 2003087906A JP 2003249514 A JP2003249514 A JP 2003249514A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- nickel
- metal
- semiconductor package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 配線とモールド界面の密着力を向上させ、充
分な配線の引き剥がし強度を確保し、ならびに仮基板を
剥離したあと、モールド表面粗化を可能とする半導体パ
ッケージの製造法を提供する。 【構成】電解銅箔とその上にニッケルめっきされた２層
箔のニッケル面側にパターン銅めっきでチップ実装用パ
ッド部とチップ実装用パッドを含む配線パターンを形成
し、配線パターンのなかで選択的にチップ実装用パッド
部にニッケル、金のめっきをし、ニッケル、金めっきさ
れた配線パターン部以外の露出した銅配線部分を酸化還
元処理して転写配線支持部材を得、半導体チップを配線
側の面に実装し、配線パターンを含め樹脂封止し、その
後、モールド材に接してある該支持材を剥離し、露出し
た配線の中から外部電極以外を保護し、該電極部に外部
端子を接続する半導体パッケージを製造する。 【効果】 耐吸湿性に優れた半導体パッケージを製造で
きる。
分な配線の引き剥がし強度を確保し、ならびに仮基板を
剥離したあと、モールド表面粗化を可能とする半導体パ
ッケージの製造法を提供する。 【構成】電解銅箔とその上にニッケルめっきされた２層
箔のニッケル面側にパターン銅めっきでチップ実装用パ
ッド部とチップ実装用パッドを含む配線パターンを形成
し、配線パターンのなかで選択的にチップ実装用パッド
部にニッケル、金のめっきをし、ニッケル、金めっきさ
れた配線パターン部以外の露出した銅配線部分を酸化還
元処理して転写配線支持部材を得、半導体チップを配線
側の面に実装し、配線パターンを含め樹脂封止し、その
後、モールド材に接してある該支持材を剥離し、露出し
た配線の中から外部電極以外を保護し、該電極部に外部
端子を接続する半導体パッケージを製造する。 【効果】 耐吸湿性に優れた半導体パッケージを製造で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、転写配線支持部材
及びそれを使用した半導体パッケージの製造法に関す
る。
及びそれを使用した半導体パッケージの製造法に関す
る。
【０００２】
【従来の技術】電子機器の小型化、高速化に伴い、プリ
ント配線板上に半導体チップを高密度に実装する必要性
が増大している。理想的には、半導体チップを直接プリ
ント板上に実装できれば良いが、プリント板には、主に
シリコンでできた該チップに対する熱膨張係数の整合や
高放熱性、高配線密度などが要求される。このため、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）をはじめ
とするリードパッケージが、プリント配線板に実装され
る場合が多い。しかし、入出力端子の増大に伴い、半導
体チップの周辺に二次元的に入出力端子を設けるピン挿
入型のＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が開発
されている。このＰＧＡでは、表面実装に適しないこと
から、入出力端子にハンダボールを形成する表面実装型
のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発さ
れている。さらに、パッケージを小型化するため、半導
体チップの周辺に、半導体チップとの接続端子を設け、
その端子と接続して実装領域内に配線と入出力端子を設
けるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が
開発されている。これらは、チップキャリアパッケージ
として知られ、半導体チップをセラミックやプラスチッ
クの基板あるいはフィルムに実装し、封止材でトランス
ファモールドする形態をとる。このようなパッケージで
セラミック基板をベースとした場合、有機材料からなる
プリント板への実装は、熱膨張係数の不整合から接続部
での信頼性が低下し不利である。これに対しては、プラ
スチックの基板あるいはフィルムをベースとした場合が
有利であり、比較的安価である。しかし、熱放散性が低
く、耐吸湿性の改善が不可欠となっている。これらの問
題を解決する手段として、所定の配線が仮基板上にパタ
ーンめっきまたはエッチングで形成され、その形成され
た配線にチップを実装してモールドし、仮基板を剥離す
る転写モールドが提案されている。その中で、金属ベー
スにパターンめっきをする方法として、特開昭５９−２
０８７５６と特開平３−９４４５９がある。前者には、
厚さ３５μｍのＦｅ製基板に１μｍ金、１μｍニッケ
ル、３μｍ金属を順にパターンめっきし、半導体チップ
をＷ／Ｂ接続する。モールド前にめっきパターン下をア
ンダーエッチングする方法が示されている。この方法で
は、配線引き剥がし強度は改善されるものの、モールド
と配線界面での密着力が悪く、耐湿試験で信頼性が低下
する。また後者では、充分な配線の引き剥がし強度が得
られない。一方、電解銅箔をベースフィルムに接合した
転写フィルムをパターンエッチングして、チップ実装後
モールドする方法が特開平３−９９４５６に示されてい
る。エッチングでは微細配線に不利であり、フィルム面
を剥離したあとのモールド表面は、極めてフラットであ
り、ハンダボールなど外部端子接続を形成する際の保護
膜、例えばソルダレジストの密着性に問題が生じる。
ント配線板上に半導体チップを高密度に実装する必要性
が増大している。理想的には、半導体チップを直接プリ
ント板上に実装できれば良いが、プリント板には、主に
シリコンでできた該チップに対する熱膨張係数の整合や
高放熱性、高配線密度などが要求される。このため、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）をはじめ
とするリードパッケージが、プリント配線板に実装され
る場合が多い。しかし、入出力端子の増大に伴い、半導
体チップの周辺に二次元的に入出力端子を設けるピン挿
入型のＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が開発
されている。このＰＧＡでは、表面実装に適しないこと
から、入出力端子にハンダボールを形成する表面実装型
のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発さ
れている。さらに、パッケージを小型化するため、半導
体チップの周辺に、半導体チップとの接続端子を設け、
その端子と接続して実装領域内に配線と入出力端子を設
けるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が
開発されている。これらは、チップキャリアパッケージ
として知られ、半導体チップをセラミックやプラスチッ
クの基板あるいはフィルムに実装し、封止材でトランス
ファモールドする形態をとる。このようなパッケージで
セラミック基板をベースとした場合、有機材料からなる
プリント板への実装は、熱膨張係数の不整合から接続部
での信頼性が低下し不利である。これに対しては、プラ
スチックの基板あるいはフィルムをベースとした場合が
有利であり、比較的安価である。しかし、熱放散性が低
く、耐吸湿性の改善が不可欠となっている。これらの問
題を解決する手段として、所定の配線が仮基板上にパタ
ーンめっきまたはエッチングで形成され、その形成され
た配線にチップを実装してモールドし、仮基板を剥離す
る転写モールドが提案されている。その中で、金属ベー
スにパターンめっきをする方法として、特開昭５９−２
０８７５６と特開平３−９４４５９がある。前者には、
厚さ３５μｍのＦｅ製基板に１μｍ金、１μｍニッケ
ル、３μｍ金属を順にパターンめっきし、半導体チップ
をＷ／Ｂ接続する。モールド前にめっきパターン下をア
ンダーエッチングする方法が示されている。この方法で
は、配線引き剥がし強度は改善されるものの、モールド
と配線界面での密着力が悪く、耐湿試験で信頼性が低下
する。また後者では、充分な配線の引き剥がし強度が得
られない。一方、電解銅箔をベースフィルムに接合した
転写フィルムをパターンエッチングして、チップ実装後
モールドする方法が特開平３−９９４５６に示されてい
る。エッチングでは微細配線に不利であり、フィルム面
を剥離したあとのモールド表面は、極めてフラットであ
り、ハンダボールなど外部端子接続を形成する際の保護
膜、例えばソルダレジストの密着性に問題が生じる。
【０００３】
【発明が解決しようとする課題】本発明は、配線とモー
ルド界面の密着力を向上させ、充分な配線の引き剥がし
強度を確保し、ならびに仮基板を剥離したあと、モール
ド表面粗化を可能とする半導体パッケージの製造法を提
供するものである。
ルド界面の密着力を向上させ、充分な配線の引き剥がし
強度を確保し、ならびに仮基板を剥離したあと、モール
ド表面粗化を可能とする半導体パッケージの製造法を提
供するものである。
【０００４】
【課題を解決するための手段】本願の第一の発明は、
（１ａ）選択的にエッチング可能な第一、第二の２層の
金属からなる支持材の片面上である第二の金属上に、該
第二の金属と選択的にエッチング可能な金属を配線形成
する工程、（１ｂ）該配線上の所定の位置に、チップ実
装用のニッケル、金のめっきを形成する工程、（１ｃ）
該配線を粗化処理する工程により製造された転写配線支
持部材及びこの転写配線支持部材を使用した半導体パッ
ケージの製造法である。
（１ａ）選択的にエッチング可能な第一、第二の２層の
金属からなる支持材の片面上である第二の金属上に、該
第二の金属と選択的にエッチング可能な金属を配線形成
する工程、（１ｂ）該配線上の所定の位置に、チップ実
装用のニッケル、金のめっきを形成する工程、（１ｃ）
該配線を粗化処理する工程により製造された転写配線支
持部材及びこの転写配線支持部材を使用した半導体パッ
ケージの製造法である。
【０００５】本願の第二の発明は、（２ａ）選択的にエ
ッチング可能な第一、第二の２層の金属からなる支持材
の片面上である第二の金属上に、該第二の金属と選択的
にエッチング可能な金属を配線形成する工程、（２ｂ）
該配線上の所定の位置に、チップ実装用のニッケル、金
のめっきを形成する工程、（２ｃ）配線相互間隙にある
該第二の金属を剥離すると共に、第二の金属層間に接し
てある配線の下部をテーパ状にエッチングする工程、
（２ｄ）露出した第一の金属と共に、該配線を粗化処理
する工程により製造された転写配線支持部材及びこの転
写配線支持部材を使用した半導体パッケージの製造法で
ある。
ッチング可能な第一、第二の２層の金属からなる支持材
の片面上である第二の金属上に、該第二の金属と選択的
にエッチング可能な金属を配線形成する工程、（２ｂ）
該配線上の所定の位置に、チップ実装用のニッケル、金
のめっきを形成する工程、（２ｃ）配線相互間隙にある
該第二の金属を剥離すると共に、第二の金属層間に接し
てある配線の下部をテーパ状にエッチングする工程、
（２ｄ）露出した第一の金属と共に、該配線を粗化処理
する工程により製造された転写配線支持部材及びこの転
写配線支持部材を使用した半導体パッケージの製造法で
ある。
【０００６】
【発明の実施の形態】本願の第一の発明では、
１．電解銅箔とその上にニッケルめっきされた２層箔の
ニッケル面側にパターン銅めっきでチップ実装用パッド
部とチップ実装用パッドを含む配線パターンを形成する
工程 ２．配線パターンのなかで選択的にチップ実装用パッド
部にニッケル金めっきを形成する工程 ３．ニッケル金めっきされた配線パターン部以外の露出
した銅配線部分を酸化還元処理する工程 ４．チップ実装用パッド部に半導体チップを実装し、ニ
ッケル金めっきが形成されたチップ実装用パッド部とチ
ップの外部電極とを配線接続する工程 ５．半導体チップと配線パターン部を樹脂封止する工程 ６．電解銅箔とニッケルをエッチングする工程 ７．転写した配線側に、保護膜を形成し、外部端子部を
露出させ、ニッケル、金めっきする工程 ８．金めっきされた外部端子部にハンダボールを接続す
る工程 により半導体パッケージを製造する。
ニッケル面側にパターン銅めっきでチップ実装用パッド
部とチップ実装用パッドを含む配線パターンを形成する
工程 ２．配線パターンのなかで選択的にチップ実装用パッド
部にニッケル金めっきを形成する工程 ３．ニッケル金めっきされた配線パターン部以外の露出
した銅配線部分を酸化還元処理する工程 ４．チップ実装用パッド部に半導体チップを実装し、ニ
ッケル金めっきが形成されたチップ実装用パッド部とチ
ップの外部電極とを配線接続する工程 ５．半導体チップと配線パターン部を樹脂封止する工程 ６．電解銅箔とニッケルをエッチングする工程 ７．転写した配線側に、保護膜を形成し、外部端子部を
露出させ、ニッケル、金めっきする工程 ８．金めっきされた外部端子部にハンダボールを接続す
る工程 により半導体パッケージを製造する。
【０００７】本願の第二の発明では、
１．電解銅箔とその上にニッケルめっきされた２層箔の
ニッケル面側にパターン銅めっきでチップ実装用パド部
とチップ実装用パッドを含む配線パターンを形成する工
程 ２．配線パターンのなかで選択的にチップ実装用パッド
部にニッケル金めっきを形成する工程 ３．配線パターン相互間隙のニッケルをエッチングする
工程 ４．ニッケル金めっきされた配線パターン部以外の露出
した銅配線部分及び配線パターン相互間隙の露出した電
解銅箔部分を酸化還元処理する工程 ５．チップ実装用パッド部に半導体チップを実装し、ニ
ッケル金めっきが形成されたチップ実装用パッド部とチ
ップの外部電極とを配線接続する工程 ６．半導体チップと配線パターン部を樹脂封止する工程 ７．電解銅箔をエッチングする工程 ８．転写した配線側に、保護膜を形成し、外部端子部を
露出させ、金めっきする工程 ９．金めっきされた外部端子部にハンダボールを接続す
る工程 により半導体パッケージを製造する。
ニッケル面側にパターン銅めっきでチップ実装用パド部
とチップ実装用パッドを含む配線パターンを形成する工
程 ２．配線パターンのなかで選択的にチップ実装用パッド
部にニッケル金めっきを形成する工程 ３．配線パターン相互間隙のニッケルをエッチングする
工程 ４．ニッケル金めっきされた配線パターン部以外の露出
した銅配線部分及び配線パターン相互間隙の露出した電
解銅箔部分を酸化還元処理する工程 ５．チップ実装用パッド部に半導体チップを実装し、ニ
ッケル金めっきが形成されたチップ実装用パッド部とチ
ップの外部電極とを配線接続する工程 ６．半導体チップと配線パターン部を樹脂封止する工程 ７．電解銅箔をエッチングする工程 ８．転写した配線側に、保護膜を形成し、外部端子部を
露出させ、金めっきする工程 ９．金めっきされた外部端子部にハンダボールを接続す
る工程 により半導体パッケージを製造する。
【０００８】
【作用】第一の発明により、配線パターンとモールドと
の界面が酸化還元銅の粗化形状を有することで密着力が
増し、耐吸湿性が改善される。第二の発明により、配線
パターンとモールドとの界面が酸化還元銅の粗化形状を
有することで密着力が増し、耐吸湿性が改善される。ま
た、ニッケルエッチング時に配線パターンにおいて局部
電池と思われる現象が生じ、めっき銅の下部にテーパが
生成され、これにより、モールド後配線引き剥がし強度
が増大する。さらに、ニッケルエッチングによりパター
ン相互間隙の電極銅箔が露出し、銅の酸化還元でパター
ン相互間隙も粗化形状となり、モールド及び電解銅箔の
剥離でモールド表面が粗化形状転写され、保護膜の密着
力改善に作用する。
の界面が酸化還元銅の粗化形状を有することで密着力が
増し、耐吸湿性が改善される。第二の発明により、配線
パターンとモールドとの界面が酸化還元銅の粗化形状を
有することで密着力が増し、耐吸湿性が改善される。ま
た、ニッケルエッチング時に配線パターンにおいて局部
電池と思われる現象が生じ、めっき銅の下部にテーパが
生成され、これにより、モールド後配線引き剥がし強度
が増大する。さらに、ニッケルエッチングによりパター
ン相互間隙の電極銅箔が露出し、銅の酸化還元でパター
ン相互間隙も粗化形状となり、モールド及び電解銅箔の
剥離でモールド表面が粗化形状転写され、保護膜の密着
力改善に作用する。
【０００９】
【実施例】実施例１
図１は、本発明に係わる転写モールドパッケージの製造
方法における実施例１である。 工程 １）まず、転写箔の製造では、銅（〜１）とニッ
ケル（〜２）からなる２層箔のニッケル面に金めっきレ
ジスト（〜３）をラミネートする。例えば、日立化成製
フォテックＨＮ６４０を真空ラミネートする。配線パタ
ーンをポジイメージとするマスクを露光し、現像する。
ニッケル面上には、配線パターンのイメージを除く部分
がレジストとして形成される。 工程 ２）次のパターンめっきでは、キャリア（銅とニ
ッケル）を電極として、該レジスト間隙に銅を電気めっ
きする。これにより、チップ実装用パッドを含む配線
（〜４）ならびに配線ＤＢ（ダイボンド）用パッド（〜
４’）が形成される。 工程 ３）、４）、５）次に、配線パターンに含まれる
チップ実装用パッド部をニッケル、金の順でめっきす
る。このため、該パッド部以外をマスクする。この工程
では、パッドの大きさ、ピッチに応じて配線パターンの
マスク方法を選択することが望ましい。ひとつは２段レ
ジスト工程、もうひとつは部分レジスト工程をとる。前
者の工程では、パターンめっき後レジスト上に、さらに
該レジスト（〜３’）をラミネートし、図２に示すよう
に、該パッド部から外側に沿面をとってマスクし露光、
現像でパッド部を露出させる。一方後者の工程では、パ
ターンめっき後レジストを剥離し、配線パターン全体を
露出させる。これに該レジスト（〜３’）を真空ラミネ
ートし、図３に示すように、該端子部か内側に沿面をと
ってマスクし露光、現像によりパッドの一部を露出させ
る。この両工程のいずれかを経て、露出されたパッド部
上に無電解ニッケル、金または、該キャリアを電極とし
た電解ニッケル金をめっきする。 工程 ６）この後、レジストを剥離する。これにより、
図１に示すようにすべて無機材料から構成される箔が形
成される。 工程 ７）この箔を酸化還元処理する。図１の４及び
４’で示す表面の銅が酸化銅の粗化形状を保持した状態
で還元銅となる。 工程 ８）次に、図１に示すように、チップ（〜６）を
ＤＢ材（〜７）を介して、ニッケル面上に銅めっきされ
たＤＢ用パッド（〜４’）に接着する。その後、該チッ
プの外部電極と該転写箔の該チップ実装用パッド間をワ
イヤボンディング（〜８）接続する。この後、図１に示
すようにトランスファー形成により、封止材（〜９）で
モールドする。 工程 ９）この後、該キャリア銅をメルテックス社製ア
ルカリエッチング液エープロセスを用いてエッチングす
る。この時、ニッケルはエッチングされず、転写された
銅パターンのエッチングを防いでいる。次に、該キャリ
アのニッケルをメルテックス社製ニッケルエッチング液
Ｎ−９５０を用いて選択エッチングする。この時、転写
された銅パターンはエッチングされない。これにより、
転写パターン表面はモールド面と同一レベルにある。 工程 １０）次に、太陽インク製ソルダレジストインク
ＰＳＲ４０００−ＡＵＳ５をスクリーン印刷後、表１に
示す工程を経て、外部端子用パッド部以外にソルダレジ
スト（〜１０）形成する。次に、無電解ニッケル、金を
めっき（〜５’）をする。 工程 １１）最後に、ハンダボールを所定の位置に設置
し、赤外線リフロを用いてハンダボール（〜１１）を接
続する。
方法における実施例１である。 工程 １）まず、転写箔の製造では、銅（〜１）とニッ
ケル（〜２）からなる２層箔のニッケル面に金めっきレ
ジスト（〜３）をラミネートする。例えば、日立化成製
フォテックＨＮ６４０を真空ラミネートする。配線パタ
ーンをポジイメージとするマスクを露光し、現像する。
ニッケル面上には、配線パターンのイメージを除く部分
がレジストとして形成される。 工程 ２）次のパターンめっきでは、キャリア（銅とニ
ッケル）を電極として、該レジスト間隙に銅を電気めっ
きする。これにより、チップ実装用パッドを含む配線
（〜４）ならびに配線ＤＢ（ダイボンド）用パッド（〜
４’）が形成される。 工程 ３）、４）、５）次に、配線パターンに含まれる
チップ実装用パッド部をニッケル、金の順でめっきす
る。このため、該パッド部以外をマスクする。この工程
では、パッドの大きさ、ピッチに応じて配線パターンの
マスク方法を選択することが望ましい。ひとつは２段レ
ジスト工程、もうひとつは部分レジスト工程をとる。前
者の工程では、パターンめっき後レジスト上に、さらに
該レジスト（〜３’）をラミネートし、図２に示すよう
に、該パッド部から外側に沿面をとってマスクし露光、
現像でパッド部を露出させる。一方後者の工程では、パ
ターンめっき後レジストを剥離し、配線パターン全体を
露出させる。これに該レジスト（〜３’）を真空ラミネ
ートし、図３に示すように、該端子部か内側に沿面をと
ってマスクし露光、現像によりパッドの一部を露出させ
る。この両工程のいずれかを経て、露出されたパッド部
上に無電解ニッケル、金または、該キャリアを電極とし
た電解ニッケル金をめっきする。 工程 ６）この後、レジストを剥離する。これにより、
図１に示すようにすべて無機材料から構成される箔が形
成される。 工程 ７）この箔を酸化還元処理する。図１の４及び
４’で示す表面の銅が酸化銅の粗化形状を保持した状態
で還元銅となる。 工程 ８）次に、図１に示すように、チップ（〜６）を
ＤＢ材（〜７）を介して、ニッケル面上に銅めっきされ
たＤＢ用パッド（〜４’）に接着する。その後、該チッ
プの外部電極と該転写箔の該チップ実装用パッド間をワ
イヤボンディング（〜８）接続する。この後、図１に示
すようにトランスファー形成により、封止材（〜９）で
モールドする。 工程 ９）この後、該キャリア銅をメルテックス社製ア
ルカリエッチング液エープロセスを用いてエッチングす
る。この時、ニッケルはエッチングされず、転写された
銅パターンのエッチングを防いでいる。次に、該キャリ
アのニッケルをメルテックス社製ニッケルエッチング液
Ｎ−９５０を用いて選択エッチングする。この時、転写
された銅パターンはエッチングされない。これにより、
転写パターン表面はモールド面と同一レベルにある。 工程 １０）次に、太陽インク製ソルダレジストインク
ＰＳＲ４０００−ＡＵＳ５をスクリーン印刷後、表１に
示す工程を経て、外部端子用パッド部以外にソルダレジ
スト（〜１０）形成する。次に、無電解ニッケル、金を
めっき（〜５’）をする。 工程 １１）最後に、ハンダボールを所定の位置に設置
し、赤外線リフロを用いてハンダボール（〜１１）を接
続する。
【００１０】実施例２
図４は、本発明に係わる転写モールドパッケージの製造
方法における実施例２である。実施例１で示した図１の
工程６）で得られた転写箔を該ニッケルエッチングに浸
漬する。これにより図４に示すように、めっきされた配
線パターン間隙のニッケルをエッチングする。この時、
転写箔の断面は、パッケージ銅直下のニッケルは、エッ
チングされずに、パターン銅下部がテーパ状にエッチン
グされる。これは、パターン銅、ニッケル、電解銅箔が
局部電池となり、パターン銅とニッケルの界面付近で、
ニッケルのエッチングを抑制し、逆に銅のエッチングレ
ートが増大すると考えられる。次に、得られた箔を酸化
還元処理する。この後、実施例１で示した同様の工程を
８’）〜１１’）を実施する。ただし、キャリアの剥離
では、銅のみをエッチングする。
方法における実施例２である。実施例１で示した図１の
工程６）で得られた転写箔を該ニッケルエッチングに浸
漬する。これにより図４に示すように、めっきされた配
線パターン間隙のニッケルをエッチングする。この時、
転写箔の断面は、パッケージ銅直下のニッケルは、エッ
チングされずに、パターン銅下部がテーパ状にエッチン
グされる。これは、パターン銅、ニッケル、電解銅箔が
局部電池となり、パターン銅とニッケルの界面付近で、
ニッケルのエッチングを抑制し、逆に銅のエッチングレ
ートが増大すると考えられる。次に、得られた箔を酸化
還元処理する。この後、実施例１で示した同様の工程を
８’）〜１１’）を実施する。ただし、キャリアの剥離
では、銅のみをエッチングする。
【００１１】ソルダレジスト形成の工程を次に示す。
インク混合 ：主剤７０、硬化剤３０（重量比）
熱風乾燥 ：８０℃、２０〜３０分
露光 ：５００ｍＪ／ｃｍ2
現像 ：１ｗｔ％−Ｎａ2ＣＯ3 ３０℃ ６０〜９０秒
流水洗を十分行うこと
ポストキュア：１５０℃、６０分
ポスト露光 ：２０００ｍＪ／ｃｍ2
【００１２】
【発明の効果】本発明により、耐吸湿性に優れた半導体
パッケージを製造できる。
パッケージを製造できる。
【図１】実施例１の製造工程を示す断面図。
【図２】２段レジスト工程におけるマスキングの平面
図。
図。
【図３】部分レジスト工程におけるマスキングの平面
図。
図。
【図４】実施例２の転写箔製造に続く製造工程を示す断
面図。
面図。
１ 銅箔
２ ニッケル
３ レジスト
４ チップ実装用パッド部及び配線部のめっき銅
４’ダイボンド用パッド部のめっき銅
５ 電解または無電解ニッケル金めっき
５’無電解ニッケル金めっき
６ 半導体チップ
７ ダイボン材
８ ワイヤボンディング
９ 封止材
１０ ソルダレジスト
１１ ハンダボール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大畑 洋人
茨城県つくば市和台48 日立化成工業株式
会社筑波開発研究所内
Ｆターム(参考） 5F061 AA01 CA21
Claims (3)
- 【請求項１】 （１ａ）選択的にエッチング可能な第
一、第二の２層の金属からなる支持材の片面上である第
二の金属上に、該第二の金属と選択的にエッチング可能
な金属を配線形成する工程、（１ｂ）該配線上の所定の
位置に、チップ実装用のニッケル、金のめっきを形成す
る工程、（１ｃ）該配線を粗化処理する工程により製造
された転写配線支持部材。 - 【請求項２】 （２ａ）選択的にエッチング可能な第
一、第二の２層の金属からなる支持材の片面上である第
二の金属上に、該第二の金属と選択的にエッチング可能
な金属を配線形成する工程、（２ｂ）該配線上の所定の
位置に、チップ実装用のニッケル、金のめっきを形成す
る工程、（２ｃ）配線相互間隙にある該第二の金属を剥
離すると共に、第二の金属層間に接してある配線の下部
をテーパ状にエッチングする工程、（２ｄ）露出した第
一の金属と共に、該配線を粗化処理する工程により製造
された転写配線支持部材。 - 【請求項３】 請求項１または２記載の転写配線支持部
材、半導体チップを配線側の面に実装し、配線パターン
を含め樹脂封止し、その後、モールド材に接してある該
支持材を剥離し、露出した配線の中から外部電極以外を
保護し、該電極部に外部端子を接続する半導体パッケー
ジの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087906A JP2003249514A (ja) | 2003-03-27 | 2003-03-27 | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087906A JP2003249514A (ja) | 2003-03-27 | 2003-03-27 | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7401496A Division JP3879135B2 (ja) | 1996-03-28 | 1996-03-28 | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003249514A true JP2003249514A (ja) | 2003-09-05 |
Family
ID=28672952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003087906A Pending JP2003249514A (ja) | 2003-03-27 | 2003-03-27 | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003249514A (ja) |
-
2003
- 2003-03-27 JP JP2003087906A patent/JP2003249514A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP3879135B2 (ja) | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 | |
| US20020020909A1 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| KR20060132247A (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| CN116259604A (zh) | 电子封装件及其制法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP4063119B2 (ja) | 転写配線支持部材 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3780688B2 (ja) | Ｃｓｐ用基板の製造法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3191617B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2003249514A (ja) | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| US20030184979A1 (en) | Circuit board free of photo-sensitive material and fabrication method of the same | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 |