JP2003249086A - 不揮発性記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧が変動する場合においても、読み出
し電圧に対するスレッショルド判定電圧のマージンを小
さくし、書き込み及び消去に要する時間を短縮するとと
もに、安定した動作を行わせることができる不揮発性記
憶装置を提供する。 【解決手段】 データの書き込み時或いは消去時に、書
き込み判定電圧或いは消去判定電圧をメモリトランジス
タのコントロールゲートに印加し、そのドレイン電流の
レベルに基づいて書き込み・消去結果を判定する。この
書き込み判定電圧或いは消去判定電圧を、バンドギャッ
プ定電圧発生手段の出力電圧に基づいて、電圧レギュレ
ータによっていずれか一方を選択的に発生させる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、データの消去、書
き込み可能なＥＥＰＲＯＭやフラッシュメモリなどの不
揮発性記憶装置に関する。 【０００２】 【従来の技術】ＥＥＰＲＯＭやフラッシュメモリなどの
不揮発性記憶装置では、メモリセルのデータの消去或い
は書き込みによってそのメモリセルのスレッショルドレ
ベルを変化させ、読み出し時にメモリセルに印加される
ゲート電圧よりそのスレッショルドレベルが小さいか大
きいかにより、データ状態‘１’、‘０’を判定する。 【０００３】図３は、フラッシュメモリにおけるメモリ
セルＭＣ、即ち記憶トランジスタを示す図であり、ドレ
インＤ、ソースＳ、フローティングゲートＦＧ及びコン
トロールゲートＣＧを有している。 【０００４】この記憶トランジスタへのデータ書き込み
時には、ソースＳをグランド電圧にし、ドレインＤとコ
ントロールゲートＣＧに高電圧を印加してソースＳに電
流を流し、チャンネルホットエレクトロンをフローティ
ングゲートＦＧに注入する。この注入により記憶トラン
ジスタのスレッショルドレベルＶｔｈが高くなる。 【０００５】また、データ消去時には、ソースＳに高電
圧を印加し、ドレインＤをオープンにし、コントロール
ゲートを接地して、トンネリング現象によってフローテ
ィングゲートＦＧの電子を引き抜く。このフローティン
グゲートＦＧから電子を引き抜くことにより、記憶トラ
ンジスタのスレッショルドレベルＶｔｈが低くなる。 【０００６】そして、読み出し時には、コントロールゲ
ートＣＧに読み出し電圧Ｖｒを印加して、ドレインＤに
電流が流れるか否かにより、書き込み状態‘０’／消去
状態‘１’を判定する。 【０００７】図４は、フラッシュメモリを構成する多数
のメモリセルに対して、書き込み及び消去を行った場合
におけるスレッショルド電圧Ｖｔｈと度数を表したヒス
トグラムであり、電源電圧の変動によって、それぞれ分
布が異なる。 【０００８】図４において、標準の電源電圧で書き込ん
だ場合の標準電圧書き込み分布Ｗｓ及び標準の電源電圧
で消去した場合の標準電圧消去分布Ｅｓをそれぞれ実線
で示している。このように個々のメモリトランジスタの
特性がそれぞれ異なることによって、書き込み時及び消
去時のスレッショルド電圧Ｖｔｈは拡がりを持って分布
する。この書き込み時の最も低いスレッショルド電圧は
Ｖｗｓであり、消去時の最も高いスレッショルド電圧は
Ｖｅｓである。 【０００９】また、標準電源電圧より高い電源電圧で書
き込んだ場合の過電圧書き込み分布Ｗｈ及び高い電源電
圧で消去した場合の過電圧消去分布Ｅｈはそれぞれ破線
で示されるようにスレッショルド電圧Ｖｔｈが高い方向
にずれることになる。この時の書き込み時の最も低いス
レッショルド電圧はＶｗｈであり、消去時の最も高いス
レッショルド電圧はＶｅｈである。 【００１０】また、標準電源電圧より低い電源電圧で書
き込んだ場合の減電圧書き込み分布Ｗｌ及び低い電源電
圧で消去した場合の減電圧消去分布Ｅｌはそれぞれ一点
鎖線で示されるようにスレッショルド電圧Ｖｔｈが低い
方向にずれることになる。この時の書き込み時の最も低
いスレッショルド電圧はＶｗｌであり、消去時の最も高
いスレッショルド電圧はＶｅｌである。 【００１１】なお、これらの書き込み分布Ｗｓ、Ｗｈ、
Ｗｌ及び消去分布Ｅｓ、Ｗｈ、Ｅｌは、書き込みや消去
時の電源電圧により変わるとともに、その書き込みや消
去動作の前のフローティングゲートの電荷の状態によっ
ても変わる。いずれにしても、それらの分布は、書き込
み時には高い分布Ｗｈから低い分布Ｗｌの範囲で変化
し、消去時には高い分布Ｅｈから低い分布Ｅｌの範囲で
変化することになる。 【００１２】さらに、読み出し時にコントロールゲート
ＣＧに印加される読み出し電圧Ｖｒも電源電圧の変動に
よって、図のように高い読み出し電圧Ｖｒｈと低い読み
出し電圧Ｖｒｌの範囲で変化する。 【００１３】この不揮発性記憶装置はＩＣに作り込まれ
るから、電源電圧を一定に保つことは困難であり、書き
込み、消去及び読み出しのそれぞれの時点で電源電圧が
変動することを前提として、書き込み、消去及び読み出
しの動作条件を設定することになる。 【００１４】この動作条件として、高い読み出し電圧Ｖ
ｒｈより書き込み時の最も低いスレッショルド電圧Ｖｗ
ｌが高くなるように設定し、また、低い読み出し電圧Ｖ
ｒｌより消去時の最も高いスレッショルド電圧Ｖｅｈが
低くなるように設定すれば、データの書き込み、消去及
び読み出しを誤りなく行うことができる。 【００１５】このために、従来から、消去動作におい
て、各々のメモリセルが消去できたことを消去時の低い
スレッショルド判定電圧Ｖｔｈｅと比較して確認する。
同様に、書き込み動作において、各々のメモリセルに書
き込みができたことを書き込み時の高いスレッショルド
判定電圧Ｖｔｈｗと比較して確認することが行われてい
る。したがって、低いスレッショルド判定電圧Ｖｔｈｅ
は低い読み出し電圧Ｖｒｌより低い値とし、高いスレッ
ショルド判定電圧Ｖｔｈｗは高い読み出し電圧Ｖｒｈよ
り高い値とする。即ちＶｔｈｅ＜Ｖｒｌ＜Ｖｒｈ＜Ｖｔ
ｈｗである。 【００１６】 【発明が解決しようとする課題】これらスレッショルド
判定電圧Ｖｔｈｅ、Ｖｔｈｗも電源電圧の変動によりや
はり変動してしまう。したがって、その変動分を見込ん
で確実にデータ内容の判定を行うために、スレッショル
ド判定電圧Ｖｔｈｅ、Ｖｔｈｗを、低い読み出し電圧Ｖ
ｒｌ及び高い読み出し電圧Ｖｒｈに対してそれぞれ十分
なマージンαをもつように設定する必要があった。 【００１７】このように、書き込み側及び消去側にそれ
ぞれ大きなマージンαを設定することによって、書き込
み分布と消去分布とのスレッショルド電圧Ｖｔｈの差が
大きくなるから、通常でも長い書き込み時間及び読み出
し時間をさらに長く必要とすることになる。 【００１８】そこで、本発明は、電源電圧が変動する場
合においても、読み出し電圧に対するスレッショルド判
定電圧のマージンを小さくし、書き込み及び消去に要す
る時間を短縮するとともに、安定した動作を行わせるこ
とができる不揮発性記憶装置を提供することを目的とす
る。 【００１９】 【課題を解決するための手段】本発明の請求項１の不揮
発性記憶装置は、データの書き込み時或いは消去時に、
書き込み判定電圧或いは消去判定電圧をメモリトランジ
スタのコントロールゲートに印加し、そのドレイン電流
のレベルに基づいて書き込み・消去結果を判定する書き
込み及び消去シーケンスを有する不揮発性記憶装置にお
いて、バンドギャップ定電圧発生手段と、このバンドギ
ャップ定電圧発生手段の出力電圧に基づいて、前記書き
込み判定電圧または前記消去判定電圧を選択的に発生さ
せることが可能な電圧レギュレータ手段を備えることを
特徴とする。 【００２０】この請求項１記載の不揮発性記憶装置によ
れば、書き込み判定電圧及び消去判定電圧を電源電圧や
周囲温度によって出力電圧がほとんど変化しないバンド
ギャップ定電圧発生手段から得ているから、書き込み判
定電圧及び消去判定電圧を読み出し電圧の上限及び下限
に接近して設定することができる。したがって、書き込
み判定電圧と読み出し電圧の上限との間のマージン及び
消去判定電圧と読み出し電圧の下限との間のマージンを
小さくすることができる。 【００２１】これにより記憶動作の安定性を向上すると
ともに、書き込み・消去に要する時間を短縮することが
できる。 【００２２】また、書き込み・消去結果の判定に基づい
て再書き込み或いは再消去を行うことにより、多数のメ
モリトランジスタのスレッショルド電圧の分布を狭くす
ることができる。これにより、さらに書き込み・消去に
要する時間の短縮が可能となる。 【００２３】 【発明の実施の形態】以下、本発明の不揮発性記憶装置
の実施の形態について、図１、図２を参照して説明す
る。勿論、ＥＥＰＲＯＭにもフラッシュメモリにも、同
様に適用できる。 【００２４】図１は本発明の実施の形態に係る不揮発性
記憶装置の回路構成を示す図であり、本発明に特に関係
する回路部分について示している。図２は、本発明によ
るスレッショルド電圧Ｖｔｈと度数を表したヒストグラ
ムである。 【００２５】図１において、１ワード（１６ビット）分
のメモリセル（即ち、図３に示した記憶トランジスタ）
ＭＣに対して、適時消去、書き込み及び読み出しを行
う。 【００２６】バンドギャップ定電圧発生回路１０は、ダ
イオードの電圧特性が負の温度係数を持つことを利用し
て正の温度係数となる電圧差を発生させ、ダイオード自
身の負の温度係数と打ち消すようにして、周囲温度や電
源電圧の変化によらず電圧値が一定の定電圧Ｖｂを出力
する回路である。このバンドギャップ定電圧発生回路１
０は、それ自身で定電圧発生のために電流を消費するの
で、定電圧Ｖｂが必要となる書き込み及び消去動作の時
に動作するように、書き込み／消去制御信号Ｗｃ／Ｅｃ
により動作を行うように構成されている。 【００２７】電圧レギュレータ回路２０は、バンドギャ
ップ定電圧発生回路１０からの定電圧Ｖｂに基づいて、
高スレッショルド判定電圧Ｖｔｈｗ或いは低スレッショ
ルド判定電圧Ｖｔｈｅを発生する回路である。演算増幅
器ＯＰ１の非反転入力端子（＋）に定電圧Ｖｂが入力さ
れ、その反転入力端子（−）は抵抗Ｒ３を介してグラン
ド電圧に接続されている。また、演算増幅器ＯＰ１の反
転入力端子（−）と出力端子との間に抵抗Ｒ１、抵抗Ｒ
２が直列に接続され、この抵抗Ｒ２には消去制御信号Ｅ
ｃによりオンされるスイッチＳＷ１が並列に接続されて
いる。これらの抵抗Ｒ１〜Ｒ３は、高スレッショルド判
定電圧Ｖｔｈｗや低スレッショルド判定電圧Ｖｔｈｅを
調整可能とするために可変抵抗とする。 【００２８】この電圧レギュレータ回路２０では、スイ
ッチＳＷ１がオン状態では、低スレッショルド判定電圧
Ｖｔｈｅが出力され、スイッチＳＷ１がオフ状態では、
高スレッショルド判定電圧Ｖｔｈｗが出力されるが、い
ずれの電圧も定電圧Ｖｂにしたがって形成されているの
で、それぞれ所定の定電圧である。 【００２９】読み出し電圧発生回路３０は、電源電圧を
分圧するなどして読み出し電圧Ｖｒを発生する回路であ
る。この読み出し電圧発生回路３０は、常時読み出し電
圧Ｖｒを発生させていても良いが、読み出し制御信号Ｒ
ｃに応じて発生させるようにしても良い。ただ、消費電
力を少なくすることや、動作スピードを要求することか
ら、バンドギャップ定電圧発生回路１０のような回路を
使用することが困難である。したがって、読み出し電圧
Ｖｒは、電源電圧の変動に応じて変動する。 【００３０】選択器Ｓｅｌは、読み出し電圧Ｖｒ及び高
スレッショルド判定電圧Ｖｔｈｗ／低スレッショルド判
定電圧Ｖｔｈｅが入力され、読み出し制御信号Ｒｃが印
加されたときには読み出し電圧Ｖｒを選択し、書き込み
／消去制御信号Ｗｃ／Ｅｃが印加されたときには高スレ
ッショルド判定電圧Ｖｔｈｗ／低スレッショルド判定電
圧Ｖｔｈｅを選択する。選択器Ｓｅｌで選択された電圧
は、１６個のメモリセルＭＣのコントロールゲートＣＧ
に同時に印加される。 【００３１】電流コンパレータＯＰ２は、各メモリセル
ＭＣに対応して設けられており、メモリセルＭＣに流れ
るドレイン電流Ｉｄが流れたか流れなかったかを判定す
る。その判定基準として基準電流Ｉｒｅｆが設定されて
おり、ドレイン電流Ｉｄが基準電流Ｉｒｅｆを越えてい
るときに、Ｈレベル‘１’になり、越えていないときに
Ｌレベル‘０’を出力する。 【００３２】書き込み・消去シーケンス回路４０は、書
き込み／消去制御信号Ｗｃ／Ｅｃ及び書き込み指示デー
タＷｄａｔａの供給を受けて、一連の書き込みシーケン
ス及び消去シーケンスを実行する。 【００３３】消去制御信号Ｅｃが供給されたときには、
消去指令信号Ｅｓｉｇを消去制御回路（図示せず）に供
給して、図３を用いて説明したようにメモリセルＭＣ群
のデータを消去する。その消去が正しく行われたかどう
かの結果が電流コンパレータＯＰ２から各メモリセルＭ
Ｃ毎に入力されるから、消去が行われていないメモリセ
ルＭＣがある場合には、再度、消去指令信号Ｅｓｉｇを
消去制御回路に供給して、メモリセルＭＣ群のデータを
消去する。 【００３４】また、書き込み制御信号Ｗｃ及び書き込み
指示データＷｄａｔａが供給されたときには、書き込み
指令信号Ｗｓｉｇを書き込み制御回路（図示せず）に供
給して、図３を用いて説明したようにメモリセルＭＣ群
に書き込み指示データＷｄａｔａに応じて書き込みを行
う。その書き込みが正しく行われたかどうかの結果が電
流コンパレータＯＰ２から各メモリセルＭＣ毎に入力さ
れるから、正しく書き込みが行われていないメモリセル
ＭＣがある場合には、再度そのメモリセルＭＣに対して
書き込み指令信号Ｗｓｉｇを書き込み制御回路に供給し
て、当該メモリセルＭＣに書き込む。 【００３５】読み出しシーケンス回路５０は、読み出し
制御信号Ｒｃが供給されたときに、電流コンパレータＯ
Ｐ２からの出力に基づいて、‘１’、‘０’を判別し
て、通常のように読み出しデータＲｄａｔａを出力す
る。 【００３６】さて、このように構成される本発明の不揮
発性記憶装置の動作を、既に書き込まれているデータを
消去して、新しいデータに書き換える場合について、順
序を追って説明する。 【００３７】まず、不揮発性記憶装置に外部のＣＰＵな
どから消去制御信号Ｅｃが供給されると、消去信号Ｅｃ
はそれぞれバンドギャップ定電圧発生回路１０、電圧レ
ギュレータ回路２０及び書き込み・消去シーケンス回路
４０に印加される。 【００３８】バンドギャップ定電圧発生回路１０では消
去制御信号Ｅｃにより起動して定電圧Ｖｂを発生し、電
圧レギュレータ回路２０に供給する。電圧レギュレータ
回路２０ではスイッチＳＷ１がオンされて消去判定に用
いられる低スレッショルド判定電圧Ｖｔｈｅを発生す
る。この低スレッショルド判定電圧Ｖｔｈｅは、定電圧
Ｖｂに基づいて昇圧された定電圧であり、その値はＶｂ
×（（Ｒ１＋Ｒ３）／Ｒ３）となる。この低スレッショ
ルド判定電圧Ｖｔｈｅは定電圧であるので、変動する読
み出し電圧Ｖｒの最も低い読み出し電圧Ｖｒｌより若干
βだけ低い電圧に調整されている。 【００３９】書き込み・消去シーケンス回路４０では、
消去制御信号Ｅｃを受けて消去シーケンスを開始する。
最初に、書き込み・消去シーケンス回路４０から消去指
令信号Ｅｓｉｇを消去制御回路（図示せず）に発生し、
各メモリセルＭＣのソースＳを高電圧に、コントロール
ゲートＣＧをグランド電圧にして、所定時間の間、記憶
されているデータを一斉に消去するように動作させる。 【００４０】この一斉消去の後で、消去が予定通り正し
く行われたかどうかを判定するために、判定指令信号Ｊ
ｗｃを発生し、選択器Ｓｅｌに印加する。選択器Ｓｅｌ
は、判定指令信号Ｊｗｃを受けて判定電圧側に選択さ
れ、この時点で既に発生されている低スレッショルド判
定電圧Ｖｔｈｅを各メモリセルＭＣのコントロールゲー
トＣＧに印加する。また、各メモリセルＭＣのドレイン
Ｄに所定電圧が印加され、ソースＳはグランド電圧とさ
れる。 【００４１】この状態で、各メモリセルＭＣ毎にドレイ
ンＤに流れるドレイン電流Ｉｄを電流コンパレータＯＰ
２で基準電流Ｉｒｅｆと比較し、その比較結果を書き込
み・消去シーケンス回路４０に入力する。入力された比
較結果がＨレベル、即ちＩｄ＞Ｉｒｅｆであれば、消去
動作が行われたことになる。したがって、電流コンパレ
ータＯＰ２から入力される各メモリセルＭＣの比較結果
が全てＨレベルであれば、消去が予定通り正しく行われ
たことになるから、消去シーケンスは終了する。 【００４２】しかし、一部のメモリセルＭＣの比較結果
がＬレベルであれば、そのメモリセルＭＣのデータはま
だ消去されていないと判定される。この場合には、再び
書き込み・消去シーケンス回路４０から消去指令信号Ｅ
ｓｉｇを発生して、追加的に短時間の一斉再消去動作を
行い、その後に改めて、消去が行われたかどうかを判定
する。全メモリセルＭＣについて再消去動作を同時に行
うこととしているが、最初の消去動作で、消去ができて
いなかったメモリセルＭＣのみに対して行うようにして
も良い。この再消去動作は、全メモリセルＭＣの消去が
確認されたときに、終了する。 【００４３】この消去シーケンスにおいては、低スレッ
ショルド判定電圧Ｖｔｈｅは定電圧であるので、その電
圧値を変動する読み出し電圧Ｖｒの下限の電圧Ｖｒｌに
接近して設定することができる。したがって、消去分布
Ｗｈ、Ｅｌは従来のものに比較して、高い方向にシフト
させることができる。 【００４４】次に、書き込み動作に入り、不揮発性記憶
装置に外部のＣＰＵなどから書き込み制御信号Ｗｃ及び
書き込み指示データＷｄａｔａが供給されると、それぞ
れバンドギャップ定電圧発生回路１０及び書き込み・消
去シーケンス回路４０に印加される。 【００４５】バンドギャップ定電圧発生回路１０では書
き込み制御信号Ｗｃにより起動して定電圧Ｖｂを発生
し、電圧レギュレータ回路２０に供給する。電圧レギュ
レータ回路２０ではスイッチＳＷ１がオフされているの
で書き込み判定に用いられる高スレッショルド判定電圧
Ｖｔｈｗを発生する。この高スレッショルド判定電圧Ｖ
ｔｈｗは、低スレッショルド判定電圧Ｖｔｈｅと同様に
定電圧Ｖｂに基づいて昇圧された定電圧であり、その値
はＶｂ×（（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３）となる。この
高スレッショルド判定電圧Ｖｔｈｗは定電圧であるの
で、変動する読み出し電圧Ｖｒの最も高い読み出し電圧
Ｖｒｈより若干βだけ高い電圧に調整されている。 【００４６】書き込み・消去シーケンス回路４０では、
書き込み制御信号Ｗｃを受けて書き込みシーケンスを開
始する。最初に、消去状態‘１’から書き込み状態
‘０’にデータを書き込むメモリセルに対して、書き込
み・消去シーケンス回路４０から書き込み指令信号Ｗｓ
ｉｇを書き込み制御回路（図示せず）に発生する。書き
込み制御回路は、当該書き込む各メモリセルＭＣのソー
スＳをグランド電圧に、コントロールゲートＣＧ及びド
レインＤを高電圧にして、所定時間の間、データを一斉
に書き込むように動作させる。 【００４７】当該書き込む各メモリセルＭＣへの一斉書
き込みの後で、書き込みが予定通り正しく行われたかど
うかを判定するために、判定指令信号Ｊｗｃを発生し、
選択器Ｓｅｌに印加する。選択器Ｓｅｌは、判定指令信
号Ｊｗｃを受けて判定電圧側に選択され、この時点で既
に発生されている高スレッショルド判定電圧Ｖｔｈｗを
各メモリセルＭＣのコントロールゲートＣＧに印加す
る。また、各メモリセルＭＣのドレインＤに所定電圧が
印加され、ソースＳはグランド電圧とされる。この状態
で、各メモリセルＭＣ毎にドレインＤに流れるドレイン
電流Ｉｄを電流コンパレータＯＰ２で基準電流Ｉｒｅｆ
と比較し、その比較結果を書き込み・消去シーケンス回
路４０に入力する。 【００４８】入力された比較結果がＬレベル、即ちＩｄ
＜Ｉｒｅｆであれば、書き込み動作が行われたことにな
るから、電流コンパレータＯＰ２から入力される当該書
き込む各メモリセルＭＣの比較結果が全てＬレベルであ
れば、書き込みが予定通り正しく行われたことになるか
ら、書き込みシーケンスは終了する。なお、当該書き込
む各メモリセルＭＣ以外のメモリセルＭＣは、消去され
たままの状態であるから、勿論Ｈレベル、即ちＩｄ＞Ｉ
ｒｅｆとなっている。したがって、これを確認のために
監視してもよい。 【００４９】しかし、当該書き込む各メモリセルＭＣの
一部のメモリセルＭＣの比較結果がＨレベルであれば、
そのメモリセルＭＣのデータはまだ書き込まれていない
と判定される。この場合には、再び書き込み・消去シー
ケンス回路４０から書き込み指令信号Ｗｓｉｇを未書き
込みのメモリセルＭＣに対して発生して、追加的に短時
間の再書き込み動作を行う。その後に改めて、書き込み
が行われたかどうかを判定する。この再書き込み動作
は、当該書き込む各メモリセルＭＣへの書き込みが確認
されたときに、終了する。 【００５０】この書き込みシーケンスにおいては、高ス
レッショルド判定電圧Ｖｔｈｗは定電圧であるので、そ
の電圧値を変動する読み出し電圧Ｖｒの上限の電圧Ｖｒ
ｈに接近して設定することができる。そして、書き込み
結果を判定し、未書き込みとなっているメモリセルＭＣ
に対してのみ再書き込みを行うから、書き込み分布Ｗ
ｌ，Ｗｈの拡がりを狭くすることができる。したがっ
て、書き込み分布Ｗｌ、Ｗｈは従来のものに比較して、
拡がりを狭くし、かつ低い方向にシフトさせることがで
きる。 【００５１】次に、読み出し動作に入り、不揮発性記憶
装置に外部のＣＰＵなどから読み出し制御信号Ｒｃが供
給されると、それぞれ読み出しシーケンス回路５０及び
選択器Ｓｅｌに印加される。 【００５２】選択器Ｓｅｌでは読み出し制御信号Ｒｃを
受けて読み出し電圧側に選択され、読み出し電圧発生回
路３０で発生された読み出し電圧Ｖｒを各メモリセルＭ
ＣのコントロールゲートＣＧに印加する。また、各メモ
リセルＭＣのドレインＤに所定電圧が印加され、ソース
Ｓはグランド電圧とされる。この状態で、各メモリセル
ＭＣ毎にドレインＤに流れるドレイン電流Ｉｄを電流コ
ンパレータＯＰ２で基準電流Ｉｒｅｆと比較し、その比
較結果を読み出しシーケンス回路５０に入力する。 【００５３】読み出しシーケンス回路５０では、入力さ
れた比較結果がＬレベル、即ちＩｄ＜Ｉｒｅｆであれ
ば、書き込み状態‘０’とし、Ｈレベル、即ちＩｄ＞Ｉ
ｒｅｆであれば、消去状態‘１’と判定して、読み出し
データＲｄａｔａとして出力する。 【００５４】この場合に、読み出し電圧Ｖｒは電源電圧
の変動によって、低い読み出し電圧Ｖｒｌから高い読み
出し電圧Ｖｒｈまでの任意の電圧値をとるが、低スレッ
ショルド判定電圧Ｖｔｈｅは低い読み出し電圧Ｖｒｌよ
り若干β分だけ低く設定されており、また高スレッショ
ルド判定電圧Ｖｔｈｗは高い読み出し電圧Ｖｒｈより若
干β分だけ高く設定されているから、読み出しデータＲ
ｄａｔａが誤って読み出されることはない。 【００５５】以上のように、低スレッショルド判定電圧
Ｖｔｈｅ及び高スレッショルド判定電圧Ｖｔｈｗをバン
ドギャップ定電圧発生回路１０により発生される定電圧
Ｖｂに基づいて発生させるから、それらの判定電圧を変
動する読み出し電圧Ｖｒの上下限の電圧Ｖｒｈ、Ｖｒｌ
に接近して設定することができる。したがって、消去分
布Ｅｈ、Ｅｌは従来のものに比較して、高い方向にシフ
トさせ、かつ書き込み分布Ｗｌ、Ｗｈは従来のものに比
較して、低い方向にシフトさせることができる。これに
より、記憶動作の安定性を向上するとともに、書き込み
・消去に要する時間を短縮することができる。 【００５６】 【発明の効果】請求項１記載の不揮発性記憶装置によれ
ば、書き込み判定電圧及び消去判定電圧を電源電圧や周
囲温度によって出力電圧がほとんど変化しないバンドギ
ャップ定電圧発生手段から得ているから、書き込み判定
電圧及び消去判定電圧を読み出し電圧の上限及び下限に
接近して設定することができる。したがって、書き込み
判定電圧と読み出し電圧の上限との間のマージン及び消
去判定電圧と読み出し電圧の下限との間のマージンを小
さくすることができる。 【００５７】これにより記憶動作の安定性を向上すると
ともに、書き込み・消去に要する時間を短縮することが
できる。 【００５８】また、書き込み・消去結果の判定に基づい
て再書き込み或いは再消去を行うことにより、多数のメ
モリトランジスタのスレッショルド電圧の分布を狭くす
ることができる。これにより、さらに書き込み・消去に
要する時間の短縮が可能となる。

【図面の簡単な説明】 【図１】本発明の実施の形態に係る不揮発性記憶装置の
回路構成を示す図。本発明によるスレッショルド電圧Ｖ
ｔｈと度数を表したヒストグラム。 【図２】本発明の不揮発性メモリにおける、スレッショ
ルド電圧Ｖｔｈと度数を表したヒストグラム。 【図３】フラッシュメモリにおけるメモリセル、即ち記
憶トランジスタの回路構成を示す図。 【図４】従来の不揮発性メモリにおける、スレッショル
ド電圧Ｖｔｈと度数を表したヒストグラム。 【符号の説明】 ＭＣ メモリセル Ｄ ドレイン Ｓ ソース ＦＧ フローティングゲート ＣＧ コントロールゲート １０ バンドギャップ定電圧発生回路 ２０ 電圧レギュレータ回路 ３０ 読み出し電圧発生回路 ４０ 書き込み・消去シーケンス回路 ５０ 読み出しシーケンス回路 Ｓｅｌ 選択器 ＯＰ１ 演算増幅器 ＯＰ２ 電流コンパレータ ＳＷ１ スイッチ Ｗｃ 書き込み制御信号 Ｅｃ 消去制御信号 Ｒｃ 読み出し制御信号 Ｖｂ バンドギャップ定電圧 Ｖｒ 読み出し電圧 Ｖｒｌ 低い読み出し電圧 Ｖｒｈ 高い読み出し電圧 Ｖｔｈｗ 高スレッショルド判定電圧 Ｖｔｈｅ 低スレッショルド判定電圧 Ｊｗｃ 判定指令信号 Ｗｓｉｇ 書き込み指令信号 Ｅｓｉｇ 消去指令信号 Ｗｄａｔａ 書き込み指示データ Ｒｄａｔａ 読み出しデータ Ｉｒｅｆ 基準電流

フロントページの続き (72)発明者 鳥居 万展 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 中川 道雄 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 5B025 AA01 AD04 AD08 AD09 AE08

Claims (1)

1. 【特許請求の範囲】 【請求項１】 データの書き込み時或いは消去時に、書
   き込み判定電圧或いは消去判定電圧をメモリトランジス
   タのコントロールゲートに印加し、そのドレイン電流の
   レベルに基づいて書き込み・消去結果を判定する書き込
   み及び消去シーケンスを有する不揮発性記憶装置におい
   て、 バンドギャップ定電圧発生手段と、このバンドギャップ
   定電圧発生手段の出力電圧に基づいて、前記書き込み判
   定電圧または前記消去判定電圧を選択的に発生させるこ
   とが可能な電圧レギュレータ手段を備えることを特徴と
   する不揮発性記憶装置。