JP2003234921A - クロック位相自動補正装置 - Google Patents
クロック位相自動補正装置Info
- Publication number
- JP2003234921A JP2003234921A JP2002033651A JP2002033651A JP2003234921A JP 2003234921 A JP2003234921 A JP 2003234921A JP 2002033651 A JP2002033651 A JP 2002033651A JP 2002033651 A JP2002033651 A JP 2002033651A JP 2003234921 A JP2003234921 A JP 2003234921A
- Authority
- JP
- Japan
- Prior art keywords
- clock phase
- video signal
- edge detection
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 アナログ映像信号をデジタルに変換する際に
は、煩雑なクロック位相の手動調整が必要になるか、ま
たはアナログ映像信号に予め基準信号を挿入してＡ／Ｄ
変換後の基準信号の状態でクロック位相を自動補正して
いた。 【解決手段】 クロック位相を１つずらす前と後の１フ
レーム期間内のエッジ数の大小を比較し、どちらのクロ
ック位相が適しているかをマイコンで演算し、より適し
たクロック位相に近づけていくことにより、デジタル映
像信号のみの情報を基に、自動的に且つ適正なクロック
位相に補正することができる。
は、煩雑なクロック位相の手動調整が必要になるか、ま
たはアナログ映像信号に予め基準信号を挿入してＡ／Ｄ
変換後の基準信号の状態でクロック位相を自動補正して
いた。 【解決手段】 クロック位相を１つずらす前と後の１フ
レーム期間内のエッジ数の大小を比較し、どちらのクロ
ック位相が適しているかをマイコンで演算し、より適し
たクロック位相に近づけていくことにより、デジタル映
像信号のみの情報を基に、自動的に且つ適正なクロック
位相に補正することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ装置
等に使用され、アナログ映像信号をデジタル映像信号に
変換する際に必要なサンプリングクロックを発生する装
置におけるクロック位相自動補正に関するものである。
等に使用され、アナログ映像信号をデジタル映像信号に
変換する際に必要なサンプリングクロックを発生する装
置におけるクロック位相自動補正に関するものである。
【０００２】
【従来の技術】従来、クロック位相制御回路は特公平８
−３１９６７号に記載されたもの知られている。このク
ロック位相制御回路は、垂直同期区間内のアナログ映像
信号に挿入される波形歪み情報を検出するための参照信
号を用いており、Ａ／Ｄ変換した後のデジタル映像信号
のリンギング量を検出する手段を備え、検出されたリン
ギング量を最小とするようにクロック位相を変化させル
ープ制御する方法を行っている。
−３１９６７号に記載されたもの知られている。このク
ロック位相制御回路は、垂直同期区間内のアナログ映像
信号に挿入される波形歪み情報を検出するための参照信
号を用いており、Ａ／Ｄ変換した後のデジタル映像信号
のリンギング量を検出する手段を備え、検出されたリン
ギング量を最小とするようにクロック位相を変化させル
ープ制御する方法を行っている。
【０００３】
【発明が解決しようとする課題】このようなクロック位
相制御回路においては受信するアナログ映像信号に予め
波形歪み情報が挿入されていることが必要であり、この
波形歪み情報が挿入されていない一般的なアナログ映像
信号に対応できないという問題があった。また、一般的
なアナログ映像信号の場合は、クロック位相を手動で且
つ受信信号毎に調整する必要があり、煩雑で時間と手間
がかかっていた。
相制御回路においては受信するアナログ映像信号に予め
波形歪み情報が挿入されていることが必要であり、この
波形歪み情報が挿入されていない一般的なアナログ映像
信号に対応できないという問題があった。また、一般的
なアナログ映像信号の場合は、クロック位相を手動で且
つ受信信号毎に調整する必要があり、煩雑で時間と手間
がかかっていた。
【０００４】本発明は上記課題を解決するものであり、
受信するアナログ映像をデジタルに変換したデジタル映
像信号のみを基にマイコンで演算し、自動的に且つ適正
なクロック位相に補正することを目的としている。
受信するアナログ映像をデジタルに変換したデジタル映
像信号のみを基にマイコンで演算し、自動的に且つ適正
なクロック位相に補正することを目的としている。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明のクロック位相自動補正装置は、クロック位相
を数段階あるいは数十段階程度変化させることが可能な
ＰＬＬ回路を有し、Ａ／Ｄ変換されたデジタル映像信号
の隣り合うサンプル点のデジタルデータが大きく変化し
たのをエッジとして検出し、このエッジの数を１フレー
ム間カウントして得られるエッジ検出データを記憶し、
クロック位相を１段階変化させる前と後とのエッジ検出
データの変化割合の大小によってマイコンが前記クロッ
ク位相のうち適正なクロック位相へ導き、そしてまた同
様にクロック位相を１段階変化させて適正なクロック位
相へ導くことを順次繰り返し行うことにより、自動的に
最適なクロック位相に補正することが可能となる。この
時エッジ検出データの変移が、クロック位相の変化によ
るものか、あるいは映像信号の動きによるものかを判断
するため静止画検出回路を設け、後者によるものである
場合はクロック位相を変化させず固定にして自動補正の
誤動作を防止している。
に本発明のクロック位相自動補正装置は、クロック位相
を数段階あるいは数十段階程度変化させることが可能な
ＰＬＬ回路を有し、Ａ／Ｄ変換されたデジタル映像信号
の隣り合うサンプル点のデジタルデータが大きく変化し
たのをエッジとして検出し、このエッジの数を１フレー
ム間カウントして得られるエッジ検出データを記憶し、
クロック位相を１段階変化させる前と後とのエッジ検出
データの変化割合の大小によってマイコンが前記クロッ
ク位相のうち適正なクロック位相へ導き、そしてまた同
様にクロック位相を１段階変化させて適正なクロック位
相へ導くことを順次繰り返し行うことにより、自動的に
最適なクロック位相に補正することが可能となる。この
時エッジ検出データの変移が、クロック位相の変化によ
るものか、あるいは映像信号の動きによるものかを判断
するため静止画検出回路を設け、後者によるものである
場合はクロック位相を変化させず固定にして自動補正の
誤動作を防止している。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、数段階あるいは数十段階程度のクロック位相が制御
可能で水平同期信号からサンプリングクロックを発生す
るＰＬＬ回路と、アナログ映像信号をサンプリングクロ
ックによってデジタル映像信号に変換するＡ／Ｄ変換回
路と、このデジタル映像信号において水平方向に隣接す
る２つ値の差が大きい時にエッジと判断し検出するエッ
ジ検出回路と、このエッジの個数を１フレーム期間カウ
ントして得られる値をエッジ検出データとしてマイコン
へ出力するカウント回路と、上記デジタル映像信号が静
止画であるかを判断する静止画検出回路を有し、マイコ
ンがクロック位相を変化させる前と後とのエッジ検出デ
ータの変移を演算していずれか一方の適正なクロック位
相に変化させ、これを繰り返し行うことにより自動的に
且つ最適なクロック位相に補正することができるという
作用を有する。
は、数段階あるいは数十段階程度のクロック位相が制御
可能で水平同期信号からサンプリングクロックを発生す
るＰＬＬ回路と、アナログ映像信号をサンプリングクロ
ックによってデジタル映像信号に変換するＡ／Ｄ変換回
路と、このデジタル映像信号において水平方向に隣接す
る２つ値の差が大きい時にエッジと判断し検出するエッ
ジ検出回路と、このエッジの個数を１フレーム期間カウ
ントして得られる値をエッジ検出データとしてマイコン
へ出力するカウント回路と、上記デジタル映像信号が静
止画であるかを判断する静止画検出回路を有し、マイコ
ンがクロック位相を変化させる前と後とのエッジ検出デ
ータの変移を演算していずれか一方の適正なクロック位
相に変化させ、これを繰り返し行うことにより自動的に
且つ最適なクロック位相に補正することができるという
作用を有する。
【０００７】また本発明の請求項２に記載の発明は、エ
ッジ検出回路において、エッジと判断する大きさのしき
い値をマイコンが制御できることを特徴としたものであ
り、クロック位相が合っている場合でも、より最適なク
ロック位相へと補正することができるという作用を有す
る。
ッジ検出回路において、エッジと判断する大きさのしき
い値をマイコンが制御できることを特徴としたものであ
り、クロック位相が合っている場合でも、より最適なク
ロック位相へと補正することができるという作用を有す
る。
【０００８】（実施の形態１）以下に、本発明の請求項
１に記載された実施の形態１について図１を用いて説明
する。
１に記載された実施の形態１について図１を用いて説明
する。
【０００９】図１において、クロック位相自動補正装置
１は水平同期期間を等分した３２段階でクロック位相が
制御可能なＰＬＬ回路３を有する。この場合３２段階と
説明しているが何段階でも構わなく、クロック位相が制
御可能なＰＬＬ回路が必要である。このＰＬＬ回路３に
より水平同期信号２からサンプリングクロック４を発生
し、Ａ／Ｄ変換回路６によりアナログ映像信号５をデジ
タル映像信号７に変換する。このデジタル映像信号７に
おいて水平方向に隣接する２つ値の差が大きい時にエッ
ジ検出回路８によりエッジと判断しエッジ信号９をカウ
ント回路１０へ出力し、このエッジ信号９の個数を１フ
レーム期間合計して得られる値をエッジ検出データ１１
としてマイコン１４へ出力する。一方、静止画検出回路
１２により映像信号が静止画である場合に静止画検出信
号１３をマイコン１４に出力する。映像信号が静止画で
あるか判断する方法として例えば１フレーム期間内の映
像信号平均レベルを検出し変移を測定する方法があり、
変移があるしきい値以内であれば静止画であると判断
し、しきい値以上あれば映像が切り替わったか或いは映
像が動いたと判断できる。上記は静止画判断の一例を述
べたが、別の方法でも構わない。この静止画検出信号１
３と上記エッジ検出データ１１をマイコン１４にて下記
アルゴリズムによりＰＬＬ回路３に対してクロック位相
制御信号１５を送信し、クロック位相を制御する。
１は水平同期期間を等分した３２段階でクロック位相が
制御可能なＰＬＬ回路３を有する。この場合３２段階と
説明しているが何段階でも構わなく、クロック位相が制
御可能なＰＬＬ回路が必要である。このＰＬＬ回路３に
より水平同期信号２からサンプリングクロック４を発生
し、Ａ／Ｄ変換回路６によりアナログ映像信号５をデジ
タル映像信号７に変換する。このデジタル映像信号７に
おいて水平方向に隣接する２つ値の差が大きい時にエッ
ジ検出回路８によりエッジと判断しエッジ信号９をカウ
ント回路１０へ出力し、このエッジ信号９の個数を１フ
レーム期間合計して得られる値をエッジ検出データ１１
としてマイコン１４へ出力する。一方、静止画検出回路
１２により映像信号が静止画である場合に静止画検出信
号１３をマイコン１４に出力する。映像信号が静止画で
あるか判断する方法として例えば１フレーム期間内の映
像信号平均レベルを検出し変移を測定する方法があり、
変移があるしきい値以内であれば静止画であると判断
し、しきい値以上あれば映像が切り替わったか或いは映
像が動いたと判断できる。上記は静止画判断の一例を述
べたが、別の方法でも構わない。この静止画検出信号１
３と上記エッジ検出データ１１をマイコン１４にて下記
アルゴリズムによりＰＬＬ回路３に対してクロック位相
制御信号１５を送信し、クロック位相を制御する。
【００１０】まず最初にマイコン１４はある初期値のク
ロック位相でサンプリングクロック４を発生させる。こ
のクロック位相でのエッジ検出データＡを記憶してお
き、次にクロック位相を＋１段階ずらした時のエッジ検
出データＢを受信する。この２つのエッジ検出データの
大小を比較し、エッジ検出データＢの方があるしきい値
より大きい場合はクロック位相を後者の位相に置き換
え、そしてまたクロック位相を＋１段階ずらして同様に
エッジ検出データを比較することによりクロック位相の
制御を繰り返す。一方、エッジ検出データＢの方がある
しきい値より小さい場合は前者の位相に戻し、次にクロ
ック位相をずらす方向を−１段階に変えて同様にエッジ
検出データを比較することによりクロック位相の制御を
繰り返す。以上の通り、クロック位相をずらした時のエ
ッジ検出データの比較により最適のクロック位相へと自
動的に収束することになるが、これは静止画の場合に有
効で、動画の場合や信号が切り替わった場合は無効にし
ている。
ロック位相でサンプリングクロック４を発生させる。こ
のクロック位相でのエッジ検出データＡを記憶してお
き、次にクロック位相を＋１段階ずらした時のエッジ検
出データＢを受信する。この２つのエッジ検出データの
大小を比較し、エッジ検出データＢの方があるしきい値
より大きい場合はクロック位相を後者の位相に置き換
え、そしてまたクロック位相を＋１段階ずらして同様に
エッジ検出データを比較することによりクロック位相の
制御を繰り返す。一方、エッジ検出データＢの方がある
しきい値より小さい場合は前者の位相に戻し、次にクロ
ック位相をずらす方向を−１段階に変えて同様にエッジ
検出データを比較することによりクロック位相の制御を
繰り返す。以上の通り、クロック位相をずらした時のエ
ッジ検出データの比較により最適のクロック位相へと自
動的に収束することになるが、これは静止画の場合に有
効で、動画の場合や信号が切り替わった場合は無効にし
ている。
【００１１】次に、本発明の請求項２に記載された発明
の実施例について図２を用いて説明する。
の実施例について図２を用いて説明する。
【００１２】図２において、符号１から１５の構成は図
１と同一であり、動作も実施例１と同一である。構成で
追加になった部分を説明すると、図１においては、デジ
タル映像信号７が水平方向に隣接する２つ値の差が大き
い時にエッジ検出回路８によりエッジと判断しエッジ信
号９をカウント回路１０へ出力する構成であったが、図
２においては、デジタル映像信号７が水平方向に隣接す
る２つの値の差がマイコンから指令されるエッジ検出し
きい値データ１６より大きい時にエッジ検出回路８によ
りエッジと判断しエッジ信号９をカウント回路１０へ出
力する構成になる。
１と同一であり、動作も実施例１と同一である。構成で
追加になった部分を説明すると、図１においては、デジ
タル映像信号７が水平方向に隣接する２つ値の差が大き
い時にエッジ検出回路８によりエッジと判断しエッジ信
号９をカウント回路１０へ出力する構成であったが、図
２においては、デジタル映像信号７が水平方向に隣接す
る２つの値の差がマイコンから指令されるエッジ検出し
きい値データ１６より大きい時にエッジ検出回路８によ
りエッジと判断しエッジ信号９をカウント回路１０へ出
力する構成になる。
【００１３】そして、図２おけるマイコンのアルゴリズ
ムも実施例１と同様の動作であるが、エッジ検出しきい
値データ１６を制御するアルゴリズムが追加になる。ク
ロック位相が最適の位相より大きくずれている場合はエ
ッジ検出しきい値データ１６を小さくするように制御
し、クロック位相が最適の位相に近づいている場合はエ
ッジ検出しきい値データ１６を大きくするように制御す
る。即ち、クロック位相が最適の位相に近づくに従って
エッジ検出しきい値データ１６を大きくしていくことに
よって、クロック位相をより最適値へと収束することが
可能になる。
ムも実施例１と同様の動作であるが、エッジ検出しきい
値データ１６を制御するアルゴリズムが追加になる。ク
ロック位相が最適の位相より大きくずれている場合はエ
ッジ検出しきい値データ１６を小さくするように制御
し、クロック位相が最適の位相に近づいている場合はエ
ッジ検出しきい値データ１６を大きくするように制御す
る。即ち、クロック位相が最適の位相に近づくに従って
エッジ検出しきい値データ１６を大きくしていくことに
よって、クロック位相をより最適値へと収束することが
可能になる。
【００１４】
【発明の効果】以上のように、本発明のクロック位相自
動補正装置によれば、クロック位相の煩雑な手動調整が
不要で、アナログ映像信号に予め基準信号を挿入する必
要も無く、Ａ／Ｄ変換されたデジタル映像信号のみの情
報を基にマイコンで演算し、自動的に且つ適正なクロッ
ク位相に補正することができるようになる。
動補正装置によれば、クロック位相の煩雑な手動調整が
不要で、アナログ映像信号に予め基準信号を挿入する必
要も無く、Ａ／Ｄ変換されたデジタル映像信号のみの情
報を基にマイコンで演算し、自動的に且つ適正なクロッ
ク位相に補正することができるようになる。
【図１】本発明請求項１のクロック位相自動補正装置の
ブロック構成図
ブロック構成図
【図２】本発明請求項２のクロック位相自動補正装置の
ブロック構成図
ブロック構成図
１ クロック位相自動補正装置
２ 水平同期信号
３ ＰＬＬ回路
４ サンプリングクロック
５ アナログ映像信号
６ Ａ／Ｄ変換回路
７ デジタル映像信号
８ エッジ検出回路
９ エッジ信号
１０ カウント回路
１１ エッジ検出データ
１２ 静止画検出回路
１３ 静止画検出信号
１４ マイコン
１５ クロック位相制御信号
１６ エッジ検出しきい値データ
Claims (2)
- 【請求項１】 クロック位相が制御可能で水平同期信号
からサンプリングクロックを発生するＰＬＬ(Ｐｈａｓ
ｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ)回路と、アナログ映像信
号をサンプリングクロックによってデジタル映像信号に
変換するＡ／Ｄ変換回路と、このデジタル映像信号にお
いて水平方向に隣接する２つ値の差が大きい時にエッジ
と判断し検出するエッジ検出回路と、このエッジの個数
を１フレーム期間カウントして得られる値をエッジ検出
データとしてマイコンへ出力するカウント回路と、上記
デジタル映像信号が静止画であるかを判断する静止画検
出回路を有し、マイコンがクロック位相を変化させる前
と後とのエッジ検出データの変移を演算していずれか一
方の適正なクロック位相に変化させ、これを繰り返し行
うことにより自動的に且つ最適なクロック位相に補正す
ることができるクロック位相自動補正装置。 - 【請求項２】 エッジ検出回路において、エッジと判断
する大きさのしきい値をマイコンが制御できることを特
徴とする請求項１記載のクロック位相自動補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033651A JP2003234921A (ja) | 2002-02-12 | 2002-02-12 | クロック位相自動補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033651A JP2003234921A (ja) | 2002-02-12 | 2002-02-12 | クロック位相自動補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234921A true JP2003234921A (ja) | 2003-08-22 |
Family
ID=27776382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002033651A Pending JP2003234921A (ja) | 2002-02-12 | 2002-02-12 | クロック位相自動補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234921A (ja) |
-
2002
- 2002-02-12 JP JP2002033651A patent/JP2003234921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004173262A (ja) | デジタルディスプレイ装置のサンプリング位置調整装置及び調整方法 | |
| JP2000089709A (ja) | 画質自動調整装置及び表示装置 | |
| WO2011039852A1 (ja) | 映像表示装置および映像表示方法 | |
| US8310431B2 (en) | Image display apparatus and frequency adjustment method thereof | |
| US6753926B1 (en) | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit | |
| JPH10200407A (ja) | アナログ・デジタル・コンバータ・システム | |
| JP2008182314A (ja) | 位相調整装置およびその関連技術 | |
| JP4323343B2 (ja) | 撮像装置及びフリッカ検出方法 | |
| TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
| JP2003234921A (ja) | クロック位相自動補正装置 | |
| JP5027047B2 (ja) | 映像信号処理装置 | |
| JP2889037B2 (ja) | シャッタ速度制御回路 | |
| EP1353326A3 (en) | Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same | |
| US8098785B2 (en) | Signal processing circuit | |
| KR100382916B1 (ko) | 자동 화면보정 장치 및 방법 | |
| JP3448521B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| JP3661497B2 (ja) | 自動調整装置とビデオプロジェクター | |
| JP2002033939A (ja) | 映像処理装置 | |
| JP2002023725A (ja) | 映像信号処理装置及び映像出力機器 | |
| JP3639946B2 (ja) | ディジタルディスプレイ | |
| US7183961B2 (en) | System for converting analog video signals to digital video signals | |
| KR100437378B1 (ko) | 디스플레이기기의 지터보정장치 및 그 방법 | |
| JPH10319917A (ja) | 映像信号の自動位相調整装置 | |
| JP5276151B2 (ja) | 画像表示装置及びその周波数調整方法 | |
| JPH05236274A (ja) | 画像入力装置におけるｃｃｄのレベル補正方法 |