JP2003224002A - Chip resistor - Google Patents

Chip resistor

Info

Publication number
JP2003224002A
JP2003224002A JP2002023026A JP2002023026A JP2003224002A JP 2003224002 A JP2003224002 A JP 2003224002A JP 2002023026 A JP2002023026 A JP 2002023026A JP 2002023026 A JP2002023026 A JP 2002023026A JP 2003224002 A JP2003224002 A JP 2003224002A
Authority
JP
Japan
Prior art keywords
layer
resistor
plating layer
pair
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002023026A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002023026A priority Critical patent/JP2003224002A/en
Publication of JP2003224002A publication Critical patent/JP2003224002A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip resistor not suffering from disconnection in top electrode layers and excellent in sulfurization resistance even when used in a gas sulfide containing atmosphere. <P>SOLUTION: A protection layer 14 made of a resin based material covers the part of a resistor layer 13 between a pair of top electrode layers 12 and part of overlaying part of the resistor layer 13 with the pair of the top electrode layers 12. A Ni plate layer 16 is formed to cover end face terminals 15, the parts of the top electrode layers 12 not covered by the resistor layer 13, and the part of the resistor layer 13 not covered by the protection layer 14. Moreover, an Sn-based plate layer 17 is formed to cover the Ni plate layer 16. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は高密度配線回路に用
いられるチップ抵抗器に関するものであり、特に硫化雰
囲気で用いられるチップ抵抗器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor used in a high-density wiring circuit, and more particularly to a chip resistor used in a sulfurized atmosphere.

【0002】[0002]

【従来の技術】近年、電子機器の軽薄短小化に対する要
求がますます増大していく中、回路基板の配線密度を高
めるため、チップ抵抗器としては、非常に小型のチップ
抵抗器が多く用いられるようになってきた。
2. Description of the Related Art In recent years, with the ever-increasing demand for light, thin, short and small electronic devices, very small chip resistors are often used as chip resistors to increase the wiring density of circuit boards. It's starting to happen.

【0003】以下、従来のチップ抵抗器について説明す
る。
A conventional chip resistor will be described below.

【0004】図2(a)は従来のチップ抵抗器の斜視
図、図2(b)は図2(a)のB−B´線断面図であ
る。
FIG. 2 (a) is a perspective view of a conventional chip resistor, and FIG. 2 (b) is a sectional view taken along line BB 'of FIG. 2 (a).

【0005】図2(a)(b)において、1は96アル
ミナ基板からなる基板、2は基板1の上面の両端部に形
成された一対の上面電極層で、この一対の上面電極層2
は銀系の厚膜電極により構成されている。3は前記一対
の上面電極層2の一部に重なるように形成された抵抗体
層で、この抵抗体層3はルテニウム系厚膜抵抗により構
成されている。4は前記抵抗体層3を完全に覆うように
形成された保護層、5は前記基板1の両端面に一対の上
面電極層2と電気的に接続されるように形成された一対
の端面電極である。6,7は前記端面電極5と上面電極
層2の露出部を覆うように形成されたNiめっき層およ
びスズ系めっき層で、このNiめっき層6およびスズ系
めっき層7ははんだ付け性を確保するために設けられる
ものである。
In FIGS. 2A and 2B, 1 is a substrate made of a 96 alumina substrate, 2 is a pair of upper surface electrode layers formed on both ends of the upper surface of the substrate 1, and the pair of upper surface electrode layers 2
Is composed of a silver-based thick film electrode. A resistor layer 3 is formed so as to overlap a part of the pair of upper surface electrode layers 2. The resistor layer 3 is composed of a ruthenium-based thick film resistor. Reference numeral 4 denotes a protective layer formed so as to completely cover the resistor layer 3, and reference numeral 5 denotes a pair of end surface electrodes formed on both end surfaces of the substrate 1 so as to be electrically connected to the pair of upper surface electrode layers 2. Is. Reference numerals 6 and 7 denote a Ni plating layer and a tin-based plating layer formed so as to cover the exposed portions of the end surface electrode 5 and the upper surface electrode layer 2, and the Ni plating layer 6 and the tin-based plating layer 7 ensure solderability. It is provided to do so.

【0006】[0006]

【発明が解決しようとする課題】上記した従来のチップ
抵抗器においては、保護層4とスズ系めっき層7および
Niめっき層6の境界部8では、チップ抵抗器をプリン
ト基板にはんだ付け実装するときに、はんだ付け時の熱
衝撃により隙間が生じやすい。さらに、このチップ抵抗
器が実装されたプリント基板を組み込んだ電気製品を温
泉地等の硫化ガスを含む雰囲気で使用した場合、硫化ガ
スが前記境界部8に生じた隙間から内部に入り込み、そ
してこの硫化ガスは上面電極層2を構成する銀と直接反
応して硫化銀を形成する。この硫化銀は絶縁物であるた
め、銀との反応が進むと、チップ抵抗器が上面電極層2
の部分で断線を起こすといった不良が生じるという課題
を有していた。
In the conventional chip resistor described above, the chip resistor is soldered and mounted on the printed circuit board at the boundary portion 8 between the protective layer 4, the tin-based plating layer 7 and the Ni plating layer 6. Sometimes, thermal shock during soldering tends to cause gaps. Furthermore, when an electric product incorporating a printed circuit board on which this chip resistor is mounted is used in an atmosphere containing a sulfurizing gas such as a hot springs, the sulfurizing gas enters inside through the gap formed in the boundary portion 8, and The sulfide gas directly reacts with silver forming the upper electrode layer 2 to form silver sulfide. Since this silver sulfide is an insulator, when the reaction with silver progresses, the chip resistor will become the upper electrode layer 2
There is a problem that a defect such as a disconnection occurs at the part.

【0007】上記課題を解決するためには、単純に上面
電極層2を硫化雰囲気で使用しても何ら問題のない金電
極に置き換えればよいが、この金電極はコストが非常に
高く、したがって、この金電極を採用したチップ抵抗器
は高価になるという課題を有していた。
In order to solve the above problems, the upper electrode layer 2 may simply be replaced with a gold electrode which has no problem even if it is used in a sulfurizing atmosphere. However, this gold electrode is very expensive and therefore The chip resistor using this gold electrode has a problem that it becomes expensive.

【0008】本発明は上記したような従来の課題を解決
するもので、硫化ガスを含む雰囲気で使用しても、上面
電極層の部分で断線を起こすということはなく、耐硫化
特性に優れているチップ抵抗器を提供することを目的と
するものである。
The present invention solves the above-mentioned conventional problems. Even when used in an atmosphere containing a sulfurizing gas, no disconnection occurs in the upper electrode layer, and the sulfurating resistance is excellent. The present invention is intended to provide a chip resistor having the same structure.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の構成を有するものである。
In order to achieve the above object, the present invention has the following constitution.

【0010】本発明の請求項1に記載の発明は、基板
と、この基板の上面の両端部に形成された銀系の厚膜電
極よりなる一対の上面電極層と、この一対の上面電極層
の一部に重なるように形成されたルテニウム系の厚膜抵
抗よりなる抵抗体層と、この抵抗体層を覆う保護層と、
前記基板の両端面に形成され、かつ前記一対の上面電極
層と電気的に接続される一対の端面電極と、この端面電
極を覆うNiめっき層と、このNiめっき層を覆うスズ
系めっき層とを備え、前記保護層は樹脂系で構成すると
ともに、前記抵抗体層における一対の上面電極層間に位
置する部分と、一対の上面電極層と重なっている部分の
一部とを覆うように構成し、かつ前記Niめっき層は、
前記端面電極以外に、前記上面電極層における前記抵抗
体層により覆われていない部分および前記抵抗体層にお
ける前記保護層により覆われていない部分を覆うように
構成し、さらに前記スズ系めっき層は前記Niめっき層
を完全に覆うように構成したもので、この構成によれ
ば、チップ抵抗器における保護層とスズ系めっき層およ
びNiめっき層の境界部の真下に耐硫化性の高いルテニ
ウム系の厚膜抵抗よりなる抵抗体層が位置しているた
め、硫化ガスを含む雰囲気で使用した場合において、硫
化ガスが前記境界部にはんだ付け時の熱衝撃により生じ
た隙間から内部に入り込んだとしても、この硫化ガスは
耐硫化性の高いルテニウム系の厚膜抵抗よりなる抵抗体
層に接することになり、これにより、従来のように硫化
ガスが上面電極層を構成する銀と直接反応して硫化銀を
形成するということはなくなるため、上面電極層の部分
で断線を起こすということはなく、その結果、耐硫化特
性に優れているチップ抵抗器を得ることができる。また
保護層を樹脂系で構成しているため、この保護層は約2
00℃という低温で形成することができ、これにより、
レーザートリミングにより修正された抵抗値が保護層の
形成時に変化するということはなくなるため、非常に精
度の高いチップ抵抗器が得られるという作用効果を有す
るものである。
According to a first aspect of the present invention, there is provided a substrate, a pair of upper surface electrode layers formed of silver-based thick film electrodes formed on both ends of an upper surface of the substrate, and the pair of upper surface electrode layers. A resistor layer made of a ruthenium-based thick film resistor formed so as to overlap a part of the resistor layer, and a protective layer covering the resistor layer,
A pair of end face electrodes formed on both end faces of the substrate and electrically connected to the pair of upper face electrode layers, a Ni plating layer covering the end face electrodes, and a tin-based plating layer covering the Ni plating layer. The protective layer is made of a resin system and is configured to cover a portion of the resistor layer located between the pair of upper surface electrode layers and a portion of a portion overlapping with the pair of upper surface electrode layers. And the Ni plating layer is
In addition to the end face electrodes, it is configured to cover a portion of the upper surface electrode layer that is not covered by the resistor layer and a portion of the resistor layer that is not covered by the protective layer, and further the tin-based plating layer is According to this configuration, the Ni plating layer is completely covered. According to this configuration, a ruthenium-based high resistance to sulfidation is provided just below the boundary between the protective layer and the tin-based plating layer and the Ni-plating layer in the chip resistor. Since the resistor layer made of thick film resistor is located, even when the sulfide gas enters the boundary portion through the gap created by the thermal shock during soldering when used in the atmosphere containing the sulfide gas. This sulfide gas comes into contact with the resistor layer composed of a ruthenium-based thick film resistor having high sulfide resistance, which allows the sulfide gas to form the upper electrode layer as in the conventional case. Since it does not directly react with silver to form silver sulfide, it does not cause disconnection in the upper electrode layer, and as a result, it is possible to obtain a chip resistor having excellent sulfide resistance. . Also, since the protective layer is made of resin, this protective layer is about 2
It can be formed at a low temperature of 00 ° C, which allows
Since the resistance value corrected by laser trimming does not change when the protective layer is formed, it has an effect that a highly accurate chip resistor can be obtained.

【0011】本発明の請求項2に記載の発明は、特に、
端面電極をNiを主成分とする導電粉体と樹脂成分とを
混合してなる樹脂系で構成したもので、この構成によれ
ば、端面電極を約200℃という低温で形成できるた
め、レーザートリミングにより修正された抵抗値が端面
電極の形成時に変化するということはなくなり、その結
果、非常に精度の高いチップ抵抗器が得られるととも
に、端面電極の材料として銀系の材料を用いていないた
め、耐硫化特性においても優れたものが得られるという
作用効果を有するものである。
The invention according to claim 2 of the present invention is
The end face electrode is made of a resin system in which a conductive powder containing Ni as a main component and a resin component are mixed. According to this configuration, the end face electrode can be formed at a low temperature of about 200 ° C., and thus laser trimming is performed. The resistance value corrected by does not change when the end face electrode is formed.As a result, a highly accurate chip resistor is obtained, and since the silver-based material is not used as the end face electrode material, It also has a function and effect that excellent sulfide resistance is obtained.

【0012】本発明の請求項3に記載の発明は、特に、
端面電極をNi−Crを主成分とする薄膜スパッタ系で
構成したもので、この構成によれば、端面電極を約20
0℃という低温で形成できるため、レーザートリミング
により修正された抵抗値が端面電極の形成時に変化する
ということはなくなり、その結果、非常に精度の高いチ
ップ抵抗器が得られるとともに、端面電極の材料として
銀系の材料を用いていないため、耐硫化特性においても
優れたものが得られるという作用効果を有するものであ
る。
The invention according to claim 3 of the present invention is
The end face electrode is composed of a thin film sputtering system containing Ni-Cr as a main component.
Since it can be formed at a low temperature of 0 ° C., the resistance value corrected by laser trimming does not change during the formation of the end face electrode, and as a result, a highly accurate chip resistor can be obtained and the end face electrode material can be obtained. Since it does not use a silver-based material, it has an effect that excellent sulfurization resistance can be obtained.

【0013】本発明の請求項4に記載の発明は、特に、
Niめっき層をPH3.6〜4.4のめっき浴中で電解
めっきにより形成するとともに、スズ系めっき層をPH
3.6〜4.6のめっき浴中で電解めっきにより形成し
たもので、この構成によれば、Niめっき層とスズ系め
っき層をそれぞれ電解めっきで形成しているため、ルテ
ニウム系の厚膜抵抗よりなる抵抗体層の上に安定した状
態でNiめっき層とスズ系めっき層を形成することがで
き、その結果、Niめっき層およびスズ系めっき層と保
護層との境界部にはんだ付け時の熱衝撃により生じた隙
間から硫化ガスが内部に入り込んだとしても、Niめっ
き層およびスズ系めっき層が抵抗体層の上に安定した状
態で形成されていることにより、前記硫化ガスが抵抗体
層中のガラス成分に与える影響を抑えることができ、そ
の結果、安定した抵抗性能を確保できるという作用効果
を有するものである。
The invention according to claim 4 of the present invention is
The Ni plating layer is formed by electrolytic plating in a plating bath having a PH of 3.6 to 4.4, and the tin-based plating layer is formed by PH.
It is formed by electrolytic plating in a plating bath of 3.6 to 4.6. According to this configuration, since the Ni plating layer and the tin-based plating layer are formed by electrolytic plating, respectively, a ruthenium-based thick film is formed. The Ni plating layer and the tin-based plating layer can be formed in a stable state on the resistor layer composed of the resistor, and as a result, when the Ni plating layer or the boundary between the tin-based plating layer and the protective layer is soldered. Even if the sulfide gas enters inside through the gap generated by the thermal shock of, the Ni plating layer and the tin-based plating layer are formed in a stable state on the resistor layer, so that the sulfide gas causes the sulfide gas to pass through. The effect on the glass component in the layer can be suppressed, and as a result, stable resistance performance can be ensured.

【0014】[0014]

【発明の実施の形態】以下、本発明の一実施の形態にお
けるチップ抵抗器について、図面を参照しながら説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION A chip resistor according to an embodiment of the present invention will be described below with reference to the drawings.

【0015】図1(a)は本発明の一実施の形態におけ
るチップ抵抗器の斜視図、図1(b)は図1(a)のA
−A´線断面図である。
FIG. 1 (a) is a perspective view of a chip resistor according to an embodiment of the present invention, and FIG. 1 (b) is A in FIG. 1 (a).
FIG. 6 is a sectional view taken along the line AA.

【0016】図1(a)(b)において、11は96ア
ルミナ基板からなる基板、12は基板11の上面の両端
部に形成された一対の上面電極層で、この一対の上面電
極層12は銀系サーメット厚膜電極により構成されてい
る。13は前記一対の上面電極層12の一部に重なるよ
うに、すなわち電気的に接続されるように形成された抵
抗体層で、この抵抗体層13はルテニウム系厚膜抵抗に
より構成されている。14は前記抵抗体層13における
一対の上面電極層12間に位置する部分と、一対の上面
電極層12と重なっている部分の一部とを覆うように形
成された保護層で、この保護層14はエポキシ系樹脂に
より構成されている。15は前記基板11の両端面に一
対の上面電極層12と電気的に接続されるように形成さ
れた一対の端面電極で、この一対の端面電極15はNi
系の導電粉体と樹脂成分とを混合してなる樹脂系材料に
より構成されている。16は前記一対の端面電極15を
覆うNiめっき層で、このNiめっき層16は、前記端
面電極15以外に、前記上面電極層12における前記抵
抗体層13により覆われていない部分および前記抵抗体
層13における前記保護層14により覆われていない部
分を覆うように形成されている。17は前記Niめっき
層16を完全に覆うように形成されたスズ系めっき層で
ある。
In FIGS. 1A and 1B, 11 is a substrate made of a 96 alumina substrate, 12 is a pair of upper surface electrode layers formed on both ends of the upper surface of the substrate 11, and the pair of upper surface electrode layers 12 are It is composed of a silver-based cermet thick film electrode. Reference numeral 13 is a resistor layer formed so as to overlap a part of the pair of upper surface electrode layers 12, that is, electrically connected, and the resistor layer 13 is composed of a ruthenium-based thick film resistor. . Reference numeral 14 is a protective layer formed so as to cover a portion of the resistor layer 13 located between the pair of upper surface electrode layers 12 and a portion of the portion overlapping with the pair of upper surface electrode layers 12. 14 is made of an epoxy resin. Reference numeral 15 denotes a pair of end surface electrodes formed on both end surfaces of the substrate 11 so as to be electrically connected to the pair of upper surface electrode layers 12, and the pair of end surface electrodes 15 are made of Ni.
It is composed of a resin-based material obtained by mixing a conductive powder of a system and a resin component. Reference numeral 16 is a Ni plating layer that covers the pair of end surface electrodes 15. The Ni plating layer 16 is a portion other than the end surface electrodes 15 in the upper surface electrode layer 12 not covered by the resistor layer 13 and the resistor. It is formed so as to cover a portion of the layer 13 which is not covered by the protective layer 14. Reference numeral 17 is a tin-based plating layer formed so as to completely cover the Ni plating layer 16.

【0017】次に、上記構成におけるチップ抵抗器の製
造方法について説明する。
Next, a method of manufacturing the chip resistor having the above structure will be described.

【0018】まず、耐熱性および絶縁性に優れた96ア
ルミナ基板からなるシート状の基板を受け入れる。この
シート状の基板には、短冊状および個片状に分割するた
めに、予め分割のための溝(グリーンシート時に金型成
形)が形成されている。
First, a sheet-shaped substrate made of a 96-alumina substrate having excellent heat resistance and insulation is received. In order to divide the sheet-like substrate into strips and individual pieces, grooves for division (molding at the time of green sheet) are formed in advance.

【0019】次に、シート状の基板の上面にサーメット
厚膜銀ペーストをスクリーン印刷して乾燥させ、そして
ベルト式連続焼成炉により、850℃の温度で、ピーク
時間6分、IN−OUT時間45分のプロファイルによ
って焼成することにより、上面電極層12を形成する。
Next, a cermet thick film silver paste was screen-printed on the upper surface of the sheet-shaped substrate and dried, and a belt type continuous baking furnace was used at a temperature of 850 ° C. for a peak time of 6 minutes and an IN-OUT time of 45. The upper surface electrode layer 12 is formed by firing according to the minute profile.

【0020】次に、上面電極層12の一部に重なるよう
に、すなわち電気的に接続されるようにシート状の基板
に、酸化ルテニウムを主成分とする厚膜抵抗ペーストを
スクリーン印刷し、ベルト式連続焼成炉により、850
℃の温度で、ピーク時間6分、IN−OUT時間45分
のプロファイルによって焼成することにより、抵抗体層
13を形成する。
Next, a thick film resistor paste containing ruthenium oxide as a main component is screen-printed on a sheet-like substrate so as to overlap with a part of the upper electrode layer 12, that is, electrically connected to the belt, and a belt is formed. 850 by the continuous firing furnace
The resistor layer 13 is formed by baking at a temperature of C. with a profile having a peak time of 6 minutes and an IN-OUT time of 45 minutes.

【0021】次に、上面電極層12間の抵抗体層13の
抵抗値を揃えるために、レーザー光によって、抵抗体層
13の一部を切除して抵抗値修正(Lカット、30mm
/秒、12kHz、5W)を行う。
Next, in order to make the resistance value of the resistor layer 13 between the upper electrode layers 12 uniform, a part of the resistor layer 13 is cut off by laser light to correct the resistance value (L cut, 30 mm).
/ Sec, 12 kHz, 5 W).

【0022】次に、前記抵抗体層13における一対の上
面電極層12間に位置する部分と、一対の上面電極層1
2と重なっている部分の一部とを覆うように、エポキシ
系樹脂ペーストをスクリーン印刷し、ベルト式連続硬化
炉により、200℃の温度で、ピーク時間30分、IN
−OUT時間60分の硬化プロファイルによって硬化さ
せることにより、保護層14を形成する。
Next, the portion of the resistor layer 13 located between the pair of upper surface electrode layers 12 and the pair of upper surface electrode layers 1
The epoxy resin paste was screen-printed so as to cover a part of the portion overlapping 2 and the temperature was set to 200 ° C. in a belt-type continuous curing furnace at a peak time of 30 minutes for IN.
The protective layer 14 is formed by curing with a curing profile of −OUT time 60 minutes.

【0023】次に、端面電極15を形成するための準備
工程として、シート状の基板を短冊状基板に分割する一
次基板分割を行い、端面電極15を形成する端面部を露
出させる。
Next, as a preparatory step for forming the end face electrode 15, a primary substrate division for dividing the sheet-like substrate into strip substrates is performed to expose the end face portion where the end face electrode 15 is formed.

【0024】次に、短冊状基板における露出した端面部
に、前記上面電極層12の一部に重なるように、すなわ
ち電気的に接続されるようにNi系の導電粉体と樹脂成
分とを混合してなる樹脂系電極ペーストをローラーによ
って塗布し、そしてベルト式連続硬化炉により、200
℃の温度で、ピーク時間30分、IN−OUT時間60
分の硬化プロファイルによって硬化させることにより、
端面電極15を形成する。
Next, the Ni-based conductive powder and the resin component are mixed with the exposed end face portion of the strip-shaped substrate so as to overlap a part of the upper surface electrode layer 12, that is, to be electrically connected. The resulting resin-based electrode paste is applied with a roller, and a belt-type continuous curing furnace is used to
At a temperature of ℃, peak time 30 minutes, IN-OUT time 60
By curing with a minute curing profile,
The end face electrode 15 is formed.

【0025】次に、電極めっきの準備工程として、端面
電極15を形成した短冊状基板を個片状に分割する二次
基板分割を行い、個片状基板を得る。
Next, as a preparatory step for electrode plating, the strip-shaped substrate on which the end surface electrodes 15 are formed is divided into individual substrates, and the secondary substrate is divided to obtain individual substrates.

【0026】そして最後に、個片状基板における端面電
極15と、上面電極層12における抵抗体層13により
覆われていない部分および抵抗体層13における保護層
14により覆われていない部分を覆うように、電解めっ
きによりNiめっき層16を形成し、その後、このNi
めっき層16を完全に覆うように、電解めっきによりス
ズ系めっき層17を形成することにより、チップ抵抗器
を製造する。この場合、Niめっき層16はPH4.0
のNiめっき浴を使用し、またスズ系めっき層17はP
H4.1のスズ系めっき浴を使用した。
Finally, the end face electrodes 15 on the individual substrate, the portions of the upper surface electrode layer 12 not covered by the resistor layer 13 and the portions of the resistor layer 13 not covered by the protective layer 14 are covered. Then, the Ni plating layer 16 is formed by electrolytic plating.
By forming the tin-based plating layer 17 by electrolytic plating so as to completely cover the plating layer 16, the chip resistor is manufactured. In this case, the Ni plating layer 16 has PH 4.0.
Ni plating bath is used, and the tin-based plating layer 17 is P
An H4.1 tin-based plating bath was used.

【0027】上記本発明の一実施の形態におけるチップ
抵抗器においては、保護層14を、抵抗体層13におけ
る一対の上面電極層12間に位置する部分と、一対の上
面電極層12と重なっている部分の一部とを覆うように
構成し、かつNiめっき層16を、端面電極15以外
に、上面電極層12における抵抗体層13により覆われ
ていない部分および抵抗体層13における保護層14に
より覆われていない部分を覆うように構成し、さらに前
記Niめっき層16を完全に覆うようにスズ系めっき層
17を構成しているため、このチップ抵抗器における保
護層14とスズ系めっき層17およびNiめっき層16
の境界部18の真下には、耐硫化性の高いルテニウム系
の厚膜抵抗よりなる抵抗体層13が位置することにな
り、その結果、硫化ガスを含む雰囲気で使用した場合に
おいて、硫化ガスが前記境界部18にはんだ付け時の熱
衝撃により生じた隙間から内部に入り込んだとしても、
この硫化ガスは耐硫化性の高いルテニウム系の厚膜抵抗
よりなる抵抗体層13に接することになり、これによ
り、従来のように硫化ガスが上面電極層12を構成する
銀と直接反応して硫化銀を形成するということはなくな
るため、上面電極層12の部分で断線を起こすというこ
とはなく、その結果、耐硫化特性に優れているチップ抵
抗器を得ることができるものである。
In the chip resistor according to the embodiment of the present invention described above, the protective layer 14 overlaps the portion of the resistor layer 13 located between the pair of upper surface electrode layers 12 with the pair of upper surface electrode layers 12. The Ni plating layer 16 is formed so as to cover a portion of the upper surface electrode layer 12, and the Ni plating layer 16 is formed so as to cover a part of the existing portion and the protective layer 14 in the resistor layer 13. Since the tin-based plating layer 17 is configured so as to cover the portion not covered with and the Ni-based plating layer 16 is completely covered, the protective layer 14 and the tin-based plating layer in this chip resistor are formed. 17 and Ni plating layer 16
The resistor layer 13 made of a ruthenium-based thick film resistor having high sulfide resistance is located immediately below the boundary portion 18 of the sulphate. As a result, when the sulfide gas is used in an atmosphere containing sulfide gas, Even if it enters the boundary portion 18 through a gap generated by thermal shock during soldering,
This sulfide gas comes into contact with the resistor layer 13 made of a ruthenium-based thick film resistor having a high sulfide resistance, whereby the sulfide gas directly reacts with silver forming the upper electrode layer 12 as in the conventional case. Since silver sulfide is not formed, disconnection does not occur in the upper electrode layer 12, and as a result, a chip resistor having excellent sulphidation resistance can be obtained.

【0028】また保護層14はエポキシ系樹脂等の樹脂
系で構成しているため、この保護層14は約200℃と
いう低温で形成することができ、これにより、レーザー
トリミングにより修正された抵抗値が保護層14の形成
時に変化するということはなくなるため、非常に精度の
高いチップ抵抗器が得られるものである。
Since the protective layer 14 is made of a resin such as an epoxy resin, the protective layer 14 can be formed at a low temperature of about 200 ° C., so that the resistance value corrected by laser trimming can be obtained. Does not change when the protective layer 14 is formed, so that a highly accurate chip resistor can be obtained.

【0029】そしてまた端面電極15は、Ni系の導電
粉体と樹脂成分とを混合してなる樹脂系で構成している
ため、この端面電極15は約200℃という低温で形成
することができ、これにより、レーザートリミングによ
り修正された抵抗値が端面電極15の形成時に変化する
ということはなくなるため、非常に精度の高いチップ抵
抗器が得られるとともに、端面電極15の材料として銀
系の材料を用いていないため、耐硫化特性においても優
れたものが得られるものである。
Since the end face electrode 15 is made of a resin system in which Ni-based conductive powder and a resin component are mixed, the end face electrode 15 can be formed at a low temperature of about 200.degree. As a result, the resistance value corrected by laser trimming does not change when the end face electrode 15 is formed, so that a highly accurate chip resistor can be obtained, and the end face electrode 15 is made of a silver-based material. Since, is not used, it is possible to obtain a product excellent in sulfidation resistance.

【0030】さらに上記本発明の一実施の形態において
は、Niめっき層16とスズ系めっき層17をそれぞれ
電解めっきで形成しているため、ルテニウム系の厚膜抵
抗よりなる抵抗体層13の上に安定した状態でNiめっ
き層16とスズ系めっき層17を形成することができ、
その結果、Niめっき層16およびスズ系めっき層17
と保護層14との境界部18にはんだ付け時の熱衝撃に
より生じた隙間から硫化ガスが内部に入り込んだとして
も、Niめっき層16およびスズ系めっき層17が抵抗
体層13の上に安定した状態で形成されていることによ
り、前記硫化ガスが抵抗体層13中のガラス成分に与え
る影響を抑えることができ、その結果、安定した抵抗性
能を確保できるものである。
Further, in the above-described embodiment of the present invention, since the Ni plating layer 16 and the tin-based plating layer 17 are formed by electrolytic plating, respectively, the resistance layer 13 made of a ruthenium-based thick film resistor is formed. The Ni plating layer 16 and the tin-based plating layer 17 can be formed in a stable state at
As a result, the Ni plating layer 16 and the tin-based plating layer 17
Even if the sulfide gas enters the boundary portion 18 between the protective layer 14 and the protective layer 14 through the gap generated by thermal shock during soldering, the Ni plating layer 16 and the tin-based plating layer 17 are stable on the resistor layer 13. By being formed in such a state, the influence of the sulfide gas on the glass component in the resistor layer 13 can be suppressed, and as a result, stable resistance performance can be secured.

【0031】(表1)は上記本発明の一実施の形態にお
けるチップ抵抗器と、従来のチップ抵抗器をプリント基
板にフローはんだ付けによりそれぞれ100個ずつ実装
し、硫化ガス試験(60℃、95%RH雰囲気中に10
000ppmのH2Sを含有させた状態で100時間放
置し、硫化銀の発生数を調べる試験)を実施した結果を
示したものである。
Table 1 shows a chip resistor according to one embodiment of the present invention and a conventional chip resistor, which are mounted on a printed circuit board by flow soldering, 100 pieces each, and are subjected to a sulfide gas test (60 ° C., 95 ° C.). 10 in% RH atmosphere
This is a result of carrying out a test for examining the number of generated silver sulfides by allowing to stand for 100 hours in a state of containing 000 ppm of H 2 S).

【0032】[0032]

【表1】 [Table 1]

【0033】(表1)から明らかなように、従来のチッ
プ抵抗器(従来品)は100個のうち、10個硫化銀の
発生が見られたが、本発明の一実施の形態におけるチッ
プ抵抗器(本発明品)は100個のうち、硫化銀が発生
したものはなく、優れた耐硫化特性を有するものであ
る。
As is clear from Table 1, in the conventional chip resistor (conventional product), out of 100, 10 silver sulfides were generated. Out of 100 pieces of the container (invention product), no silver sulfide was generated, and the container had excellent resistance to sulfidation.

【0034】なお、上記本発明の一実施の形態において
は、端面電極15をNi系の導電粉体と樹脂成分とを混
合してなる樹脂系電極ペーストの塗布・硬化により形成
したものについて説明したが、これに限定されるもので
はなく、端面電極15をNi−Crを主成分とする薄膜
スパッタ系で構成してもよく、この場合も、端面電極1
5は約200℃という低温で形成できるため、上記本発
明の一実施の形態と同様、レーザートリミングにより修
正された抵抗値が端面電極15の形成時に変化するとい
うことはなくなり、その結果、非常に精度の高いチップ
抵抗器が得られるとともに、端面電極15の材料として
銀系の材料を用いていないため、耐硫化特性においても
優れたものが得られるものである。
In the embodiment of the present invention described above, the end surface electrode 15 is formed by applying and curing the resin-based electrode paste formed by mixing the Ni-based conductive powder and the resin component. However, the invention is not limited to this, and the end face electrode 15 may be configured by a thin film sputtering system containing Ni—Cr as a main component, and in this case also, the end face electrode 1
Since No. 5 can be formed at a low temperature of about 200 ° C., the resistance value corrected by laser trimming does not change when the end face electrode 15 is formed, as in the above-described embodiment of the present invention. A highly accurate chip resistor can be obtained, and since a silver-based material is not used as a material for the end face electrode 15, an excellent sulfur resistance can be obtained.

【0035】また上記本発明の一実施の形態において
は、Niめっき層16を形成する場合、PH4.0のN
iめっき浴を使用し、またスズ系めっき層17を形成す
る場合、PH4.1のスズ系めっき浴を使用したものに
ついて説明したが、めっき浴のPHはこれに限定される
ものではなく、Niめっき浴のPHは3.6〜4.4の
範囲が好ましく、またスズ系めっき浴のPHは3.6〜
4.6の範囲が好ましいものである。
In the embodiment of the present invention described above, when the Ni plating layer 16 is formed, N of PH 4.0 is used.
In the case of using the i-plating bath and forming the tin-based plating layer 17, the tin-based plating bath of PH4.1 was used, but the PH of the plating bath is not limited to this. The pH of the plating bath is preferably in the range of 3.6 to 4.4, and the pH of the tin-based plating bath is 3.6 to 4.4.
A range of 4.6 is preferred.

【0036】そしてまた上記本発明の一実施の形態にお
いては、抵抗体層13を形成した後に、レーザー光によ
る抵抗値修正を行うようにしたものについて説明した
が、抵抗体層13を形成した後、保護層14より小さい
パターンでプリコートガラス層を印刷・焼成により形成
し、その後、レーザー光による抵抗値修正を行うように
した場合でも、上記本発明の一実施の形態と同様の効果
が得られるものである。
Further, in the above-described one embodiment of the present invention, the case where the resistance value is corrected by the laser beam after the resistance layer 13 is formed has been described, but after the resistance layer 13 is formed. Even when the precoat glass layer is formed by printing and baking in a pattern smaller than the protective layer 14 and then the resistance value is corrected by the laser beam, the same effect as that of the embodiment of the present invention can be obtained. It is a thing.

【0037】[0037]

【発明の効果】以上のように本発明のチップ抵抗器は、
保護層を、抵抗体層における一対の上面電極層間に位置
する部分と、一対の上面電極層と重なっている部分の一
部とを覆うように構成し、かつNiめっき層を、端面電
極以外に、前記上面電極層における前記抵抗体層により
覆われていない部分および前記抵抗体層における前記保
護層により覆われていない部分を覆うように構成し、さ
らに前記Niめっき層を完全に覆うようにスズ系めっき
層を構成しているため、このチップ抵抗器における保護
層とスズ系めっき層およびNiめっき層の境界部の真下
には、耐硫化性の高いルテニウム系の厚膜抵抗よりなる
抵抗体層が位置することになり、その結果、硫化ガスを
含む雰囲気で使用した場合において、硫化ガスが前記境
界部にはんだ付け時の熱衝撃により生じた隙間から内部
に入り込んだとしても、この硫化ガスは耐硫化性の高い
ルテニウム系の厚膜抵抗よりなる抵抗体層に接すること
になり、これにより、従来のように硫化ガスが上面電極
層を構成する銀と直接反応して硫化銀を形成するという
ことはなくなるため、上面電極層の部分で断線を起こす
ということはなく、その結果、耐硫化特性に優れている
チップ抵抗器を得ることができる。また保護層を樹脂系
で構成しているため、この保護層は約200℃という低
温で形成することができ、これにより、レーザートリミ
ングにより修正された抵抗値が保護層の形成時に変化す
るということはなくなるため、非常に精度の高いチップ
抵抗器が得られるという効果を有するものである。
As described above, the chip resistor of the present invention is
The protective layer is configured to cover a portion of the resistor layer located between the pair of upper surface electrode layers and a portion of a portion overlapping with the pair of upper surface electrode layers, and the Ni plating layer is formed on the portion other than the end surface electrodes. A part of the upper surface electrode layer that is not covered by the resistor layer and a part of the resistor layer that is not covered by the protective layer, and tin so as to completely cover the Ni plating layer. Since the chip-based plating layer is formed, a resistor layer made of a ruthenium-based thick film resistor having high sulfidation resistance is provided just below the boundary between the protective layer and the tin-based plating layer and the Ni plating layer in this chip resistor. As a result, when used in an atmosphere containing sulfide gas, the sulfide gas entered the inside of the boundary through a gap created by thermal shock during soldering. However, this sulfide gas comes into contact with the resistor layer composed of a ruthenium-based thick film resistor having high sulfide resistance, which allows the sulfide gas to directly react with the silver forming the upper electrode layer as in the conventional case. Since the formation of silver sulfide is eliminated, disconnection does not occur in the upper electrode layer portion, and as a result, it is possible to obtain a chip resistor having excellent sulfidation resistance. Further, since the protective layer is made of a resin system, the protective layer can be formed at a low temperature of about 200 ° C., so that the resistance value corrected by laser trimming changes when the protective layer is formed. Therefore, there is an effect that a very accurate chip resistor can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)本発明の一実施の形態におけるチップ抵
抗器の斜視図 (b)(a)のA−A´線断面図
FIG. 1A is a perspective view of a chip resistor according to an embodiment of the present invention, and FIG. 1B is a sectional view taken along the line AA ′ of FIG.

【図2】(a)従来のチップ抵抗器の斜視図 (b)(a)のB−B´線断面図FIG. 2A is a perspective view of a conventional chip resistor. (B) BB 'line sectional drawing of (a)

【符号の説明】[Explanation of symbols]

11 基板 12 上面電極層 13 抵抗体層 14 保護層 15 端面電極 16 Niめっき層 17 スズ系めっき層 11 board 12 Top electrode layer 13 Resistor layer 14 Protective layer 15 Edge electrode 16 Ni plating layer 17 Tin-based plating layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E028 AA04 BA03 BB01 CA01 DA01 EA01 EB01 JC05 5E033 AA02 BB06 BC01 BD01 BE01 BH01    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E028 AA04 BA03 BB01 CA01 DA01                       EA01 EB01 JC05                 5E033 AA02 BB06 BC01 BD01 BE01                       BH01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板の上面の両端部に形成
された銀系の厚膜電極よりなる一対の上面電極層と、こ
の一対の上面電極層の一部に重なるように形成されたル
テニウム系の厚膜抵抗よりなる抵抗体層と、この抵抗体
層を覆う保護層と、前記基板の両端面に形成され、かつ
前記一対の上面電極層と電気的に接続される一対の端面
電極と、この端面電極を覆うNiめっき層と、このNi
めっき層を覆うスズ系めっき層とを備え、前記保護層は
樹脂系で構成するとともに、前記抵抗体層における一対
の上面電極層間に位置する部分と、一対の上面電極層と
重なっている部分の一部とを覆うように構成し、かつ前
記Niめっき層は、前記端面電極以外に、前記上面電極
層における前記抵抗体層により覆われていない部分およ
び前記抵抗体層における前記保護層により覆われていな
い部分を覆うように構成し、さらに前記スズ系めっき層
は前記Niめっき層を完全に覆うように構成したチップ
抵抗器。
1. A substrate, a pair of upper surface electrode layers made of silver-based thick film electrodes formed on both ends of the upper surface of the substrate, and formed so as to partially overlap the pair of upper surface electrode layers. A resistor layer formed of a ruthenium-based thick film resistor, a protective layer covering the resistor layer, and a pair of end face electrodes formed on both end faces of the substrate and electrically connected to the pair of upper face electrode layers. And a Ni plating layer covering the end face electrode and the Ni plating layer.
A tin-based plating layer covering the plating layer, the protective layer is made of a resin, and a portion of the resistor layer located between the pair of upper surface electrode layers and a portion of the portion overlapping with the pair of upper surface electrode layers. In addition to the end face electrodes, the Ni plating layer is covered with a portion of the upper surface electrode layer that is not covered by the resistor layer and the protective layer of the resistor layer. A chip resistor configured to cover the unplated portion, and the tin-based plating layer to completely cover the Ni plating layer.
【請求項2】 端面電極をNiを主成分とする導電粉体
と樹脂成分とを混合してなる樹脂系で構成した請求項1
記載のチップ抵抗器。
2. The end face electrode is made of a resin system in which a conductive powder containing Ni as a main component and a resin component are mixed.
The listed chip resistor.
【請求項3】 端面電極をNi−Crを主成分とする薄
膜スパッタ系で構成した請求項1記載のチップ抵抗器。
3. The chip resistor according to claim 1, wherein the end face electrode is constituted by a thin film sputtering system containing Ni—Cr as a main component.
【請求項4】 Niめっき層をPH3.6〜4.4のめ
っき浴中で電解めっきにより形成するとともに、スズ系
めっき層をPH3.6〜4.6のめっき浴中で電解めっ
きにより形成した請求項1記載のチップ抵抗器。
4. A Ni plating layer is formed by electrolytic plating in a plating bath of PH 3.6 to 4.4, and a tin-based plating layer is formed by electrolytic plating in a plating bath of PH 3.6 to 4.6. The chip resistor according to claim 1.
JP2002023026A 2002-01-31 2002-01-31 Chip resistor Withdrawn JP2003224002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002023026A JP2003224002A (en) 2002-01-31 2002-01-31 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002023026A JP2003224002A (en) 2002-01-31 2002-01-31 Chip resistor

Publications (1)

Publication Number Publication Date
JP2003224002A true JP2003224002A (en) 2003-08-08

Family

ID=27745849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002023026A Withdrawn JP2003224002A (en) 2002-01-31 2002-01-31 Chip resistor

Country Status (1)

Country Link
JP (1) JP2003224002A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182128A (en) * 2007-01-25 2008-08-07 Taiyosha Electric Co Ltd Chip resistor
WO2015068701A1 (en) * 2013-11-08 2015-05-14 北陸電気工業株式会社 Chip-shaped electric part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182128A (en) * 2007-01-25 2008-08-07 Taiyosha Electric Co Ltd Chip resistor
WO2015068701A1 (en) * 2013-11-08 2015-05-14 北陸電気工業株式会社 Chip-shaped electric part

Similar Documents

Publication Publication Date Title
WO1999003112A1 (en) Resistor and method for manufacturing the same
JP2002184602A (en) Angular chip resistor unit
JP2000306711A (en) Multiple chip resistor and production thereof
JP2003224002A (en) Chip resistor
JP2836303B2 (en) Square chip resistor and method of manufacturing the same
JPH07169601A (en) Square-shaped chip resistor and its manufacture
JP3867587B2 (en) Chip resistor
JP3231370B2 (en) Manufacturing method of square chip resistor
JPH04214601A (en) Rectangular chip resistor for function correction use and manufacture thereof
JPH0963805A (en) Square chip resistor
JP2001118705A (en) Chip resistor
JPH0513201A (en) Square chip resistance
JPH05258904A (en) Square chip resistor and manufacture thereof
JPH0645118A (en) Manufacture of rectangular thin film chip resistor
JPH0822904A (en) Square chip resistor
JPH09330802A (en) Resistor and its manufacture
JPH10321404A (en) Resistor and manufacture thereof
JP2000340413A (en) Multiple chip resistor and its manufacture
JPH10321401A (en) Resistor and manufacture thereof
JPH10223404A (en) Resistor and production thereof
JPH0497501A (en) Resistor and its manufacture
JPH1126205A (en) Resistor and manufacture thereof
JPH09312201A (en) Resistor
JPH11260602A (en) Rectangular chip resistor and insulating board used for the same
JPH1126203A (en) Resistor and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061101