JP3867587B2

JP3867587B2 - Chip resistor

Info

Publication number: JP3867587B2
Application number: JP2002023025A
Authority: JP
Inventors: 正人橋本; 清二津田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-01-31
Filing date: 2002-01-31
Publication date: 2007-01-10
Anticipated expiration: 2022-01-31
Also published as: JP2003224001A

Description

【０００１】
【発明の属する技術分野】
本発明は高密度配線回路に用いられるチップ抵抗器に関するものであり、特に硫化雰囲気で用いられるチップ抵抗器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の軽薄短小化に対する要求がますます増大していく中、回路基板の配線密度を高めるため、チップ抵抗器としては、非常に小型のチップ抵抗器が多く用いられるようになってきた。
【０００３】
以下、従来のチップ抵抗器について説明する。
【０００４】
図５（ａ）は従来例１におけるチップ抵抗器の斜視図、図５（ｂ）は図５（ａ）のＢ−Ｂ´線断面図である。
【０００５】
図５（ａ）（ｂ）において、１は９６アルミナ基板からなる基板、２は基板１の上面の両端部に形成された一対の上面電極層で、この一対の上面電極層２は銀系の厚膜電極により構成されている。３は前記一対の上面電極層２の一部に重なるように形成された抵抗体層で、この抵抗体層３はルテニウム系厚膜抵抗により構成されている。４は前記抵抗体層３を完全に覆うように形成された保護層、５は前記基板１の両端面に一対の上面電極層２と電気的に接続されるように形成された一対の端面電極である。６，７は前記端面電極５と上面電極層２の露出部を覆うように形成されたＮｉめっき層およびスズ系めっき層で、このＮｉめっき層６およびスズ系めっき層７ははんだ付け性を確保するために設けられるものである。
【０００６】
【発明が解決しようとする課題】
上記した従来例１におけるチップ抵抗器においては、保護層４とスズ系めっき層７およびＮｉめっき層６の境界部８では、チップ抵抗器をプリント基板にはんだ付け実装するときに、はんだ付け時の熱衝撃により隙間が生じやすい。さらに、このチップ抵抗器が実装されたプリント基板を組み込んだ電気製品を温泉地等の硫化ガスを含む雰囲気で使用した場合、硫化ガスが前記境界部８に生じた隙間から内部に入り込み、そしてこの硫化ガスは上面電極層２を構成する銀と直接反応して硫化銀を形成する。この硫化銀は絶縁物であるため、銀との反応が進むと、チップ抵抗器が上面電極層２の部分で断線を起こすといった不良が生じるという課題を有していた。この課題を解決するためには、単純に上面電極層２を硫化雰囲気で使用しても何ら問題のない金電極に置き換えればよいが、この金電極はコストが非常に高く、したがって、この金電極を採用したチップ抵抗器は高価になるという課題を有していた。
【０００７】
上記課題を解決するために、特開平５−２５８９０４号公報に開示されているチップ抵抗器が提案されている。
【０００８】
このチップ抵抗器は、図６（ａ）（ｂ）に示すような構成になっているもので、図６（ａ）は従来例２におけるチップ抵抗器の斜視図、図６（ｂ）は図６（ａ）のＣ−Ｃ´線断面図である。図６（ａ）（ｂ）において、１１は９６アルミナ基板からなる基板、１２は基板１１の上面の両端部に形成された一対の上面電極層で、この一対の上面電極層１２は銀系の厚膜電極により構成されている。１３は前記一対の上面電極層１２の一部に重なるように、すなわち電気的に接続されるように形成された抵抗体層で、この抵抗体層１３はルテニウム系厚膜抵抗により構成されている。１４は前記抵抗体層１３における一対の上面電極層１２間に位置する部分と、一対の上面電極層１２と重なっている部分の一部とを覆うように形成された保護層で、この保護層１４はガラスにより構成されている。１５は前記基板１１の両端面に一対の上面電極層１２と電気的に接続されるように形成された一対の端面電極で、この一対の端面電極１５は銀系の厚膜電極により構成されている。１６は前記一対の端面電極１５を覆うＮｉめっき層で、このＮｉめっき層１６は、前記端面電極１５以外に、前記上面電極層１２における前記抵抗体層１３により覆われていない部分および前記抵抗体層１３における前記保護層１４により覆われていない部分を覆うように形成されている。１７は前記Ｎｉめっき層１６を完全に覆うように形成されたスズ系めっき層である。
【０００９】
上記図６（ａ）（ｂ）に示すチップ抵抗器においては、保護層１４を、抵抗体層１３における一対の上面電極層１２間に位置する部分と、一対の上面電極層１２と重なっている部分の一部とを覆うように構成し、かつＮｉめっき層１６を、端面電極１５以外に、上面電極層１２における抵抗体層１３により覆われていない部分および抵抗体層１３における保護層１４により覆われていない部分を覆うように構成し、さらに前記Ｎｉめっき層１６を完全に覆うようにスズ系めっき層１７を構成しているため、このチップ抵抗器における保護層１４とスズ系めっき層１７およびＮｉめっき層１６の境界部１８の真下には、耐硫化性の高いルテニウム系の厚膜抵抗よりなる抵抗体層１３が位置することになり、その結果、硫化ガスを含む雰囲気で使用した場合において、硫化ガスが前記境界部１８にはんだ付け時の熱衝撃により生じた隙間から内部に入り込んだとしても、この硫化ガスは耐硫化性の高いルテニウム系の厚膜抵抗体に接することになり、これにより、硫化ガスが上面電極層１２を構成する銀と直接反応して硫化銀を形成するということはなくなるため、上面電極層１２の部分で断線を起こすということはなく、その結果、耐硫化特性に優れているチップ抵抗器を得ることができるものである。しかしながら、このチップ抵抗器においては、次のような課題を有していた。すなわち、一対の上面電極層１２と抵抗体層１３を同時に焼成した場合、上面電極層１２と抵抗体層１３の重なり部分の長さが長いため、焼成収縮時の応力により抵抗体層１３に亀裂が入る場合があり、これにより、チップ抵抗器の耐湿負荷寿命特性における抵抗値変化率が大きくなり、負荷特性を劣化させるという課題を有していた。
【００１０】
本発明は上記したような従来の課題を解決するもので、硫化ガスを含む雰囲気で使用しても、上面電極層の部分で断線を起こすということはなく、耐硫化特性に優れているとともに、負荷特性の劣化も抑えることができるチップ抵抗器を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１２】
本発明の請求項１に記載の発明は、基板と、この基板の上面の両端部に形成された銀系の厚膜電極よりなる一対の上面電極層と、この一対の上面電極層の一部に重なるように形成されたルテニウム系の厚膜抵抗よりなる第１の抵抗体層と、この第１の抵抗体層を覆う保護層と、前記基板の両端面に形成され、かつ前記一対の上面電極層と電気的に接続される一対の端面電極と、この端面電極を覆うＮｉめっき層と、このＮｉめっき層を覆うスズ系めっき層とを備え、前記一対の上面電極層の一部に重なるとともに前記第１の抵抗体層とは接触しないように、ルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層を形成し、かつ前記保護層は前記第１の抵抗体層を完全に覆うとともに、前記第２の抵抗体層の一部を覆うように構成し、さらに前記Ｎｉめっき層は、前記端面電極以外に、前記上面電極層における前記第２の抵抗体層により覆われていない部分および前記第２の抵抗体層における前記保護層により覆われていない部分を覆うように構成し、かつ前記スズ系めっき層は前記Ｎｉめっき層を完全に覆うように構成したもので、この構成によれば、チップ抵抗器における保護層とスズ系めっき層およびＮｉめっき層の境界部の真下に耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層が位置しているため、硫化ガスを含む雰囲気で使用した場合において、硫化ガスが前記境界部にはんだ付け時の熱衝撃により生じた隙間から内部に入り込んだとしても、この硫化ガスは耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層に接することになり、これにより、従来のように硫化ガスが上面電極層を構成する銀と直接反応して硫化銀を形成するということはなくなるため、上面電極層の部分で断線を起こすということはなく、その結果、耐硫化特性に優れているチップ抵抗器を得ることができる。また一対の上面電極層の一部に重なるように形成されたルテニウム系の厚膜抵抗よりなる第１の抵抗体層とは別個に、この第１の抵抗体層とは接触しないように、ルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層を形成しているため、上記した従来例のように、上面電極層と１個の抵抗体層の重なり部分の長さが長くなるということはなくなり、その結果、上面電極層と第１の抵抗体層および第２の抵抗体層を同時に焼成した場合においても、焼成収縮時の応力により第１の抵抗体層および第２の抵抗体層に亀裂が入るということはなくなるため、チップ抵抗器の耐湿負荷特性における抵抗値変化率も小さくすることができ、これにより、負荷特性の劣化も抑えることができるという作用効果を有するものである。
【００１３】
本発明の請求項２に記載の発明は、特に、第２の抵抗体層の面積抵抗値を第１の抵抗体層の面積抵抗値より低くしたもので、この構成によれば、第２の抵抗体層の面積抵抗値が第１の抵抗体層の面積抵抗値より低いため、露出している第２の抵抗体層上にＮｉめっき層を形成した場合、安定した膜厚を有するＮｉめっき層を形成することができるという作用効果を有するものである。
【００１４】
本発明の請求項３に記載の発明は、特に、第２の抵抗体層の面積抵抗値を１０μｍ換算で１００Ω／□以下としたもので、この構成によれば、露出している第２の抵抗体層上にＮｉめっき層を形成した場合、安定した膜厚を有するＮｉめっき層を形成することができるという作用効果を有するものである。
【００１５】
本発明の請求項４に記載の発明は、特に、第１の抵抗体層の幅を上面電極層の幅より小さくするとともに、第２の抵抗体層の幅を上面電極層の幅より大きくしたもので、この構成によれば、上面電極層と第１の抵抗体層の印刷ずれが生じても、第１の抵抗体層における一対の上面電極層間の抵抗値ばらつきを小さく抑えることができ、また上面電極層と第２の抵抗体層の印刷ずれが生じても、第２の抵抗体層の幅から上面電極層がはみ出すということもなくなり、これにより、保護層の稜線が上面電極層と接するのを防止できるため、安定した耐硫化特性を確保できるという作用効果を有するものである。
【００１６】
本発明の請求項５に記載の発明は、特に、保護層を樹脂系で構成したもので、この構成によれば、保護層を樹脂系で構成しているため、この保護層は約２００℃という低温で形成することができ、これにより、レーザートリミングにより修正された抵抗値が保護層の形成時に変化するということはなくなるため、非常に精度の高いチップ抵抗器が得られるという作用効果を有するものである。
【００１７】
本発明の請求項６に記載の発明は、特に、端面電極をＮｉを主成分とする導電粉体と樹脂成分とを混合してなる樹脂系で構成したもので、この構成によれば、端面電極を約２００℃という低温で形成できるため、レーザートリミングにより修正された抵抗値が端面電極の形成時に変化するということはなくなり、その結果、非常に精度の高いチップ抵抗器が得られるとともに、端面電極の材料として銀系の材料を用いていないため、耐硫化特性においても優れたものが得られるという作用効果を有するものである。
【００１８】
本発明の請求項７に記載の発明は、特に、端面電極をＮｉ−Ｃｒを主成分とする薄膜スパッタ系で構成したもので、この構成によれば、端面電極を約２００℃という低温で形成できるため、レーザートリミングにより修正された抵抗値が端面電極の形成時に変化するということはなくなり、その結果、非常に精度の高いチップ抵抗器が得られるとともに、端面電極の材料として銀系の材料を用いていないため、耐硫化特性においても優れたものが得られるという作用効果を有するものである。
【００１９】
本発明の請求項８に記載の発明は、特に、Ｎｉめっき層をＰＨ３．６〜４．４のめっき浴中で電解めっきにより形成するとともに、スズ系めっき層をＰＨ３．６〜４．６のめっき浴中で電解めっきにより形成したもので、この構成によれば、Ｎｉめっき層とスズ系めっき層をそれぞれ電解めっきで形成しているため、ルテニウム系の厚膜抵抗よりなる第２の抵抗体層の上に安定した状態でＮｉめっき層とスズ系めっき層を形成することができ、その結果、Ｎｉめっき層およびスズ系めっき層と保護層との境界部にはんだ付け時の熱衝撃により生じた隙間から硫化ガスが内部に入り込んだとしても、Ｎｉめっき層およびスズ系めっき層が第２の抵抗体層の上に安定した状態で形成されていることにより、前記硫化ガスが第１の抵抗体層中のガラス成分に与える影響を抑えることができ、その結果、安定した抵抗性能を確保できるという作用効果を有するものである。
【００２０】
本発明の請求項９に記載の発明は、特に、上面電極層と第１の抵抗体層および第２の抵抗体層を同時に焼成したもので、この構成によれば、生産コストを大幅に低減できるため、さらに安価なチップ抵抗器が得られるという作用効果を有するものである。
【００２１】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１におけるチップ抵抗器について、図面を参照しながら説明する。
【００２２】
図１（ａ）は本発明の実施の形態１におけるチップ抵抗器の斜視図、図１（ｂ）は図１（ａ）のＡ−Ａ´線断面図、図２（ａ）（ｂ）、図３（ａ）（ｂ）および図４（ａ）（ｂ）（ｃ）は同チップ抵抗器の製造工程を示す製造工程図である。
【００２３】
図１（ａ）（ｂ）において、２１は９６アルミナ基板からなる基板、２２は基板２１の上面の両端部に形成された一対の上面電極層で、この一対の上面電極層２２は銀系サーメット厚膜電極により構成されている。２３は前記一対の上面電極層２２の一部に重なるように、すなわち電気的に接続されるように形成された第１の抵抗体層で、この第１の抵抗体層２３はルテニウム系厚膜抵抗により構成されるとともに、上面電極層２２の幅より小さくなるように構成されている。２４は前記第１の抵抗体層２３とは接触しないように前記一対の上面電極層２２の上に形成された一対の第２の抵抗体層で、この第２の抵抗体層２４はルテニウム系厚膜抵抗により構成され、かつその幅は少なくとも前記一対の上面電極層２２の幅と同じ幅となるように、すなわち、上面電極層２２の幅より大きくなるように構成されている。２５は前記第１の抵抗体層２３を完全に覆うとともに、前記第２の抵抗体層２４の一部を覆うように構成された保護層で、この保護層２５はエポキシ系樹脂により構成されている。２６は前記基板２１の両端面に一対の上面電極層２２と電気的に接続されるように形成された一対の端面電極で、この一対の端面電極２６はＮｉ系の導電粉体と樹脂成分とを混合してなる樹脂系材料により構成されている。２７は前記一対の端面電極２６を覆うＮｉめっき層で、このＮｉめっき層２７は、前記端面電極２６以外に、前記上面電極層２２における前記第２の抵抗体層２４により覆われていない部分および前記第２の抵抗体層２４における前記保護層２５により覆われていない部分を覆うように形成されている。２８は前記Ｎｉめっき層２７を完全に覆うように形成されたスズ系めっき層である。
【００２４】
次に、上記構成におけるチップ抵抗器の製造方法について、図２（ａ）（ｂ）、図３（ａ）（ｂ）および図４（ａ）（ｂ）（ｃ）にもとづいて説明する。
【００２５】
まず、図２（ａ）に示すように、耐熱性および絶縁性に優れた９６アルミナ基板からなるシート状の基板３１を受け入れる。この場合、シート状の基板３１には、短冊状および個片状に分割するために、予め分割のための溝３２，３３（グリーンシート時に金型成形）が形成されている。そしてこのシート状の基板３１の上面に上面電極層２２を構成するサーメット厚膜銀ペーストをスクリーン印刷して乾燥させる（この状態では上面電極層２２は乾燥済みの状態である。）。
【００２６】
次に、図２（ｂ）に示すように、上面電極層２２の一部に重なるようにシート状の基板３１に、第１の抵抗体層２３を構成する酸化ルテニウムを主成分とする厚膜抵抗ペーストをスクリーン印刷するとともに、この第１の抵抗体層２３とは接触しないように前記上面電極層２２の上に、第２の抵抗体層２４を構成する酸化ルテニウムを主成分とする厚膜抵抗ペーストをスクリーン印刷する。この場合、厚膜抵抗ペーストのスクリーン印刷により構成される第１の抵抗体層２３と第２の抵抗体層２４は、面積抵抗値をいずれも１０μｍ換算で１ｋΩ／□としている。そしてこのスクリーン印刷された状態から、ベルト式連続焼成炉により、８５０℃の温度で、ピーク時間６分、ＩＮ−ＯＵＴ時間４５分のプロファイルによって焼成することにより、上面電極層２２、第１の抵抗体層２３、第２の抵抗体層２４を同時に形成する。
【００２７】
次に、図３（ａ）に示すように、上面電極層２２間の第１の抵抗体層２３の抵抗値を揃えるために、レーザー光によって、第１の抵抗体層２３の一部を切除して抵抗値修正（Ｌカット３４、１００ｍｍ／秒、１２ｋＨｚ、５Ｗ）を行う。
【００２８】
次に、図３（ｂ）に示すように、前記第１の抵抗体層２３を完全に覆うとともに、前記第２の抵抗体層２４の一部を覆うように、エポキシ系樹脂ペーストをスクリーン印刷し、ベルト式連続硬化炉により、２００℃の温度で、ピーク時間３０分、ＩＮ−ＯＵＴ時間６０分の硬化プロファイルによって硬化させることにより、保護層２５を形成する。
【００２９】
次に、図４（ａ）に示すように、端面電極２６を形成するための準備工程として、シート状の基板３１を短冊状基板３５に分割する一次基板分割を行い、端面電極２６を形成する端面部を露出させる。
【００３０】
次に、図４（ｂ）に示すように、短冊状基板３５における露出した端面部に、前記上面電極層２２の一部に重なるように、すなわち電気的に接続されるようにＮｉ系の導電粉体と樹脂成分とを混合してなる樹脂系電極ペーストをローラーによって塗布し、そしてベルト式連続硬化炉により、２００℃の温度で、ピーク時間３０分、ＩＮ−ＯＵＴ時間６０分の硬化プロファイルによって硬化させることにより、端面電極２６を形成する。
【００３１】
次に、図４（ｃ）に示すように、電極めっきの準備工程として、端面電極２６を形成した短冊状基板３５を個片状に分割する二次基板分割を行い、個片状基板３６を得る。
【００３２】
そして最後に、個片状基板３６における端面電極２６と、上面電極層２２における第２の抵抗体層２４により覆われていない部分および第２の抵抗体層２４における保護層２５により覆われていない部分を覆うように、電解めっきによりＮｉめっき層（図示せず）を形成し、その後、このＮｉめっき層を完全に覆うように、電解めっきによりスズ系めっき層（図示せず）を形成することにより、チップ抵抗器を製造する。この場合、Ｎｉめっき層はＰＨ４．０のＮｉめっき浴を使用し、またスズ系めっき層はＰＨ４．１のスズ系めっき浴を使用した。
【００３３】
以上の工程により、本発明の実施の形態１におけるチップ抵抗器（１．６×０．８ｍｍサイズ）を製作した。
【００３４】
上記本発明の実施の形態１におけるチップ抵抗器においては、一対の上面電極層２２の一部に重なるとともに、第１の抵抗体層２３とは接触しないように、少なくとも前記一対の上面電極層２２の幅と同じ幅を有するルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層２４を形成し、かつ保護層２５を、前記第１の抵抗体層２３を完全に覆うとともに、前記第２の抵抗体層２４の一部を覆うように構成し、さらにＮｉめっき層２７を、端面電極２６以外に、前記上面電極層２２における前記第２の抵抗体層２４により覆われていない部分および前記第２の抵抗体層２４における前記保護層２５により覆われていない部分を覆うように構成し、かつ前記Ｎｉめっき層２７を完全に覆うようにスズ系めっき層２８を構成しているため、このチップ抵抗器における保護層２５とスズ系めっき層２８およびＮｉめっき層２７の境界部２９の真下には、耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層２４が位置することになり、その結果、硫化ガスを含む雰囲気で使用した場合において、硫化ガスが前記境界部２９にはんだ付け時の熱衝撃により生じた隙間から内部に入り込んだとしても、この硫化ガスは耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層２４に接することになり、これにより、従来のように硫化ガスが上面電極層２２を構成する銀と直接反応して硫化銀を形成するということはなくなるため、上面電極層２２の部分で断線を起こすということはなく、その結果、耐硫化特性に優れているチップ抵抗器を得ることができるものである。
【００３５】
また一対の上面電極層２２の一部に重なるように形成されたルテニウム系の厚膜抵抗よりなる第１の抵抗体層２３とは別個に、この第１の抵抗体層２３とは接触しないように、少なくとも前記一対の上面電極層２２の幅と同じ幅を有するルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層２４を形成しているため、従来例で示したもののように、上面電極層１２と１個の抵抗体層１３の重なり部分の長さが長くなるということはなくなり、その結果、上面電極層２２と第１の抵抗体層２３および第２の抵抗体層２４を同時に焼成した場合においても、焼成収縮時の応力により第１の抵抗体層２３および第２の抵抗体層２４に亀裂が入ることはなくなるため、チップ抵抗器の耐湿負荷特性における抵抗値変化率も小さくすることができ、これにより、負荷特性の劣化も抑えることができるものである。
【００３６】
そしてまた保護層２５はエポキシ系樹脂等の樹脂系で構成しているため、この保護層２５は約２００℃という低温で形成することができ、これにより、レーザートリミングにより修正された抵抗値が保護層２５の形成時に変化するということはなくなるため、非常に精度の高いチップ抵抗器が得られるものである。
【００３７】
さらに端面電極２６は、Ｎｉ系の導電粉体と樹脂成分とを混合してなる樹脂系で構成しているため、この端面電極２６は約２００℃という低温で形成することができ、これにより、レーザートリミングにより修正された抵抗値が端面電極２６の形成時に変化するということはなくなるため、非常に精度の高いチップ抵抗器が得られるとともに、端面電極２６の材料として銀系の材料を用いていないため、耐硫化特性においても優れたものが得られるものである。
【００３８】
さらにまた上記本発明の実施の形態１においては、Ｎｉめっき層２７とスズ系めっき層２８をそれぞれ電解めっきで形成しているため、ルテニウム系の厚膜抵抗よりなる第２の抵抗体層２４の上に安定した状態でＮｉめっき層２７とスズ系めっき層２８を形成することができ、その結果、Ｎｉめっき層２７およびスズ系めっき層２８と保護層２５との境界部２９にはんだ付け時の熱衝撃により生じた隙間から硫化ガスが内部に入り込んだとしても、Ｎｉめっき層２７およびスズ系めっき層２８が第２の抵抗体層２４の上に安定した状態で形成されていることにより、前記硫化ガスが第１の抵抗体層２３中のガラス成分に与える影響を抑えることができ、その結果、安定した抵抗性能を確保できるものである。
【００３９】
また上記本発明の実施の形態１におけるチップ抵抗器においては、第１の抵抗体層２３の幅を上面電極層２２の幅より小さくするとともに、第２の抵抗体層２４の幅を上面電極層２２の幅より大きくしているため、上面電極層２２と第１の抵抗体層２３の印刷ずれが生じても、第１の抵抗体層２３における一対の上面電極層２２間の抵抗値ばらつきを小さく抑えることができ、また上面電極層２２と第２の抵抗体層２４の印刷ずれが生じても、第２の抵抗体層２４の幅から上面電極層２２がはみ出すということもなくなり、これにより、保護層２５の稜線が上面電極層２２と接するのを防止できるため、安定した耐硫化特性を確保できるものである。
【００４０】
（実施の形態２）
以下、本発明の実施の形態２におけるチップ抵抗器について説明する。本発明の実施の形態２におけるチップ抵抗器の構造および製造方法は、上記した本発明の実施の形態１におけるチップ抵抗器の構造および製造方法と略同じであり、以下の点が異なるものである。
【００４１】
上記した本発明の実施の形態１におけるチップ抵抗器においては、第１の抵抗体層２３と第２の抵抗体層２４の面積抵抗値を、いずれも１０μｍ換算で１ｋΩ／□としていたが、本発明の実施の形態２におけるチップ抵抗器においては、第１の抵抗体層２３の面積抵抗値を、１０μｍ換算で１０ＭΩ／□とし、かつ第２の抵抗体層２４の面積抵抗値を、１０μｍ換算で１００Ω／□としたものである。
【００４２】
（比較例１）
比較例１におけるチップ抵抗器の構造および製造方法は、上記した本発明の実施の形態１におけるチップ抵抗器の構造および製造方法と略同じであり、以下の点が異なるものである。
【００４３】
上記した本発明の実施の形態１におけるチップ抵抗器においては、第１の抵抗体層２３と第２の抵抗体層２４の面積抵抗値を、いずれも１０μｍ換算で１ｋΩ／□としていたが、比較例１におけるチップ抵抗器においては、第１の抵抗体層２３と第２の抵抗体層２４の面積抵抗値を、いずれも１０μｍ換算で１０ＭΩ／□としたものである。
【００４４】
（従来例１）
図５（ａ）（ｂ）に示した従来例１の構造のチップ抵抗器において、抵抗体層３の面積抵抗値を、１０μｍ換算で１ｋΩ／□とし、かつ上面電極層２と抵抗体層３を同時に焼成したものである。
【００４５】
（従来例２）
図６（ａ）（ｂ）に示した従来例２の構造のチップ抵抗器において、抵抗体層１３の面積抵抗値を、１０μｍ換算で１ｋΩ／□とし、かつ上面電極層１２と抵抗体層１３を同時に焼成したものである。
【００４６】
（表１）は上記本発明の実施の形態１におけるチップ抵抗器、本発明の実施の形態２におけるチップ抵抗器、比較例１におけるチップ抵抗器、従来例１におけるチップ抵抗器、従来例２におけるチップ抵抗器を、プリント基板にリフローはんだ付けによりそれぞれ１００個ずつ実装し、硫化ガス試験（６０℃、９５％ＲＨ雰囲気中に１００００ｐｐｍのＨ₂Ｓを含有させた状態で１００時間放置し、硫化銀の発生数を調べる試験）と、耐湿負荷寿命試験（６０℃、９５％ＲＨ雰囲気中において、定格電圧（ＭＡＸ１００Ｖ）を１．５時間ＯＮ、０．５時間ＯＦＦのサイクルで印加して１０００時間繰り返すことにより抵抗値変化率を調べる試験）を実施した結果と、従来例１を除くそれぞれの抵抗体層上のＮｉめっき層の膜厚を測定した結果を示したものである。
【００４７】
【表１】

【００４８】
（表１）から明らかなように、従来例１におけるチップ抵抗器は１００個のうち、１２個硫化銀の発生が見られたが、本発明の実施の形態１，２におけるチップ抵抗器は１００個のうち、硫化銀が発生したものはなく、優れた耐硫化特性を有するものである。また本発明の実施の形態１，２におけるチップ抵抗器は、耐湿負荷寿命試験においても、抵抗値変化率を小さく抑えることができ、さらには、第２の抵抗体層２４上に形成されるＮｉめっき層２７の膜厚も十分なものを確保することができるものである。
【００４９】
そしてまた本発明の実施の形態２におけるチップ抵抗器は、第２の抵抗体層２４の面積抵抗値を第１の抵抗体層２３の面積抵抗値より低くするとともに、その面積抵抗値は１０μｍ換算で１００Ω／□としているため、第２の抵抗体層２４上に形成されるＮｉめっき層２７の膜厚は、（表１）からも明らかなように、本発明の実施の形態１におけるチップ抵抗器に比べて厚いものが得られるものである。
【００５０】
なお、上記本発明の実施の形態１においては、端面電極２６をＮｉ系の導電粉体と樹脂成分とを混合してなる樹脂系電極ペーストの塗布・硬化により形成したものについて説明したが、これに限定されるものではなく、端面電極２６をＮｉ−Ｃｒを主成分とする薄膜スパッタ系で構成してもよく、この場合も、端面電極２６は約２００℃という低温で形成できるため、上記本発明の実施の形態１と同様、レーザートリミングにより修正された抵抗値が端面電極の形成時に変化するということはなくなり、その結果、非常に精度の高いチップ抵抗器が得られるとともに、端面電極２６の材料として銀系の材料を用いていないため、耐硫化特性においても優れたものが得られるものである。
【００５１】
また上記本発明の実施の形態１においては、Ｎｉめっき層２７を形成する場合、ＰＨ４．０のＮｉめっき浴を使用し、またスズ系めっき層２８を形成する場合、ＰＨ４．１のスズ系めっき浴を使用したものについて説明したが、めっき浴のＰＨはこれに限定されるものではなく、Ｎｉめっき浴のＰＨは３．６〜４．４の範囲が好ましく、またスズ系めっき浴のＰＨは３．６〜４．６の範囲が好ましいものである。
【００５２】
そしてまた上記本発明の実施の形態１においては、第１の抵抗体層２３を形成した後に、レーザー光による抵抗値修正を行うようにしたものについて説明したが、第１の抵抗体層２３を形成した後、保護層２５より小さいパターンでプリコートガラス層を印刷・焼成により形成し、その後、レーザー光による抵抗値修正を行うようにした場合でも、上記本発明の実施の形態１と同様の効果が得られるものである。
【００５３】
【発明の効果】
以上のように本発明のチップ抵抗器は、一対の上面電極層の一部に重なるとともに第１の抵抗体層とは接触しないように、ルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層を形成し、かつ保護層を、前記第１の抵抗体層を完全に覆うとともに、前記第２の抵抗体層の一部を覆うように構成し、さらにＮｉめっき層を、端面電極以外に、前記上面電極層における前記第２の抵抗体層により覆われていない部分および前記第２の抵抗体層における前記保護層により覆われていない部分を覆うように構成し、かつ前記Ｎｉめっき層を完全に覆うようにスズ系めっき層を構成しているため、このチップ抵抗器における保護層とスズ系めっき層およびＮｉめっき層の境界部の真下には、耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層が位置することになり、その結果、硫化ガスを含む雰囲気で使用した場合において、硫化ガスが前記境界部にはんだ付け時の熱衝撃により生じた隙間から内部に入り込んだとしても、この硫化ガスは耐硫化性の高いルテニウム系の厚膜抵抗よりなる第２の抵抗体層に接することになり、これにより、従来のように硫化ガスが上面電極層を構成する銀と直接反応して硫化銀を形成するということはなくなるため、上面電極層の部分で断線を起こすということはなく、その結果、耐硫化特性に優れているチップ抵抗器を得ることができる。また一対の上面電極層の一部に重なるように形成されたルテニウム系の厚膜抵抗よりなる第１の抵抗体層とは別個に、この第１の抵抗体層とは接触しないように、ルテニウム系の厚膜抵抗よりなる一対の第２の抵抗体層を形成しているため、上記した従来例のように、上面電極層と１個の抵抗体層の重なり部分の長さが長くなるということはなくなり、その結果、上面電極層と第１の抵抗体層および第２の抵抗体層を同時に焼成した場合においても、焼成収縮時の応力により第１の抵抗体層および第２の抵抗体層に亀裂が入るということはなくなるため、チップ抵抗器の耐湿負荷特性における抵抗値変化率も小さくすることができ、これにより、負荷特性の劣化も抑えることができるという効果を有するものである。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態１におけるチップ抵抗器の斜視図
（ｂ）（ａ）のＡ−Ａ´線断面図
【図２】（ａ）（ｂ）同チップ抵抗器の製造工程を示す製造工程図
【図３】（ａ）（ｂ）同チップ抵抗器の製造工程を示す製造工程図
【図４】（ａ）〜（ｃ）同チップ抵抗器の製造工程を示す製造工程図
【図５】（ａ）従来例１におけるチップ抵抗器の斜視図
（ｂ）（ａ）のＢ−Ｂ´線断面図
【図６】（ａ）従来例２におけるチップ抵抗器の斜視図
（ｂ）（ａ）のＣ−Ｃ´線断面図
【符号の説明】
２１基板
２２上面電極層
２３第１の抵抗体層
２４第２の抵抗体層
２５保護層
２６端面電極
２７Ｎｉめっき層
２８スズ系めっき層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip resistor used in a high-density wiring circuit, and more particularly to a chip resistor used in a sulfur atmosphere.
[0002]
[Prior art]
In recent years, with the increasing demand for lighter, thinner and smaller electronic devices, very small chip resistors have come to be often used as chip resistors in order to increase the wiring density of circuit boards. .
[0003]
Hereinafter, a conventional chip resistor will be described.
[0004]
5A is a perspective view of the chip resistor in Conventional Example 1, and FIG. 5B is a cross-sectional view taken along the line BB ′ of FIG.
[0005]
5 (a) and 5 (b), 1 is a substrate made of a 96 alumina substrate, 2 is a pair of upper surface electrode layers formed on both ends of the upper surface of the substrate 1, and the pair of upper surface electrode layers 2 are made of a silver-based material. It is composed of thick film electrodes. Reference numeral 3 denotes a resistor layer formed so as to overlap a part of the pair of upper surface electrode layers 2, and the resistor layer 3 is composed of a ruthenium-based thick film resistor. Reference numeral 4 denotes a protective layer formed so as to completely cover the resistor layer 3, and reference numeral 5 denotes a pair of end face electrodes formed so as to be electrically connected to a pair of upper surface electrode layers 2 on both end faces of the substrate 1. It is. Reference numerals 6 and 7 denote a Ni plating layer and a tin plating layer formed so as to cover the exposed portions of the end face electrode 5 and the upper electrode layer 2, and the Ni plating layer 6 and the tin plating layer 7 ensure solderability. It is provided to do.
[0006]
[Problems to be solved by the invention]
In the chip resistor in Conventional Example 1 described above, at the boundary portion 8 between the protective layer 4, the tin-based plating layer 7 and the Ni plating layer 6, when the chip resistor is soldered and mounted on the printed circuit board, Clearance is likely to occur due to thermal shock. Furthermore, when an electric product incorporating a printed circuit board on which this chip resistor is mounted is used in an atmosphere containing a sulfide gas such as a hot spring resort, the sulfide gas enters the inside through the gap formed in the boundary portion 8, and this The sulfurized gas reacts directly with the silver constituting the upper electrode layer 2 to form silver sulfide. Since this silver sulfide is an insulator, there is a problem that when the reaction with silver proceeds, the chip resistor has a defect such as disconnection in the upper electrode layer 2 portion. In order to solve this problem, the upper electrode layer 2 may be simply replaced with a gold electrode that does not cause any problem even if it is used in a sulfurized atmosphere. However, this gold electrode is very expensive, and therefore this gold electrode The chip resistor that adopts the method has a problem of becoming expensive.
[0007]
In order to solve the above problems, a chip resistor disclosed in Japanese Patent Laid-Open No. 5-258904 has been proposed.
[0008]
This chip resistor is configured as shown in FIGS. 6A and 6B. FIG. 6A is a perspective view of the chip resistor in Conventional Example 2, and FIG. It is CC 'sectional view taken on the line of 6 (a). 6 (a) and 6 (b), 11 is a substrate made of a 96 alumina substrate, 12 is a pair of upper surface electrode layers formed on both ends of the upper surface of the substrate 11, and the pair of upper surface electrode layers 12 are silver-based. It is composed of thick film electrodes. Reference numeral 13 denotes a resistor layer formed so as to overlap a part of the pair of upper surface electrode layers 12, that is, to be electrically connected. The resistor layer 13 is constituted by a ruthenium-based thick film resistor. . Reference numeral 14 denotes a protective layer formed so as to cover a portion of the resistor layer 13 located between the pair of upper surface electrode layers 12 and a part of the portion overlapping the pair of upper surface electrode layers 12. 14 is made of glass. Reference numeral 15 denotes a pair of end surface electrodes formed on both end surfaces of the substrate 11 so as to be electrically connected to the pair of upper surface electrode layers 12, and the pair of end surface electrodes 15 are composed of silver-based thick film electrodes. Yes. Reference numeral 16 denotes a Ni plating layer covering the pair of end surface electrodes 15, and this Ni plating layer 16 includes a portion of the upper surface electrode layer 12 not covered by the resistor layer 13 and the resistor other than the end surface electrode 15. The layer 13 is formed so as to cover a portion not covered with the protective layer 14. Reference numeral 17 denotes a tin plating layer formed so as to completely cover the Ni plating layer 16.
[0009]
In the chip resistor shown in FIGS. 6A and 6B, the protective layer 14 overlaps the portion of the resistor layer 13 positioned between the pair of upper surface electrode layers 12 and the pair of upper surface electrode layers 12. The Ni plating layer 16 is configured so as to cover a part of the part, and the Ni plating layer 16 is covered by the part not covered with the resistor layer 13 in the upper electrode layer 12 and the protective layer 14 in the resistor layer 13 in addition to the end face electrode 15. Since the tin-based plating layer 17 is configured to cover the uncovered portion and further to completely cover the Ni plating layer 16, the protective layer 14 and the tin-based plating layer 17 in this chip resistor are configured. In addition, a resistor layer 13 made of a ruthenium-based thick film resistor having high resistance to sulfur is located immediately below the boundary portion 18 of the Ni plating layer 16, and as a result, it is used in an atmosphere containing sulfide gas. In this case, even if the sulfurized gas enters the inside of the boundary portion 18 due to the thermal shock during soldering, the sulfurized gas is in contact with the ruthenium-based thick film resistor having high sulfurization resistance. Thus, the sulfurized gas does not directly react with the silver constituting the upper electrode layer 12 to form silver sulfide, so that no disconnection occurs in the upper electrode layer 12 part. It is possible to obtain a chip resistor having excellent sulfidation resistance. However, this chip resistor has the following problems. That is, when the pair of upper surface electrode layer 12 and resistor layer 13 are fired at the same time, the length of the overlapping portion of upper surface electrode layer 12 and resistor layer 13 is long, so that cracks occur in resistor layer 13 due to stress during firing shrinkage. As a result, the rate of change in resistance value in the moisture resistance load life characteristic of the chip resistor is increased, and there is a problem that the load characteristic is deteriorated.
[0010]
The present invention solves the conventional problems as described above, and even when used in an atmosphere containing sulfur gas, it does not cause disconnection in the portion of the upper electrode layer, and has excellent resistance to sulfur, An object of the present invention is to provide a chip resistor capable of suppressing deterioration of load characteristics.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
[0012]
The invention according to claim 1 of the present invention is a substrate, a pair of upper electrode layers made of silver-based thick film electrodes formed on both ends of the upper surface of the substrate, and a part of the pair of upper electrode layers A first resistor layer formed of a ruthenium-based thick film resistor so as to overlap with the first resistor layer, a protective layer covering the first resistor layer, and a pair of upper surfaces formed on both end faces of the substrate A pair of end face electrodes electrically connected to the electrode layer; a Ni plating layer covering the end face electrode; and a tin-based plating layer covering the Ni plating layer, and overlapping a part of the pair of upper surface electrode layers In addition, a pair of second resistor layers made of a ruthenium-based thick film resistor are formed so as not to contact the first resistor layer, and the protective layer completely covers the first resistor layer. And so as to cover a part of the second resistor layer, The Ni plating layer covers, in addition to the end face electrode, a portion of the top electrode layer that is not covered by the second resistor layer and a portion of the second resistor layer that is not covered by the protective layer. And the tin plating layer is configured to completely cover the Ni plating layer. According to this configuration, the boundary between the protective layer, the tin plating layer, and the Ni plating layer in the chip resistor is configured. Since the second resistor layer made of a ruthenium-based thick film resistance having a high resistance to sulfur is located immediately below the portion, when used in an atmosphere containing sulfur gas, the sulfur gas is soldered to the boundary portion. Even if it enters the inside through the gap generated by the thermal shock at the time, this sulfurized gas comes into contact with the second resistor layer made of a ruthenium-based thick film resistance having high resistance to sulfidation. Therefore, the sulfurized gas does not react directly with the silver constituting the upper electrode layer to form silver sulfide as in the prior art, so that there is no disconnection at the upper electrode layer portion. A chip resistor having excellent sulfiding characteristics can be obtained. In addition to the first resistor layer made of a ruthenium-based thick film resistor formed so as to overlap a part of the pair of upper surface electrode layers, the ruthenium is not contacted with the first resistor layer. Since the pair of second resistor layers made of the thick film resistors of the system is formed, the length of the overlapping portion of the upper electrode layer and one resistor layer becomes longer as in the conventional example described above. As a result, even when the upper electrode layer, the first resistor layer, and the second resistor layer are fired simultaneously, the first resistor layer and the second resistor are caused by the stress during firing shrinkage. Since there is no crack in the layer, the rate of change in resistance value in the moisture resistance load characteristic of the chip resistor can be reduced, and this has the effect of suppressing deterioration of the load characteristic. .
[0013]
According to the second aspect of the present invention, in particular, the area resistance value of the second resistor layer is made lower than the area resistance value of the first resistor layer. Since the area resistance value of the resistor layer is lower than the area resistance value of the first resistor layer, when the Ni plating layer is formed on the exposed second resistor layer, the Ni plating having a stable film thickness It has the effect of being able to form a layer.
[0014]
In the invention according to claim 3 of the present invention, in particular, the area resistance value of the second resistor layer is set to 100 Ω / □ or less in terms of 10 μm. When the Ni plating layer is formed on the resistor layer, the Ni plating layer having a stable film thickness can be formed.
[0015]
In the invention according to claim 4 of the present invention, in particular, the width of the first resistor layer is made smaller than the width of the upper surface electrode layer, and the width of the second resistor layer is made larger than the width of the upper surface electrode layer. Thus, according to this configuration, even when printing displacement between the upper surface electrode layer and the first resistor layer occurs, it is possible to suppress a variation in resistance value between the pair of upper surface electrode layers in the first resistor layer, In addition, even when printing displacement between the upper electrode layer and the second resistor layer occurs, the upper electrode layer does not protrude from the width of the second resistor layer, so that the ridge line of the protective layer is separated from the upper electrode layer. Since it can prevent contact, it has the effect of being able to ensure a stable antisulfurization characteristic.
[0016]
In the invention according to claim 5 of the present invention, in particular, the protective layer is made of a resin system. According to this configuration, since the protective layer is made of a resin system, the protective layer is about 200 ° C. The resistance value corrected by laser trimming does not change during the formation of the protective layer, so that a highly accurate chip resistor can be obtained. Is.
[0017]
In the invention according to claim 6 of the present invention, in particular, the end face electrode is composed of a resin system obtained by mixing a conductive powder containing Ni as a main component and a resin component. Since the electrode can be formed at a low temperature of about 200 ° C., the resistance value corrected by laser trimming does not change when the end face electrode is formed. As a result, a highly accurate chip resistor can be obtained and the end face can be obtained. Since no silver-based material is used as the material of the electrode, it has the effect of obtaining an excellent antisulfurization property.
[0018]
In the invention according to claim 7 of the present invention, in particular, the end face electrode is constituted by a thin film sputtering system mainly composed of Ni—Cr. According to this configuration, the end face electrode is formed at a low temperature of about 200 ° C. Therefore, the resistance value corrected by laser trimming does not change during the formation of the end face electrode. As a result, a highly accurate chip resistor can be obtained, and a silver-based material can be used as the end face electrode material. Since it is not used, it has the effect of obtaining an excellent antisulfurization property.
[0019]
In the invention according to claim 8 of the present invention, in particular, the Ni plating layer is formed by electrolytic plating in a plating bath of PH 3.6 to 4.4, and the tin plating layer is made of PH 3.6 to 4.6. This is formed by electrolytic plating in a plating bath. According to this configuration, since the Ni plating layer and the tin-based plating layer are formed by electrolytic plating, the second resistor composed of a ruthenium-based thick film resistor. Ni plating layer and tin-based plating layer can be formed in a stable state on the layer, resulting in thermal shock during soldering at the boundary between Ni plating layer, tin-based plating layer and protective layer Even if the sulfide gas enters the inside through the gap, the Ni plating layer and the tin-based plating layer are formed in a stable state on the second resistor layer, so that the sulfide gas has the first resistance. Gara in the body layer It is possible to suppress the influence on the component, as a result, and has a effect that the stable resistance performance can be ensured.
[0020]
According to the ninth aspect of the present invention, the upper electrode layer, the first resistor layer, and the second resistor layer are fired at the same time. According to this configuration, the production cost is greatly reduced. Therefore, there is an effect that a more inexpensive chip resistor can be obtained.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, the chip resistor according to the first embodiment of the present invention will be described with reference to the drawings.
[0022]
1A is a perspective view of the chip resistor according to Embodiment 1 of the present invention, FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A, and FIGS. 3A, 3B, 4A, 4B, and 4C are manufacturing process diagrams showing the manufacturing process of the chip resistor.
[0023]
1A and 1B, 21 is a substrate made of a 96 alumina substrate, 22 is a pair of upper surface electrode layers formed on both ends of the upper surface of the substrate 21, and the pair of upper surface electrode layers 22 is a silver-based cermet. It is composed of thick film electrodes. Reference numeral 23 denotes a first resistor layer formed so as to overlap a part of the pair of upper surface electrode layers 22, that is, to be electrically connected. The first resistor layer 23 is a ruthenium-based thick film. The resistor is configured to be smaller than the width of the upper electrode layer 22. Reference numeral 24 denotes a pair of second resistor layers formed on the pair of upper electrode layers 22 so as not to contact the first resistor layer 23. The second resistor layer 24 is made of a ruthenium-based material. It is constituted by a thick film resistor, and its width is at least the same as the width of the pair of upper surface electrode layers 22, that is, larger than the width of the upper surface electrode layer 22. Reference numeral 25 denotes a protective layer that completely covers the first resistor layer 23 and covers a part of the second resistor layer 24. The protective layer 25 is made of an epoxy resin. Yes. Reference numeral 26 denotes a pair of end surface electrodes formed on both end surfaces of the substrate 21 so as to be electrically connected to the pair of upper surface electrode layers 22, and the pair of end surface electrodes 26 includes a Ni-based conductive powder, a resin component, and the like. It is comprised with the resin-type material formed by mixing. Reference numeral 27 denotes a Ni plating layer covering the pair of end face electrodes 26. The Ni plating layer 27 is a part of the upper surface electrode layer 22 that is not covered by the second resistor layer 24, in addition to the end face electrode 26, and The second resistor layer 24 is formed so as to cover a portion not covered with the protective layer 25. Reference numeral 28 denotes a tin plating layer formed so as to completely cover the Ni plating layer 27.
[0024]
Next, a manufacturing method of the chip resistor having the above configuration will be described with reference to FIGS. 2A, 2B, 3A, 3B, and 4A, 4B, and 4C.
[0025]
First, as shown in FIG. 2A, a sheet-like substrate 31 made of a 96 alumina substrate excellent in heat resistance and insulation is received. In this case, in order to divide the sheet-like substrate 31 into strips and pieces, grooves 32 and 33 (molding at the time of green sheets) are formed in advance. Then, a cermet thick film silver paste constituting the upper electrode layer 22 is screen-printed on the upper surface of the sheet-like substrate 31 and dried (in this state, the upper electrode layer 22 is in a dried state).
[0026]
Next, as shown in FIG. 2B, a thick film mainly composed of ruthenium oxide constituting the first resistor layer 23 is formed on the sheet-like substrate 31 so as to overlap a part of the upper electrode layer 22. A thick film mainly composed of ruthenium oxide constituting the second resistor layer 24 is formed on the upper surface electrode layer 22 so as not to contact the first resistor layer 23 while screen-printing a resistor paste. Print resistance paste on screen. In this case, each of the first resistor layer 23 and the second resistor layer 24 configured by screen printing of thick film resistor paste has an area resistance value of 1 kΩ / □ in terms of 10 μm. Then, from the screen-printed state, the upper electrode layer 22 and the first resistor are baked by a belt type continuous firing furnace at a temperature of 850 ° C. with a profile of a peak time of 6 minutes and an IN-OUT time of 45 minutes. The body layer 23 and the second resistor layer 24 are formed simultaneously.
[0027]
Next, as shown in FIG. 3A, in order to make the resistance value of the first resistor layer 23 between the upper surface electrode layers 22 uniform, a part of the first resistor layer 23 is removed by laser light. Then, the resistance value is corrected (L cut 34, 100 mm / second, 12 kHz, 5 W).
[0028]
Next, as shown in FIG. 3B, an epoxy resin paste is screen-printed so as to completely cover the first resistor layer 23 and partially cover the second resistor layer 24. Then, the protective layer 25 is formed by curing with a belt type continuous curing furnace at a temperature of 200 ° C. with a curing profile of 30 minutes in peak time and 60 minutes in IN-OUT time.
[0029]
Next, as shown in FIG. 4A, as a preparation step for forming the end face electrode 26, primary substrate division is performed to divide the sheet-like substrate 31 into strip-like substrates 35, thereby forming the end face electrodes 26. Expose the end face.
[0030]
Next, as shown in FIG. 4B, the Ni-based conductive material is connected to the exposed end surface portion of the strip-shaped substrate 35 so as to overlap a part of the upper surface electrode layer 22, that is, to be electrically connected. A resin-based electrode paste formed by mixing powder and resin components is applied by a roller, and a belt-type continuous curing furnace is used at a temperature of 200 ° C., with a peak time of 30 minutes and an IN-OUT time of 60 minutes. By curing, the end face electrode 26 is formed.
[0031]
Next, as shown in FIG. 4C, as a preparation step for electrode plating, secondary substrate division is performed to divide the strip-shaped substrate 35 on which the end face electrodes 26 are formed into pieces, and the piece-shaped substrate 36 is obtain.
[0032]
Finally, the end electrode 26 in the individual substrate 36, the portion of the top electrode layer 22 not covered by the second resistor layer 24, and the protective layer 25 in the second resistor layer 24 are not covered. A Ni plating layer (not shown) is formed by electrolytic plating so as to cover the portion, and then a tin-based plating layer (not shown) is formed by electrolytic plating so as to completely cover this Ni plating layer. Thus, a chip resistor is manufactured. In this case, the Ni plating layer used was a PH 4.0 Ni plating bath, and the tin plating layer used was a PH 4.1 tin plating bath.
[0033]
Through the above steps, the chip resistor (1.6 × 0.8 mm size) in the first embodiment of the present invention was manufactured.
[0034]
In the above-described chip resistor according to the first embodiment of the present invention, at least the pair of upper surface electrode layers 22 overlaps a part of the pair of upper surface electrode layers 22 and does not contact the first resistor layer 23. A pair of second resistor layers 24 made of a ruthenium thick film resistor having the same width as the first resistor layer 24 are formed, and the protective layer 25 completely covers the first resistor layer 23 and the first resistor layer 23 is covered. 2 to cover a part of the resistor layer 24, and the Ni plating layer 27 is not covered with the second resistor layer 24 in the upper electrode layer 22 other than the end face electrode 26 and Since the tin-based plating layer 28 is configured so as to cover a portion of the second resistor layer 24 that is not covered by the protective layer 25 and completely covers the Ni plating layer 27, This A second resistor layer 24 made of a ruthenium thick film resistance having high resistance to sulfidation is located immediately below the boundary 29 between the protective layer 25, the tin plating layer 28 and the Ni plating layer 27 in the resistor. As a result, when used in an atmosphere containing sulfide gas, even if the sulfide gas enters the boundary portion 29 through a gap caused by a thermal shock during soldering, the sulfide gas is not resistant to sulfide. Therefore, the sulfide gas reacts directly with the silver constituting the upper electrode layer 22 as in the prior art, so that the silver sulfide is made to contact with the second resistor layer 24 made of a highly ruthenium-based thick film resistor. Since it is not formed, disconnection does not occur in the portion of the upper electrode layer 22, and as a result, a chip resistor having excellent antisulfuration characteristics can be obtained.
[0035]
Separately from the first resistor layer 23 made of a ruthenium-based thick film resistor formed so as to overlap a part of the pair of upper surface electrode layers 22, the first resistor layer 23 should not be in contact with the first resistor layer 23. In addition, since the pair of second resistor layers 24 made of a ruthenium-based thick film resistor having at least the same width as the pair of upper surface electrode layers 22 is formed, as shown in the conventional example, The length of the overlapping portion of the top electrode layer 12 and one resistor layer 13 is not increased, and as a result, the top electrode layer 22, the first resistor layer 23, and the second resistor layer 24 are formed. Even when fired at the same time, the first resistor layer 23 and the second resistor layer 24 are not cracked by the stress during firing shrinkage, so the resistance value change rate in the moisture resistance load characteristic of the chip resistor is also This can be made smaller The one in which it is possible to suppress deterioration of load characteristics.
[0036]
Moreover, since the protective layer 25 is made of a resin system such as an epoxy resin, the protective layer 25 can be formed at a low temperature of about 200 ° C., thereby protecting the resistance value corrected by laser trimming. Since it does not change when the layer 25 is formed, a very accurate chip resistor can be obtained.
[0037]
Furthermore, since the end face electrode 26 is made of a resin system obtained by mixing Ni-based conductive powder and a resin component, the end face electrode 26 can be formed at a low temperature of about 200 ° C., Since the resistance value corrected by the laser trimming does not change when the end face electrode 26 is formed, a highly accurate chip resistor can be obtained, and a silver-based material is not used as the material of the end face electrode 26. For this reason, excellent sulfidation resistance can be obtained.
[0038]
Furthermore, in the first embodiment of the present invention, since the Ni plating layer 27 and the tin plating layer 28 are formed by electrolytic plating, the second resistor layer 24 made of a ruthenium thick film resistor is used. The Ni plating layer 27 and the tin-based plating layer 28 can be formed in a stable state, and as a result, the Ni plating layer 27 and the boundary portion 29 between the tin-based plating layer 28 and the protective layer 25 are soldered. Even if the sulfide gas enters the inside through the gap generated by the thermal shock, the Ni plating layer 27 and the tin-based plating layer 28 are formed in a stable state on the second resistor layer 24. The influence of the sulfurized gas on the glass component in the first resistor layer 23 can be suppressed, and as a result, stable resistance performance can be ensured.
[0039]
In the chip resistor according to the first embodiment of the present invention, the width of the first resistor layer 23 is made smaller than the width of the upper electrode layer 22, and the width of the second resistor layer 24 is set to the upper electrode layer. Therefore, even if printing displacement occurs between the upper electrode layer 22 and the first resistor layer 23, the resistance value variation between the pair of upper electrode layers 22 in the first resistor layer 23 varies. Even if printing displacement between the upper electrode layer 22 and the second resistor layer 24 occurs, the upper electrode layer 22 does not protrude from the width of the second resistor layer 24. Since the ridgeline of the protective layer 25 can be prevented from coming into contact with the upper electrode layer 22, stable sulfidation resistance can be ensured.
[0040]
(Embodiment 2)
Hereinafter, the chip resistor according to the second embodiment of the present invention will be described. The structure and manufacturing method of the chip resistor in the second embodiment of the present invention are substantially the same as the structure and manufacturing method of the chip resistor in the first embodiment of the present invention described above, and the following points are different. .
[0041]
In the chip resistor according to Embodiment 1 of the present invention described above, the area resistance values of the first resistor layer 23 and the second resistor layer 24 are both 1 kΩ / □ in terms of 10 μm. In the chip resistor according to the second embodiment of the present invention, the area resistance value of the first resistor layer 23 is 10 MΩ / □ in terms of 10 μm, and the area resistance value of the second resistor layer 24 is in terms of 10 μm. 100Ω / □.
[0042]
(Comparative Example 1)
The structure and manufacturing method of the chip resistor in Comparative Example 1 are substantially the same as the structure and manufacturing method of the chip resistor in the first embodiment of the present invention described above, and the following points are different.
[0043]
In the above-described chip resistor according to the first embodiment of the present invention, the area resistance values of the first resistor layer 23 and the second resistor layer 24 are both 1 kΩ / □ in terms of 10 μm. In the chip resistor in Example 1, the area resistance values of the first resistor layer 23 and the second resistor layer 24 are both 10 MΩ / □ in terms of 10 μm.
[0044]
(Conventional example 1)
In the chip resistor having the structure of the conventional example 1 shown in FIGS. 5A and 5B, the area resistance value of the resistor layer 3 is 1 kΩ / □ in terms of 10 μm, and the upper electrode layer 2 and the resistor layer 3 Are fired at the same time.
[0045]
(Conventional example 2)
In the chip resistor having the structure of Conventional Example 2 shown in FIGS. 6A and 6B, the area resistance value of the resistor layer 13 is 1 kΩ / □ in terms of 10 μm, and the upper electrode layer 12 and the resistor layer 13 Are fired at the same time.
[0046]
Table 1 shows the chip resistor in the first embodiment of the present invention, the chip resistor in the second embodiment of the present invention, the chip resistor in the comparative example 1, the chip resistor in the conventional example 1, and the conventional example 2. 100 chip resistors were each mounted on a printed circuit board by reflow soldering, and a sulfur gas test (10000 ppm H in an atmosphere of 60 ° C. and 95% RH). ₂ A test in which S is contained for 100 hours and the number of silver sulfides generated is examined) and a moisture resistance load life test (in a 60 ° C., 95% RH atmosphere, the rated voltage (MAX100V) is ON for 1.5 hours. Measurement of resistance value change rate by applying for 0.5 hour OFF cycle and repeating for 1000 hours) and measurement of Ni plating layer thickness on each resistor layer except Conventional Example 1 The results are shown.
[0047]
[Table 1]

[0048]
As can be seen from Table 1, 12 out of 100 chip resistors in Conventional Example 1 were found to generate silver sulfide. However, the chip resistors in Embodiments 1 and 2 of the present invention were 100. Among them, no silver sulfide is generated, and it has excellent resistance to sulfidation. Further, the chip resistors according to Embodiments 1 and 2 of the present invention can keep the resistance value change rate small even in the moisture resistance load life test, and further, the Ni formed on the second resistor layer 24. A sufficient film thickness of the plating layer 27 can be ensured.
[0049]
In the chip resistor according to the second embodiment of the present invention, the area resistance value of the second resistor layer 24 is made lower than the area resistance value of the first resistor layer 23, and the area resistance value is converted to 10 μm. 100Ω / □, the thickness of the Ni plating layer 27 formed on the second resistor layer 24 is, as is clear from (Table 1), the chip resistance according to the first embodiment of the present invention. Thicker things can be obtained.
[0050]
In the first embodiment of the present invention, the end face electrode 26 is formed by applying and curing a resin-based electrode paste obtained by mixing a Ni-based conductive powder and a resin component. However, the end face electrode 26 may be formed of a thin film sputtering system mainly composed of Ni—Cr. In this case, the end face electrode 26 can be formed at a low temperature of about 200 ° C. As in the first embodiment of the present invention, the resistance value corrected by laser trimming does not change during the formation of the end face electrode. As a result, a highly accurate chip resistor can be obtained, and the end face electrode 26 Since no silver-based material is used as the material, an excellent sulfidation resistance can be obtained.
[0051]
In the first embodiment of the present invention, when the Ni plating layer 27 is formed, a PH 4.0 Ni plating bath is used. When the tin plating layer 28 is formed, a PH 4.1 tin plating is used. Although described using the bath, the pH of the plating bath is not limited to this, the pH of the Ni plating bath is preferably in the range of 3.6 to 4.4, and the pH of the tin-based plating bath is The range of 3.6 to 4.6 is preferred.
[0052]
In the first embodiment of the present invention, the first resistor layer 23 is formed and then the resistance value is corrected by the laser beam. However, the first resistor layer 23 is Even when the precoat glass layer is formed by printing / firing with a pattern smaller than the protective layer 25 after the formation, and the resistance value is corrected by the laser beam, the same effects as those of the first embodiment of the present invention are obtained. Is obtained.
[0053]
【The invention's effect】
As described above, the chip resistor of the present invention overlaps a part of the pair of upper surface electrode layers and does not contact the first resistor layer, so that the pair of second resistors made of a ruthenium-based thick film resistor is used. The body layer is formed, and the protective layer is configured to completely cover the first resistor layer and partially cover the second resistor layer, and further, the Ni plating layer is formed except for the end face electrode. And covering the portion not covered by the second resistor layer in the upper electrode layer and the portion not covered by the protective layer in the second resistor layer, and the Ni plating layer Since the tin-based plating layer is configured to completely cover the chip resistor, the thickness of the ruthenium-based high resistance to sulfur is directly under the boundary between the protective layer, the tin-based plating layer, and the Ni plating layer in this chip resistor. Second resistance consisting of membrane resistance As a result, when used in an atmosphere containing sulfide gas, even if the sulfide gas enters the inside of the boundary portion due to thermal shock during soldering, the sulfide gas Comes into contact with the second resistor layer made of a ruthenium-based thick film resistor having a high resistance to sulfidation. As a result, the sulfidized gas reacts directly with silver constituting the upper electrode layer as in the prior art, so that the silver sulfide Therefore, no disconnection occurs in the upper electrode layer, and as a result, a chip resistor having excellent sulfidation resistance can be obtained. In addition to the first resistor layer made of a ruthenium-based thick film resistor formed so as to overlap a part of the pair of upper surface electrode layers, the ruthenium is not contacted with the first resistor layer. Since the pair of second resistor layers made of the thick film resistors of the system is formed, the length of the overlapping portion of the upper electrode layer and one resistor layer becomes longer as in the conventional example described above. As a result, even when the upper electrode layer, the first resistor layer, and the second resistor layer are fired simultaneously, the first resistor layer and the second resistor are caused by the stress during firing shrinkage. Since there is no crack in the layer, the rate of change in resistance value in the moisture resistance load characteristic of the chip resistor can be reduced, thereby having the effect of suppressing the deterioration of the load characteristic.
[Brief description of the drawings]
FIG. 1A is a perspective view of a chip resistor according to a first embodiment of the present invention.
(B) AA 'line sectional view of (a)
FIGS. 2A and 2B are manufacturing process diagrams showing the manufacturing process of the chip resistor.
3A and 3B are manufacturing process diagrams showing the manufacturing process of the chip resistor.
4A to 4C are manufacturing process diagrams showing manufacturing processes of the chip resistor.
5A is a perspective view of a chip resistor in Conventional Example 1. FIG.
(B) BB 'line sectional view of (a)
6A is a perspective view of a chip resistor in Conventional Example 2. FIG.
(B) CC 'line sectional view of (a)
[Explanation of symbols]
21 Substrate
22 Top electrode layer
23 First resistor layer
24 Second resistor layer
25 Protective layer
26 End face electrode
27 Ni plating layer
28 Tin-based plating layer

Claims

A substrate, a pair of upper electrode layers made of silver-based thick film electrodes formed on both ends of the upper surface of the substrate, and a ruthenium-based thick film formed so as to overlap a part of the pair of upper electrode layers A first resistor layer made of a resistor, a protective layer covering the first resistor layer, and a pair of end surfaces formed on both end surfaces of the substrate and electrically connected to the pair of upper surface electrode layers An electrode, a Ni plating layer that covers the end surface electrode, and a tin-based plating layer that covers the Ni plating layer; Thus, a pair of second resistor layers made of a ruthenium-based thick film resistor are formed, and the protective layer completely covers the first resistor layer, and one of the second resistor layers. And the Ni plating layer is configured to cover the end surface electrode. In addition, the upper electrode layer is configured to cover a portion not covered by the second resistor layer and a portion not covered by the protective layer in the second resistor layer, and the tin base. A chip resistor configured so that the plating layer completely covers the Ni plating layer.

2. The chip resistor according to claim 1, wherein the area resistance value of the second resistor layer is lower than the area resistance value of the first resistor layer.

The chip resistor according to claim 2, wherein the area resistance value of the second resistor layer is 100 Ω / □ or less in terms of 10 μm.

2. The chip resistor according to claim 1, wherein the width of the first resistor layer is made smaller than the width of the upper surface electrode layer, and the width of the second resistor layer is made larger than the width of the upper surface electrode layer.

The chip resistor according to claim 1, wherein the protective layer is made of a resin system.

2. The chip resistor according to claim 1, wherein the end face electrode is made of a resin system obtained by mixing a conductive powder mainly composed of Ni and a resin component.

2. The chip resistor according to claim 1, wherein the end face electrode is constituted by a thin film sputtering system mainly composed of Ni-Cr.

The Ni plating layer is formed by electrolytic plating in a plating bath of PH 3.6 to 4.4, and the tin-based plating layer is formed by electrolytic plating in a plating bath of PH 3.6 to 4.6. Chip resistor.

2. The chip resistor according to claim 1, wherein the upper electrode layer, the first resistor layer, and the second resistor layer are fired simultaneously.