JPH1126205A - Resistor and manufacture thereof - Google Patents

Resistor and manufacture thereof

Info

Publication number
JPH1126205A
JPH1126205A JP9183370A JP18337097A JPH1126205A JP H1126205 A JPH1126205 A JP H1126205A JP 9183370 A JP9183370 A JP 9183370A JP 18337097 A JP18337097 A JP 18337097A JP H1126205 A JPH1126205 A JP H1126205A
Authority
JP
Japan
Prior art keywords
electrode layer
upper electrode
layer
substrate
resistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9183370A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Hiroyuki Yamada
博之 山田
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9183370A priority Critical patent/JPH1126205A/en
Priority to PCT/JP1998/002989 priority patent/WO1999001876A1/en
Priority to CNB988067897A priority patent/CN1160742C/en
Priority to EP98929809A priority patent/EP1018750A4/en
Priority to KR1019997012302A priority patent/KR100333298B1/en
Priority to US09/462,221 priority patent/US6636143B1/en
Publication of JPH1126205A publication Critical patent/JPH1126205A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a resistor which can be lessened in mounting area including a soldered part on a mounting board, by a method wherein the upper electrode of the resistor is soldered to a side electrode provided to a part of the upper side of the board. SOLUTION: Gold organic metal compound is baked spreading partially over the edge of the main surface and side face of a board 31 which contains 96% alumina so as to provide an upper electrode layer 32. At this point, the upper electrode layer 32 is half or less as large in area as the side of the board 31. A pair of second upper electrode layer 33 which are electrically connected to the first upper electrode layer 32 and contain silver conductive powder and glass are formed. A resistive layer 34 which is electrically connected to the second upper electrode layers 33 and whose main component is ruthenium oxide is formed, and a protective layer 35 whose main component is glass is provided to the upside of the resistive layer 34. Then, a third upper electrode layer 36 which contains silver conductive powder and glass is formed on a part of the upside of the second upper electrode layer 33, and then a nickel plating layer 37 and a solder plating layer 38 are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の技術は、特開平4−102302
号に開示されたものが知られている。
2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
Is disclosed in US Pat.

【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【0004】図14は従来の抵抗器の断面図である。図
において、1は絶縁基板である。2は絶縁基板1の上面
の左右両端部に設けられた第1の上面電極層である。3
は第1の上面電極層2に一部が重なるように設けられた
抵抗層である。4は抵抗層3のみの全体を覆うように設
けられた第1の保護層である。5は抵抗値を修正するた
めに抵抗層3および第1の保護層4に設けられたトリミ
ング溝である。6は第1の保護層4の上面にのみ設けら
れた第2の保護層である。7は第1の上面電極層2の上
面に絶縁基板1の幅一杯まで延びるように設けられた第
2の上面電極層である。8は絶縁基板1の側面に設けら
れた側面電極層である。9,10は第2の上面電極層7
および側面電極層8の表面に設けられたニッケルめっき
層、はんだめっき層である。この時、はんだめっき層1
0は、第2の保護層6よりも低く設けられているもので
ある。つまり、従来の抵抗器は、第2の保護層6が一番
高く設けられているものである。
FIG. 14 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a first upper electrode layer provided on both left and right ends of the upper surface of the insulating substrate 1. 3
Is a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a second upper electrode layer provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1. 8 is a side electrode layer provided on the side surface of the insulating substrate 1. 9 and 10 are the second upper electrode layers 7
And a nickel plating layer and a solder plating layer provided on the surface of the side electrode layer 8. At this time, the solder plating layer 1
0 is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【0006】図15は従来の抵抗器の製造方法を示す工
程図である。まず、図15(a)に示すように、絶縁基
板1の上面の左右両端部に、第1の上面電極層2を塗着
形成する。
FIG. 15 is a process chart showing a conventional method for manufacturing a resistor. First, as shown in FIG. 15A, a first upper electrode layer 2 is formed on both sides of the upper surface of the insulating substrate 1 by coating.

【0007】次に、図15(b)に示すように、第1の
上面電極層2に一部が重なるように絶縁基板1の上面に
抵抗層3を塗着形成する。
Next, as shown in FIG. 15B, a resistive layer 3 is applied on the upper surface of the insulating substrate 1 so as to partially overlap the first upper electrode layer 2.

【0008】次に、図15(c)に示すように、抵抗層
3の全体のみを覆うように第1の保護層4を塗着形成し
た後、抵抗層3における全抵抗値が所定の抵抗値の範囲
内に入るようにレーザ等により抵抗層3および第1の保
護層4にトリミング溝5を施す。
Next, as shown in FIG. 15C, after a first protective layer 4 is formed by coating so as to cover only the entire resistive layer 3, the total resistance of the resistive layer 3 is reduced to a predetermined value. A trimming groove 5 is formed in the resistance layer 3 and the first protection layer 4 by a laser or the like so as to fall within the range of the value.

【0009】次に、図15(d)に示すように、第1の
保護層4の上面にのみ第2の保護層6を塗着形成する。
Next, as shown in FIG. 15D, a second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【0010】図に、図15(e)に示すように、第1の
上面電極層2の上面に絶縁基板1の幅一杯まで延びるよ
うに第2の上面電極層7を塗着形成する。
As shown in FIG. 15E, a second upper electrode layer 7 is formed on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【0011】次に、図15(f)に示すように、第1の
上面電極層2および絶縁基板の左右両端の側面に第1、
第2の上面電極層2,7と電気的に接続するように側面
電極層8を塗着形成する。
Next, as shown in FIG. 15 (f), the first upper electrode layer 2 and the first, left and right side surfaces of the insulating substrate
The side electrode layer 8 is formed by coating so as to be electrically connected to the second upper electrode layers 2 and 7.

【0012】最後に、第2の上面電極層7および側面電
極層8の表面にニッケルめっきを施した後、はんだめっ
きを施すことにより、ニッケルめっき層9、はんだめっ
き層10とを形成し、従来の抵抗器を製造していた。
Finally, after nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8, a nickel plating layer 9 and a solder plating layer 10 are formed by applying solder plating. Was manufacturing resistors.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による抵抗器では、実装基板に
はんだ付けをした場合、図16(a)の従来の抵抗器の
実装状態を示す断面図に示すように側面電極層(図示せ
ず)と下面電極層(図示せず)の双方ではんだ付けさ
れ、フィレット23が形成されるフィレット実装構造で
あり、図16(b)の従来の抵抗器の実装状態を示す上
面図に示すように部品面積24に加えて側面をはんだ付
けする面積25が必要であり、これらを合わせた実装面
積26が必要となる。しかも、実装密度を向上するた
め、部品外形寸法が小さくなるほど、実装面積に対する
はんだ付け面積の占める割合が大きくなり、電子機器を
小型化するための実装密度を向上することに限界が生ず
るという課題を有していた。
However, in the resistor according to the above-described conventional configuration and manufacturing method, when soldering is performed on a mounting board, FIG. 16A is a cross-sectional view showing a mounting state of the conventional resistor. As shown, a fillet mounting structure is formed in which a fillet 23 is formed by soldering both the side electrode layer (not shown) and the lower electrode layer (not shown). As shown in the top view showing the mounting state, an area 25 for soldering the side surface is required in addition to the component area 24, and a mounting area 26 in which these are combined is required. In addition, in order to improve the mounting density, the smaller the external dimensions of the component, the larger the ratio of the soldering area to the mounting area, and there is a limit in improving the mounting density for miniaturizing electronic devices. Had.

【0014】本発明は、上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる抵抗器およびその製造方法を提供す
ることを目的とするものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of reducing a soldering area occupying a mounting area when mounted on a mounting board and a method of manufacturing the same. is there.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基板の主面の側部および側面の一部にかけ
て設けられた一対の第1あるいは第2の上面電極層と、
前記上面電極層に電気的に接続するように設けられた抵
抗層と、少なくとも前記抵抗層の上面を覆うように設け
られた保護層と、第1の上面電極層あるいは第2の上面
電極層の上面の一部に重なる第3の上面電極層を有する
ものである。
In order to achieve the above object, the present invention provides a pair of first or second upper electrode layers provided over the side and part of the side surface of the main surface of the substrate,
A resistive layer provided to be electrically connected to the upper surface electrode layer, a protective layer provided to cover at least the upper surface of the resistive layer, and a first upper surface electrode layer or a second upper surface electrode layer. It has a third upper electrode layer overlapping a part of the upper surface.

【0016】また、上記目的を達成するために本発明
は、分割溝を有するシート基板の上面および分割溝の上
面を跨ぐとともに前記分割溝内に電極ペーストを流し込
むかスパッタにより第1あるいは第2の上面電極層を設
け、前記第1あるいは第2の上面電極層間を電気的に接
続する様に抵抗層を設け、少なくとも前記上面電極層と
抵抗層との上面を覆うように保護層を設け、前記第1の
上面電極層あるいは第2の上面電極層の上面の一部に重
なる第3の上面電極層を形成し、前記シート基板の分割
溝で前記シート基板を短冊状に分割し、前記短冊状基板
を個片に分割してなるものである。
Further, in order to achieve the above object, the present invention is directed to a first or a second step which straddles an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and in which an electrode paste is poured into the dividing groove or sputtered. Providing an upper electrode layer, providing a resistance layer so as to electrically connect the first or second upper electrode layer, and providing a protective layer so as to cover at least an upper surface of the upper electrode layer and the resistance layer; Forming a third upper electrode layer overlapping a part of the upper surface of the first upper electrode layer or the second upper electrode layer; dividing the sheet substrate into strips by dividing grooves of the sheet substrate; The substrate is divided into individual pieces.

【0017】[0017]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部および側面の一部に
かけて設けられた一対の第1の上面電極層と、前記第1
の上面電極層に電気的に接続するように設けられた一対
の第2の上面電極層と、前記第2の上面電極層に電気的
に接続するように設けられた抵抗層と、少なくとも前記
第2の上面電極層の上面の一部に設けられた第3の上面
電極層と、少なくとも前記抵抗層の上面を覆うように設
けられた保護層とからなるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a substrate, a pair of first upper electrode layers provided over a part of a side surface and a side surface of the upper surface of the substrate, and 1
A pair of second upper electrode layers provided so as to be electrically connected to the upper electrode layer; a resistive layer provided so as to be electrically connected to the second upper electrode layer; A third upper electrode layer provided on a part of the upper surface of the second upper electrode layer, and a protective layer provided so as to cover at least the upper surface of the resistance layer.

【0018】また、請求項2に記載の発明は、基板と、
前記基板の上面に設けられた一対の第1の上面電極層
と、前記第1の上面電極層に電気的に接続するように設
けられた抵抗層と、少なくとも前記第1の上面電極層の
上面および前記基板の側面の一部に設けられた第2の上
面電極層と、少なくとも前記抵抗層を覆うように設けら
れた保護層と、少なくとも前記第1の上面電極層の上面
の一部に重なる第3の上面電極層とからなるものであ
る。
[0018] Further, the invention according to claim 2 includes a substrate,
A pair of first upper electrode layers provided on the upper surface of the substrate, a resistive layer provided to be electrically connected to the first upper electrode layer, and at least an upper surface of the first upper electrode layer And a second upper electrode layer provided on a part of a side surface of the substrate, a protective layer provided so as to cover at least the resistance layer, and at least a part of an upper surface of the first upper electrode layer. And a third upper electrode layer.

【0019】また、請求項3に記載の発明は、請求項1
または2記載の基板の側面に有する第1または第2の上
面電極層は、前記基板の高さ方向の前記抵抗層側に設け
られてなるものである。
Further, the invention described in claim 3 is the first invention.
Or the first or second upper electrode layer provided on the side surface of the substrate according to Item 2 is provided on the resistance layer side in the height direction of the substrate.

【0020】また、請求項4に記載の発明は、請求項3
記載の基板の側面に有する第1または第2の上面電極層
の面積は、基板の側面の面積の半分以下であるものであ
る。
The invention described in claim 4 is the third invention.
The area of the first or second upper electrode layer provided on the side surface of the substrate is not more than half the area of the side surface of the substrate.

【0021】また、請求項5に記載の発明は、請求項1
または2記載の第1、第2、第3の上面電極層は、めっ
き層に覆われるとともに前記めっき層と保護層とは面一
または前記めっき層が高いものである。
The invention described in claim 5 is the first invention.
Or the first, second, and third upper electrode layers are covered with a plating layer, and the plating layer and the protective layer are flush with each other or the plating layer is higher.

【0022】また、請求項6に記載の発明は、請求項1
記載の第1の上面電極層は、金系の有機金属化合物を焼
成してなるか金系のスパッタにて形成されるものであ
る。
The invention according to claim 6 is the first invention.
The first upper electrode layer described above is formed by firing a gold-based organometallic compound or formed by gold-based sputtering.

【0023】また、請求項7に記載の発明は、請求項6
記載の第2の上面電極層は、金系あるいは銀系の導電粉
体にガラスを含有してなるものである。
The invention described in claim 7 is the same as the claim 6.
The second upper surface electrode layer described above is formed by containing a glass in a gold-based or silver-based conductive powder.

【0024】また、請求項8に記載の発明は、請求項6
記載の保護層は、ガラス系あるいは樹脂系であるもので
ある。
The invention according to claim 8 is the same as the invention according to claim 6.
The protective layer described is of a glass type or a resin type.

【0025】また、請求項9に記載の発明は、請求項1
記載の第1の上面電極層はニッケル系のスパッタにて形
成され、第2の上面電極層は銀系の導電粉体に樹脂を含
有してなり、抵抗層は樹脂系であるものである。
The invention according to claim 9 is the first invention.
The first upper electrode layer described above is formed by nickel-based sputtering, the second upper electrode layer is made of a silver-based conductive powder containing a resin, and the resistance layer is a resin-based one.

【0026】また、請求項10に記載の発明は、請求項
1記載の第3の上面電極層は銀系の導電粉体にガラスを
含有してなるか、銀またはニッケル系の導電粉体に樹脂
を含有してなるものである。
According to a tenth aspect of the present invention, the third upper surface electrode layer according to the first aspect comprises a silver-based conductive powder containing glass or a silver or nickel-based conductive powder. It contains a resin.

【0027】また、請求項11に記載の発明は、請求項
2記載の第1の上面電極層は、銀または金系の導電粉体
にガラスを含有してなるものである。
[0027] According to an eleventh aspect of the present invention, the first upper electrode layer according to the second aspect comprises silver or gold based conductive powder containing glass.

【0028】また、請求項12に記載の発明は、請求項
11記載の第2の上面電極層はニッケル系または金系の
スパッタにて形成されるものである。
According to a twelfth aspect of the present invention, the second upper electrode layer according to the eleventh aspect is formed by nickel-based or gold-based sputtering.

【0029】また、請求項13に記載の発明は、請求項
11記載の保護層はガラス系あるいは樹脂系であるもの
である。
According to a thirteenth aspect of the present invention, the protective layer according to the eleventh aspect is a glass-based or resin-based protective layer.

【0030】また、請求項14に記載の発明は、請求項
11記載の第3の上面電極層は銀系の導電粉体にガラス
を含有してなるか、銀またはニッケル系の導電粉体に樹
脂を含有してなるものである。
According to a fourteenth aspect of the present invention, in the eleventh aspect, the third upper electrode layer comprises a silver-based conductive powder containing glass, or a silver or nickel-based conductive powder. It contains a resin.

【0031】また、請求項15に記載の発明は、請求項
1および2記載の第1の上面電極層および第2の上面電
極層は基板の長手方向の辺と接しないものである。
According to a fifteenth aspect of the present invention, the first upper electrode layer and the second upper electrode layer according to the first and second aspects are not in contact with the longitudinal side of the substrate.

【0032】また、請求項16に記載の発明は、分割溝
を有するシート基板の上面の側部および分割溝の上面を
跨ぐとともに前記分割溝内に電極ペーストを流し込んで
第1の上面電極層を設け、前記第1の上面電極層と電気
的に接続するように第2の上面電極層を設け、前記第2
の上面電極層間を電気的に接続するように抵抗層を設
け、少なくとも前記抵抗層の上面を覆うように保護層を
設け、少なくとも前記第2の上面電極層の上面の一部に
重なる第3の上面電極層を設け、前記第3の上面電極層
を形成してなる前記シート基板の分割溝で前記シート基
板を短冊状基板に分割し、前記短冊状基板を個片に分割
してなるものである。
According to a sixteenth aspect of the present invention, the first upper surface electrode layer is formed by straddling the side of the upper surface of the sheet substrate having the dividing groove and the upper surface of the dividing groove and pouring the electrode paste into the dividing groove. Providing a second upper electrode layer so as to be electrically connected to the first upper electrode layer;
And a protective layer provided so as to cover at least the upper surface of the resistive layer, and a third layer overlapping at least a part of the upper surface of the second upper electrode layer. An upper electrode layer is provided, the sheet substrate is divided into strip substrates by dividing grooves of the sheet substrate formed with the third upper electrode layer, and the strip substrate is divided into individual pieces. is there.

【0033】また、請求項17に記載の発明は、分割溝
を有するシート基板の上面の側部および分割溝の上面を
跨ぐとともに前記分割溝内にスパッタにより第1の上面
電極層を設け、前記第1の上面電極層と電気的に接続す
るように第2の上面電極層を設け、前記第2の上面電極
層間を電気的に接続するように抵抗層を設け、少なくと
も前記抵抗層の上面を覆うように保護層を設け、少なく
とも前記第2の上面電極層の上面の一部に重なる第3の
上面電極層を設け、前記第3の上面電極層を形成してな
る前記シート基板の分割溝で前記シート基板を短冊状基
板に分割し、前記短冊状基板を個片に分割してなるもの
である。
Further, the invention according to claim 17 is characterized in that a first upper surface electrode layer is provided by sputtering over the side of the upper surface of the sheet substrate having the dividing groove and the upper surface of the dividing groove, and in the dividing groove by sputtering. A second upper electrode layer is provided so as to be electrically connected to the first upper electrode layer, a resistive layer is provided so as to electrically connect the second upper electrode layer, and at least an upper surface of the resistive layer is provided. A division groove of the sheet substrate formed by providing a protective layer so as to cover, providing a third upper electrode layer overlapping at least a part of the upper surface of the second upper electrode layer, and forming the third upper electrode layer; The sheet substrate is divided into strip-shaped substrates, and the strip-shaped substrate is divided into individual pieces.

【0034】また、請求項18に記載の発明は、分割溝
を有するシート基板の上面の側部に分割溝の上面を跨ぐ
ことなく第1の上面電極層を設け、前記第1の上面電極
層間を電気的に接続するように抵抗層を設け、少なくと
も前記抵抗層の上面を覆うように保護層を設け、少なく
とも前記第1の上面電極層と電気的に接続しシート基板
の分割溝の上面を跨ぐとともに前記分割溝内にスパッタ
により第2の上面電極層を設け、少なくとも前記第1の
上面電極層の上面の一部に重なるように第3の上面電極
層を設け、前記第3の上面電極層を形成してなる前記シ
ート基板の分割溝で前記シート基板を短冊状基板に分割
し、前記短冊状基板を個片に分割してなるものである。
According to the present invention, a first upper surface electrode layer is provided on a side of an upper surface of a sheet substrate having a division groove without straddling the upper surface of the division groove, and the first upper surface electrode layer is provided. And a protective layer is provided so as to cover at least an upper surface of the resistive layer, and is electrically connected to at least the first upper surface electrode layer so that an upper surface of the division groove of the sheet substrate is formed. A second upper electrode layer is provided by sputtering in the division groove while being straddled, and a third upper electrode layer is provided so as to overlap at least a part of the upper surface of the first upper electrode layer; The sheet substrate is divided into strip-shaped substrates by dividing grooves of the sheet substrate formed with layers, and the strip-shaped substrates are divided into individual pieces.

【0035】この構成および製造方法により、実装基板
に実装した際の実装面積に占めるはんだ付け面積を低減
できる抵抗器およびその製造方法を提供することができ
るという作用を有するものである。
With this configuration and the manufacturing method, it is possible to provide a resistor capable of reducing a soldering area occupying a mounting area when mounted on a mounting board and a method of manufacturing the same.

【0036】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 1) A resistor and a method of manufacturing the resistor according to Embodiment 1 of the present invention will be described below with reference to the drawings.

【0037】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、31は96%アルミナ
を含有してなる基板である。32は基板の主面の側部お
よび側面の一部にかけて設けられた金系の有機金属化合
物を焼成してなる第1の上面電極層であり、基板31の
側面上の第1の上面電極層32の面積は、基板31の側
面の面積の半分以下である。33は第1の上面電極層3
2に電気的に接続する銀系の導電粉体にガラスを含有し
てなる一対の第2の上面電極層である。34は第2の上
面電極層33に電気的に接続する酸化ルテニウムを主成
分とする抵抗層である。35は抵抗層34の上面に設け
られたガラスを主成分とする保護層である。36は第2
の上面電極層33の上面の一部に設けられた銀系の導電
粉体にガラスを含有してなる第3の上面電極層である。
37,38は必要に応じてはんだ付け時の信頼性等の確
保のために設けられたニッケルめっき層、はんだめっき
層である。
FIG. 1 is a sectional view of a resistor according to the first embodiment of the present invention. In the figure, 31 is a substrate containing 96% alumina. Reference numeral 32 denotes a first upper surface electrode layer formed by sintering a gold-based organometallic compound provided over the side and part of the side surface of the main surface of the substrate, and the first upper surface electrode layer on the side surface of the substrate 31. The area of 32 is not more than half the area of the side surface of the substrate 31. 33 is a first upper electrode layer 3
2 is a pair of second upper electrode layers each containing glass in a silver-based conductive powder electrically connected to the second upper electrode layer. Reference numeral 34 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the second upper electrode layer 33. Reference numeral 35 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 34. 36 is the second
This is a third upper electrode layer made of a silver-based conductive powder provided on a part of the upper surface of the upper electrode layer 33 and containing glass.
Reference numerals 37 and 38 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like at the time of soldering.

【0038】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0039】図2〜4は本発明の実施の形態1における
抵抗器の製造方法を示す工程図である。
FIGS. 2 to 4 are process diagrams showing a method of manufacturing the resistor according to the first embodiment of the present invention.

【0040】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝39,40を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板31の横方向の分割溝40を跨ぐように、
金系の有機金属化合物を含有してなる電極ペーストを印
刷し第1の上面電極層32を形成する。次にこの第1の
上面電極層32を安定な膜にするために約850℃の温
度で焼成を行う。このとき、前記電極ペーストは横方向
の分割溝40に入り込み分割溝の奥まで第1の上面電極
層32を形成できる。この分割溝39,40の基板31
の厚みに対する深さは、製造工程での取り扱い時に割れ
ないように、一般的に基板31の厚みの半分以下になる
よう形成されている。
First, as shown in FIG. 2 (a), the surface has a plurality of vertical and horizontal dividing grooves 39, 40 provided on the surface for dividing into strips and individual pieces in a later step. And a sheet-like substrate 31 containing 96% alumina having excellent insulating properties so as to straddle the lateral dividing grooves 40.
An electrode paste containing a gold-based organometallic compound is printed to form the first upper electrode layer 32. Next, firing is performed at a temperature of about 850 ° C. in order to make the first upper electrode layer 32 a stable film. At this time, the electrode paste enters the lateral dividing groove 40 and can form the first upper electrode layer 32 to the depth of the dividing groove. The substrate 31 of the dividing grooves 39 and 40
Is generally formed so as to be equal to or less than half the thickness of the substrate 31 so as not to be broken during handling in a manufacturing process.

【0041】次に、図2(b)に示すように、第1の上
面電極層32と電気的に接続するように、銀系の導電粉
体とガラスを含有してなる電極ペーストを印刷し第2の
上面電極層33を形成する。次にこの第2の上面電極層
33を安定な膜とするために約850℃の温度で焼成を
行う。
Next, as shown in FIG. 2B, an electrode paste containing silver-based conductive powder and glass is printed so as to be electrically connected to the first upper electrode layer 32. The second upper electrode layer 33 is formed. Next, baking is performed at a temperature of about 850 ° C. to make the second upper electrode layer 33 a stable film.

【0042】次に、図2(c)に示すように、第2の上
面電極層33と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し抵抗層34を形
成する。次にこの抵抗層34を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 2C, a resistance paste containing ruthenium oxide as a main component is printed to form a resistance layer 34 so as to be electrically connected to the second upper electrode layer 33. . Next, baking is performed at a temperature of about 850 ° C. in order to make the resistance layer 34 a stable film.

【0043】次に、図3(a)に示すように、抵抗層3
4の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝41を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第2の上面
電極層33上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 4 to a predetermined value, trimming is performed by forming a trimming groove 41 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the second upper electrode layer 33 to perform trimming.

【0044】次に、図3(b)に示すように、抵抗値修
正済みの抵抗層34を保護するためにガラスを主成分と
するペーストを印刷し、保護層35を形成する。この
際、横方向に並ぶ複数の抵抗層34を縦方向の分割溝3
9を跨ぎ連続して覆うように保護層35の印刷パターン
を形成してもよい。次にこの保護層35を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 3B, a paste containing glass as a main component is printed to protect the resistance layer 34 whose resistance has been corrected, thereby forming a protection layer 35. At this time, the plurality of resistance layers 34 arranged in the horizontal direction are divided into the vertical dividing grooves 3.
The print pattern of the protective layer 35 may be formed so as to continuously cover the protection layer 9. Next, firing is performed at a temperature of about 600 ° C. in order to make the protective layer 35 a stable film.

【0045】次に、図3(c)に示すように、第1の上
面電極層32および第2の上面電極層33の上面の一部
に横方向の分割溝40を跨ぐことなく、銀系の導電粉体
とガラスを含有してなる電極ペーストを印刷し第3の上
面電極層36を形成する。次に第3の上面電極層36を
安定な膜とするために約600℃の温度で焼成を行う。
Next, as shown in FIG. 3C, a silver-based material is formed over a part of the upper surfaces of the first upper electrode layer 32 and the second upper electrode layer 33 without straddling the lateral division grooves 40. The third upper electrode layer 36 is formed by printing the electrode paste containing the conductive powder and glass. Next, baking is performed at a temperature of about 600 ° C. in order to make the third upper electrode layer 36 a stable film.

【0046】次に、図4(a)に示すように、第1の上
面電極層32、第2の上面電極層33、抵抗層34、ト
リミング溝41、保護層35、第3の上面電極層36を
形成済みのシート状基板31の横方向の分割溝40に沿
って分割し、短冊基板42に分割する。この時、短冊基
板42の長手方向の側面には、先に形成した第1の上面
電極層32が横方向の分割溝40の深さまで形成された
状態になっている。
Next, as shown in FIG. 4A, the first upper electrode layer 32, the second upper electrode layer 33, the resistance layer 34, the trimming groove 41, the protective layer 35, and the third upper electrode layer The sheet 36 is divided along the horizontal dividing grooves 40 of the sheet substrate 31 having been formed, and is divided into strip substrates 42. At this time, the first upper surface electrode layer 32 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 42 to the depth of the horizontal dividing groove 40.

【0047】最後に、図4(b)に示すように、露出し
ている第1の上面電極層32および第2の上面電極層3
3および第3の上面電極層36にめっきを施すための準
備工程として、短冊基板42の縦方向の分割溝39に沿
って分割し、個片基板43に分割をする。そして、露出
している第1の上面電極層32、第2の上面電極層33
および第3の上面電極層36のはんだ付け時の電極食わ
れの防止およびはんだ付け時の信頼性の確保のため、電
気めっきによって、ニッケルめっき層(図示せず)を中
間層とし、はんだめっき層(図示せず)を最外層として
形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 4B, the exposed first upper electrode layer 32 and second upper electrode layer 3 are exposed.
As a preparation step for plating the third and third upper electrode layers 36, the strip substrate 42 is divided along the vertical division grooves 39 and divided into individual substrates 43. Then, the exposed first upper surface electrode layer 32 and the second upper surface electrode layer 33
In order to prevent electrode erosion during soldering of the third upper surface electrode layer 36 and to ensure reliability during soldering, a nickel plating layer (not shown) is used as an intermediate layer by electroplating, and a solder plating layer is formed. (Not shown) is formed as an outermost layer to manufacture a resistor.

【0048】以上のように構成、製造された本発明の実
施の形態1における抵抗器を実装基板にはんだ付けをす
る。図5(a)の本発明の実施の形態1の実装状態に示
す断面図に示すように、保護層を形成した面を下側にし
て実装し、第1,第2,第3の上面電極層(図示せず)
と基板側面の抵抗層の部分との両方ではんだ付けされる
が、側面電極の形成されている面積が小さいため、わず
かにフィレット44が形成されるのみとなる。よって、
図5(b)の実装状態の上面図に示すように、部品面積
45とこの部品の側面をはんだ付けするために必要とな
るランドパターン46とを合わせた面積が実装面積47
となる。0.6×0.3mmサイズの角チップ抵抗器で、
従来構造の製品と実装面積を比較すると、約20%の縮
小化を図ることができる。
The resistor constructed and manufactured in the first embodiment of the present invention is soldered to a mounting board. As shown in the cross-sectional view of the mounting state of the first embodiment of the present invention in FIG. 5A, mounting is performed with the surface on which the protective layer is formed facing downward, and the first, second, and third upper surface electrodes Layer (not shown)
And the resistance layer on the side surface of the substrate, but the fillet 44 is formed only slightly because the area where the side surface electrode is formed is small. Therefore,
As shown in the top view of the mounted state in FIG. 5B, the mounting area 47 is the combined area of the component area 45 and the land pattern 46 necessary for soldering the side surface of the component.
Becomes 0.6 × 0.3mm square chip resistor,
Comparing the mounting area with a product having a conventional structure, it is possible to reduce the size by about 20%.

【0049】よって、本実施の形態の構成によれば、抵
抗器の側面電極の面積が小さいため、実装基板上ではん
だ付けのフィレットを形成するための面積が小さくてす
み、実装面積を縮小化することができる。
Therefore, according to the structure of the present embodiment, since the area of the side electrode of the resistor is small, the area for forming the solder fillet on the mounting substrate can be small, and the mounting area can be reduced. can do.

【0050】なお、本発明の実施の形態1においてはん
だめっき層38と保護層35とを面一またははんだめっ
き層38を高くすることにより、はんだめっき層38と
実装時のランドパターン46との隙間を生じにくく実装
品質をさらに向上させることができる。
In the first embodiment of the present invention, the solder plating layer 38 and the protection layer 35 are flush with each other or the solder plating layer 38 is made higher, so that the gap between the solder plating layer 38 and the land pattern 46 at the time of mounting is improved. Is less likely to occur, and the mounting quality can be further improved.

【0051】また、本発明の実施の形態1において第2
の上面電極層33、保護層35および第3の上面電極層
36を(表1)に示す組み合わせとしたときには、他の
特性を向上することができる。
In Embodiment 1 of the present invention, the second
When the upper electrode layer 33, the protective layer 35, and the third upper electrode layer 36 are combined as shown in (Table 1), other characteristics can be improved.

【0052】[0052]

【表1】 [Table 1]

【0053】また、本発明の実施の形態1において側面
電極を形成しない方が、実装面積をさらに縮小化できる
ことは容易に考えられる。
In the first embodiment of the present invention, it can easily be considered that the mounting area can be further reduced by forming no side electrode.

【0054】(実施の形態2)以下、本発明の実施の形
態2における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 2) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 2 of the present invention will be described with reference to the drawings.

【0055】図6は本発明の実施の形態2における抵抗
器の断面図である。図において、51は96%アルミナ
を含有してなる基板である。52は基板の主面の側部お
よび側面の一部に設けられた金系のスパッタにて設けら
れる第1の上面電極層であり、基板51の側面上の第1
の上面電極層52の面積は、基板51の側面の面積の半
分以下である。53は第1の上面電極層52に電気的に
接続する銀系の導電粉体とガラスを含有する第2の上面
電極層である。54は第2の上面電極層53に電気的に
接続する酸化ルテニウムを主成分とする抵抗層である。
55は抵抗層54の上面に設けられたガラスを主成分と
する保護層である。56は第1の上面電極層52、第2
の上面電極層53の上面の一部に設けられた銀系の導電
粉体にガラスを含有してなる第3の上面電極層である。
57,58は必要に応じてはんだ付け時の信頼性等の確
保のために設けられたニッケルめっき層、はんだめっき
層である。
FIG. 6 is a sectional view of a resistor according to the second embodiment of the present invention. In the figure, reference numeral 51 denotes a substrate containing 96% alumina. Reference numeral 52 denotes a first upper surface electrode layer provided on a side portion and a part of a side surface of the main surface of the substrate, which is provided by gold-based sputtering.
The area of the upper electrode layer 52 is not more than half the area of the side surface of the substrate 51. Reference numeral 53 denotes a second upper electrode layer containing a silver-based conductive powder electrically connected to the first upper electrode layer 52 and glass. Reference numeral 54 denotes a resistance layer containing ruthenium oxide as a main component and electrically connected to the second upper electrode layer 53.
55 is a protective layer mainly composed of glass provided on the upper surface of the resistance layer 54. 56 is the first upper electrode layer 52,
The third upper electrode layer is made of a silver-based conductive powder provided on a part of the upper surface of the upper electrode layer 53 and containing glass.
Reference numerals 57 and 58 denote a nickel plating layer and a solder plating layer provided for ensuring reliability and the like at the time of soldering as necessary.

【0056】以上のように構成された本発明の実施の形
態2における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the second embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0057】図7〜9は本発明の実施の形態2における
抵抗器の製造方法を示す工程図である。
7 to 9 are process diagrams showing a method for manufacturing a resistor according to the second embodiment of the present invention.

【0058】まず、図7(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝59,60を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板51の上面全体にスパッタ工法により金を
着膜し、さらにLSI等で一般的に行われているフォト
リソ法により、所望の電極パターンとした第1の上面電
極層52を形成し、この第1の上面電極層52を安定な
膜にするために、約300〜400℃の温度で熱処理を
行う。この時、第1の上面電極層52は横方向の分割溝
60に入りこみ分割溝の奥まで第1の上面電極層52を
形成できる。この分割溝59,60の基板51の厚みに
対する深さは、製造工程での取り扱い時に割れないよう
に、一般的に基板51の厚みの半分以下になるよう形成
されている。
First, as shown in FIG. 7 (a), the surface has a plurality of vertical and horizontal dividing grooves 59, 60 provided on the surface for dividing into strips and individual pieces in a later step. Then, gold is deposited on the entire upper surface of the sheet-like substrate 51 containing 96% alumina having excellent insulating properties by a sputtering method, and a desired electrode pattern is formed by a photolithography method generally used in LSIs and the like. Is formed, and heat treatment is performed at a temperature of about 300 to 400 ° C. in order to make the first upper electrode layer 52 a stable film. At this time, the first upper electrode layer 52 can enter the lateral dividing groove 60 and form the first upper electrode layer 52 to the depth of the dividing groove. The depth of the dividing grooves 59 and 60 with respect to the thickness of the substrate 51 is generally formed to be half or less of the thickness of the substrate 51 so as not to be broken during handling in a manufacturing process.

【0059】次に、図7(b)に示すように、第1の上
面電極層52と電気的に接続するように、銀系の導電粉
体とガラスを含有する電極ペーストを印刷し第2の上面
電極層53を形成する。次にこの第2の上面電極層53
を安定な膜とするために約850℃の温度で焼成を行
う。
Next, as shown in FIG. 7 (b), an electrode paste containing silver-based conductive powder and glass is printed so as to be electrically connected to the first upper electrode layer 52, and the second paste is formed. Of the upper electrode layer 53 is formed. Next, the second upper electrode layer 53
Is fired at a temperature of about 850 ° C. to make a stable film.

【0060】次に、図7(c)に示すように、第2の上
面電極層53と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し抵抗層54を形
成する。次にこの抵抗層54を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 7C, a resistance paste mainly containing ruthenium oxide is printed to form a resistance layer 54 so as to be electrically connected to the second upper electrode layer 53. . Next, firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 54 a stable film.

【0061】次に、図8(a)に示すように、抵抗層5
4の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝61を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第2の上面
電極層53上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 4 to a predetermined value, trimming is performed by forming a trimming groove 61 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the second upper electrode layer 53 to perform trimming.

【0062】次に、図8(b)に示すように、抵抗値修
正済みの抵抗層54を保護するためにガラスを主成分と
するペーストを印刷し、保護層55を形成する。この
際、横方向に並ぶ複数の抵抗層54を縦方向の分割溝5
9を跨ぎ連続して覆うように保護層55の印刷パターン
を形成してもよい。次にこの保護層55を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 8B, a protective layer 55 is formed by printing a paste containing glass as a main component to protect the resistance layer 54 whose resistance has been corrected. At this time, the plurality of resistance layers 54 arranged in the horizontal direction are divided into the vertical dividing grooves 5.
The print pattern of the protective layer 55 may be formed so as to continuously cover the step 9. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 55 a stable film.

【0063】次に、図8(c)に示すように、第1の上
面電極層52および第2の上面電極層53の上面の一部
に横方向の分割溝60を跨ぐことなく、銀系の導電粉体
とガラスを含有してなる電極ペーストを印刷し第3の上
面電極層56を形成する。次にこの第3の上面電極層5
6を安定な膜とするために約600℃の温度で焼成を行
う。
Next, as shown in FIG. 8C, a silver-based material is formed over a part of the upper surfaces of the first upper electrode layer 52 and the second upper electrode layer 53 without straddling the lateral dividing groove 60. The third upper electrode layer 56 is formed by printing the electrode paste containing the conductive powder and glass. Next, the third upper electrode layer 5
Baking is performed at a temperature of about 600 ° C. to make 6 a stable film.

【0064】次に、図9(a)に示すように、第1の上
面電極層52、第2の上面電極層53、抵抗層54、ト
リミング溝61、保護層55、第3の上面電極層56を
形成済みのシート状基板51の横方向の分割溝60に沿
って分割し、短冊基板62に分割する。この時、短冊基
板62の長手方向の側面には、先に形成した第1の上面
電極層52が横方向の分割溝60の深さまで形成された
状態になっている。
Next, as shown in FIG. 9A, a first upper electrode layer 52, a second upper electrode layer 53, a resistive layer 54, a trimming groove 61, a protective layer 55, and a third upper electrode layer The sheet 56 is divided along the horizontal dividing grooves 60 of the sheet-like substrate 51 having been formed, and divided into strip substrates 62. At this time, the first upper electrode layer 52 formed previously is formed on the side surface in the longitudinal direction of the strip substrate 62 to the depth of the horizontal dividing groove 60.

【0065】最後に、図9(b)に示すように、露出し
ている第1の上面電極層52、第2の上面電極層53お
よび第3の上面電極層56にめっきを施すための準備工
程として、短冊基板62の縦方向の分割溝59に沿って
分割し、個片基板63に分割をする。そして、露出して
いる第1の上面電極層52、第2の上面電極層53およ
び第3の上面電極層56のはんだ付け時の電極食われの
防止およびはんだ付け時の信頼性の確保のため、電気め
っきによって、ニッケルめっき層(図示せず)を中間層
とし、はんだめっき層(図示せず)を最外層として形成
して、抵抗器を製造するものである。
Finally, as shown in FIG. 9B, preparation for plating the exposed first upper electrode layer 52, second upper electrode layer 53, and third upper electrode layer 56 is performed. As a step, the strip substrate 62 is divided along the vertical dividing grooves 59 to be divided into individual substrates 63. In order to prevent the exposed first upper surface electrode layer 52, the second upper surface electrode layer 53, and the third upper surface electrode layer 56 from being eroded during soldering and to ensure reliability during soldering. A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by electroplating.

【0066】以上のように構成、製造された本発明の実
施の形態2における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the second embodiment of the present invention to a mounting board is the same as that in the first embodiment, and will not be described. Omitted.

【0067】また、本発明の実施の形態2において第1
の上面電極層52、第2の上面電極層53、抵抗層5
4、保護層55および第3の上面電極層56を(表2)
に示す組み合わせとしたときには、他の特性を向上する
ことができる。
In Embodiment 2 of the present invention, the first
Upper electrode layer 52, second upper electrode layer 53, resistance layer 5
4. The protective layer 55 and the third upper electrode layer 56 are formed as shown in Table 2.
When the combination shown in (1) is adopted, other characteristics can be improved.

【0068】[0068]

【表2】 [Table 2]

【0069】また、本発明の実施の形態2において側面
電極を形成しない方が、実装面積をさらに縮小化できる
ことは容易に考えられる。
In the second embodiment of the present invention, it is easily considered that the mounting area can be further reduced by not forming the side electrode.

【0070】(実施の形態3)以下、本発明の実施の形
態3における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 3) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 3 of the present invention will be described with reference to the drawings.

【0071】図10は本発明の実施の形態3における抵
抗器の断面図である。図において、71は96%アルミ
ナを含有してなる基板である。72は基板の主面の側部
に設けられた銀系の導電粉体にガラスを含有してなる第
1の上面電極層である。73は第1の上面電極層72に
電気的に接続する酸化ルテニウムを主成分とする抵抗層
である。74は抵抗層73の上面に設けられたガラスを
主成分とする保護層である。75は第1の上面電極層7
2の上面および側面の一部に設けられた金系のスパッタ
を用いて形成される第2の上面電極層であり、基板71
の側面上の第2の上面電極層75の面積は、基板71の
側面の面積の半分以下である。76は第1の上面電極層
72および第2の上面電極層75の上面の一部に重なる
銀系の導電粉体にガラスを含有してなる第3の上面電極
層である。77,78は必要に応じてはんだ付け時の信
頼性等の確保のために設けられたニッケルめっき層、は
んだめっき層である。
FIG. 10 is a sectional view of a resistor according to the third embodiment of the present invention. In the figure, reference numeral 71 denotes a substrate containing 96% alumina. Reference numeral 72 denotes a first upper electrode layer provided on the side of the main surface of the substrate and made of silver-based conductive powder containing glass. Reference numeral 73 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 72. Reference numeral 74 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 73. 75 is the first upper electrode layer 7
A second upper surface electrode layer formed by using gold-based sputtering provided on a part of the upper surface and side surfaces of the substrate 2.
The area of the second upper electrode layer 75 on the side surface of the substrate 71 is not more than half the area of the side surface of the substrate 71. Reference numeral 76 denotes a third upper electrode layer made of a silver-based conductive powder that contains glass and partially overlaps the upper surfaces of the first upper electrode layer 72 and the second upper electrode layer 75. Reference numerals 77 and 78 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like at the time of soldering.

【0072】以上のように構成された本発明の実施の形
態3における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the third embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0073】図11〜13は本発明の実施の形態3にお
ける抵抗器の製造方法を示す工程図である。
FIGS. 11 to 13 are process diagrams showing a method of manufacturing a resistor according to the third embodiment of the present invention.

【0074】まず、図11(a)に示すように、表面に
後工程で短冊状および個片状に分割するために設けた複
数の縦方向および横方向の分割溝79,80を有する耐
熱性および絶縁性に優れた96%アルミナを含有してな
るシート状基板71の横方向の分割溝80を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し第1の上面電極層72を形成する。
First, as shown in FIG. 11 (a), a plurality of vertical and horizontal dividing grooves 79 and 80 provided on the surface for dividing into strips and individual pieces in a later step are provided. An electrode paste containing silver-based conductive powder and glass is printed without straddling the horizontal dividing groove 80 of the sheet-like substrate 71 containing 96% alumina having excellent insulating properties, and the first paste is printed. Of the upper electrode layer 72 is formed.

【0075】次に、図11(b)に示すように、第1の
上面電極層72と電気的に接続するように、酸化ルテニ
ウムを主成分とする抵抗ペーストを印刷し抵抗層73を
形成する。次にこの抵抗層73を安定な膜とするために
約850℃の温度で焼成を行う。
Next, as shown in FIG. 11B, a resistance paste containing ruthenium oxide as a main component is printed to form a resistance layer 73 so as to be electrically connected to the first upper electrode layer 72. . Next, baking is performed at a temperature of about 850 ° C. in order to make the resistance layer 73 a stable film.

【0076】次に、図11(c)に示すように、抵抗層
73の抵抗値を所定の値に修正するために、YAGレー
ザーでトリミング溝81を施してトリミングを行う。こ
の時、抵抗値測定用のトリミングプローブは、第1の上
面電極層72上にセットしてトリミングを行う。
Next, as shown in FIG. 11C, in order to correct the resistance value of the resistance layer 73 to a predetermined value, a trimming groove 81 is formed with a YAG laser to perform trimming. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 72 to perform trimming.

【0077】次に、図12(a)に示すように、抵抗値
修正済みの抵抗層73を保護するためにガラスを主成分
とするペーストを印刷し、保護層74を形成する。この
際、横方向に並ぶ複数の抵抗層73を縦方向の分割溝7
9を跨ぎ連続して覆うように保護層74の印刷パターン
を形成してもよい。次にこの保護層74を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 12A, a paste containing glass as a main component is printed to protect the resistance layer 73 whose resistance value has been corrected, and a protection layer 74 is formed. At this time, the plurality of resistance layers 73 arranged in the horizontal direction are divided into the vertical dividing grooves 7.
The printed pattern of the protective layer 74 may be formed so as to continuously cover step 9. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 74 a stable film.

【0078】次に、図12(b)に示すように、基板7
2の上面全体に樹脂からなるレジスト材料を塗布し、更
にフォトリソ工法によりレジスト材料に所望の第2の上
面電極層75の成膜パターンの穴を形成する。更に、基
板上面全体にスパッタ工法により金を着膜し、所望の第
2の上面電極層75の成膜パターンを除く部分のレジス
ト材料を取り除く。この工法により第2の上面電極層7
5を形成する。この時、第2の上面電極層75は横方向
の分割溝80に入り込み分割溝の奥まで第2の上面電極
層75を形成できる。
Next, as shown in FIG.
A resist material made of a resin is applied to the entire upper surface of the substrate 2, and a hole of a desired film formation pattern of the second upper electrode layer 75 is formed in the resist material by a photolithography method. Further, gold is deposited on the entire upper surface of the substrate by a sputtering method, and the resist material in a portion other than a desired film formation pattern of the second upper surface electrode layer 75 is removed. By this method, the second upper electrode layer 7 is formed.
5 is formed. At this time, the second upper electrode layer 75 can enter the lateral dividing groove 80 and form the second upper electrode layer 75 to the depth of the dividing groove.

【0079】この分割溝79,80の基板71の厚みに
対する深さは、製造工程での取り扱い時に割れないよう
に、一般的に基板71の厚みの半分以下になるよう形成
されている。
The depth of the dividing grooves 79 and 80 with respect to the thickness of the substrate 71 is generally formed to be less than half the thickness of the substrate 71 so as not to be broken during handling in the manufacturing process.

【0080】次に、図12(c)に示すように、第1の
上面電極層72と第2の上面電極層75の上面の一部に
重なるように、銀系の導電粉体とガラスを含有する電極
ペーストを印刷し第3の上面電極層76を形成する。次
にこの第3の上面電極層76を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 12C, a silver-based conductive powder and glass are overlapped so as to partially overlap the upper surfaces of the first upper electrode layer 72 and the second upper electrode layer 75. The contained electrode paste is printed to form a third upper electrode layer 76. Next, baking is performed at a temperature of about 850 ° C. in order to make the third upper electrode layer 76 a stable film.

【0081】次に、図13(a)に示すように、第1の
上面電極層72と第2の上面電極層75および第3の上
面電極層76、抵抗層73、トリミング溝81、保護層
74を形成済みのシート状基板71の横方向の分割溝8
0に沿って分割し、短冊基板82に分割する。この時、
短冊基板82の長手方向の側面には、先に形成した第2
の上面電極層75が横方向の分割溝80の深さまで形成
された状態になっている。
Next, as shown in FIG. 13A, the first upper electrode layer 72, the second upper electrode layer 75, the third upper electrode layer 76, the resistance layer 73, the trimming groove 81, the protection layer The horizontal dividing groove 8 of the sheet-like substrate 71 on which 74 has been formed
It is divided along the zero and divided into strip substrates 82. At this time,
On the side surface in the longitudinal direction of the strip substrate 82, the second
Of the upper surface electrode layer 75 is formed up to the depth of the horizontal dividing groove 80.

【0082】最後に、図13(b)に示すように、露出
している第1の上面電極層72と第2の上面電極層75
および第3の上面電極層76にめっきを施すための準備
工程として、短冊基板82の縦方向の分割溝79に沿っ
て分割し、個片基板83に分割をする。そして、露出し
ている第1の上面電極層72と第2の上面電極層75お
よび第3の上面電極層76のはんだ付け時の電極食われ
の防止およびはんだ付け時の信頼性の確保のため、電気
めっきによって、ニッケルめっき層(図示せず)を中間
層とし、はんだめっき層(図示せず)を最外層として形
成して、抵抗器を製造するものである。
Finally, as shown in FIG. 13B, the exposed first upper electrode layer 72 and second upper electrode layer 75 are exposed.
In addition, as a preparation step for plating the third upper surface electrode layer 76, the strip substrate 82 is divided along the vertical division grooves 79 and divided into individual substrates 83. In order to prevent the exposed first upper electrode layer 72, the second upper electrode layer 75, and the third upper electrode layer 76 from being eroded during soldering and to ensure reliability during soldering. A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by electroplating.

【0083】以上のように構成、製造された本発明の実
施の形態3における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the third embodiment of the present invention to a mounting board is the same as that in the first embodiment, and will not be described. Omitted.

【0084】また、本発明の実施の形態3において第1
の上面電極層72、抵抗層73、保護層74および第2
の上面電極層75、第3の上面電極層76を(表3)に
示す組み合わせとしたときには、他の特性を向上するこ
とができる。
Further, in Embodiment 3 of the present invention, the first
Upper electrode layer 72, resistance layer 73, protective layer 74 and second
When the upper electrode layer 75 and the third upper electrode layer 76 are combined as shown in (Table 3), other characteristics can be improved.

【0085】[0085]

【表3】 [Table 3]

【0086】また、本発明の実施の形態3において側面
電極を形成しない方が、実装面積をさらに縮小化できる
ことは容易に考えられる。
It is easily conceivable that in the third embodiment of the present invention, the mounting area can be further reduced by not forming the side electrodes.

【0087】[0087]

【発明の効果】以上のように本発明は、上面電極と基板
の上面の側部の一部に設けられた側面電極ではんだ付け
されるため、はんだ付けのフィレットを形成するための
面積を小さくすることができ、実装基板上のはんだ付け
部を含む実装面積を低減することができる抵抗器および
その製造方法を提供できるものである。
As described above, according to the present invention, since the upper surface electrode and the side electrode provided on a part of the side surface of the upper surface of the substrate are soldered, the area for forming the soldered fillet is reduced. It is possible to provide a resistor capable of reducing the mounting area including a soldered portion on a mounting board and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図2】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.

【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図4】同製造方法を示す工程図FIG. 4 is a process chart showing the manufacturing method.

【図5】(a)同実装状態を示す断面図 (b)同実装状態を示す上面図5A is a cross-sectional view showing the same mounting state, and FIG. 5B is a top view showing the same mounting state.

【図6】本発明の実施の形態2における抵抗器の断面図FIG. 6 is a sectional view of the resistor according to the second embodiment of the present invention.

【図7】同製造方法を示す工程図FIG. 7 is a process chart showing the manufacturing method.

【図8】同製造方法を示す工程図FIG. 8 is a process chart showing the manufacturing method.

【図9】同製造方法を示す工程図FIG. 9 is a process chart showing the manufacturing method.

【図10】本発明の実施の形態3における抵抗器の断面
FIG. 10 is a sectional view of a resistor according to a third embodiment of the present invention.

【図11】同製造方法を示す工程図FIG. 11 is a process chart showing the manufacturing method.

【図12】同製造方法を示す工程図FIG. 12 is a process chart showing the manufacturing method.

【図13】同製造方法を示す工程図FIG. 13 is a process chart showing the same manufacturing method.

【図14】従来の抵抗器の断面図FIG. 14 is a sectional view of a conventional resistor.

【図15】同製造方法を示す工程図FIG. 15 is a process chart showing the same manufacturing method.

【図16】(a)同実装した状態を示す断面図 (b)同実装した状態を示す上面図FIG. 16A is a cross-sectional view showing the mounted state. FIG. 16B is a top view showing the mounted state.

【符号の説明】[Explanation of symbols]

31 基板 32 第1の上面電極層 33 第2の上面電極層 34 抵抗層 35 保護層 36 第3の上面電極層 37 ニッケルめっき層 38 はんだめっき層 DESCRIPTION OF SYMBOLS 31 Substrate 32 1st upper surface electrode layer 33 2nd upper surface electrode layer 34 Resistive layer 35 Protective layer 36 3rd upper surface electrode layer 37 Nickel plating layer 38 Solder plating layer

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面の側部および側
面の一部にかけて設けられた一対の第1の上面電極層
と、前記第1の上面電極層に電気的に接続するように設
けられた一対の第2の上面電極層と、前記第2の上面電
極層に電気的に接続するように設けられた抵抗層と、少
なくとも前記第2の上面電極層の上面の一部に設けられ
た第3の上面電極層と、少なくとも前記抵抗層の上面を
覆うように設けられた保護層とからなる抵抗器。
1. A substrate, a pair of first upper electrode layers provided over a side and a part of a side surface of an upper surface of the substrate, and a pair of first upper electrode layers provided so as to be electrically connected to the first upper electrode layer. A pair of second upper electrode layers, a resistive layer provided to be electrically connected to the second upper electrode layer, and at least a portion of the upper surface of the second upper electrode layer. A third upper electrode layer, and a protective layer provided so as to cover at least an upper surface of the resistance layer.
【請求項2】 基板と、前記基板の上面に設けられた一
対の第1の上面電極層と、前記第1の上面電極層に電気
的に接続するように設けられた抵抗層と、少なくとも前
記第1の上面電極層の上面および前記基板の側面の一部
に設けられた第2の上面電極層と、少なくとも前記抵抗
層を覆うように設けられた保護層と、少なくとも前記第
1の上面電極層の一部に重なる第3の上面電極層とから
なる抵抗器。
2. A substrate, a pair of first upper electrode layers provided on an upper surface of the substrate, and a resistive layer provided to be electrically connected to the first upper electrode layer; A second upper electrode layer provided on the upper surface of the first upper electrode layer and a part of the side surface of the substrate, a protective layer provided so as to cover at least the resistive layer, and at least the first upper electrode A resistor comprising a third top electrode layer overlapping a portion of the layer.
【請求項3】 基板の側面に有する第1または第2の上
面電極層は、前記基板の高さ方向の前記抵抗層側に設け
られた請求項1または2記載の抵抗器。
3. The resistor according to claim 1, wherein the first or second upper electrode layer provided on the side surface of the substrate is provided on the resistance layer side in the height direction of the substrate.
【請求項4】 基板の側面に有する第1または第2の上
面電極層の面積は、基板の側面の面積の半分以下である
ことを特徴とする請求項3記載の抵抗器。
4. The resistor according to claim 3, wherein the area of the first or second upper electrode layer on the side surface of the substrate is less than half the area of the side surface of the substrate.
【請求項5】 第1、第2、第3の上面電極層は、めっ
き層に覆われるとともに前記めっき層と保護層とは面一
または前記めっき層が高い請求項1または2記載の抵抗
器。
5. The resistor according to claim 1, wherein the first, second, and third upper electrode layers are covered with a plating layer, and the plating layer and the protective layer are flush with each other or the plating layer is higher. .
【請求項6】 第1の上面電極層は、金系の有機金属化
合物を焼成してなるか金系のスパッタにて形成される請
求項1記載の抵抗器。
6. The resistor according to claim 1, wherein the first upper electrode layer is formed by firing a gold-based organometallic compound or by gold-based sputtering.
【請求項7】 第2の上面電極層は、銀または金系の導
電粉体にガラスを含有してなる請求項6記載の抵抗器。
7. The resistor according to claim 6, wherein the second upper electrode layer is made of silver or gold based conductive powder containing glass.
【請求項8】 保護層はガラス系あるいは樹脂系である
ことを特徴とする請求項6記載の抵抗器。
8. The resistor according to claim 6, wherein the protective layer is made of glass or resin.
【請求項9】 第1の上面電極層はニッケル系のスパッ
タにて形成され、第2の上面電極層は銀系の導電粉体に
樹脂を含有してなり、抵抗層は樹脂系であることを特徴
とする請求項1記載の抵抗器。
9. The first upper electrode layer is formed by nickel-based sputtering, the second upper electrode layer is made of silver-based conductive powder containing resin, and the resistance layer is made of resin. The resistor according to claim 1, wherein:
【請求項10】 第3の上面電極層は銀系の導電粉体に
ガラスを含有してなるか、銀またはニッケル系の導電粉
体に樹脂を含有してなる請求項1記載の抵抗器。
10. The resistor according to claim 1, wherein the third upper electrode layer comprises silver-based conductive powder containing glass, or silver or nickel-based conductive powder containing resin.
【請求項11】 第1の上面電極層は、銀または金系の
導電粉体にガラスを含有してなる請求項2記載の抵抗
器。
11. The resistor according to claim 2, wherein the first upper electrode layer is made of silver or gold-based conductive powder containing glass.
【請求項12】 第2の上面電極層はニッケル系または
金系のスパッタにて形成されることを特徴とする請求項
11記載の抵抗器。
12. The resistor according to claim 11, wherein the second upper electrode layer is formed by nickel-based or gold-based sputtering.
【請求項13】 保護層はガラス系あるいは樹脂系であ
ることを特徴とする請求項11記載の抵抗器。
13. The resistor according to claim 11, wherein the protective layer is made of glass or resin.
【請求項14】 第3の上面電極層は銀系の導電粉体に
ガラスを含有してなるか、銀またはニッケル系の導電粉
体に樹脂を含有してなる請求項11記載の抵抗器。
14. The resistor according to claim 11, wherein the third upper electrode layer comprises a silver-based conductive powder containing glass, or a silver or nickel-based conductive powder containing resin.
【請求項15】 第1の上面電極層および第2の上面電
極層は基板の長手方向の辺と接しないことを特徴とする
請求項1および2記載の抵抗器。
15. The resistor according to claim 1, wherein the first upper electrode layer and the second upper electrode layer do not contact the longitudinal side of the substrate.
【請求項16】 分割溝を有するシート基板の上面の側
部および分割溝の上面を跨ぐとともに前記分割溝内に電
極ペーストを流し込んで第1の上面電極層を設け、前記
第1の上面電極層と電気的に接続するように第2の上面
電極層を設け、前記第2の上面電極層間を電気的に接続
するように抵抗層を設け、少なくとも前記抵抗層の上面
を覆うように保護層を設け、少なくとも前記第2の上面
電極層の上面の一部に重なる第3の上面電極層を設け、
前記第3の上面電極層を形成してなる前記シート基板の
分割溝で前記シート基板を短冊状基板に分割し、前記短
冊状基板を個片に分割してなる請求項1記載の抵抗器の
製造方法。
16. A first top electrode layer is provided by straddling a side portion of an upper surface of a sheet substrate having a division groove and an upper surface of the division groove and pouring an electrode paste into the division groove. A second upper electrode layer is provided so as to be electrically connected to the second upper electrode layer; a resistive layer is provided so as to electrically connect the second upper electrode layer; and a protective layer is provided so as to cover at least an upper surface of the resistive layer. A third upper surface electrode layer overlapping at least a part of the upper surface of the second upper surface electrode layer;
2. The resistor according to claim 1, wherein the sheet substrate is divided into strip-shaped substrates by dividing grooves of the sheet substrate formed with the third upper surface electrode layer, and the strip-shaped substrate is divided into individual pieces. Production method.
【請求項17】 分割溝を有するシート基板の上面の側
部および分割溝の上面を跨ぐとともに前記分割溝内にス
パッタにより第1の上面電極層を設け、前記第1の上面
電極層と電気的に接続するように第2の上面電極層を設
け、前記第2の上面電極層間を電気的に接続するように
抵抗層を設け、少なくとも前記抵抗層の上面を覆うよう
に保護層を設け、少なくとも前記第2の上面電極層の上
面の一部に重なる第3の上面電極層を設け、前記第3の
上面電極層を形成してなる前記シート基板の分割溝で前
記シート基板を短冊状基板に分割し、前記短冊状基板を
個片に分割してなる抵抗器の製造方法。
17. A first upper electrode layer is provided by sputtering over a side portion of an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove, and a first upper electrode layer is provided in the dividing groove by sputtering. A second upper electrode layer is provided so as to connect to the second upper electrode layer, a resistance layer is provided so as to electrically connect the second upper electrode layer, and a protection layer is provided so as to cover at least an upper surface of the resistance layer. A third upper surface electrode layer overlapping a part of the upper surface of the second upper surface electrode layer is provided, and the sheet substrate is formed into a strip-shaped substrate by a division groove of the sheet substrate formed with the third upper surface electrode layer. A method of manufacturing a resistor which is divided and the strip-shaped substrate is divided into individual pieces.
【請求項18】 分割溝を有するシート基板の上面の側
部に分割溝の上面を跨ぐことなく第1の上面電極層を設
け、前記第1の上面電極層間を電気的に接続するように
抵抗層を設け、少なくとも前記抵抗層の上面を覆うよう
に保護層を設け、少なくとも前記第1の上面電極層と電
気的に接続しシート基板の分割溝の上面を跨ぐとともに
前記分割溝内にスパッタにより第2の上面電極層を設
け、少なくとも前記第1の上面電極層の上面の一部に重
なるように第3の上面電極層を設け、前記第3の上面電
極層を形成してなる前記シート基板の分割溝で前記シー
ト基板を短冊状基板に分割し、前記短冊状基板を個片に
分割してなる抵抗器の製造方法。
18. A first upper electrode layer is provided on a side portion of an upper surface of a sheet substrate having a dividing groove without straddling the upper surface of the dividing groove, and a resistance is provided so as to electrically connect the first upper electrode layers. A protective layer is provided so as to cover at least the upper surface of the resistive layer, is electrically connected to at least the first upper electrode layer, straddles the upper surface of the division groove of the sheet substrate, and is sputtered in the division groove. A sheet substrate provided with a second upper electrode layer, a third upper electrode layer provided so as to at least partially overlap the upper surface of the first upper electrode layer, and forming the third upper electrode layer; A method of manufacturing a resistor, wherein the sheet substrate is divided into strip-shaped substrates by the division grooves, and the strip-shaped substrate is divided into individual pieces.
JP9183370A 1997-07-03 1997-07-09 Resistor and manufacture thereof Pending JPH1126205A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9183370A JPH1126205A (en) 1997-07-09 1997-07-09 Resistor and manufacture thereof
PCT/JP1998/002989 WO1999001876A1 (en) 1997-07-03 1998-07-02 Resistor and method of producing the same
CNB988067897A CN1160742C (en) 1997-07-03 1998-07-02 Resistor and method of producing the same
EP98929809A EP1018750A4 (en) 1997-07-03 1998-07-02 Resistor and method of producing the same
KR1019997012302A KR100333298B1 (en) 1997-07-03 1998-07-02 Resistor and method of producing the same
US09/462,221 US6636143B1 (en) 1997-07-03 1998-07-02 Resistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9183370A JPH1126205A (en) 1997-07-09 1997-07-09 Resistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1126205A true JPH1126205A (en) 1999-01-29

Family

ID=16134591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9183370A Pending JPH1126205A (en) 1997-07-03 1997-07-09 Resistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1126205A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087725A1 (en) * 2017-11-02 2019-05-09 ローム株式会社 Chip resistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087725A1 (en) * 2017-11-02 2019-05-09 ローム株式会社 Chip resistor
JPWO2019087725A1 (en) * 2017-11-02 2020-11-19 ローム株式会社 Chip resistor
US10937573B2 (en) 2017-11-02 2021-03-02 Rohm Co., Ltd. Chip resistor
US11322280B2 (en) 2017-11-02 2022-05-03 Rohm Co., Ltd. Chip resistor

Similar Documents

Publication Publication Date Title
US6636143B1 (en) Resistor and method of manufacturing the same
JP3967553B2 (en) Chip resistor manufacturing method and chip resistor
JP2009158721A (en) Method of manufacturing chip resistor, and chip resistor
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JP2000306711A (en) Multiple chip resistor and production thereof
JP2000138102A (en) Resistor and its manufacture
JP2003045703A (en) Chip resistor and manufacturing method therefor
JPH1126205A (en) Resistor and manufacture thereof
JP4295035B2 (en) Manufacturing method of chip resistor
JPH04127401A (en) Manufacture of chip-shaped thermistor
JP2001143903A (en) Resistor and its manufacturing method
JPH10321404A (en) Resistor and manufacture thereof
JPH1126203A (en) Resistor and manufacture thereof
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP2000188204A (en) Resistor and its manufacture
JP2000340413A5 (en)
JP2000340413A (en) Multiple chip resistor and its manufacture
JPH07169601A (en) Square-shaped chip resistor and its manufacture
JP2003272901A (en) Thick film resistor and its manufacturing method
JP3767084B2 (en) Resistor manufacturing method
JPH11204303A (en) Resistor and its manufacture
JPH10321401A (en) Resistor and manufacture thereof
JP2000068105A (en) Resistor and method of producing the same
JP2001143902A (en) Resistor and its manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628