JP2003218822A - 主信号バス装置 - Google Patents
主信号バス装置Info
- Publication number
- JP2003218822A JP2003218822A JP2002014562A JP2002014562A JP2003218822A JP 2003218822 A JP2003218822 A JP 2003218822A JP 2002014562 A JP2002014562 A JP 2002014562A JP 2002014562 A JP2002014562 A JP 2002014562A JP 2003218822 A JP2003218822 A JP 2003218822A
- Authority
- JP
- Japan
- Prior art keywords
- main signal
- signal bus
- data
- timing pulse
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】従来の主信号バスを用いた装置では、主信号バ
スが高速な為に波形の立ち上がりがなまってしまい、干
渉して”１”を期待するデータが”０”に見えてしまう
という動作となるため、主信号にエラーが出るという問
題があった。 【解決手段】各ブロック毎のデータ領域に対応したタイ
ミングパルスを生成し、データの無効領域をマスクして
他のデータ領域に影響を与えないようにすることによ
り、高速の主信号バスで波形がなまってしまう場合にお
いても主信号のエラーをなくすことができる。
スが高速な為に波形の立ち上がりがなまってしまい、干
渉して”１”を期待するデータが”０”に見えてしまう
という動作となるため、主信号にエラーが出るという問
題があった。 【解決手段】各ブロック毎のデータ領域に対応したタイ
ミングパルスを生成し、データの無効領域をマスクして
他のデータ領域に影響を与えないようにすることによ
り、高速の主信号バスで波形がなまってしまう場合にお
いても主信号のエラーをなくすことができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は主信号バス装置に関
し、特に多重盤にデータ領域の設定を行う場合の主信号
バス装置に関する。 【０００２】 【従来の技術】従来の主信号バスを用いた装置では、主
信号にエラーのでるような高速の主信号バスを使用して
いなかった。 【０００３】 【発明が解決しようとする課題】しかしながら、従来の
装置では主信号バスが高速な為に、波形の立ち上がりが
なまってしまい、干渉して”１”を期待するデータが”
０”に見えてしまうという動作となるため、主信号にエ
ラーが出るという問題があった。 【０００４】具体的には、例えば図２に示すようにブロ
ック１のデータ領域の最後尾のデータがLow（“２進で
０”）の場合に、その後ろのビットがHi−Zのために立
ち上がりがなまり、ブロック２のデータ領域に干渉して
しまうということである。 【０００５】 【課題を解決するための手段】本発明の主信号バス装置
は複数のブロックと多重盤が１対１で接続されており、
前記ブロック内に複数のＩＦ盤がマルチに接続されてい
る主信号バス装置であって、前記複数のＩＦ盤に設定し
ている回線設定情報からタイミングパルスを生成するタ
イミングパルス生成部と、主信号のデータと前記タイミ
ングパルスの論理和から前記複数のＩＦ盤毎のデータを
抽出する入力信号多重部とを前記多重部に有することを
特徴とする。 【０００６】 【発明の実施の形態】本発明は、各ブロック毎のデータ
領域に対応したタイミングパルスを生成し、データの無
効領域をマスクして他のデータ領域に影響を与えないよ
うにすることにより上記問題点を解決している。 【０００７】本発明の構成図を図１に示す。各ブロック
１〜６と多重盤１５は１対１で接続されている。又ブロ
ック内では、８枚のＩＦ盤７〜１４がマルチに接続され
ている。主信号バスはマルチ接続されてＩＦ盤から多重
盤１５へ送出されている。 【０００８】具体的なタイミングパルスの生成手段を図
３を用いて説明を行う。図３は多重盤３の多重部１６の
構成図である。まず、回線設定監視部１７は、図示しな
い装置の制御盤から各ＩＦ盤に設定されているものと同
じ回線設定（先頭位置設定情報・帯域設定情報）を受信
する。先頭位置設定情報よりそのブロックの主信号デー
タの先頭位置を抽出し、ＰＧによりそのタイミングを生
成し、タイミングパルス生成部１８においてタイミング
パルスの生成を行う。また、帯域情報設定よりそのブロ
ックの主信号データのデータ長を抽出してタイミングパ
ルスの生成を行う。図４はタイミングパルスがない従来
の波形を、図５はタイミングパルスを用いた本発明の波
形を示している。 【０００９】多重部１６の入力信号多重部１９で主信号
のデータとタイミングパルスの論理和をとって各ＩＦ盤
毎のデータを抽出することにより、高速の主信号バスで
波形がなまってしまう場合においても主信号のエラーを
なくすことができる。 【００１０】 【発明の効果】以上のように本発明によれば、各ブロッ
ク毎のデータ領域に対応したタイミングパルスを生成
し、データの無効領域をマスクして他のデータ領域に影
響を与えないようにすることにより高速の主信号バスで
波形がなまってしまう場合においても主信号のエラーを
なくすことができる。
し、特に多重盤にデータ領域の設定を行う場合の主信号
バス装置に関する。 【０００２】 【従来の技術】従来の主信号バスを用いた装置では、主
信号にエラーのでるような高速の主信号バスを使用して
いなかった。 【０００３】 【発明が解決しようとする課題】しかしながら、従来の
装置では主信号バスが高速な為に、波形の立ち上がりが
なまってしまい、干渉して”１”を期待するデータが”
０”に見えてしまうという動作となるため、主信号にエ
ラーが出るという問題があった。 【０００４】具体的には、例えば図２に示すようにブロ
ック１のデータ領域の最後尾のデータがLow（“２進で
０”）の場合に、その後ろのビットがHi−Zのために立
ち上がりがなまり、ブロック２のデータ領域に干渉して
しまうということである。 【０００５】 【課題を解決するための手段】本発明の主信号バス装置
は複数のブロックと多重盤が１対１で接続されており、
前記ブロック内に複数のＩＦ盤がマルチに接続されてい
る主信号バス装置であって、前記複数のＩＦ盤に設定し
ている回線設定情報からタイミングパルスを生成するタ
イミングパルス生成部と、主信号のデータと前記タイミ
ングパルスの論理和から前記複数のＩＦ盤毎のデータを
抽出する入力信号多重部とを前記多重部に有することを
特徴とする。 【０００６】 【発明の実施の形態】本発明は、各ブロック毎のデータ
領域に対応したタイミングパルスを生成し、データの無
効領域をマスクして他のデータ領域に影響を与えないよ
うにすることにより上記問題点を解決している。 【０００７】本発明の構成図を図１に示す。各ブロック
１〜６と多重盤１５は１対１で接続されている。又ブロ
ック内では、８枚のＩＦ盤７〜１４がマルチに接続され
ている。主信号バスはマルチ接続されてＩＦ盤から多重
盤１５へ送出されている。 【０００８】具体的なタイミングパルスの生成手段を図
３を用いて説明を行う。図３は多重盤３の多重部１６の
構成図である。まず、回線設定監視部１７は、図示しな
い装置の制御盤から各ＩＦ盤に設定されているものと同
じ回線設定（先頭位置設定情報・帯域設定情報）を受信
する。先頭位置設定情報よりそのブロックの主信号デー
タの先頭位置を抽出し、ＰＧによりそのタイミングを生
成し、タイミングパルス生成部１８においてタイミング
パルスの生成を行う。また、帯域情報設定よりそのブロ
ックの主信号データのデータ長を抽出してタイミングパ
ルスの生成を行う。図４はタイミングパルスがない従来
の波形を、図５はタイミングパルスを用いた本発明の波
形を示している。 【０００９】多重部１６の入力信号多重部１９で主信号
のデータとタイミングパルスの論理和をとって各ＩＦ盤
毎のデータを抽出することにより、高速の主信号バスで
波形がなまってしまう場合においても主信号のエラーを
なくすことができる。 【００１０】 【発明の効果】以上のように本発明によれば、各ブロッ
ク毎のデータ領域に対応したタイミングパルスを生成
し、データの無効領域をマスクして他のデータ領域に影
響を与えないようにすることにより高速の主信号バスで
波形がなまってしまう場合においても主信号のエラーを
なくすことができる。
【図面の簡単な説明】
【図１】本発明の構成を示すブロック図である。
【図２】データのなまりを示した図である。
【図３】多重部１６の内部構成を示した図である。
【図４】タイミングパルスがない場合の波形を示した図
である。 【図５】タイミングパルスを用いた場合の波形を示した
図である。 【符号の説明】 １〜６ ブロック ７〜１４ ＩＦ盤 １５ 多重盤 １６ 多重部 １７ 回線設定監視部 １８ タイミングパルス生成部 １９ 入力信号多重部
である。 【図５】タイミングパルスを用いた場合の波形を示した
図である。 【符号の説明】 １〜６ ブロック ７〜１４ ＩＦ盤 １５ 多重盤 １６ 多重部 １７ 回線設定監視部 １８ タイミングパルス生成部 １９ 入力信号多重部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5K028 AA15 CC06 KK01 LL02 MM12
MM16
5K029 AA03 CC01 DD02 DD23 GG01
HH26 HH30
5K047 AA12 BB12 CC01 GG11 GG16
HH55
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数のブロックと多重盤が１対１で接続
されており、前記ブロック内に複数のＩＦ盤がマルチに
接続されている主信号バス装置であって、前記複数のＩ
Ｆ盤に設定している回線設定情報からタイミングパルス
を生成するタイミングパルス生成部と、主信号のデータ
と前記タイミングパルスの論理和から前記複数のＩＦ盤
毎のデータを抽出する入力信号多重部とを前記多重部に
有することを特徴とする主信号バス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014562A JP2003218822A (ja) | 2002-01-23 | 2002-01-23 | 主信号バス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014562A JP2003218822A (ja) | 2002-01-23 | 2002-01-23 | 主信号バス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218822A true JP2003218822A (ja) | 2003-07-31 |
Family
ID=27651200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002014562A Withdrawn JP2003218822A (ja) | 2002-01-23 | 2002-01-23 | 主信号バス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218822A (ja) |
-
2002
- 2002-01-23 JP JP2002014562A patent/JP2003218822A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5657242B2 (ja) | 半導体装置及びメモリシステム | |
| US8280559B2 (en) | Apparatus and method for providing cooling to multiple components | |
| JP2003122446A (ja) | 低レイテンシのクロックの供給 | |
| US20090019303A1 (en) | Clock frequency adjustment for semi-conductor devices | |
| US20120128091A1 (en) | In-band generation of low-frequency periodic signaling | |
| US20190362107A1 (en) | Advanced peripheral bus based inter-integrated circuit communication device | |
| KR20040012677A (ko) | 동적 버스 반전을 사용한 동시 스위칭 출력 노이즈 감소장치 및 방법 | |
| CN116860096B (zh) | Mcu芯片的rstn复位引脚功能复用控制方法及电路 | |
| US3932816A (en) | Multifrequency drive clock | |
| US5644734A (en) | Method and apparatus for multiplexing bus connector signals with sideband signals | |
| JP2001144736A (ja) | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 | |
| JP2003218822A (ja) | 主信号バス装置 | |
| CN106487364A (zh) | 一种时钟缓冲器电路和集成电路 | |
| JP7078842B2 (ja) | 送信装置、受信装置、クロック転送方法およびプログラム | |
| JP2002300021A (ja) | 集積回路装置 | |
| JP4750505B2 (ja) | クロック切り換え回路 | |
| JP2508997B2 (ja) | トリガ伝達回路 | |
| JPH0746341B2 (ja) | セントロニクス型インタ−フエ−ス | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
| JP2001282186A (ja) | Ｌｅｄ表示装置 | |
| US20080147921A1 (en) | Data transfer between a master and slave | |
| KR920001532Y1 (ko) | 채널 출력 제어회로 | |
| JP2001117665A (ja) | 種々のクロックレートを参照するコンピュータマザーボード用コンピュータチップセット | |
| JP2000148673A (ja) | 情報転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |