JP2003218346A - 分子エレクトロニクス用に分子を整列させるために１つまたは複数のナノポアを形成する方法 - Google Patents
分子エレクトロニクス用に分子を整列させるために１つまたは複数のナノポアを形成する方法Info
- Publication number
- JP2003218346A JP2003218346A JP2002363419A JP2002363419A JP2003218346A JP 2003218346 A JP2003218346 A JP 2003218346A JP 2002363419 A JP2002363419 A JP 2002363419A JP 2002363419 A JP2002363419 A JP 2002363419A JP 2003218346 A JP2003218346 A JP 2003218346A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- molecules
- forming
- etching
- nanopore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000005442 molecular electronic Methods 0.000 title claims description 8
- 239000011148 porous material Substances 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims description 38
- 239000002105 nanoparticle Substances 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 229920001400 block copolymer Polymers 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- -1 silicon nitride Chemical class 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002120 nanofilm Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/001—General methods for coating; Devices therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Geochemistry & Mineralogy (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】分子を整列させるために有用なナノポアを形成
する手段を提供する。 【解決手段】基板(10)に対して所定の配向を有する分子
(18)または分子(18)のアレイを形成するための技法、ま
たは、材料(18)を内部に付着させるための型(16)を形成
するための技法を開示する。分子(18)のアレイは、基板
(10)内の小さな整列した孔（ナノポア）のアレイ、すな
わち、型(16)の中に分子(18)を分散させることによって
形成される。典型的には、ナノポア(16)が内部に形成さ
れる材料(14)は絶縁性である。下部にある基板(10)は導
電性であっても絶縁性であってもよい。電子デバイスの
用途では、基板(10)は一般に導電性であり、基板(10)を
ポア(16)の底部で露出させることができ、これによっ
て、ナノポア(16)内の分子(18)の一方の端部を基板(10)
に電気的に接触させることができる。単結晶シリコンウ
ェーハのような基板(10)が特に都合がよい。
する手段を提供する。 【解決手段】基板(10)に対して所定の配向を有する分子
(18)または分子(18)のアレイを形成するための技法、ま
たは、材料(18)を内部に付着させるための型(16)を形成
するための技法を開示する。分子(18)のアレイは、基板
(10)内の小さな整列した孔（ナノポア）のアレイ、すな
わち、型(16)の中に分子(18)を分散させることによって
形成される。典型的には、ナノポア(16)が内部に形成さ
れる材料(14)は絶縁性である。下部にある基板(10)は導
電性であっても絶縁性であってもよい。電子デバイスの
用途では、基板(10)は一般に導電性であり、基板(10)を
ポア(16)の底部で露出させることができ、これによっ
て、ナノポア(16)内の分子(18)の一方の端部を基板(10)
に電気的に接触させることができる。単結晶シリコンウ
ェーハのような基板(10)が特に都合がよい。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、分子を整
列させるために有用なナノポア（nanopore）を形成する
ことに関する。 【０００２】 【従来の技術】分子エレクトロニクスの分野では、しば
しば電子装置の電極である支持基板上に、分子を規則正
しく配置することが必要とされる。大部分の用途におい
て、分子は基板面に対して一定の向き（垂直な向きであ
ることが多い）に配向していることが必要とされる。分
子膜層は多くの場合に、均一な単分子膜または多層分子
膜を得るためにラングミュア−ブロジェット（Langmuir
-Blodgett）法によって形成される。しかしながら、分
子と基板との各組み合わせを得るために注意深く精製さ
れるまで、分子の向きをラングミュア−ブロジェット法
を用いて制御することは大抵の場合に難しく、注意深く
精製されたとしても、領域によって複雑になる場合があ
る。用いられる特定の分子に影響を受けにくい技法を用
いて、より確実（または強固）に分子を整列させる方法
が必要とされる。さらに、用途によっては分子を互いか
ら隔置（分離）する必要がある。これはラングミュア−
ブロジェット法では容易に成し遂げることができない。 【０００３】基板（窒化ケイ素でコーティングしたシリ
コン）内に隔置された孔を設けるための１つの手法が、
M.Park他による論文「Block Copolymer Lithography: P
eriodic Arrays of 〜1011 Holes in 1 Square Centime
ter」（Science, Vol. 276,pp. 1401-1404, 30 May 199
7）に開示されている。しかしながら、ブロック共重合
体マスクは反応性イオンエッチング中に簡単に除去され
るため、この手法は形成することができる孔の深さに関
して制限される。さらに、用いられるブロック共重合体
は市販品ではなく、それぞれの用途に対して合成されな
ければならないため、研究所や実験室以外の場所で使用
するには不便である。 【非特許文献１】M.Park他による「Block Copolymer Li
thography: Periodic Arrays of 〜1011 Holes in 1 Sq
uare Centimeter」Science, Vol. 276, p1401-1404, 19
97年5月30日 【０００４】 【発明が解決しようとする課題】本発明の目的は、分子
を整列させるために有用なナノポアを形成する方法を提
供することである。 【０００５】 【課題を解決するための手段】本発明によれば、基板に
対して所定の向きに整列する１つの分子または分子のア
レイを形成するための方法が提供される。またその方法
は、その中に他の材料を堆積するための型を形成し、及
び、分子を隔置するかまたは分離するためにも有用であ
る。 【０００６】分子のアレイは、微小な１つの孔（ナノポ
ア）内に、または基板内に整列された微小な孔（ナノポ
ア）のアレイ内に分子を分散させることにより形成され
る。典型的には、中にポアが形成される材料は絶縁性で
ある。下側にある基板には、導電性または絶縁性のいず
れかの材料を用いることができる。電子装置への用途で
は、基板は一般的に導電性であり、ナノポア内の分子の
一端が基板に電気的に接触するように、ポアの底部にお
いて基板を露出させ、基板にアクセスすることができ
る。 【０００７】分子電子装置用に分子を整列させるための
ナノポアアレイを形成するための方法は、（ａ）第１の
主面と、第１の主面（第１の主表面）に概ね平行な第２
の主面（第２の主表面）とを有する基板を設けるステッ
プと、（ｂ）第１の主面上に、１つまたは複数のナノ粒
子を含むエッチングマスクを形成するステップと、
（ｃ）下側にある基板の部分をエッチングから保護する
ためにエッチングマスクを用いて、第１の主面から第２
の主面に向けて基板を所定の方向にエッチングし、それ
によりエッチングマスクの下側に複数の柱状体を形成す
るステップと、（ｄ）柱状体間を含むエッチングされた
基板の表面上に絶縁性材料の層を形成し、柱状体を部分
的に覆うか、または埋め込むステップと、（ｅ）柱状体
を除去して、絶縁層内に複数のナノポアを残すステッ
プ、とを含む。 【０００８】柱状体を埋め込む場合には、ステップ
（ｄ）と（ｅ）の間に、柱状体の端部を露出させる処理
ステップが追加される。 【０００９】異方性エッチング（directional etching:
方向性のあるエッチングのことであり、ここでは、特
に、所定方向のエッチングをいう）中に、基板をエッチ
ング源に対して垂直に保持し、それにより基板に概ね垂
直にナノポアを設けることができる。代替的には、基板
およびエッチング源を互いに対して予め選択された角度
に保持して、基板に対して所定の向きになるようにナノ
ポアを設けることができる。 【００１０】本発明の方法は、使用される特定の分子材
料に影響を受けにくい技法を用いて、分子を固定された
方向に整列させる。 【００１１】 【発明の実施の形態】以下の説明は主にナノポアのアレ
イを形成することに関する。しかしながら、同じ手法を
用いて単一のナノポアを形成できることが理解されよ
う。 【００１２】本発明によれば、基板に対して予め選択さ
れた所定の向きに整列する分子のアレイを形成するため
の技法が提供される。一実施形態では、その向きは概ね
垂直であることが好ましい。分子のアレイは、基板内に
整列させた微小な孔（ナノポア）のアレイ内に分子を分
散させることにより形成される。典型的には、その中に
ポアが形成される材料は絶縁性である。下側の基板は、
導電性または絶縁性のいずれかとすることができる。電
子装置への用途の場合、基板は一般的に導電性であり、
ナノポア内の分子の一端が基板に電気的に接触するよう
に、ポアの底部において基板を露出させ、基板にアクセ
スさせることができる。分子のアレイを形成するための
処理ステップの多くが集積回路を製造するために既に十
分に開発されている技法を用いることができるという理
由から、単結晶シリコンウェーハのような基板が特に好
都合である。たとえば、高濃度にドープされたシリコン
は、分子のための１つの電極としての役割を果たすだけ
の十分な導電率を有する。代替的には、より低い抵抗率
または絶縁性が必要とされる場合には、シリコン上、ま
たはシリコンの上にある酸化物上に金属層を形成するこ
とができる。 【００１３】アレイを形成するために以下のステップが
用いられる。 【００１４】図１ａに基板１０を示す。基板が絶縁性の
場合には、基板は、二酸化ケイ素または酸化アルミニウ
ムのような酸化物、窒化ケイ素のような窒化物、酸窒化
けい素（silicon oxynitride）のような酸窒化物、また
は炭化ケイ素のようなカーバイドとすることができる。
基板が導電性の場合には、基板には、高濃度にドープさ
れた単結晶または多結晶シリコン、またはケイ素（シリ
コン）、または二酸化ケイ素上に金属または金属層を被
膜したものを用いることができる。 【００１５】次に、たとえばナノ粒子１２を用いて、ナ
ノメートル大の寸法のエッチングマスクを基板１０上に
付着させる。良好に寸法を調整されたナノ粒子は容易に
入手することができる。たとえば、ナノ粒子を含む懸濁
液を購入することができる。１つの販売元であるＴｅｄ
Ｐｅｌｌａ社（カリフォルニア州レディング）は、ゾ
ル内に懸濁された金のナノ粒子を提供しており、約２ｎ
ｍ乃至２５０ｎｍの範囲の特定の大きさの金粒子を入手
することができる。これらのナノ粒子は通常、ナノ粒子
が塊状になる（凝集する）のを防ぐために有機種（orga
nic species）でコーティングされた無機結晶核、典型
的には金属から構成される。これらのナノ粒子１２を、
液相から基板１０の表面１０ａ上に分散させることがで
きる。代替的には、ナノ粒子１２を、ある格子定数を有
する基板上に異なる格子定数の材料を堆積し、格子の不
整合から生じる力を用いて堆積した材料からなるナノ粒
子のアイランド（例えば島状体）を形成することにより
形成することができる。図１ａに示すように、ナノ粒子
１２は、単一の層よりも小さな被覆範囲で、基板１０の
主面１０ａ上に分配される。すなわち、ナノ粒子はある
間隔だけ互いから分離され、ナノ粒子の複数層は存在し
ない。 【００１６】いずれの場合でも、ナノ粒子１２はその後
エッチングマスクとして用いられ、基板１０は、たとえ
ば、反応性イオンエッチング（ＲＩＥ）を用いて調整さ
れた深さまで異方性エッチングされる（ここでは特定の
方向にエッチングされる）。エッチング用化学物質およ
びナノ粒子材料１２は、基板１０を構成する材料がナノ
粒子材料よりもはるかに速くエッチングされるように選
択される。このエッチング工程は、基板１０の新たな表
面１０ａ’上に柱状体１１０のアレイを形成する。ナノ
粒子１２を、さらに処理を行う前に除去することも、ま
たは、柱状体１１０上に残す（その後、典型的には後続
の処理中に除去される）こともできる。図１ｂに示すよ
うに、ナノ粒子１２は方向性のあるＲＩＥ用のエッチン
グマスクとして機能し、エッチングされた表面１０ａ’
上に柱状体１１０を残す。 【００１７】ナノ粒子１２は金属の核を含むので、ＲＩ
Ｅの厳しさにより長く耐えることができ、有機重合体の
ように容易には除去されない。ＲＩＥ中により長く存続
するための能力は、より高い柱状体、それゆえより深い
ナノポアを製造することができることを意味する。 【００１８】柱状体の断面はその高さ全体にわたって完
全に均一である必要はなく、エッチング処理の結果とし
て明らかに先細りになる場合があることが理解されよ
う。 【００１９】柱状体１１０の長さは、形成されたナノポ
ア内に挿入されることになる分子の長さに対してある特
定の関係を有するように調整することができる。基板１
０の残りの厚み（背面１０ｂと新たな前面１０ａ’との
間の距離）は、基板１０に適切な適当な機械的強度を与
えるだけの十分な厚みでなければならない。 【００２０】次に柱状体１１０のアレイを、分子１８を
配置することができる対応する孔１６のアレイに変形し
なければならない。これは、以下のようにして達成され
る。絶縁性材料１４が基板１０の表面１０ａ’上に形成
され、柱状体１１０の周囲および上側を覆う。適切な絶
縁性材料の例には、二酸化ケイ素および酸化アルミニウ
ムのような酸化物、窒化ケイ素のような窒化物、酸窒化
けい素のような酸窒化物、炭化ケイ素のようなカーバイ
ドおよびダイヤモンド状炭素膜（ＤＬＣ：diamond-like
carbon）が含まれる。二酸化ケイ素は、熱堆積および
スピンオンガラス（ＳＯＧ：spin-on-glass）（但しこ
れらに限定するわけではない）のような任意の数の周知
技法によって形成することができる。例えば、約１２乃
至２５オングストローム厚の薄い酸化アルミニウムは、
堆積中に酸素内でアルミニウムを全体的に反応させるこ
とにより、またはアルミニウムを堆積した後に酸化する
ことにより形成される。適切な絶縁性材料のさらに別の
例には、要求される化学的および電気的特性、すなわち
柱状体１１０よりも遅いディファレンシャルエッチング
速度と、（電気的）絶縁特性とを有する重合体（ポリマ
ー）が含まれる。そのような絶縁性重合体はよく知られ
ており、その一例には、炭素−水素−フッ素プラズマ内
で生成することができるポリフロロアルキレン（polyfl
uoroalkylene）がある。 【００２１】絶縁性材料１４は、半導体デバイス処理工
程において一般的に用いられる化学気相成長（または化
学蒸着法）または液相（liquid-phase）技法によって形
成することができる。柱状体１１０間の空間を良好に充
填することは重要である。周囲を取り巻く材料１４は典
型的には柱状体１１０の上端部の上方まで延在し、柱状
体が完全に覆われるようにするが、これは不可欠ではな
い。後続の処理に依存して、結果として生じる水平（平
坦）な上側表面１４ａが重要な場合もそうでない場合も
ある。図１ｃに示されるように、酸化物、たとえば二酸
化ケイ素（ＳｉＯ２）の層１４が周知の堆積技法を用い
て全面に堆積され（またはブランケット堆積され）、柱
状体１１０を完全にまたは部分的に覆う。適切な堆積方
法の例には、化学気相成長（ＣＶＤ）（たとえば、高密
度プラズマＣＶＤ、熱ＣＶＤ（thermal CVD）、オゾン
利用ＣＶＤ(ozone-assisted CVD)またはプラズマＣＶＤ
(plasma-enhanced CVD)）およびスピンコーティング(sp
in-coating)があり、それらは全て半導体デバイス製造
の分野において周知である。 【００２２】柱状体１１０がまだ露出していない場合に
は、柱状体の周囲および上側を覆う絶縁性材料１４の厚
みを薄くして、柱状体の上端部１１０ａが露出されるよ
うにする。この材料の除去は、集積回路製造において一
般的に用いられる技法である化学機械研磨（ＣＭＰ）に
よって達成することができる。この場合には、研磨する
前に平坦な上側表面１４ａを有することは重要ではな
い。このステップの最後には、表面１４’は平坦であ
り、その表面は、柱状体１１０ａの露出された端部およ
び周囲を囲む絶縁性材料１４からなる。図１ｄは、研磨
後に結果として形成される構造を示しており、絶縁性層
１４の平坦な表面１４ａ’が残される。 【００２３】代替的には、材料の除去は、マスクを用い
ない１ステップまたは複数ステップのプラズマ／反応性
イオンエッチング技法によって行うことができる。この
場合には、上側表面１４ａは、エッチング処理の開始前
に平坦でなければならない。プラズマ／反応性イオンエ
ッチングのいずれを選択するかは、平坦な表面１４ａ’
（同じエッチング速度）か、または、くぼんでいるか突
き出ている柱状体１１０の端部１１０ａを含む表面（異
なるエッチング速度）か、のいずれかを所望に応じて形
成するために、エッチング処理のそれぞれの部分におい
て調整することができる。ＣＭＰおよびプラズマ／反応
性イオンエッチングはいずれも集積回路の処理工程にお
いて周知の処理である。 【００２４】柱状体１１０上により薄い領域を形成する
ように層１４が堆積される場合には、周囲を覆う領域が
露出される前にエッチングによって柱状体１１０の上側
が露出されることになるので、上記のマスクを用いない
エッチングステップは、上側表面１４ａが平坦であるこ
とを必要としない。 【００２５】最終ステップとして、選択エッチングを用
いることにより柱状体１１０が除去され、ナノポア１６
が残され、所定の距離にわたって絶縁性材料１４内に
（またはそれを越えて）延在する。柱状体１１０のサイ
ズが極端に小さいため、柱状体１１０は気相エッチング
(gas-phase etching)によって最も良く除去される。た
とえば、選択性の化学またはプラズマエッチングによっ
て、周囲を覆う絶縁性材料１４に大きく浸食することな
く、柱状体材料１１０を除去することができる。プラズ
マが用いられる場合には、その組成は、高エネルギー／
高密度のイオン衝撃によるのではなく、化学的に選択性
を有するように選択される。図１ｅは柱状体１１０をエ
ッチングして除去した後に形成される構造を示してお
り、当初は柱状体が配置されていた場所にナノポア１６
が残される。 【００２６】少なくともいくつかの用途では、ナノポア
１６の大きさは、それらの中に配置されることになる分
子の大きさにほぼ等しくなることが意図される。たとえ
ば、多くの長鎖分子は、長さが約１０ｎｍであり、直径
が約１ｎｍである。ナノポア１６の大きさ（直径）は当
然、柱状体１１０の大きさに依存する。しかしながら、
ナノポア１６が、約５乃至１００ｎｍの範囲内の長さ
と、約１乃至１０ｎｍの範囲内の直径とを有するように
形成することができる。そのアスペクト比（長さ：直
径）は約１００：１未満になる場合があるが、現実的な
観点からすると、約２５：１未満になるものと予想され
る。 【００２７】この時点で、ナノポア１６のアレイは基本
的に完成する。その後、分子１８を表面上に分散させる
ことができる。分子の多くはナノポア１６を満たし、ナ
ノポアの方向に優先的に整列するようになる。整列の度
合いは、ナノポア１６および分子１８の相対的な直径お
よび長さに依存する。図１ｆは、分子または他の材料１
８でナノポア１６を満たした様子を示す図である。 【００２８】分子１８を加える前に適切な処理技法を用
いて、基板１０内に埋め込まれる層として導電性薄膜を
個別に堆積することにより、または導電性基板１０を用
いることにより、ナノポア１６の底部を導電性にするこ
とができる。代替的には、電子装置（または電子デバイ
ス）において分子を有効に利用するために、ナノポア１
６の底部を薄いトンネル障壁で覆い、分子とその下側に
ある基板との間に制御された電気的接続を形成できるよ
うにすることもできる。他の場合において、分子を（電
気的に）絶縁する必要があるときには、厚い絶縁体を残
す場合がある。 【００２９】形成されるナノポア１６のアレイには種々
の用途を見いだすことができる。たとえば、分子の特徴
を判断することが望まれる場合がある。そのような場合
に、ナノポア１６は個々の分子を互いから絶縁（または
分離）することができ、走査型トンネル顕微鏡（ＳＴ
Ｍ）などによって精査することを可能にする。他の場合
として、分子電子装置を形成することが望まれる場合が
ある。ナノポア１６は個々の分子を互いから絶縁または
分離するだけでなく、長鎖分子の場合には、分子の屈曲
やねじれも防ぐ。 【００３０】分子電子装置は、電界の存在下でスイッチ
ング能力を有する分子を利用することができる。そのよ
うな分子の例には、ロタキサン、擬似ロタクサン（pseu
do-rotaxane）、カテナンおよびスピロピランがある。
そのような装置の場合、基板１０は１つの電極を形成
し、電界をかけるために適切な第２の電極を形成するこ
とは、本明細書及び図面において開示される教示に基づ
いて当業者の能力の範囲内で容易に可能である。 【００３１】ナノポア１６を半導体または磁性材料のよ
うな材料１８で満たすことを使用して、電子または磁性
デバイスを製造することができる。ナノポア１６は、選
択性の化学気相成長法（または化学蒸着法）によって、
または場合によって電気化学堆積法によって満たすこと
ができる。いずれの場合でも、ナノポアは底部から上部
に向かって満たされる。孔（ポア）の壁面に材料を凝集
させる従来の処理は、ナノポア１６の直径が小さく、ア
スペクト比が高いために実施するのが困難であろう。 【００３２】上記の説明は主に、ナノポア１６が、基板
１０に対して好ましい向き、すなわち概ね垂直な向きを
有する場合に関するものである。基板に対するエッチン
グ源の角度を変えたり、または、方向性を有する（例え
ば特定方向への）エッチング中に基板を傾斜させるなど
することにより、９０°より小さい角度の他の向きを得
ることもできる。 【００３３】ナノポアアレイを形成する方法は、分子電
子装置を製造するために使用され、また、分子の物理的
および電気的特性を得るために使用されることが期待さ
れる。 【００３４】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．分子電子装置用に少なくとも１つの分子（１８）を
整列させるための少なくとも１つのナノポア（１６）を
形成する方法、または材料（１８）を堆積させるための
型（１６）を形成する方法であって、（ａ）第１の主面
（１０ａ）と、前記第１の主面（１０ａ）に概ね平行な
第２の主面（１０ｂ）とを有する基板（１０）を設ける
ステップと、（ｂ）前記第１の主面上に、少なくとも１
つのナノ粒子（１２）を含むエッチングマスクを形成す
るステップと、（ｃ）下側にある前記基板（１０）の部
分をエッチングから保護するために前記エッチングマス
クを用いて、前記第１の主面（１０ａ）から前記第２の
主面（１０ｂ）に向かって前記基板（１０）を所定方向
にエッチング（異方性エッチング、すなわち、方向性の
あるエッチングを）し、それにより前記エッチングマス
クの下に少なくとも１つの柱状体（１１０）を形成する
ステップと、（ｄ）前記少なくとも１つの柱状体（１１
０）の周囲を含む前記エッチングされた基板（１０）上
に絶縁性材料（１４）の層を形成し、少なくとも部分的
に前記少なくとも１つの柱状体（１１０）を覆うステッ
プと、（ｅ）前記少なくとも１つの柱状体（１１０）を
除去して、前記絶縁性層（１４）内に少なくとも１つの
前記ナノポア（１６）を残すステップを含む、方法。 ２．電子装置用に分子（１８）を整列させるかまたは隔
置するためのナノポア（１６）のアレイを形成するため
の上項１に記載の方法、または、前記型を形成するため
の上項１に記載の方法であって、前記ステップ（ｂ）に
おいて、前記エッチングマスクは複数の前記ナノ粒子
（１２）を含み、前記ステップ（ｃ）において、複数の
前記柱状体（１１０）は前記所定方向へのエッチングに
よって形成され、前記ステップ（ｄ）において、前記絶
縁性材料（１４）の層は前記柱状体（１１０）間に形成
され、少なくとも部分的に前記柱状体（１１０）を覆
い、前記ステップ（ｅ）において、前記複数の柱状体
（１１０）は前記ナノポア（１６）のアレイを残すため
に除去されることからなる、方法。 ３．前記少なくとも１つのナノ粒子（１６）は、前記基
板（１０）上に第１の格子定数の材料（１２）を堆積す
ることにより形成され、前記基板（１０）は、第２の異
なる格子定数を有し、それにより格子不整合を生じ、前
記格子不整合からの力を用いて前記堆積された材料から
なる少なくとも１つのナノ粒子アイランド（１６）を形
成する、上項１に記載の方法。 ４．前記少なくとも１つのナノ粒子（１６）を含む前記
エッチングマスクは、前記絶縁性材料（１４）を形成す
る前に除去される、上項１に記載の方法。 ５．前記ステップ（ｄ）において、前記絶縁性材料（１
４）の層は、前記少なくとも１つの柱状体（１１０）を
完全に覆うように形成され、前記ステップ（ｄ）の後
に、前記絶縁性材料（１４）の層の厚みが薄くされて、
前記少なくとも１つの柱状体（１１０）の上側を露出さ
せる、上項１に記載の方法。 ６．前記絶縁性材料（１４）の層の厚みは、化学機械研
磨により薄くされるか、マスクを用いない１ステップま
たは複数ステップのプラズマ／反応性イオンエッチング
技法によって薄くされる、上項１に記載の方法。 ７．前記少なくとも１つの柱状体（１１０）は、選択エ
ッチングによって除去される、上項１に記載の方法。 ８．前記少なくとも１つのナノポア（１６）を前記材料
（１８）で満たすステップをさらに含む、上項１に記載
の方法。 ９．前記少なくとも１つのナノポア（１６）は、約５乃
至１００ｎｍの長さと、約１乃至１０ｎｍの直径とを有
する、上項１に記載の方法。 １０．基板（１０）に対して予め選択された向きに少な
くとも１つの分子（１８）を形成するための方法であっ
て、（ａ）上項１に記載の方法によって少なくとも１つ
のナノポアを形成するステップと、（ｂ）前記少なくと
も１つのナノポア（１６）内に前記少なくとも１つの分
子（１８）を分散させるステップを含む、方法。 【００３５】本発明は、基板(10)に対して所定の配向を
有する分子(18)または分子(18)のアレイを形成するため
の技法、または、材料(18)を内部に付着させるための型
(16)を形成するための技法に関する。分子(18)のアレイ
は、基板(10)内の小さな整列した孔（ナノポア）のアレ
イ、すなわち、型(16)の中に分子(18)を分散させること
によって形成される。典型的には、ナノポア(16)が内部
に形成される材料(14)は絶縁性である。下部にある基板
(10)は導電性であっても絶縁性であってもよい。電子デ
バイスの用途では、基板(10)は一般に導電性であり、基
板(10)をポア(16)の底部で露出させることができ、これ
によって、ナノポア(16)内の分子(18)の一方の端部を基
板(10)に電気的に接触させることができる。単結晶シリ
コンウェーハのような基板(10)が特に都合がよい。なぜ
なら、分子のアレイ(18)を形成するための多くの処理ス
テップが、半導体デバイスや集積回路の製造用に十分に
開発されている技術を使用することができるからであ
る。 【００３６】 【発明の効果】本発明によれば、分子を整列させるため
に有用なナノポアを形成する手段が提供される。
列させるために有用なナノポア（nanopore）を形成する
ことに関する。 【０００２】 【従来の技術】分子エレクトロニクスの分野では、しば
しば電子装置の電極である支持基板上に、分子を規則正
しく配置することが必要とされる。大部分の用途におい
て、分子は基板面に対して一定の向き（垂直な向きであ
ることが多い）に配向していることが必要とされる。分
子膜層は多くの場合に、均一な単分子膜または多層分子
膜を得るためにラングミュア−ブロジェット（Langmuir
-Blodgett）法によって形成される。しかしながら、分
子と基板との各組み合わせを得るために注意深く精製さ
れるまで、分子の向きをラングミュア−ブロジェット法
を用いて制御することは大抵の場合に難しく、注意深く
精製されたとしても、領域によって複雑になる場合があ
る。用いられる特定の分子に影響を受けにくい技法を用
いて、より確実（または強固）に分子を整列させる方法
が必要とされる。さらに、用途によっては分子を互いか
ら隔置（分離）する必要がある。これはラングミュア−
ブロジェット法では容易に成し遂げることができない。 【０００３】基板（窒化ケイ素でコーティングしたシリ
コン）内に隔置された孔を設けるための１つの手法が、
M.Park他による論文「Block Copolymer Lithography: P
eriodic Arrays of 〜1011 Holes in 1 Square Centime
ter」（Science, Vol. 276,pp. 1401-1404, 30 May 199
7）に開示されている。しかしながら、ブロック共重合
体マスクは反応性イオンエッチング中に簡単に除去され
るため、この手法は形成することができる孔の深さに関
して制限される。さらに、用いられるブロック共重合体
は市販品ではなく、それぞれの用途に対して合成されな
ければならないため、研究所や実験室以外の場所で使用
するには不便である。 【非特許文献１】M.Park他による「Block Copolymer Li
thography: Periodic Arrays of 〜1011 Holes in 1 Sq
uare Centimeter」Science, Vol. 276, p1401-1404, 19
97年5月30日 【０００４】 【発明が解決しようとする課題】本発明の目的は、分子
を整列させるために有用なナノポアを形成する方法を提
供することである。 【０００５】 【課題を解決するための手段】本発明によれば、基板に
対して所定の向きに整列する１つの分子または分子のア
レイを形成するための方法が提供される。またその方法
は、その中に他の材料を堆積するための型を形成し、及
び、分子を隔置するかまたは分離するためにも有用であ
る。 【０００６】分子のアレイは、微小な１つの孔（ナノポ
ア）内に、または基板内に整列された微小な孔（ナノポ
ア）のアレイ内に分子を分散させることにより形成され
る。典型的には、中にポアが形成される材料は絶縁性で
ある。下側にある基板には、導電性または絶縁性のいず
れかの材料を用いることができる。電子装置への用途で
は、基板は一般的に導電性であり、ナノポア内の分子の
一端が基板に電気的に接触するように、ポアの底部にお
いて基板を露出させ、基板にアクセスすることができ
る。 【０００７】分子電子装置用に分子を整列させるための
ナノポアアレイを形成するための方法は、（ａ）第１の
主面と、第１の主面（第１の主表面）に概ね平行な第２
の主面（第２の主表面）とを有する基板を設けるステッ
プと、（ｂ）第１の主面上に、１つまたは複数のナノ粒
子を含むエッチングマスクを形成するステップと、
（ｃ）下側にある基板の部分をエッチングから保護する
ためにエッチングマスクを用いて、第１の主面から第２
の主面に向けて基板を所定の方向にエッチングし、それ
によりエッチングマスクの下側に複数の柱状体を形成す
るステップと、（ｄ）柱状体間を含むエッチングされた
基板の表面上に絶縁性材料の層を形成し、柱状体を部分
的に覆うか、または埋め込むステップと、（ｅ）柱状体
を除去して、絶縁層内に複数のナノポアを残すステッ
プ、とを含む。 【０００８】柱状体を埋め込む場合には、ステップ
（ｄ）と（ｅ）の間に、柱状体の端部を露出させる処理
ステップが追加される。 【０００９】異方性エッチング（directional etching:
方向性のあるエッチングのことであり、ここでは、特
に、所定方向のエッチングをいう）中に、基板をエッチ
ング源に対して垂直に保持し、それにより基板に概ね垂
直にナノポアを設けることができる。代替的には、基板
およびエッチング源を互いに対して予め選択された角度
に保持して、基板に対して所定の向きになるようにナノ
ポアを設けることができる。 【００１０】本発明の方法は、使用される特定の分子材
料に影響を受けにくい技法を用いて、分子を固定された
方向に整列させる。 【００１１】 【発明の実施の形態】以下の説明は主にナノポアのアレ
イを形成することに関する。しかしながら、同じ手法を
用いて単一のナノポアを形成できることが理解されよ
う。 【００１２】本発明によれば、基板に対して予め選択さ
れた所定の向きに整列する分子のアレイを形成するため
の技法が提供される。一実施形態では、その向きは概ね
垂直であることが好ましい。分子のアレイは、基板内に
整列させた微小な孔（ナノポア）のアレイ内に分子を分
散させることにより形成される。典型的には、その中に
ポアが形成される材料は絶縁性である。下側の基板は、
導電性または絶縁性のいずれかとすることができる。電
子装置への用途の場合、基板は一般的に導電性であり、
ナノポア内の分子の一端が基板に電気的に接触するよう
に、ポアの底部において基板を露出させ、基板にアクセ
スさせることができる。分子のアレイを形成するための
処理ステップの多くが集積回路を製造するために既に十
分に開発されている技法を用いることができるという理
由から、単結晶シリコンウェーハのような基板が特に好
都合である。たとえば、高濃度にドープされたシリコン
は、分子のための１つの電極としての役割を果たすだけ
の十分な導電率を有する。代替的には、より低い抵抗率
または絶縁性が必要とされる場合には、シリコン上、ま
たはシリコンの上にある酸化物上に金属層を形成するこ
とができる。 【００１３】アレイを形成するために以下のステップが
用いられる。 【００１４】図１ａに基板１０を示す。基板が絶縁性の
場合には、基板は、二酸化ケイ素または酸化アルミニウ
ムのような酸化物、窒化ケイ素のような窒化物、酸窒化
けい素（silicon oxynitride）のような酸窒化物、また
は炭化ケイ素のようなカーバイドとすることができる。
基板が導電性の場合には、基板には、高濃度にドープさ
れた単結晶または多結晶シリコン、またはケイ素（シリ
コン）、または二酸化ケイ素上に金属または金属層を被
膜したものを用いることができる。 【００１５】次に、たとえばナノ粒子１２を用いて、ナ
ノメートル大の寸法のエッチングマスクを基板１０上に
付着させる。良好に寸法を調整されたナノ粒子は容易に
入手することができる。たとえば、ナノ粒子を含む懸濁
液を購入することができる。１つの販売元であるＴｅｄ
Ｐｅｌｌａ社（カリフォルニア州レディング）は、ゾ
ル内に懸濁された金のナノ粒子を提供しており、約２ｎ
ｍ乃至２５０ｎｍの範囲の特定の大きさの金粒子を入手
することができる。これらのナノ粒子は通常、ナノ粒子
が塊状になる（凝集する）のを防ぐために有機種（orga
nic species）でコーティングされた無機結晶核、典型
的には金属から構成される。これらのナノ粒子１２を、
液相から基板１０の表面１０ａ上に分散させることがで
きる。代替的には、ナノ粒子１２を、ある格子定数を有
する基板上に異なる格子定数の材料を堆積し、格子の不
整合から生じる力を用いて堆積した材料からなるナノ粒
子のアイランド（例えば島状体）を形成することにより
形成することができる。図１ａに示すように、ナノ粒子
１２は、単一の層よりも小さな被覆範囲で、基板１０の
主面１０ａ上に分配される。すなわち、ナノ粒子はある
間隔だけ互いから分離され、ナノ粒子の複数層は存在し
ない。 【００１６】いずれの場合でも、ナノ粒子１２はその後
エッチングマスクとして用いられ、基板１０は、たとえ
ば、反応性イオンエッチング（ＲＩＥ）を用いて調整さ
れた深さまで異方性エッチングされる（ここでは特定の
方向にエッチングされる）。エッチング用化学物質およ
びナノ粒子材料１２は、基板１０を構成する材料がナノ
粒子材料よりもはるかに速くエッチングされるように選
択される。このエッチング工程は、基板１０の新たな表
面１０ａ’上に柱状体１１０のアレイを形成する。ナノ
粒子１２を、さらに処理を行う前に除去することも、ま
たは、柱状体１１０上に残す（その後、典型的には後続
の処理中に除去される）こともできる。図１ｂに示すよ
うに、ナノ粒子１２は方向性のあるＲＩＥ用のエッチン
グマスクとして機能し、エッチングされた表面１０ａ’
上に柱状体１１０を残す。 【００１７】ナノ粒子１２は金属の核を含むので、ＲＩ
Ｅの厳しさにより長く耐えることができ、有機重合体の
ように容易には除去されない。ＲＩＥ中により長く存続
するための能力は、より高い柱状体、それゆえより深い
ナノポアを製造することができることを意味する。 【００１８】柱状体の断面はその高さ全体にわたって完
全に均一である必要はなく、エッチング処理の結果とし
て明らかに先細りになる場合があることが理解されよ
う。 【００１９】柱状体１１０の長さは、形成されたナノポ
ア内に挿入されることになる分子の長さに対してある特
定の関係を有するように調整することができる。基板１
０の残りの厚み（背面１０ｂと新たな前面１０ａ’との
間の距離）は、基板１０に適切な適当な機械的強度を与
えるだけの十分な厚みでなければならない。 【００２０】次に柱状体１１０のアレイを、分子１８を
配置することができる対応する孔１６のアレイに変形し
なければならない。これは、以下のようにして達成され
る。絶縁性材料１４が基板１０の表面１０ａ’上に形成
され、柱状体１１０の周囲および上側を覆う。適切な絶
縁性材料の例には、二酸化ケイ素および酸化アルミニウ
ムのような酸化物、窒化ケイ素のような窒化物、酸窒化
けい素のような酸窒化物、炭化ケイ素のようなカーバイ
ドおよびダイヤモンド状炭素膜（ＤＬＣ：diamond-like
carbon）が含まれる。二酸化ケイ素は、熱堆積および
スピンオンガラス（ＳＯＧ：spin-on-glass）（但しこ
れらに限定するわけではない）のような任意の数の周知
技法によって形成することができる。例えば、約１２乃
至２５オングストローム厚の薄い酸化アルミニウムは、
堆積中に酸素内でアルミニウムを全体的に反応させるこ
とにより、またはアルミニウムを堆積した後に酸化する
ことにより形成される。適切な絶縁性材料のさらに別の
例には、要求される化学的および電気的特性、すなわち
柱状体１１０よりも遅いディファレンシャルエッチング
速度と、（電気的）絶縁特性とを有する重合体（ポリマ
ー）が含まれる。そのような絶縁性重合体はよく知られ
ており、その一例には、炭素−水素−フッ素プラズマ内
で生成することができるポリフロロアルキレン（polyfl
uoroalkylene）がある。 【００２１】絶縁性材料１４は、半導体デバイス処理工
程において一般的に用いられる化学気相成長（または化
学蒸着法）または液相（liquid-phase）技法によって形
成することができる。柱状体１１０間の空間を良好に充
填することは重要である。周囲を取り巻く材料１４は典
型的には柱状体１１０の上端部の上方まで延在し、柱状
体が完全に覆われるようにするが、これは不可欠ではな
い。後続の処理に依存して、結果として生じる水平（平
坦）な上側表面１４ａが重要な場合もそうでない場合も
ある。図１ｃに示されるように、酸化物、たとえば二酸
化ケイ素（ＳｉＯ２）の層１４が周知の堆積技法を用い
て全面に堆積され（またはブランケット堆積され）、柱
状体１１０を完全にまたは部分的に覆う。適切な堆積方
法の例には、化学気相成長（ＣＶＤ）（たとえば、高密
度プラズマＣＶＤ、熱ＣＶＤ（thermal CVD）、オゾン
利用ＣＶＤ(ozone-assisted CVD)またはプラズマＣＶＤ
(plasma-enhanced CVD)）およびスピンコーティング(sp
in-coating)があり、それらは全て半導体デバイス製造
の分野において周知である。 【００２２】柱状体１１０がまだ露出していない場合に
は、柱状体の周囲および上側を覆う絶縁性材料１４の厚
みを薄くして、柱状体の上端部１１０ａが露出されるよ
うにする。この材料の除去は、集積回路製造において一
般的に用いられる技法である化学機械研磨（ＣＭＰ）に
よって達成することができる。この場合には、研磨する
前に平坦な上側表面１４ａを有することは重要ではな
い。このステップの最後には、表面１４’は平坦であ
り、その表面は、柱状体１１０ａの露出された端部およ
び周囲を囲む絶縁性材料１４からなる。図１ｄは、研磨
後に結果として形成される構造を示しており、絶縁性層
１４の平坦な表面１４ａ’が残される。 【００２３】代替的には、材料の除去は、マスクを用い
ない１ステップまたは複数ステップのプラズマ／反応性
イオンエッチング技法によって行うことができる。この
場合には、上側表面１４ａは、エッチング処理の開始前
に平坦でなければならない。プラズマ／反応性イオンエ
ッチングのいずれを選択するかは、平坦な表面１４ａ’
（同じエッチング速度）か、または、くぼんでいるか突
き出ている柱状体１１０の端部１１０ａを含む表面（異
なるエッチング速度）か、のいずれかを所望に応じて形
成するために、エッチング処理のそれぞれの部分におい
て調整することができる。ＣＭＰおよびプラズマ／反応
性イオンエッチングはいずれも集積回路の処理工程にお
いて周知の処理である。 【００２４】柱状体１１０上により薄い領域を形成する
ように層１４が堆積される場合には、周囲を覆う領域が
露出される前にエッチングによって柱状体１１０の上側
が露出されることになるので、上記のマスクを用いない
エッチングステップは、上側表面１４ａが平坦であるこ
とを必要としない。 【００２５】最終ステップとして、選択エッチングを用
いることにより柱状体１１０が除去され、ナノポア１６
が残され、所定の距離にわたって絶縁性材料１４内に
（またはそれを越えて）延在する。柱状体１１０のサイ
ズが極端に小さいため、柱状体１１０は気相エッチング
(gas-phase etching)によって最も良く除去される。た
とえば、選択性の化学またはプラズマエッチングによっ
て、周囲を覆う絶縁性材料１４に大きく浸食することな
く、柱状体材料１１０を除去することができる。プラズ
マが用いられる場合には、その組成は、高エネルギー／
高密度のイオン衝撃によるのではなく、化学的に選択性
を有するように選択される。図１ｅは柱状体１１０をエ
ッチングして除去した後に形成される構造を示してお
り、当初は柱状体が配置されていた場所にナノポア１６
が残される。 【００２６】少なくともいくつかの用途では、ナノポア
１６の大きさは、それらの中に配置されることになる分
子の大きさにほぼ等しくなることが意図される。たとえ
ば、多くの長鎖分子は、長さが約１０ｎｍであり、直径
が約１ｎｍである。ナノポア１６の大きさ（直径）は当
然、柱状体１１０の大きさに依存する。しかしながら、
ナノポア１６が、約５乃至１００ｎｍの範囲内の長さ
と、約１乃至１０ｎｍの範囲内の直径とを有するように
形成することができる。そのアスペクト比（長さ：直
径）は約１００：１未満になる場合があるが、現実的な
観点からすると、約２５：１未満になるものと予想され
る。 【００２７】この時点で、ナノポア１６のアレイは基本
的に完成する。その後、分子１８を表面上に分散させる
ことができる。分子の多くはナノポア１６を満たし、ナ
ノポアの方向に優先的に整列するようになる。整列の度
合いは、ナノポア１６および分子１８の相対的な直径お
よび長さに依存する。図１ｆは、分子または他の材料１
８でナノポア１６を満たした様子を示す図である。 【００２８】分子１８を加える前に適切な処理技法を用
いて、基板１０内に埋め込まれる層として導電性薄膜を
個別に堆積することにより、または導電性基板１０を用
いることにより、ナノポア１６の底部を導電性にするこ
とができる。代替的には、電子装置（または電子デバイ
ス）において分子を有効に利用するために、ナノポア１
６の底部を薄いトンネル障壁で覆い、分子とその下側に
ある基板との間に制御された電気的接続を形成できるよ
うにすることもできる。他の場合において、分子を（電
気的に）絶縁する必要があるときには、厚い絶縁体を残
す場合がある。 【００２９】形成されるナノポア１６のアレイには種々
の用途を見いだすことができる。たとえば、分子の特徴
を判断することが望まれる場合がある。そのような場合
に、ナノポア１６は個々の分子を互いから絶縁（または
分離）することができ、走査型トンネル顕微鏡（ＳＴ
Ｍ）などによって精査することを可能にする。他の場合
として、分子電子装置を形成することが望まれる場合が
ある。ナノポア１６は個々の分子を互いから絶縁または
分離するだけでなく、長鎖分子の場合には、分子の屈曲
やねじれも防ぐ。 【００３０】分子電子装置は、電界の存在下でスイッチ
ング能力を有する分子を利用することができる。そのよ
うな分子の例には、ロタキサン、擬似ロタクサン（pseu
do-rotaxane）、カテナンおよびスピロピランがある。
そのような装置の場合、基板１０は１つの電極を形成
し、電界をかけるために適切な第２の電極を形成するこ
とは、本明細書及び図面において開示される教示に基づ
いて当業者の能力の範囲内で容易に可能である。 【００３１】ナノポア１６を半導体または磁性材料のよ
うな材料１８で満たすことを使用して、電子または磁性
デバイスを製造することができる。ナノポア１６は、選
択性の化学気相成長法（または化学蒸着法）によって、
または場合によって電気化学堆積法によって満たすこと
ができる。いずれの場合でも、ナノポアは底部から上部
に向かって満たされる。孔（ポア）の壁面に材料を凝集
させる従来の処理は、ナノポア１６の直径が小さく、ア
スペクト比が高いために実施するのが困難であろう。 【００３２】上記の説明は主に、ナノポア１６が、基板
１０に対して好ましい向き、すなわち概ね垂直な向きを
有する場合に関するものである。基板に対するエッチン
グ源の角度を変えたり、または、方向性を有する（例え
ば特定方向への）エッチング中に基板を傾斜させるなど
することにより、９０°より小さい角度の他の向きを得
ることもできる。 【００３３】ナノポアアレイを形成する方法は、分子電
子装置を製造するために使用され、また、分子の物理的
および電気的特性を得るために使用されることが期待さ
れる。 【００３４】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．分子電子装置用に少なくとも１つの分子（１８）を
整列させるための少なくとも１つのナノポア（１６）を
形成する方法、または材料（１８）を堆積させるための
型（１６）を形成する方法であって、（ａ）第１の主面
（１０ａ）と、前記第１の主面（１０ａ）に概ね平行な
第２の主面（１０ｂ）とを有する基板（１０）を設ける
ステップと、（ｂ）前記第１の主面上に、少なくとも１
つのナノ粒子（１２）を含むエッチングマスクを形成す
るステップと、（ｃ）下側にある前記基板（１０）の部
分をエッチングから保護するために前記エッチングマス
クを用いて、前記第１の主面（１０ａ）から前記第２の
主面（１０ｂ）に向かって前記基板（１０）を所定方向
にエッチング（異方性エッチング、すなわち、方向性の
あるエッチングを）し、それにより前記エッチングマス
クの下に少なくとも１つの柱状体（１１０）を形成する
ステップと、（ｄ）前記少なくとも１つの柱状体（１１
０）の周囲を含む前記エッチングされた基板（１０）上
に絶縁性材料（１４）の層を形成し、少なくとも部分的
に前記少なくとも１つの柱状体（１１０）を覆うステッ
プと、（ｅ）前記少なくとも１つの柱状体（１１０）を
除去して、前記絶縁性層（１４）内に少なくとも１つの
前記ナノポア（１６）を残すステップを含む、方法。 ２．電子装置用に分子（１８）を整列させるかまたは隔
置するためのナノポア（１６）のアレイを形成するため
の上項１に記載の方法、または、前記型を形成するため
の上項１に記載の方法であって、前記ステップ（ｂ）に
おいて、前記エッチングマスクは複数の前記ナノ粒子
（１２）を含み、前記ステップ（ｃ）において、複数の
前記柱状体（１１０）は前記所定方向へのエッチングに
よって形成され、前記ステップ（ｄ）において、前記絶
縁性材料（１４）の層は前記柱状体（１１０）間に形成
され、少なくとも部分的に前記柱状体（１１０）を覆
い、前記ステップ（ｅ）において、前記複数の柱状体
（１１０）は前記ナノポア（１６）のアレイを残すため
に除去されることからなる、方法。 ３．前記少なくとも１つのナノ粒子（１６）は、前記基
板（１０）上に第１の格子定数の材料（１２）を堆積す
ることにより形成され、前記基板（１０）は、第２の異
なる格子定数を有し、それにより格子不整合を生じ、前
記格子不整合からの力を用いて前記堆積された材料から
なる少なくとも１つのナノ粒子アイランド（１６）を形
成する、上項１に記載の方法。 ４．前記少なくとも１つのナノ粒子（１６）を含む前記
エッチングマスクは、前記絶縁性材料（１４）を形成す
る前に除去される、上項１に記載の方法。 ５．前記ステップ（ｄ）において、前記絶縁性材料（１
４）の層は、前記少なくとも１つの柱状体（１１０）を
完全に覆うように形成され、前記ステップ（ｄ）の後
に、前記絶縁性材料（１４）の層の厚みが薄くされて、
前記少なくとも１つの柱状体（１１０）の上側を露出さ
せる、上項１に記載の方法。 ６．前記絶縁性材料（１４）の層の厚みは、化学機械研
磨により薄くされるか、マスクを用いない１ステップま
たは複数ステップのプラズマ／反応性イオンエッチング
技法によって薄くされる、上項１に記載の方法。 ７．前記少なくとも１つの柱状体（１１０）は、選択エ
ッチングによって除去される、上項１に記載の方法。 ８．前記少なくとも１つのナノポア（１６）を前記材料
（１８）で満たすステップをさらに含む、上項１に記載
の方法。 ９．前記少なくとも１つのナノポア（１６）は、約５乃
至１００ｎｍの長さと、約１乃至１０ｎｍの直径とを有
する、上項１に記載の方法。 １０．基板（１０）に対して予め選択された向きに少な
くとも１つの分子（１８）を形成するための方法であっ
て、（ａ）上項１に記載の方法によって少なくとも１つ
のナノポアを形成するステップと、（ｂ）前記少なくと
も１つのナノポア（１６）内に前記少なくとも１つの分
子（１８）を分散させるステップを含む、方法。 【００３５】本発明は、基板(10)に対して所定の配向を
有する分子(18)または分子(18)のアレイを形成するため
の技法、または、材料(18)を内部に付着させるための型
(16)を形成するための技法に関する。分子(18)のアレイ
は、基板(10)内の小さな整列した孔（ナノポア）のアレ
イ、すなわち、型(16)の中に分子(18)を分散させること
によって形成される。典型的には、ナノポア(16)が内部
に形成される材料(14)は絶縁性である。下部にある基板
(10)は導電性であっても絶縁性であってもよい。電子デ
バイスの用途では、基板(10)は一般に導電性であり、基
板(10)をポア(16)の底部で露出させることができ、これ
によって、ナノポア(16)内の分子(18)の一方の端部を基
板(10)に電気的に接触させることができる。単結晶シリ
コンウェーハのような基板(10)が特に都合がよい。なぜ
なら、分子のアレイ(18)を形成するための多くの処理ス
テップが、半導体デバイスや集積回路の製造用に十分に
開発されている技術を使用することができるからであ
る。 【００３６】 【発明の効果】本発明によれば、分子を整列させるため
に有用なナノポアを形成する手段が提供される。
【図面の簡単な説明】
【図１】ａ乃至ｆは、それぞれ本発明の実施形態による
方法の各ステップを示す断面図である。 【符号の説明】 １０ 基板 １０ａ 第１の主面 １０ｂ 第２の主面 １２ ナノ粒子 １４ 絶縁性材料 １６ ナノポア １８ 分子（または材料） １１０ 柱状体
方法の各ステップを示す断面図である。 【符号の説明】 １０ 基板 １０ａ 第１の主面 １０ｂ 第２の主面 １２ ナノ粒子 １４ 絶縁性材料 １６ ナノポア １８ 分子（または材料） １１０ 柱状体
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ヨン・チェン
アメリカ合衆国カリフォルニア州94306,
パロアルト，マッケラー・レーン・ナンバ
ー２・4275
(72)発明者 パトリシア・エイ・ベック
アメリカ合衆国カリフォルニア州94304,
パロアルト，ページ・ミル・ロード・1501
Claims (1)
- 【特許請求の範囲】 【請求項１】分子電子装置用に少なくとも１つの分子
（１８）を整列させるための少なくとも１つのナノポア
（１６）を形成する方法、または材料（１８）を堆積さ
せるための型（１６）を形成する方法であって、 （ａ）第１の主面（１０ａ）と、前記第１の主面（１０
ａ）に概ね平行な第２の主面（１０ｂ）とを有する基板
（１０）を設けるステップと、 （ｂ）前記第１の主面上に、少なくとも１つのナノ粒子
（１２）を含むエッチングマスクを形成するステップ
と、 （ｃ）下側にある前記基板（１０）の部分をエッチング
から保護するために前記エッチングマスクを用いて、前
記第１の主面（１０ａ）から前記第２の主面（１０ｂ）
に向かって前記基板（１０）を所定方向にエッチング
し、それにより前記エッチングマスクの下に少なくとも
１つの柱状体（１１０）を形成するステップと、 （ｄ）前記少なくとも１つの柱状体（１１０）の周囲を
含む前記エッチングされた基板（１０）上に絶縁性材料
（１４）の層を形成し、少なくとも部分的に前記少なく
とも１つの柱状体（１１０）を覆うステップと、 （ｅ）前記少なくとも１つの柱状体（１１０）を除去し
て、前記絶縁性層（１４）内に少なくとも１つの前記ナ
ノポア（１６）を残すステップを含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/029,583 US20030116531A1 (en) | 2001-12-20 | 2001-12-20 | Method of forming one or more nanopores for aligning molecules for molecular electronics |
| US10/029583 | 2001-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218346A true JP2003218346A (ja) | 2003-07-31 |
| JP2003218346A5 JP2003218346A5 (ja) | 2006-02-09 |
Family
ID=21849787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363419A Withdrawn JP2003218346A (ja) | 2001-12-20 | 2002-12-16 | 分子エレクトロニクス用に分子を整列させるために１つまたは複数のナノポアを形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20030116531A1 (ja) |
| JP (1) | JP2003218346A (ja) |
| GB (1) | GB2387272B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005205A (ja) * | 2004-06-18 | 2006-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 多孔構造体及びその製造方法 |
| US7732005B2 (en) | 2004-05-25 | 2010-06-08 | Hitachi, Ltd. | Method for producing recording medium, recording medium employing said method, and information recording and reproducing apparatus |
| JP2010283381A (ja) * | 2010-08-26 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ構造の製造方法 |
| WO2017057237A1 (ja) * | 2015-10-02 | 2017-04-06 | セントラル硝子株式会社 | 熱電変換材料及びその製造方法 |
| KR20220044081A (ko) * | 2020-09-30 | 2022-04-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10161312A1 (de) * | 2001-12-13 | 2003-07-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| US6919002B2 (en) * | 2002-05-17 | 2005-07-19 | Agilent Technologies, Inc. | Nanopore system using nanotubes and C60 molecules |
| US20050287523A1 (en) * | 2004-06-01 | 2005-12-29 | The Regents Of The University Of California | Functionalized platform for individual molecule or cell characterization |
| US7102204B2 (en) * | 2004-06-29 | 2006-09-05 | International Business Machines Corporation | Integrated SOI fingered decoupling capacitor |
| US7553730B2 (en) * | 2006-07-14 | 2009-06-30 | Agilent Technologies, Inc. | Methods of fabrication employing nanoscale mandrels |
| US8192600B2 (en) * | 2007-09-27 | 2012-06-05 | The Board Of Trustees Of The University Of Illinois | Solid state device |
| DE102008039798A1 (de) * | 2008-08-15 | 2010-02-25 | NMI Naturwissenschaftliches und Medizinisches Institut an der Universität Tübingen | Verfahren zur Übertragung von Nanostrukturen in ein Substrat |
| WO2012045016A2 (en) * | 2010-09-30 | 2012-04-05 | California Institute Of Technology | Particulate nanosorting stack |
| US8535512B2 (en) * | 2010-09-30 | 2013-09-17 | California Institute Of Technology | Devices and methods for sequencing nucleic acids |
| US8889562B2 (en) | 2012-07-23 | 2014-11-18 | International Business Machines Corporation | Double patterning method |
| CN104803348A (zh) * | 2015-04-20 | 2015-07-29 | 中国科学院光电技术研究所 | 一种牺牲模板制备高深宽比聚合物纳米柱阵列的方法 |
| US10128341B2 (en) | 2016-03-18 | 2018-11-13 | Massachusetts Institute Of Technology | Nanoporous semiconductor materials and manufacture thereof |
| CN106315505B (zh) * | 2016-08-24 | 2018-11-06 | 深圳先进技术研究院 | 一种增强聚酰亚胺基底和导电金属层之间的粘附力的方法 |
| US10370247B2 (en) | 2016-08-29 | 2019-08-06 | International Business Machines Corporation | Contacting molecular components |
| US10739299B2 (en) * | 2017-03-14 | 2020-08-11 | Roche Sequencing Solutions, Inc. | Nanopore well structures and methods |
| EP3776634A4 (en) | 2018-04-05 | 2022-01-05 | Massachusetts Institute of Technology | POROUS AND NANOPOROUS SEMICONDUCTOR MATERIALS AND THEIR PRODUCTION |
| CN110364594B (zh) * | 2019-07-19 | 2020-05-29 | 中原工学院 | 一种氮化镓或氮化铝纳米孔的制备方法 |
| US11674947B2 (en) | 2020-06-13 | 2023-06-13 | International Business Machines Corporation | Nanopore structures |
| US20220102200A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning material including carbon-containing layer and method for semiconductor device fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4407695A (en) * | 1981-12-31 | 1983-10-04 | Exxon Research And Engineering Co. | Natural lithographic fabrication of microstructures over large areas |
| US5393373A (en) * | 1991-07-11 | 1995-02-28 | Goldstar Electron Co., Ltd. | Methods of patterning and manufacturing semiconductor devices |
| US5569355A (en) * | 1995-01-11 | 1996-10-29 | Center For Advanced Fiberoptic Applications | Method for fabrication of microchannel electron multipliers |
| EP0731490A3 (en) * | 1995-03-02 | 1998-03-11 | Ebara Corporation | Ultra-fine microfabrication method using an energy beam |
| US6379572B1 (en) * | 2000-06-02 | 2002-04-30 | Sony Corporation | Flat panel display with spaced apart gate emitter openings |
| US6274396B1 (en) * | 2001-01-29 | 2001-08-14 | Advanced Micro Devices, Inc. | Method of manufacturing calibration wafers for determining in-line defect scan tool sensitivity |
| JP2003053699A (ja) * | 2001-08-10 | 2003-02-26 | Nikon Corp | ピンホール製造方法及び測定装置 |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
-
2001
- 2001-12-20 US US10/029,583 patent/US20030116531A1/en not_active Abandoned
-
2002
- 2002-12-16 JP JP2002363419A patent/JP2003218346A/ja not_active Withdrawn
- 2002-12-19 GB GB0229598A patent/GB2387272B/en not_active Expired - Fee Related
-
2007
- 2007-10-03 US US11/906,819 patent/US7922927B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732005B2 (en) | 2004-05-25 | 2010-06-08 | Hitachi, Ltd. | Method for producing recording medium, recording medium employing said method, and information recording and reproducing apparatus |
| JP2006005205A (ja) * | 2004-06-18 | 2006-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 多孔構造体及びその製造方法 |
| JP2010283381A (ja) * | 2010-08-26 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ構造の製造方法 |
| WO2017057237A1 (ja) * | 2015-10-02 | 2017-04-06 | セントラル硝子株式会社 | 熱電変換材料及びその製造方法 |
| JPWO2017057237A1 (ja) * | 2015-10-02 | 2018-08-30 | セントラル硝子株式会社 | 熱電変換材料及びその製造方法 |
| KR20220044081A (ko) * | 2020-09-30 | 2022-04-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법 |
| KR102628731B1 (ko) | 2020-09-30 | 2024-01-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080203055A1 (en) | 2008-08-28 |
| US20030116531A1 (en) | 2003-06-26 |
| GB2387272A (en) | 2003-10-08 |
| GB2387272B (en) | 2005-06-22 |
| GB0229598D0 (en) | 2003-01-22 |
| US7922927B2 (en) | 2011-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003218346A (ja) | 分子エレクトロニクス用に分子を整列させるために１つまたは複数のナノポアを形成する方法 | |
| US8921030B2 (en) | Tone inversion of self-assembled self-aligned structures | |
| JP2929439B2 (ja) | 半導体装置の製造方法 | |
| TWI359106B (en) | Two-dimensional arrays of holes with sub-lithograp | |
| US8486511B2 (en) | Pattern formation employing self-assembled material | |
| US8207028B2 (en) | Two-dimensional patterning employing self-assembled material | |
| TW439136B (en) | Technique for extending the limits of photolithography | |
| US7781764B2 (en) | Nanometric device for the measurement of the conductivity and quantum effects of individual molecules and methods for the manufacture and use thereof | |
| US8962491B2 (en) | Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby | |
| US7413971B2 (en) | Method of producing a layered arrangement and layered arrangement | |
| TW201123351A (en) | Interconnection between sublithographic-pitched structures and lithographic-pitched structures | |
| JP4176785B2 (ja) | スイッチング素子、半導体装置及びそれらの製造方法 | |
| CN111261586B (zh) | 一种中孔半导体纳米结构的制作方法 | |
| CN1961259B (zh) | 超晶格的制造和使用 | |
| US10504726B2 (en) | Nano-scale structures | |
| US7279433B2 (en) | Deposition and patterning of boron nitride nanotube ILD | |
| US8685819B2 (en) | Method for the realization of a crossbar array of crossed conductive or semi-conductive access lines | |
| JP4379878B2 (ja) | エアーギャップを選択的に形成する方法及び当該方法により作製された装置 | |
| US9891189B2 (en) | Techniques for fabricating horizontally aligned nanochannels for microfluidics and biosensors | |
| US20140004300A1 (en) | Crossed slit structure for nanopores | |
| Black | High-performance microelectronics | |
| JPH04299844A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080415 |