JPH04299844A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04299844A JPH04299844A JP3320550A JP32055091A JPH04299844A JP H04299844 A JPH04299844 A JP H04299844A JP 3320550 A JP3320550 A JP 3320550A JP 32055091 A JP32055091 A JP 32055091A JP H04299844 A JPH04299844 A JP H04299844A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- layer
- path
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000000992 sputter etching Methods 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 5
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】本発明は、半導体装置の製造方法に関し、
特に勾配のある側壁を有する道を形成する方法に関する
。
特に勾配のある側壁を有する道を形成する方法に関する
。
【０００２】
【従来の技術】半導体処理においては、相互接続層の異
なるレベル間に電気的接続を与えることがしばしば必要
となる。相互接続層は、中間レベルの絶縁層（典型的に
は酸化物層）で分離される。中間レベル絶縁層を通して
穴又は「道」（ｖｉａ）が形成され、伝導性材料がその
道に蒸着される。その後、第２レベルの相互接続が該中
間レベル絶縁層と該道との上に形成される。
なるレベル間に電気的接続を与えることがしばしば必要
となる。相互接続層は、中間レベルの絶縁層（典型的に
は酸化物層）で分離される。中間レベル絶縁層を通して
穴又は「道」（ｖｉａ）が形成され、伝導性材料がその
道に蒸着される。その後、第２レベルの相互接続が該中
間レベル絶縁層と該道との上に形成される。
【０００３】１．５μｍ（或いは、それ未満）の道につ
いては、該金属層の５０％ステップカバレージを達成す
るために、水平から測って５０°以下の道勾配が必要で
ある。カバレージがもっと小さいと、装置の完全性が損
なわれることになる。従来技術では、勾配のある道を形
成するために二つの方法が使われてきている。第１の方
法では、中間レベル絶縁層を通る道を画定するためにフ
ォトレジスト層が使われる。堅焼成（ｈａｒｄ ｂａｋ
ｅ）により該レジストを流動させることにより、該レジ
ストの厚みを道のパターンからの距離と共に増大させる
。エッチング段階において、道の縁のレジストは、エッ
チング液が結局は該レジストを除去してエッチングを行
うのに充分な程度に薄くなる。この様にして、勾配のあ
る道が形成される。勾配のある道を形成する第２の方法
は、酸化物エッチング・ガスにレジスト腐食性の添加物
を使って、道がエッチングされるときにパターンのサイ
ズを大きくする。
いては、該金属層の５０％ステップカバレージを達成す
るために、水平から測って５０°以下の道勾配が必要で
ある。カバレージがもっと小さいと、装置の完全性が損
なわれることになる。従来技術では、勾配のある道を形
成するために二つの方法が使われてきている。第１の方
法では、中間レベル絶縁層を通る道を画定するためにフ
ォトレジスト層が使われる。堅焼成（ｈａｒｄ ｂａｋ
ｅ）により該レジストを流動させることにより、該レジ
ストの厚みを道のパターンからの距離と共に増大させる
。エッチング段階において、道の縁のレジストは、エッ
チング液が結局は該レジストを除去してエッチングを行
うのに充分な程度に薄くなる。この様にして、勾配のあ
る道が形成される。勾配のある道を形成する第２の方法
は、酸化物エッチング・ガスにレジスト腐食性の添加物
を使って、道がエッチングされるときにパターンのサイ
ズを大きくする。
【０００４】勾配のある道を形成する前記の方法には、
多数の問題がある。第１に、その両方の方法が、制御し
にくい。第２に、これらの方法を使うと、道の勾配が約
６０°に限定されるが、それでは、信頼できるステップ
カバレージを得るには不十分である。もっと新しい技術
は、平坦な中間レベル絶縁層を通る勾配の無い道にＣＶ
Ｄ（化学蒸着）タングステンを使用する。この方法によ
ると、相互接続層間に信頼できる接点が得られるが、こ
の方法を実行する機械のコストは、多くのアプリケーシ
ョンにおいて百万ドルを上回る。
多数の問題がある。第１に、その両方の方法が、制御し
にくい。第２に、これらの方法を使うと、道の勾配が約
６０°に限定されるが、それでは、信頼できるステップ
カバレージを得るには不十分である。もっと新しい技術
は、平坦な中間レベル絶縁層を通る勾配の無い道にＣＶ
Ｄ（化学蒸着）タングステンを使用する。この方法によ
ると、相互接続層間に信頼できる接点が得られるが、こ
の方法を実行する機械のコストは、多くのアプリケーシ
ョンにおいて百万ドルを上回る。
【０００５】
【発明が解決しようとする課題】従って、５０°以下の
角度を有する、勾配のある道を適度のコストで提供する
必要が産業に発生している。
角度を有する、勾配のある道を適度のコストで提供する
必要が産業に発生している。
【０００６】
【課題を解決するための手段】本発明は勾配のある道を
形成する方法を提供するものであり、この方法は、従来
の方法に伴う問題を実質的に解消する。本発明において
は、伝導層を基板上に形成し、該基板及び伝導層の上に
絶縁体層を形成し、該絶縁体層の部分を除去して該絶縁
体を通る該伝導層への道を形成することによって伝導層
への電気接続が設けられる。該絶縁体層は、道の側壁に
勾配が付くこととなる様にスパッタ・エッチングされる
。
形成する方法を提供するものであり、この方法は、従来
の方法に伴う問題を実質的に解消する。本発明において
は、伝導層を基板上に形成し、該基板及び伝導層の上に
絶縁体層を形成し、該絶縁体層の部分を除去して該絶縁
体を通る該伝導層への道を形成することによって伝導層
への電気接続が設けられる。該絶縁体層は、道の側壁に
勾配が付くこととなる様にスパッタ・エッチングされる
。
【０００７】本発明は、従来技術に比べて幾つかの効果
を有する。第１に、スパッタ・エッチングのプロセスは
４５°ないし５０°の道勾配を作るが、これは最適の金
属カバレージを与える。第２に、該プロセスは、ＣＶＤ
タングステン蒸着装置よりは著しく安価な普通の装置で
形成されることが出来る。第３に、スパッタ・エッチン
グのプロセスは、非平面絶縁体層におけるスパッタ・エ
ッチング工程と同時に行われることが出来る。
を有する。第１に、スパッタ・エッチングのプロセスは
４５°ないし５０°の道勾配を作るが、これは最適の金
属カバレージを与える。第２に、該プロセスは、ＣＶＤ
タングステン蒸着装置よりは著しく安価な普通の装置で
形成されることが出来る。第３に、スパッタ・エッチン
グのプロセスは、非平面絶縁体層におけるスパッタ・エ
ッチング工程と同時に行われることが出来る。
【０００８】本発明と、その効果とを一層完全に理解す
るために、以下添付図面を参照して説明する。
るために、以下添付図面を参照して説明する。
【０００９】
【実施例】本発明の好適な実施例は、図１乃至図１３を
参照することから良く理解できるが、同一符号は図面の
同じ部分及び対応する部分を示すのに使われている。図
１乃至図３は、導線への道を形成する従来技術の方法を
示す。図１において、導線１０は基板１２上に形成され
ている。絶縁体層１４が基板１２及び導線１０上に形成
される。共形の酸化物層が導線１０上に付けられる。２
本の導線が僅かに離間している所では、裂け目を形成す
ることが出来る。
参照することから良く理解できるが、同一符号は図面の
同じ部分及び対応する部分を示すのに使われている。図
１乃至図３は、導線への道を形成する従来技術の方法を
示す。図１において、導線１０は基板１２上に形成され
ている。絶縁体層１４が基板１２及び導線１０上に形成
される。共形の酸化物層が導線１０上に付けられる。２
本の導線が僅かに離間している所では、裂け目を形成す
ることが出来る。
【００１０】図１に示されている「基板」１２は、１個
以上の材料層と拡散領域とから成ることが出来るもので
あって、該集積回路の装置がその上に構築されるところ
の最初の半導体基板に限定されるべきものではない。基
板１２は、例えば、該装置の中の幾つか又はその全てが
その上に形成された後の半導体ウェーハの表面であるこ
とが出来る。導線１０をその上に形成するところの平坦
面を設けるために、基板１２を平らにするのが好ましい
。導線１０は、例えば、第１レベルの材料相互接続であ
る。その代わりに、導線１０は、ドーピングしたポリシ
リコン・ゲート又は語線であってもよい。絶縁体層１４
は、典型的には、付着された酸化物層である。
以上の材料層と拡散領域とから成ることが出来るもので
あって、該集積回路の装置がその上に構築されるところ
の最初の半導体基板に限定されるべきものではない。基
板１２は、例えば、該装置の中の幾つか又はその全てが
その上に形成された後の半導体ウェーハの表面であるこ
とが出来る。導線１０をその上に形成するところの平坦
面を設けるために、基板１２を平らにするのが好ましい
。導線１０は、例えば、第１レベルの材料相互接続であ
る。その代わりに、導線１０は、ドーピングしたポリシ
リコン・ゲート又は語線であってもよい。絶縁体層１４
は、典型的には、付着された酸化物層である。
【００１１】図２において、金属カバレージを改善する
ために、スパッタ・エッチング技術を使ってステップ１
６に勾配を付ける。図３において、絶縁体層１４上にフ
ォトレジスト層２０が形成される。絶縁体層１４を通し
て導線１０へ道２２を画定するためにフォトレジスト層
２０にパターンが付けられる。レジストを流動させるた
めに該フォトレジスト層は堅焼成され、これによってレ
ジストの厚みが道パターンからの距離と共に増大するこ
とになる。その後、道２２が絶縁体層１４を通してエッ
チングされる。道２２の周辺部でフォトレジスト層２０
の厚みが小さくなっているので、幾分勾配のある道２２
が形成されるが、参照数字２４で示されている角度は一
般に約６０°に限定される。道２２の形成後に、フォト
レジスト層２０は除去され、伝導層２５がその上に形成
される。相互接続レベルを形成するために該伝導層はエ
ッチングされる。
ために、スパッタ・エッチング技術を使ってステップ１
６に勾配を付ける。図３において、絶縁体層１４上にフ
ォトレジスト層２０が形成される。絶縁体層１４を通し
て導線１０へ道２２を画定するためにフォトレジスト層
２０にパターンが付けられる。レジストを流動させるた
めに該フォトレジスト層は堅焼成され、これによってレ
ジストの厚みが道パターンからの距離と共に増大するこ
とになる。その後、道２２が絶縁体層１４を通してエッ
チングされる。道２２の周辺部でフォトレジスト層２０
の厚みが小さくなっているので、幾分勾配のある道２２
が形成されるが、参照数字２４で示されている角度は一
般に約６０°に限定される。道２２の形成後に、フォト
レジスト層２０は除去され、伝導層２５がその上に形成
される。相互接続レベルを形成するために該伝導層はエ
ッチングされる。
【００１２】図４乃び図５において、基板１２上に形成
された導線１０への勾配のある道を形成する本発明の第
１実施例が示されている。説明の目的で、導線１０は約
６，０００Åの厚みを有するものと仮定する。６，００
０Åの絶縁体層２６が導線１０と基板１２との上に形成
される。実質的に垂直な側壁を有する道２８が、絶縁体
層２６を通して導線１０へエッチングされる。道２８は
、周知の写真製版技術によりエッチングされることが出
来る。図１の場合と同様に、絶縁体層２６が導線１０の
隅の上に形成されるところではステップ３０が形成され
る。更に、僅かに離間した導線１０間に裂け目３２が形
成される。
された導線１０への勾配のある道を形成する本発明の第
１実施例が示されている。説明の目的で、導線１０は約
６，０００Åの厚みを有するものと仮定する。６，００
０Åの絶縁体層２６が導線１０と基板１２との上に形成
される。実質的に垂直な側壁を有する道２８が、絶縁体
層２６を通して導線１０へエッチングされる。道２８は
、周知の写真製版技術によりエッチングされることが出
来る。図１の場合と同様に、絶縁体層２６が導線１０の
隅の上に形成されるところではステップ３０が形成され
る。更に、僅かに離間した導線１０間に裂け目３２が形
成される。
【００１３】図５において、道２８を形成するために使
われた写真製版プロセスからフォトレジストを取り除い
た後、該構造に対してスパッタ・エッチングが行われる
。絶縁体層２６の約１，５００Åを除去するためにスパ
ッタ・エッチングが行われる。図５に見られる様に、ス
テップ３０と道２８の側壁との両方に該スパッタ・エッ
チングのプロセスから勾配が付く。二酸化ケイ素が絶縁
体層２６として使われるとすると、４５°の勾配３４が
道の側壁に形成される。これは、二酸化ケイ素が４５°
のイオン入射角で最大スパッタ達成率を有するので、自
動的に発生する。よって、スパッタ・エンチングされた
二酸化ケイ素層２６において垂直な地形的特徴の上に４
５°ファセットが生じる。相互接続レベルを形成するた
めに、その上に伝導層を形成することが出来る。
われた写真製版プロセスからフォトレジストを取り除い
た後、該構造に対してスパッタ・エッチングが行われる
。絶縁体層２６の約１，５００Åを除去するためにスパ
ッタ・エッチングが行われる。図５に見られる様に、ス
テップ３０と道２８の側壁との両方に該スパッタ・エッ
チングのプロセスから勾配が付く。二酸化ケイ素が絶縁
体層２６として使われるとすると、４５°の勾配３４が
道の側壁に形成される。これは、二酸化ケイ素が４５°
のイオン入射角で最大スパッタ達成率を有するので、自
動的に発生する。よって、スパッタ・エンチングされた
二酸化ケイ素層２６において垂直な地形的特徴の上に４
５°ファセットが生じる。相互接続レベルを形成するた
めに、その上に伝導層を形成することが出来る。
【００１４】本発明のこの面は、従来技術に比べて幾つ
かの利点を与えるものである。第１に、金属ステップ３
０と道２８とが同時に所望の勾配にエッチングされるこ
とにより、処理工程数が減る。更に、道２８の側壁とス
テップ３０との両方が約４５°の勾配にエッチングされ
るが、これは、約６０°の勾配を作れるに過ぎない従来
の道に勾配を付ける方法に比べて改善されている図６乃
至図８は、スパッタ・エッチングのプロセス中に基板１
２の表面と導線１０とを保護する第２絶縁体層を使う本
発明の第２実施例を示す。この実施例では、図６に示さ
れている様に、図４に関連して説明した様に、絶縁体層
３６が導線１０と基板１２との上に形成される。第１絶
縁体層３６を通して導線１０へ道３８を形成するために
、第１絶縁体層３６にパターンが付けられてエッチング
される。第２絶縁体層４０が構造全体の上に付着される
。上記の例では、導線１０と第１絶縁体層３６とは各々
６，０００Åの厚みを持っているが、第２絶縁体層４０
は約２，５００Åの厚みを持つことが出来る。
かの利点を与えるものである。第１に、金属ステップ３
０と道２８とが同時に所望の勾配にエッチングされるこ
とにより、処理工程数が減る。更に、道２８の側壁とス
テップ３０との両方が約４５°の勾配にエッチングされ
るが、これは、約６０°の勾配を作れるに過ぎない従来
の道に勾配を付ける方法に比べて改善されている図６乃
至図８は、スパッタ・エッチングのプロセス中に基板１
２の表面と導線１０とを保護する第２絶縁体層を使う本
発明の第２実施例を示す。この実施例では、図６に示さ
れている様に、図４に関連して説明した様に、絶縁体層
３６が導線１０と基板１２との上に形成される。第１絶
縁体層３６を通して導線１０へ道３８を形成するために
、第１絶縁体層３６にパターンが付けられてエッチング
される。第２絶縁体層４０が構造全体の上に付着される
。上記の例では、導線１０と第１絶縁体層３６とは各々
６，０００Åの厚みを持っているが、第２絶縁体層４０
は約２，５００Åの厚みを持つことが出来る。
【００１５】図７では、第２絶縁体層４０の約１，５０
０Åを除去するためにスパッタ・エッチングが行われる
。 このスパッタ・エッチングの結果として、第１絶縁体層
３６の、ステップ４２の点と道３８の上側周辺部との部
分が除去されることになる。図８において、第２絶縁体
層４０の残りの１，０００Åを除去するために、ブラン
ケット酸化物エッチング（又は、その他の適当なエッチ
ング）が使用される。図２ａ−ｂに関連して上記した様
に、生じた勾配の角度は約４５°である。相互接続レベ
ルがその上に形成されることが出来る。
０Åを除去するためにスパッタ・エッチングが行われる
。 このスパッタ・エッチングの結果として、第１絶縁体層
３６の、ステップ４２の点と道３８の上側周辺部との部
分が除去されることになる。図８において、第２絶縁体
層４０の残りの１，０００Åを除去するために、ブラン
ケット酸化物エッチング（又は、その他の適当なエッチ
ング）が使用される。図２ａ−ｂに関連して上記した様
に、生じた勾配の角度は約４５°である。相互接続レベ
ルがその上に形成されることが出来る。
【００１６】本発明のこの実施例は、基板及び／又は導
線１０の表面を傷つけたり汚染したりする能力を有する
スパッタ・エッチングのプロセスの間に基板１２を保護
する。例えば、導線１０が金ワイヤから形成されている
場合には、スパッタ・エッチングのプロセスは導線１０
を傷つけるかも知れない。しかし、図６乃至図８のプロ
セスでは、第２絶縁体層４０が、このスパッタ・エッチ
ング中に導線１０を保護する。第２絶縁体層は、基板１
２上に形成された他の装置も保護する。
線１０の表面を傷つけたり汚染したりする能力を有する
スパッタ・エッチングのプロセスの間に基板１２を保護
する。例えば、導線１０が金ワイヤから形成されている
場合には、スパッタ・エッチングのプロセスは導線１０
を傷つけるかも知れない。しかし、図６乃至図８のプロ
セスでは、第２絶縁体層４０が、このスパッタ・エッチ
ング中に導線１０を保護する。第２絶縁体層は、基板１
２上に形成された他の装置も保護する。
【００１７】図９乃至図１３は、本発明の第３実施例を
示す。この実施例では、第１絶縁体層４６は導線１０と
基板１２との上に形成される。図１０に示されている様
に、ステップ４８に勾配を付けると共に裂け目５０を除
去するために第１絶縁体層４６に対してスパッタ・エッ
チングが行われる。第２絶縁体層５２は第１絶縁体層４
６の上に形成され、その後、図１１に示されている様に
導線１０の頂部に合わせて平らにされる。第３絶縁体層
５４は、その平らにされた表面上に形成される。第３絶
縁体層５４は、前述した測定法を使って、約６，０００
Åの厚みを有する。異方性エッチングを使って、第３絶
縁体層５４を通して導線１０への道５６が形成される。 第４絶縁体層５８が第３絶縁体層５４の上に道５６の中
へ形成される。第４絶縁体層５８は約２，５００Åの厚
みを有する。
示す。この実施例では、第１絶縁体層４６は導線１０と
基板１２との上に形成される。図１０に示されている様
に、ステップ４８に勾配を付けると共に裂け目５０を除
去するために第１絶縁体層４６に対してスパッタ・エッ
チングが行われる。第２絶縁体層５２は第１絶縁体層４
６の上に形成され、その後、図１１に示されている様に
導線１０の頂部に合わせて平らにされる。第３絶縁体層
５４は、その平らにされた表面上に形成される。第３絶
縁体層５４は、前述した測定法を使って、約６，０００
Åの厚みを有する。異方性エッチングを使って、第３絶
縁体層５４を通して導線１０への道５６が形成される。 第４絶縁体層５８が第３絶縁体層５４の上に道５６の中
へ形成される。第４絶縁体層５８は約２，５００Åの厚
みを有する。
【００１８】図１２に示されている様に、該構造に対し
てスパッタ・エッチングが行われ、その結果として道５
６の側壁に４５°の勾配が付く。導線１０は、スパッタ
・エッチングのプロセスの全体にわたって第４絶縁体層
５８により保護される。図１３において、第４絶縁体層
５８の残りの部分はプランケット・エッチングプロセス
で除去され、第４絶縁体層の小部分が道の基低部に残る
だけとなる。次に、道は伝導性材料で満たされ、相互接
続の第２層がその上に形成される。本発明のこの面は、
構造から裂け目５０が除去されて平らな酸化物面と置換
されるという技術上の利点を提供する。これにより、該
酸化物表面の上に形成された伝導性レベル間に、平らな
相互接続構造が得られる。
てスパッタ・エッチングが行われ、その結果として道５
６の側壁に４５°の勾配が付く。導線１０は、スパッタ
・エッチングのプロセスの全体にわたって第４絶縁体層
５８により保護される。図１３において、第４絶縁体層
５８の残りの部分はプランケット・エッチングプロセス
で除去され、第４絶縁体層の小部分が道の基低部に残る
だけとなる。次に、道は伝導性材料で満たされ、相互接
続の第２層がその上に形成される。本発明のこの面は、
構造から裂け目５０が除去されて平らな酸化物面と置換
されるという技術上の利点を提供する。これにより、該
酸化物表面の上に形成された伝導性レベル間に、平らな
相互接続構造が得られる。
【００１９】以上のように本発明を詳細に説明したが、
特許請求の範囲の欄に定義されている発明の範囲内で種
々の変更、置換、修正が可能であることが理解されるべ
きである。
特許請求の範囲の欄に定義されている発明の範囲内で種
々の変更、置換、修正が可能であることが理解されるべ
きである。
【図１】非平面絶縁体層におけるスパッタ・エッチング
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
【図２】非平面絶縁体層におけるスパッタ・エッチング
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
【図３】非平面絶縁体層におけるスパッタ・エッチング
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
工程と、それを通る道を形成する従来技術方法を示す集
積回路の断面側図である。
【図４】本発明の第１実施例を示す集積回路の断面側図
である。
である。
【図５】本発明の第１実施例を示す集積回路の断面側図
である。
である。
【図６】本発明の第２実施例を示す集積回路の断面側図
である。
である。
【図７】本発明の第２実施例を示す集積回路の断面側図
である。
である。
【図８】本発明の第２実施例を示す集積回路の断面側図
である。
である。
【図９】本発明の第３実施例を示す集積回路の断面側図
である。
である。
【図１０】本発明の第３実施例を示す集積回路の断面側
図である。
図である。
【図１１】本発明の第３実施例を示す集積回路の断面側
図である。
図である。
【図１２】本発明の第３実施例を示す集積回路の断面側
図である。
図である。
【図１３】本発明の第３実施例を示す集積回路の断面側
図である。
図である。
Claims (17)
- 【請求項１】 １個以上の導線への電気的接続を形成
する方法において、上記導線の上に絶縁体層を形成し、
上記絶縁体層の部分を除去して、上記絶縁体層を通して
上記導線への勾配の無い道を形成し、上記絶縁体層をス
パッタ・エッチングして、上記道の側壁に勾配を付ける
ようにしたことを特徴とする方法。 - 【請求項２】 上記絶縁体層は、二酸化ケイ素層を有
することを特徴とする請求項１記載の方法。 - 【請求項３】 上記スパッタ・エッチングは、水平か
ら５０°未満の勾配を有する道側壁を形成することを特
徴とする請求項１記載の方法。 - 【請求項４】 上記スパッタ・エッチングは、水平か
ら約４５°の勾配を有する道側壁を形成することを特徴
とする請求項１記載の方法。 - 【請求項５】 上記絶縁体層は、第１絶縁体層を有し
、更に、上記除去ステップ後に上記絶縁体層上に第２絶
縁体層を形成するステップを有することを特徴とする請
求項１記載の方法。 - 【請求項６】 上記スパッタ・エッチングのステップ
は、上記第１及び第２の絶縁体層をスパッタ・エッチン
グするステップを有し、上記スパッタ・エッチングのス
テップの全体を通じて上記第２層の少なくとも一部によ
り上記導線が覆われ続けることを特徴とする請求項５記
載の方法。 - 【請求項７】 上記スパッタ・エッチングのステップ
の後、ブランケット・エッチングを行うステップを更に
有し、上記導線上残っている上記第２絶縁体層の部分を
除去することを特徴とする請求項５に記載の方法。 - 【請求項８】 上記の絶縁体層を形成するステップは
、上記導線上にステップ部分を有する共形の絶縁体層を
形成するステップを有し、上記スパッタ・エッチングの
ステップによって上記道側壁に勾配を付けると同時に上
記ステップ部分に勾配を付けることを特徴とする請求項
１記載の方法。 - 【請求項９】 上記の勾配のある道に伝導性材料を形
成するステップを更に有することを特徴とする請求項１
記載の方法。 - 【請求項１０】 上記伝導性材料の上に伝導層を形成
するステップを更に有することを特徴とする請求項９記
載の方法。 - 【請求項１１】 道を形成する方法において、基板上
に導線を形成し、上記基板及び導線上に第１絶縁体層を
形成し、上記絶縁体層をスパッタ・エッチングして、導
線間に形成された上記絶縁体層の裂け目を除去し、上記
第１絶縁体層上に第２絶縁体層を形成し、上記第１及び
第２の絶縁体層を平らにし上記の第１及び第２の絶縁体
層の残っている部分の上に第３絶縁体層を形成し、上記
第３絶縁体層の部分を除去して該絶縁体層を通して上記
導線へ道を形成し、上記第３絶縁体層をスパッタ・エッ
チングして、上記道の側壁に勾配が付けられることを特
徴とする方法。 - 【請求項１２】 上記第３絶縁体層をスパッタ・エッ
チングする上記ステップに先立って、上記第３絶縁体層
と上記導線の露出している部分との上に第４絶縁体層を
形成するステップを更に有し、上記導線を保護すること
を特徴とする請求項１１記載の方法。 - 【請求項１３】 上記第４絶縁体層をエッチングして
該導線を露出させるステップを更に有することを特徴と
する請求項１２記載の方法。 - 【請求項１４】 上記スパッタ・エッチングは、５０
°未満の勾配を有する道側壁を形成することを特徴とす
る請求項１１記載の方法。 - 【請求項１５】 上記スパッタ・エッチングは、約４
５°の勾配を有する道側壁を形成することを特徴とする
請求項１１記載の方法。 - 【請求項１６】 上記の勾配のある道に伝導性材料を
形成するステップを更に有することを特徴とする請求項
１１記載の方法。 - 【請求項１７】 上記伝導性材料の上に伝導性相互接
続を形成するステップを更に有することを特徴とする請
求項１６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62267490A | 1990-12-05 | 1990-12-05 | |
| US07/622674 | 1990-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299844A true JPH04299844A (ja) | 1992-10-23 |
Family
ID=24495068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3320550A Pending JPH04299844A (ja) | 1990-12-05 | 1991-12-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04299844A (ja) |
| KR (1) | KR920013710A (ja) |
-
1991
- 1991-12-04 KR KR1019910022125A patent/KR920013710A/ko not_active Application Discontinuation
- 1991-12-04 JP JP3320550A patent/JPH04299844A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013710A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6162583A (en) | Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers | |
| US4735679A (en) | Method of improving silicon-on-insulator uniformity | |
| US5413962A (en) | Multi-level conductor process in VLSI fabrication utilizing an air bridge | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JPH0210838A (ja) | 電子装置の製造方法 | |
| JP2009517884A (ja) | ダミービアの供給によりメタライゼーション層の密着性を向上させる技術 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPH09181181A (ja) | 接点領域上の横方向スペーサの腐食を最小にする処理方法及び半導体装置 | |
| JPS63313837A (ja) | 埋込み多重レベル間相互接続体装置 | |
| JP2000077625A5 (ja) | ||
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| US5162261A (en) | Method of forming a via having sloped sidewalls | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| US6952051B1 (en) | Interlevel dielectric structure | |
| US7691741B2 (en) | Method of forming bit line in semiconductor device | |
| US6821886B1 (en) | IMP TiN barrier metal process | |
| JP2001284451A (ja) | 二次元波形構造の製造方法 | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH04299844A (ja) | 半導体装置の製造方法 | |
| TWI839107B (zh) | 半導體裝置及其形成方法 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 |