JP2003209762A - 非線形的に可変される制御値を出力する自動利得調節装置及びその利得調節信号出力方法 - Google Patents

非線形的に可変される制御値を出力する自動利得調節装置及びその利得調節信号出力方法

Info

Publication number
JP2003209762A
JP2003209762A JP2002177632A JP2002177632A JP2003209762A JP 2003209762 A JP2003209762 A JP 2003209762A JP 2002177632 A JP2002177632 A JP 2002177632A JP 2002177632 A JP2002177632 A JP 2002177632A JP 2003209762 A JP2003209762 A JP 2003209762A
Authority
JP
Japan
Prior art keywords
value
output
gain
automatic gain
gain controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002177632A
Other languages
English (en)
Inventor
Joon-Soo Kim
俊守 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003209762A publication Critical patent/JP2003209762A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】 【課題】 入力信号の電力と基準値との誤差が大きい時
は短時間内に所望の信号レベルに調節が可能であり、ま
た誤差が小さい場合は細密な利得調節が可能な自動利得
調節装置を提供する。 【解決手段】 自動利得調節装置は、入力される信号の
レベルを推定する推定器５１、推定されたレベルと所定
の基準値との差異値を算出する減算器５３、算出された
差異値を非線形的にスケーリングした制御値を出力する
利得制御器６０、利得制御器６０の出力を累積する積算
器７０、積算器７０の出力をパルス幅変調する変調器８
０を有している。利得制御器６０は算出された差異値の
二乗に比例する制御値を出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は自動利得調節装置に
係り、さらに詳しくはディジタルテレビのような信号受
信装置で受信される信号の利得を自動に調節するための
利得調節信号を出力する自動利得調節装置に関する。
【０００２】
【従来の技術】ディジタルテレビなどのような信号受信
装置は入力される信号の利得を調節するための自動利得
調節装置(ＡＧＣ：Automatic gain control)を有してい
る。入力される信号の電力があまりにも過多であるか小
さい場合は信号を適切に処理し難いため、自動利得調節
装置は入力される信号の利得を信号処理に適切なレベル
に自動に調節する機能を果たす。
【０００３】自動利得調節はディジタル通信において特
に必要である。ディジタル通信はＲＦチャネルを通過し
たアナログ信号をＡ/Ｄコンバータ(Analog-to-digital
converter)を用いてサンプリングした後ディジタル信号
処理を施すことによりなされる。アナログ信号をディジ
タル信号に変換させる時、量子化ノイズを最小化するた
めには入力信号が十分なサイズの電力を有するべきであ
る。しかし、入力される信号の電力が過度に大きい場合
はＡ/Ｄコンバータが飽和状態に至ってディジタル信号
を処理する回路が誤動作を引き起こす。従って、入力信
号のレベルを一定水準で調節する必要がある。
【０００４】このような自動利得調節装置はディジタル
ＴＶのみならず移動通信など全ての通信機器において必
要とする。図１は従来の自動利得調節装置を示した図で
あって、特にディジタル通信で使用される自動利得調節
装置を示した図である。
【０００５】図１に示した通り、従来の自動利得調節装
置は、電力推定器１１、減算器１３、利得乗算器１５、
積算器２０及び変調器３０とから構成されている。
【０００６】電力推定器１１Ａ/Ｄコンバータが出力す
るディジタル信号を入力され、入力される信号の電力を
推定する。減算器１３は電力推定器１１により推定され
た電力と所定の基準値(reference value)との差異値、
すなわち信号電力の誤差を算出する。算出された差異値
は利得乗算器１５に入力され、利得乗算器１５は差異値
に定数利得(Ｋ)を乗算する。基準値と実際入力信号の電
力との差異値に乗算される定数利得(Ｋ)は自動利得調節
装置の帯域幅(Bandwidth)を決める。
【０００７】積算器２０は入力される信号を遅らせる遅
延器２３、及び遅延器２３の出力と利得乗算器１５の出
力を加えて遅延器２３に入力させる加算器２１とから構
成されている。利得乗算器１５が出力する値は積算器２
０により累積される。
【０００８】変調器３０は積算器２０が出力する値を変
調させる。変調器３０としては、積算器２０の出力に対
応するパルス幅変調信号を発生させるシグマデルタＤＡ
Ｃ(Σ-ΔDigital-to-analog converter)が使用される。
変調器３０の出力は利得調節信号を必要とする信号受信
装置内の他の部分、例えばＩＦアンプまたはＲＦアンプ
などに提供される。
【０００９】ところが、前述したような従来の自動利得
調節装置は、帯域幅を調節する利得値(Ｋ)が固定されて
いて、入力信号が転送されるチャネルの状態変化が酷い
場合は入力信号のレベル調整が適切に行わないという問
題点がある。例えば、図２に示した通り、Ｋ値を小さす
ぎるよう設定する場合(Ｋ<１)には自動利得調節装置の
利得が小さくなって入力信号の変化を迅速に追従し難
く、また、Ｋ値が大きすぎるよう設定される場合(Ｋ>
１)には自動利得調節装置の利得が大きくなって入力信
号が安定的に受信される状態でジッター(jitter)が大き
くなる恐れがある。
【００１０】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されるもので、その目的は入力
信号の電力と基準値との誤差が大きい時は大きいゲイン
値にして短時間内に所望の信号レベルに調節が可能であ
り、また誤差が小さい場合は小さいゲイン値にしてさら
に細密な利得調節が可能な自動利得調節装置を提供する
ところにある。
【００１１】
【課題を解決するための手段】前述した目的を達成する
ための本発明に係る自動利得調節装置は、入力される信
号のレベルを推定する推定器と、該推定器により推定さ
れた前記レベルと所定の基準値との差異値を算出する減
算器と、該減算器が出力する前記差異値を非線形的にス
ケーリングした制御値を出力する利得制御器とを備える
ことを特徴とする。
【００１２】ここで、前記利得制御器は、前記差異値に
所定の定数利得を乗算する第１乗算器と、前記差異値の
絶対値を算出する絶対値算出器と、前記第１乗算器の出
力と前記絶対値算出器の出力を乗算して前記制御値を出
力する第２乗算器とを含む。これにより、前記利得制御
器は前記差異値の二乗に比例する前記制御値を出力す
る。
【００１３】一方、本発明に係る自動利得調節装置は、
前記利得制御器が出力する前記制御値を累積させた累積
値を算出する積算器と、及び前記積算器が出力する前記
累積値に応ずる変調信号を発生させる変調器とを有して
いる。変調器が出力する信号はＩＦアンプのような利得
調節信号を必要とする装置に提供される。
【００１４】本発明によれば、入力信号の電力と基準値
との誤差が大きい時は短時間内に所望の信号レベルに調
節が可能であり、また誤差が小さい場合は細密な利得調
節が可能になる。
【００１５】一方、本発明によれば、入力される信号の
レベルを推定する段階と、推定された前記レベルに所定
の基準値との差異値を算出する段階と、算出された前記
差異値を非線形的にスケーリングして制御値を出力する
段階とを備えることを特徴とする自動利得調節装置の利
得調節信号出力方法が提供される。
【００１６】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳述する。
【００１７】図３は本発明に係る自動利得調節装置のブ
ロック図であり、図４は図３の利得制御器の具体的な構
成を示したブロック図である。本実施形態では、ディジ
タル信号に対する利得調節信号を出力する自動利得調節
装置の例を説明する。
【００１８】外部チャネルを通して受信される信号はＡ
/Ｄコンバータ(図示せず)によりディジタル信号に変換
され、変換されたディジタル信号は本発明に係る自動利
得調節装置に入力される。
【００１９】本発明に係る自動利得調節装置は、電力推
定器５１、減算器５３、利得制御器６０、積算器７０、
及び変調器８０とから構成されている。
【００２０】電力推定器５１は、Ａ/Ｄコンバータが出
力するディジタル信号を入力され、入力される信号の電
力を推定する。入力される信号の電力は入力される信号
の二乗値を用いて算出されることができ、また単純に入
力される信号の絶対値を取ることにより算出されること
もできる。
【００２１】減算器５３には電力推定器５１の出力値と
所定の基準値(reference value)が入力される。基準値
は入力される信号が正規分布を有するという仮定下で計
算される値であって予め設定されている。この基準値は
レジスタ(図示せず)のような貯蔵手段に保存されてお
り、必要に応じてその値が変更されうる。減算器５３は
電力推定器５１により推定された電力と基準値との差異
値、すなわち電力信号の誤差を算出する。算出された差
異値は利得制御器６０に入力される。
【００２２】利得制御器６０は、図４に示した通り、第
１乗算器６１、第２乗算器６５、及び絶対値算出器６３
とから構成されている。第１乗算器６１には減算器５３
が出力する差異値が入力され、第１乗算器６１はこの差
異値に所定の定数利得(Ｋ)を乗算する。絶対値算出器６
３にも減算器５３が出力する差異値が入力され、絶対値
算出器６３はこの差異値の絶対値を算出する。第２乗算
器６５は第１乗算器６１の出力と絶対値算出器６３の出
力を乗算し、第２乗算器６５の出力は利得制御器６０が
出力する制御値になる。
【００２３】前述したような構成を有する利得制御器６
０の出力を数式で表現すれば次の通りである。 y(n) = K e(n)｜e(n)｜ = K{e(n)}２ (for e(n)>０) = -K{e(n)}２ (for e(n)<０) ここで、ｎは入力されるディジタル信号に対するサンプ
リングタイム、ｙ(ｎ)は利得制御器６０の出力、Ｋは第
１乗算器６１の定数利得、そしてｅ(ｎ)は減算器５３が
出力する誤差である。
【００２４】前記数式から分かる通り、利得制御器６０
は入力された差異値を非線形的にスケーリングして制御
値を出力し、この際、出力される制御値は減算器５３が
出力する差異値の二乗に比例する。
【００２５】積算器７０は入力される信号を遅らせる遅
延器７３、及び遅延器７３の出力と利得制御器６０の出
力を加えて遅延器７３に入力させる加算器７１で構成さ
れている。遅延器７３は入力される信号を１サンプル周
期ほど遅らせる機能を果たす。遅延器７３の入力が自分
の出力と利得制御器６０の出力なので、遅延器７３は利
得制御器６０の出力を順次に累積させる機能を果たす。
従って、積算器７０は利得制御器６０が出力する制御値
を出力時毎に累積させ累積値を算出する。
【００２６】変調器８０は積算器７０が出力する値を変
調させる。変調器８０としては、積算器７０の出力に応
ずるパルス幅変調信号を発生させるシグマデルタＤＡＣ
(Σ-ΔDigital-to-analog converter)が使用される。従
って、変調器８０は１または０で構成されたＰＷＭ(Pul
se Width Modulation)信号を発生させ、この信号が自動
利得調節装置の最終出力になる。変調器８０が出力する
最終出力は利得調節信号を必要とする信号受信装置内の
他の部分、例えばＩＦアンプまたはＲＦアンプなどに提
供される。
【００２７】図５は前述したような数式により表現され
る利得制御器６０の出力を示したグラフである。図５か
ら分かる通り、入力信号の電力と基準値との誤差である
差異値が大きくなるほど、自動利得調節装置のゲインは
二次関数的に大きくなる。従って、入力される信号のレ
ベル変化を迅速に追従することができ、信号受信装置の
動作が短時間内に安定化する。また、前記差異値が小さ
い場合はゲインも小さくなる。従って、必要以上の大き
いゲインのため信号レベルに揺らぎ(fluctuation)が発
生しなくなり、安定した信号受信状態で大きいジッター
(jitter)が発生することが防止される。
【００２８】前記実施形態では入力信号のレベル変化が
大きい場合にこれを迅速に追従可能になるよう誤差の二
乗に比例する制御値が出力される例を説明しているが、
誤差が大きくなるほど制御値が非線形的に大きくなるよ
うにするための多様な方法が適用されうる。例えば、利
得制御器が誤差の三乗に比例するようにすることがで
き、また利得が特定数式で表現されない非線型的特性に
より変る多様な回路を採用することもできる。
【００２９】
【発明の効果】以上述べた通り、本発明によれば入力信
号の電力と基準値との誤差が大きい時は短時間内に所望
の信号レベルに調節が可能であり、かつ誤差が小さい場
合は細密な利得調節が可能になる。
【００３０】以上では本発明の望ましい実施形態につい
て示しかつ説明したが、本発明は前述した実施形態に限
らず、請求の範囲で請求する本発明の要旨を逸脱せず当
該発明の属する技術分野において通常の知識を有する者
ならば誰でも多様な変形実施が可能になることは勿論、
そのような変更は請求の範囲の記載の範囲内にある。
【図面の簡単な説明】
【図１】 従来の自動利得調節装置のブロック図であ
る。
【図２】 図１の自動利得調節装置の出力を示したグラ
フである。
【図３】 本発明に係る自動利得調節装置のブロック図
である。
【図４】 図３の利得制御器の具体的な構成を示したブ
ロック図である。
【図５】 図３の自動利得調節装置の出力を示したグラ
フである。
【符号の説明】
５１ 電力推定器 ５３ 減算器 ６０ 利得制御器 ６１ 第１乗算器 ６３ 絶対値算出器 ６５ 第２乗算器 ７０ 積算器 ７１ 加算器 ７３ 遅延器 ８０ 変調器

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力される信号のレベルを推定する推定
    器と、 前記推定器により推定された前記レベルと所定の基準値
    との差異値を算出する減算器と、 前記減算器が出力する前記差異値を非線形的にスケーリ
    ングした制御値を出力する利得制御器とを備えることを
    特徴とする自動利得調節装置。
  2. 【請求項２】 前記利得制御器は、前記差異値の二乗に
    比例する前記制御値を出力することを特徴とする請求項
    １に記載の自動利得調節装置。
  3. 【請求項３】 前記利得制御器は、前記差異値に所定の
    定数利得を乗算する第１乗算器と、前記差異値の絶対値
    を算出する絶対値算出器と、前記第１乗算器の出力と前
    記絶対値算出器の出力を乗算して前記制御値を出力する
    第２乗算器とを備えることを特徴とする請求項２に記載
    の自動利得調節装置。
  4. 【請求項４】 前記利得制御器が出力する前記制御値を
    累積させた累積値を算出する積算器をさらに備えること
    を特徴とする請求項１に記載の自動利得調節装置。
  5. 【請求項５】 前記積算器は、入力される信号を遅らせ
    る遅延器と、該遅延器の出力と前記利得制御器の出力を
    加えて前記遅延器に入力させる加算器とを備えることを
    特徴とする請求項４に記載の自動利得調節装置。
  6. 【請求項６】 前記積算器が出力する前記累積値に応ず
    る変調信号を発させる変調器をさらに備えることを特徴
    とする請求項４に記載の自動利得調節装置。
  7. 【請求項７】 入力される信号のレベルを推定する段階
    と、 推定された前記レベルと所定の基準値との差異値を算出
    する段階と、 算出された前記差異値を非線形的にスケーリングして制
    御値を出力する段階とを備えることを特徴とする自動利
    得調節装置の利得調節信号出力方法。
  8. 【請求項８】 前記出力段階では、前記差異値の二乗に
    比例する前記制御値が算出されることを特徴とする請求
    項７に記載の自動利得調節装置の利得調節信号出力方
    法。
  9. 【請求項９】 前記制御値を累積させた累積値を算出す
    る段階をさらに備えることを特徴とする請求項７に記載
    の自動利得調節装置の利得調節信号出力方法。
  10. 【請求項１０】 前記累積値に応ずる変調信号を発させ
    る段階をさらに備えることを特徴とする請求項９に記載
    の自動利得調節装置の利得調節信号出力方法。
JP2002177632A 2002-01-02 2002-06-18 非線形的に可変される制御値を出力する自動利得調節装置及びその利得調節信号出力方法 Pending JP2003209762A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0000115A KR100436762B1 (ko) 2002-01-02 2002-01-02 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법
KR2002-000115 2002-01-02

Publications (1)

Publication Number Publication Date
JP2003209762A true JP2003209762A (ja) 2003-07-25

Family

ID=19718093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002177632A Pending JP2003209762A (ja) 2002-01-02 2002-06-18 非線形的に可変される制御値を出力する自動利得調節装置及びその利得調節信号出力方法

Country Status (5)

Country Link
US (1) US7409018B2 (ja)
JP (1) JP2003209762A (ja)
KR (1) KR100436762B1 (ja)
CN (1) CN1189032C (ja)
DE (1) DE10223510B4 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656836B2 (ja) * 2003-12-19 2011-03-23 パナソニック株式会社 同期クロック生成装置及び同期クロック生成方法
US7773324B2 (en) 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method
US7768732B2 (en) * 2005-04-12 2010-08-03 Stmicroelectronics, Inc. Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods
US7183959B1 (en) 2005-11-30 2007-02-27 Honeywell International, Inc. Method and system for implementing a reduced latency, wideband pulse density modulation digital to analog converter
US7501895B2 (en) * 2006-06-09 2009-03-10 Seagate Technology Llc Channel state aided automatic gain control
CN101192862B (zh) 2006-11-30 2013-01-16 昂达博思公司 用于无线通信系统的自动增益控制方法和设备
US7986931B2 (en) * 2006-12-12 2011-07-26 Industrial Technology Research Institute RFID reader and circuit and method for echo cancellation thereof
US7933701B2 (en) * 2006-12-28 2011-04-26 Caterpillar Inc. Closed-loop motion-control system using error to modify gain
CN101013914B (zh) * 2007-02-15 2010-12-08 中兴通讯股份有限公司 一种用于wcdma移动终端的自动增益控制方法及装置
CN101692601B (zh) * 2009-06-03 2014-03-26 北京中星微电子有限公司 一种自动增益控制装置及包含该装置的音频控制系统
US8795179B2 (en) * 2011-04-12 2014-08-05 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Methods, modules, and systems for gain control in B-mode ultrasonic imaging
EP2573631B1 (en) * 2011-09-23 2015-10-21 Honeywell spol s.r.o. Controller that estimates delayed manipulated variables
US10455765B2 (en) * 2017-08-31 2019-10-29 Cnh Industrial America Llc Method and system for controlling the height of agricultural implement relative to the ground

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE559472C (de) 1930-01-14 1932-09-21 Laval Separator Co De Melkanlage
US3667043A (en) * 1969-09-19 1972-05-30 Telcom Inc Constant gain bandwidth product communication satellite repeater
FR2154362B1 (ja) * 1971-10-01 1976-03-26 Thomson Csf
US3745571A (en) * 1972-02-18 1973-07-10 Us Navy Coherent digital multifunction processor
ZA733767B (en) * 1972-07-25 1974-04-24 Standard Telephones Cables Ltd Automatic gain control arrangement
US4334185A (en) * 1980-12-18 1982-06-08 Motorola, Inc. Circuit for automatic gain control with constant response time
US4498036A (en) * 1983-08-15 1985-02-05 Pneumo Corporation Adaptive control system
JPH08368B2 (ja) 1989-07-21 1996-01-10 富士通株式会社 ロボットの遠隔操作装置
US5068591A (en) * 1989-11-15 1991-11-26 Sundstrand Corporation Speed control for electrical generating system
JPH052420A (ja) 1991-06-26 1993-01-08 Mitsubishi Motors Corp 無軌道車両の曲線通過方式
US5222078A (en) * 1991-11-13 1993-06-22 Motorola, Inc. Data signal compensation apparatus for use in a receiver
US5222250A (en) * 1992-04-03 1993-06-22 Cleveland John F Single sideband radio signal processing system
WO1993025019A1 (en) * 1992-06-01 1993-12-09 Fujitsu Limited Compensator for interference between cross polarizations and cross polarization interference eliminator using the compensator
JPH06243580A (ja) * 1993-02-15 1994-09-02 Hitachi Ltd Ａｇｃ回路
US5469115A (en) * 1994-04-28 1995-11-21 Qualcomm Incorporated Method and apparatus for automatic gain control in a digital receiver
US5627857A (en) * 1995-09-15 1997-05-06 Qualcomm Incorporated Linearized digital automatic gain control
US5784410A (en) * 1996-06-03 1998-07-21 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method
US5960091A (en) * 1997-04-25 1999-09-28 White; Stanley A. Adaptive removal of resonance-induced noise
JP3135867B2 (ja) * 1997-06-09 2001-02-19 スワ電子株式会社 水晶振動子のｃｉ測定方法および水晶発振回路
US6351529B1 (en) * 1998-04-27 2002-02-26 3Com Corporation Method and system for automatic gain control with adaptive table lookup
US6268972B1 (en) * 1998-09-18 2001-07-31 International Business Machines Corporation Method for measuring relative and absolute amplitudes of a signal read from a data storage medium
US6166850A (en) * 1998-11-04 2000-12-26 Nortel Networks Limited Optical amplifier gain control
US6556685B1 (en) * 1998-11-06 2003-04-29 Harman Music Group Companding noise reduction system with simultaneous encode and decode
GB2343815B (en) * 1998-11-12 2003-10-22 Sony Uk Ltd Digital receiver
US6369857B1 (en) * 1999-05-13 2002-04-09 Sarnoff Corporation Receiver for analog and digital television signals
JP2001007763A (ja) 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 送信電力制御装置
KR100320481B1 (ko) * 2000-01-27 2002-01-12 구자홍 자동 이득 조절 신호 발생 장치
JP2001251256A (ja) 2000-03-03 2001-09-14 Sanyo Electric Co Ltd 受信電力推定機能を有する無線受信機および受信電力推定方法

Also Published As

Publication number Publication date
CN1189032C (zh) 2005-02-09
DE10223510B4 (de) 2006-05-04
US20030123581A1 (en) 2003-07-03
US7409018B2 (en) 2008-08-05
DE10223510A1 (de) 2003-07-17
KR100436762B1 (ko) 2004-06-23
CN1430413A (zh) 2003-07-16
KR20030058878A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
EP1345375B1 (en) Method and apparatus for frequency modulation
US8295396B2 (en) System and method for power control in a wireless transmitter
US7148829B2 (en) Delta-sigma modulation circuit with gain control function
JP2003209762A (ja) 非線形的に可変される制御値を出力する自動利得調節装置及びその利得調節信号出力方法
US20080068240A1 (en) Transmission circuit and communication device
US20070013567A1 (en) Transmission circuit and communication device
JP2004248288A (ja) 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法
KR100514340B1 (ko) 디지털 데이터 변환 장치
TWI547842B (zh) 觸控偵測系統、差異積分調變器及其調變方法
US8792579B2 (en) Continuous open loop control to closed loop control transition
US8699976B2 (en) Transmitter with hybrid closed loop power control
JP5401630B2 (ja) コヒーレント光受信機における同相成分および直交成分の電力調整
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
WO2013140914A1 (ja) 送信機および送信方法
US7447283B2 (en) Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor
KR100625238B1 (ko) 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법
JPWO2020175581A1 (ja) デルタシグマ変調装置及び通信機器
JP5505520B2 (ja) 信号変調回路、信号変調装置および信号変調方法
EP3340474A1 (en) Sigma-delta converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051212

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060209

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060303