KR100320481B1

KR100320481B1 - 자동 이득 조절 신호 발생 장치

Info

Publication number: KR100320481B1
Application number: KR1020000004017A
Authority: KR
Inventors: 전정식
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-01-27
Filing date: 2000-01-27
Publication date: 2002-01-12
Also published as: US6678010B2; US20010010563A1; KR20010076689A

Abstract

AGC 신호 발생 장치에 관한 것으로서, 특히 적분기를 반복 리셋시킴으로써, 입력되는 신호의 이득과 원하는 이득과의 차이가 많이 나는 경우에도 적분값이 커지는 것을 방지하며, 또한 상기 적분기에 사용되는 반복 리셋의 주기를 짧게 하여 채널 상에 빠른 이동체가 존재하는 경우에 민감한 반응을 함과 동시에 주기가 짧아짐으로 인하여 발생되는 잔류 지터에 의한 수신기의 성능 감소를 최소화하여 모든 채널의 전반적인 이득의 변화에 대하여 수신기의 성능을 향상시킬 수 있다.

Description

자동 이득 조절 신호 발생 장치{Apparatus generating AGC signal}

본 발명은 잔류측파대(VSB) 방식을 사용하는 디지탈 TV 수신기에서의 자동 이득 조절(Auto Gain Control ; AGC) 신호 발생 장치에 관한 것이다.

디지털 TV는 극장에서의 감동을 안방에서 그대로 느낄 수 있도록 하기 위해 개발된 TV 시스템이다. 현재의 아날로그 TV와 비교할 때 화면의 해상도가 훨씬 높고(예：1080×1920) 가로방향으로 더 넓으며 (영화의 종횡비인 4：3.5：3.1.85：1.2.4:1 등을 최대한 수용할 수 있도록 16:9로 결정됨) CD 수준의 음향이 다채널(최대 5.1채널)로 공급된다.

이러한 디지털 TV는 미국, 유럽, 일본이 각각 나름대로 방송방식 및 규격을 마련하여 표준화를 추진하고 있다. 미국의 경우 전송 포맷은 미국의 제니스(Zenith)에서 제안한 잔류측파대(VSB) 방식을 채택하고 있고, 압축 포맷은 비디오 압축에는 엠펙(MPEG)을, 오디오 압축에는 돌비 AC-3을 채택하고 있으며, 디스플레이 포맷은 기존의 디스플레이 방법과 호환성을 갖도록 규정하고 있다.

한편, 송신부에서 송신되는 신호의 이득(gain)의 크기는 항상 일정하지만 수신기까지의 거리와 수신기에 도달할 때까지 여러 종류의 채널을 거치면서 신호의 이득의 크기가 변하게 된다. 이렇게 이득의 크기가 변환 신호가 수신기에 입력되는데, 수신기 중 대부분의 디지털 부분은 항상 일정한 이득의 크기를 가지고 신호가 입력된다고 가정하고 설계를 하게 된다. 따라서, 수신기로 입력되는 아날로그 신호의 이득을 조절하여 항상 일정한 크기의 이득을 가지도록 한 다음 디지털 신호로변환시켜야 할 필요가 있다. 이때, 송신 파워, 수신 파워에 따라 송신단의 레벨은 수신단의 레벨보다 클 수도 작을 수도 있으므로 이득 조절이 필요하다.

이 역할을 수행하는 것이 자동 이득 조절(Auto gain control) 장치이다. 상기 AGC 장치는 입력되는 신호의 평균 또는 파워(Power)를 보고 현재 입력 신호의 이득(gain)을 판단한다. 그리고, 이때 판단된 이득에 따라 RF와 IF(중간 주파수)단에 있는 아날로그 회로에 있는 증폭기 등을 제어하여 신호가 원하는 크기를 가지도록 한다.

현재 사용되는 대부분의 전송방식에는 도 1과 같은 지연된(Delayed) AGC 방식이 많이 사용된다.

먼저, VSB 변조된 고주파(RF) 신호가 안테나(101)를 통해 수신되면 튜너(102)는 튜닝에 의해 원하는 채널의 주파수를 선택한 후 중간 주파(IF) 신호로 변환한다. 이때 생성된 IF 신호로부터 정확한 기저 대역 신호를 복구하기 위하여 복조부(Demodulator)(103)를 사용한다.

이때, 상기 복조부(103)에서 복구된 아날로그의 기저 대역 신호는 A/D 변환부(104)로 입력되고, 상기 A/D 변환부(104)는 이를 디지털 신호로 변환하여 디지털 처리부(105)와 AGC 신호 발생부(106)로 출력한다. 또한, 상기 복조부(103)는 AGC 신호 발생부(106)로부터 피드백되는 이득 조절 신호(GainUp, GainDn)에 따라 이득을 올리거나 내린다.

그리고, 상기 디지털 처리부(Digital processor)(105)는 상기 디지털 신호로부터 심볼간 간섭을 일으키는 진폭의 선형 왜곡, 건물이나 산등에서 반사되어 생기는 고스트 등을 수정하는 등화를 수행한 후, 전송 채널을 통하여 발생된 에러등을 정정하며, 비디오 디코더(107)는 상기 에러 정정된 신호를 MPEG 알고리즘으로 디코딩하여 시청자가 볼 수 있는 신호로 만든 후 디스플레이 장치(108)로 출력한다.

한편, AGC 신호 발생부(106)는 현재 입력되고 있는 디지털 신호의 이득의 크기를 판단한 후 입력 신호의 이득을 크게 하기 위한 이득 업 조절 신호(GainUp), 또는 작게 하기 위한 이득 다운 조절 신호(GainDn)를 상기 복조부(103)로 피드백하여 A/D 변환부(104)로 입력되는 아날로그 신호의 이득이 원하는 상태가 되도록 한다.

즉, 실제 이득을 조절하는 방법으로는 먼저 파워 온시나 채널의 변화시 수신기가 가질 수 있는 최대의 이득을 가지도록 설정한 다음, 입력 신호의 이득의 크기에 따라 복조부(103)에서 먼저 이득을 조절한다.

만일, 상기 복조부(103)의 이득 조절 능력이 한계에 도달하였는데도 A/D 변환부(104)의 출력 신호가 원하는 크기가 아니면 상기 복조부(103)에서 다시 튜너(102)로 delayed AGC 신호를 전달하여 튜너(102)의 이득을 조절함으로써, 입력 신호의 크기에 대한 이득을 일정하게 유지하도록 한다.

이때, 상기 AGC 신호 발생부(106)는 입력 신호의 크기에서 이득을 어떤 쪽으로 조절할 것인지를 판단하는 블록으로서, 상기 AGC 장치에서 가장 중요한 역할을 한다.

도 2는 종래의 AGC 신호 발생부의 일 실시예를 나타낸 상세 블록도로서, 입력신호의 절대 값에 대한 평균을 보고 입력 신호의 이득을 판단한 후 이득업/다운(Gain Up/Dn) 신호를 생성하여 신호에 대한 이득을 조절한다.

즉, 입력되는 디지털 신호는 절대값 연산부(201)에서 절대값을 취한 후 적분기(202)로 전달한다. 상기 적분기(202)에서는 절대값 연산부(201)의 출력의 평균을 구하기 위하여 적분을 한 후 평균값 계산부(203)로 출력한다. 이때, 입력 신호를 제곱하지 않고 절대값을 구하므로 절대값 연산부(201)의 출력 비트는 입력 신호의 비트 수 보다 1비트 줄일 수 있다.

상기 평균 계산부(203)는 상기 적분기(202)의 출력으로부터 입력 신호의 절대값에 대한 평균을 구한 후 평균값을 원하는 값으로 맞추도록 이득 조절 신호(Gain Up/Dn)를 생성한다. 상기 이득 조절 신호(Gain Up/Dn)는 복조부(103)로 전달되어 A/D 변환부(104)로 입력되는 신호의 이득의 크기를 조절한다.

이때, 도 3과 같이 적분기(203)의 버퍼(303)를 동작 초기에 한번만 초기화(reset)하고, 계속해서 적분을 하면 가산기(302)에서 이득에 대한 적분 값이 무한대로 커지고, 이를 실제 하드웨어로 구성하는 것은 불가능하다.

따라서, 상기 가산기(302) 전단에 감산기(301)를 구성하여 입력되는 신호에서 원하는 평균값을 뺀 후 적분을 하도록 하면 적분 값이 상당히 작아지므로 하드웨어 구성이 용이하다. 즉, 적분기(202)의 하드웨어 구성에 상당한 부담을 줄일 수 있다.

그러나, 상기된 도 3의 적분기의 경우에도 동작 초기에 한번만 초기화하므로 입력되는 신호의 이득과 원하는 이득과의 차이가 많이 나는 경우에 대해서는 적분값이 커지는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반복적으로 적분기를 초기화하여, 항상 일정한 크기의 신호를 얻을 수 있게 하는 AGC 신호 발생 장치를 제공함에 있다.

본 발명의 다른 목적은 AGC의 속도를 향상시켜 빠른 이동체가 채널상에 존재하는 경우에도 수신이 가능하게 하는 AGC 신호 발생 장치를 제공함에 있다.

도 1은 AGC 기능을 갖는 일반적인 디지털 TV 수신기의 구성 블록도

도 2는 도 2의 AGC 신호 발생부의 상세 블록도

도 3은 도 2의 적분기의 상세 블록도

도 4는 본 발명에 따른 적분기의 상세 블록도

도 5는 도 4의 적분기가 적용된 본 발명의 제 1 실시예에 따른 AGC 신호 발생 장치의 구성 블록도

도 6은 도 4의 적분기가 적용된 본 발명의 제 2 실시예에 따른 AGC 신호 발생 장치의 구성 블록도

도 7은 본 발명에 따른 AGC 신호 발생 장치의 특성 곡선의 예를 보인 도면

도면의 주요부분에 대한 부호의 설명

501,601 : A/D 변환부 502,602 : 절대값 연산부

503,603 : 감산기 504,604 : 가산기

505,506,605,606 : 버퍼 507,607 : 분주기

508,610 : 업/다운 신호 발생부 509,611 : 충전 펌프

608 : 부호-크기 변환부 609 : 제곱부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 AGC 장치는, 입력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부와, 상기 A/D 변환부의 출력에 절대값을 취하고 상기 절대값으로부터 기 설정된 평균을 제거한 후 이전까지 적분된 값과 현재 입력되는 값을 더하여 누적하며, 일정 주기로 초기화되는 적분부와, 상기 적분부의 출력에서 평균을 구하고, 적분되는 시간에 비례하는 일정한 수의 하위 비트를 제거하는 분주부와, 상기 분주부의 출력으로부터 이득 조절을 위한 업/다운 신호를 발생하는 업/다운 신호 발생부와, 시스템의 동작 초기에서부터 현재까지의 이득 조절에 사용된 정보를 저장하며, 상기 정보와 상기 업/다운 신호 발생부에서 출력되는 업/다운 신호에 대한 정보를 더하여 상기 A/D 변환부로 입력되는 아날로그 신호의 이득을 조절하는 충전 펌프를 포함하여 구성되는 것을 특징으로 한다.

상기 적분부로 입력되는 반복 리셋 신호의 주기를 짧게 하는 것을 특징으로 하는 한다.

상기 업/다운 신호 발생부는 상기 분주부의 출력을 부호와 크기 정보로 변환한 후 상기 부호 정보로부터 이득 조절의 방향을 결정하고, 상기 크기 정보로부터 이득 조절양을 결정하는 것을 특징으로 한다.

상기 업/다운 신호 발생부는 상기 크기 정보를 제곱근하여 이득 조절양을 결정하는 것을 특징으로 한다.

본 발명은 수신기의 성능 감소 없이 채널 상의 이득의 변화에 빠르게 대응하도록 하는데 있다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

본 발명에서는 먼저, 입력되는 신호의 이득과 원하는 이득과의 차이가 많이 나는 경우 적분값이 커지는 것을 방지하기 위하여 적분기를 반복 리셋시킨다.

도 4는 이러한 본 발명에 따른 적분기의 구성 블록도로서, 입력되는 신호에서 평균값을 빼는 감산기(401), 상기 감산기(401)의 출력과 이전까지 적분된 값을 더하는 가산기(402), 반복 리셋 신호에 따라 반복적으로 초기화되며 상기 가산기(402)의 출력을 저장하는 버퍼(403), 및 상기 반복 리셋 신호에 의해 인에이블되어 상기 버퍼(403)가 리셋되기 직전의 값을 가산기(402)로부터 입력받아 저장하는 버퍼(404)로 구성된다. 상기 적분기의 상세 동작은 뒤에서 AGC 신호 발생 장치와 함께 설명하기로 한다.

즉, 적분을 무한대로 하는 것이 아니라 적분된 값이 저장된 버퍼(403)를 반복 리셋(repeated reset) 신호에 따라 반복적으로 초기화시켜 적분된 값을 제거하고, 다시 처음부터 적분을 하도록 하면 한정된(또는 적은 양의) 하드웨어로 적분기를 구성할 수 있다.

이때, 도 4와 같이 적분된 값을 주기적으로 초기화하는 경우에는 초기화 직전까지 적분된 값을 저장하는 버퍼(404)가 추가로 필요하다.

본 발명은 상기 적분기를 적용한 AGC 신호 발생 장치를 제 1, 제 2 실시예로 나누어 설명한다.

제 1 실시예

도 5는 도 4의 적분기를 적용한 본 발명의 제 1 실시예에 따른 AGC 신호 발생 장치의 구성 블록도로서, 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부(501), 상기 A/D 변환부(501)의 출력에 절대값을 취하는 절대값 연산부(502), 상기 절대값 연산부(502)의 출력으로부터 원하는 평균을 제거한 후 일정 주기로 이전까지 적분된 값과 현재 입력되는 값을 더하여 누적하는 적분기(400), 상기 적분기(400)의 출력에서 평균을 구하고, 적분되는 시간에 비례하는 일정한 수의 하위 비트를 제거하는 분주기(507), 상기 분주기(507)의 출력으로부터 이득 조절을 위한 업/다운 신호를 발생하는 업/다운 신호 발생부(508), 시스템의 동작 초기에서부터 현재까지의 이득 조절에 사용된 정보를 저장하며, 상기 정보와 상기 업/다운 신호 발생부(508)에서 출력되는 Up/Dn 신호에 대한 정보를 추가하여 복조기(103)의 이득을 조절하는 충전 펌프(Charge pump)로 구성된다.

이와 같이 구성된 도 5에서 A/D 변환부(501)는 아날로그 신호를 디지털 신호로 변환시키고, 절대값 연산부(502)는 상기 A/D 변환부(501)의 출력에 절대값을 취하여 적분기(400)의 감산기(503)로 출력한다.

상기 감산기(503)에서는 입력 신호의 절대값으로부터 원하는 평균을 제거한 후 가산기(504)로 출력하고, 상기 가산기(503)는 이전까지 적분된 값과 현재 입력되는 값을 더한다.

이때, 더해진 값은 다음 신호와 더해지기 위하여 버퍼(505)에 저장되고, 반복 리셋 신호에 의해서 버퍼(505)가 초기화될 때 버퍼(506)는 상기 반복 리셋 신호에 의해 인에이블되어 상기 가산기(504)의 출력을 저장한다.

그리고, 상기 버퍼(506)의 출력은 분주기(507)로 출력되고, 상기 분주기(507)는 상기 버퍼(506)의 출력에서 평균을 구하고, 또한 입력되는 신호의 순시값에 의한 영향을 무시하기 위하여 적분되는 시간에 비례하는 일정한 수의 하위 비트를 제거한다.

이때, 상기 분주기(507)의 출력은 아날로그 단에서 입력되는 신호로부터 예상되는 평균값을 제거한 신호의 평균을 구한 값이기 때문에 입력 신호의 이득이 원하는 값을 가진다면, 상기 분주기(507)의 출력은 '0'이 될 것이다.

그러나, 입력 신호의 이득이 크거나 작으면 '0'이 아닌 다른 값을 가지게 된다. 이 값이 입력 신호의 이득에 관한 정보이다.

상기 이득에 관한 정보는 업/다운 신호 발생부(507)로 출력되고, 상기 업/다운 신호 발생부(508)는 아날로그 단에서 입력되는 신호의 이득을 크게 할 것인지 아니면 작게 할 것인지에 대한 신호인 업/다운(Up/Dn) 신호를 출력한다.

이때, 상기 적분기(400)는 하드웨어의 크기를 줄이기 위하여 반복 리셋 신호에 의해 주기적으로 초기화되므로 상기 업/다운 신호 발생부(508)에서 생성된 Up/Dn 신호는 일정 구간에 대한 이득 조절 정보이다.

따라서, 시스템의 동작 초기에서부터 현재까지의 이득 조절에 사용된 정보를 저장하고 있어야 한다. 이 역할을 하는 것이 충전 펌프(Charge pump)(509)이다. 상기 충전 펌프(509)에서는 지금까지 이득 조절에 사용된 정보에 현재 입력되는 Up/Dn 신호에 대한 정보를 추가하여 전체의 이득을 조절한다. 즉, 상기 충전 펌프(509)의 출력은 도 1의 복조기(103)로 입력되어 아날로그 신호의 이득을 조절한다.

이때, 도 5의 적분기(400)에서 초기화에 사용되는 반복 리셋 신호의 주기는 상황에 따라 조절할 수 있다. 만일, 초기화의 주기가 길면 많은 시간 동안 입력되는 신호를 적분하므로 좀 더 정확한 이득에 관한 정보를 얻을 수 있는 반면, 초기화의 주기를 짧게 하면 입력 신호의 이득의 변화가 많은 경우에 대하여 민감한 대처를 할 수 있다.

또한, 초기화의 주기가 긴 경우에는 적분 후 많은 수의 하위 비트를 제거하여야 한다. 그러나, 주기를 짧게 하는 경우에는 상대적으로 적은 수의 하위 비트를 제거하여야 한다. 따라서, 초기화의 주기가 짧은 경우에는 적은 수의 하위 비트를 제거하므로 입력 신호의 순시값 및 입력 신호에 포함되어 있는 잡음의 영향을 상대적으로 많이 받게 되어 자동 이득 장치의 수렴 후 잔류 지터가 커진다. 따라서, 초기화의 주기를 짧게 하면, 입력 신호의 이득의 변화에 대하여는 민감한 반응을 하여 채널 상에 빠른 이동체 예를 들면, 비행기등이 존재하는 경우에는 초기화의 주기가 긴 경우보다 우수한 성능을 가지지만 잔류 지터가 커져 이득의 변화가 거의 없는 일정한 채널의 경우에는 A/D 변환부(501)로 입력되는 아날로그 신호의 크기의 떨림(variation)이 커져 수신기의 성능 감소가 초래된다.

제 2 실시예

도 6은 본 발명의 제 2 실시예에 따른 AGC 신호 발생 장치의 구성 블록도로서, 적분기에 사용되는 반복 리셋의 주기를 짧게 하여 채널 상에 빠른 이동체가 존재하는 경우에 민감한 반응을 함과 동시에 주기가 짧아짐으로 인하여 발생되는 잔류 지터에 의한 수신기의 성능 감소를 최소화하여 모든 채널에 관한 전반적인 이득의 변화에 관한 성능을 향상시키는데 있다.

먼저, A/D 변환부(601)로부터 출력되는 신호가 절대값 연산부(602), 적분기(400)를 거쳐 적분된 값을 저장하는 버퍼(606)까지는 도 7과 같으며 동일한 동작을 한다. 이때, 상기 적분기(400)의 버퍼(605)의 초기화와 적분 값을 저장하는 버퍼(606)의 인에이블에 사용되는 반복 리셋 신호의 주기를 짧게 하여 채널상의 빠른 이동체에 대하여 민감한 반응을 하게 한다.

한편, 반복 리셋 신호의 주기가 짧으므로 분주기(607)는 적은 수의 하위 비트를 제거한다.

이때, 상기 분주기(607)의 출력 값을 바로 이득 조절에 사용하면 잔류 지터가 커지게 된다.

따라서, 본 발명은 이를 방지하기 위하여 상기 분주기(607)의 출력은 부호-크기(Signed-magnitude) 변환부(608)로 입력된다. 상기 부호-크기 변환부(608)는 상기 분주기(607)의 출력으로부터 부호와 분주기(607) 출력의 절대값에 해당하는 크기(Magnitude)를 구한다.

이때, 상기 부호는 업/다운 신호 발생부(610)로 입력되고, 크기는 제곱기(609)로 입력되어 제곱된 후 업/다운 신호 발생부(610)로 입력된다.

상기 업/다운 신호 발생부(610)는 이득을 키울 것인가, 낮출 것인가에 대한 이득 방향 즉, 이득을 음의 방향으로 조절할 것인가, 양의 방향으로 조절할 것인가는 상기 부호로 결정하고, 이때의 이득 조절양은 상기 제곱기(609)에서 제곱된 크기 정보로 결정한다. 즉, 상기 업/다운 신호는 상기 부호와 제곱된 크기 정보를 이용하여 상기와 같이 Up/Dn 신호를 생성한 후 충전 펌프(611)로 출력한다.

상기 충전 펌프(611)에서는 지금까지 이득 조절에 사용된 정보에 현재 입력되는 Up/Dn 신호에 대한 정보를 추가하여 전체의 이득을 조절한다. 즉, 상기 충전 펌프(509)의 출력은 도 1의 복조기(103)로 입력되어 A/D 변환부(601)로 입력되는 아날로그 신호의 이득을 조절한다.

도 7에는 같은 크기의 적분 구간은 사용하였을 경우 도 5의 AGC 신호 발생 장치와 도 6의 AGC 신호 발생 장치의 특성이 나타나 있다.

도 5에 의한 특성(701)은 분주기(507) 출력의 크기 및 부호에 비례하여 이득의 조절이 이루어진다.

한편, 도 6에 의한 특성(702)은 제곱기(609)를 사용하였으므로 분주기(607)출력의 부호 및 크기의 제곱에 비례한다.

도 7에서 진하게 표시된 부분을 보면, 도 5보다 도 6에 의한 이득 조절양이 작고, 이 외 부분에서는 도 6의 이득 조절양이 더 크다. 도 7의 특성 곡선(703)은 도 5의 AGC 신호 발생 장치에서 반복 리셋 신호의 주기를 길게 한 경우의 특성 곡선이다.

여기서, 채널의 이득 변화가 없는 경우에는 한번 이득이 조절되면 추가적인 이득의 조절은 거의 없다. 이는 이득이 조절된 후에는 이미 A/D 변환부로 입력되는 아날로그 신호의 이득이 원하는 평균값을 가지므로 적분기의 출력은 거의 '0'에 가깝기 때문이다. 따라서, 이러한 경우는 이득의 조절을 적게 하여야 자동 이득 조절 장치의 수렴 후 잔류 지터가 작아진다.

한편, 채널 상에 빠른 이동체 등이 존재하면 입력되는 신호의 이득의 변화가 심해지고 적분기의 출력 변화도 심하다. 이러한 경우에 잔류 지터의 크기를 작게 하기 위하여 이득 조절을 적게 할 경우에는 채널의 변화를 잘 따라가지 못하여 수신기의 성능이 감소한다. 따라서, 채널 상에서 이득의 변화가 심한 잡음이 존재하는 경우에는 이득 조절을 크게 하여 채널의 변화에 민감하게 반응할 필요가 있다. 도 7의 특성 곡선(703)의 경우는 같은 크기의 적분 값에 대한 상대적인 이득 조절양이 작다. 또한, 특성 곡선(701)의 경우는 같은 양의 적분기의 출력에 대하여 특성 곡선(703)보다 이득 조절양이 크다.

그러나, 특성 곡선(702)의 경우는 적분기 출력의 절대 값이 작을 경우는 이득 조절 양이 특성 곡선(703)과 비슷하고, 적분기 출력의 절대 값이 클 경우에는 이득 조절양이 특성 곡선(701)보다 크다.

따라서, 도 6과 같은 AGC 신호 발생 장치를 사용한 경우에 채널 상의 이득의 변화가 안정된 경우는 수렴후의 잔류 지터를 적게 하고, 채널 상의 이득의 변화가 심한 경우에도 민감하게 반응하게 특성 곡선(701)과 (703)의 장점을 모두 가질 수 있다.

한편, 도 6에는 AGC 장치의 수렴 후의 잔류 지터를 줄이기 위하여 제곱기를 사용하였으나, 상기 제곱기 이외에 세 제곱기 등 고차 제곱기를 사용하여도 같은 효과를 얻을 수 있다.

또한, 본 발명에서는 복조를 아날로그로 수행하는 경우를 예로 들었다. 그러나, 복조를 디지털로 처리를 하는 경우에는 A/D 변환부 전단의 중간 주파수 대역에 AGC용 증폭기를 따로 사용한다. 이러한 경우에는 AGC 신호 발생 장치의 출력은 복조기가 아닌 중간 주파수 대역에 있는 AGC용 증폭기에 입력시키면 된다. 즉, A/D 변환부의 뒷단에서는 이미 슬라이스 에러가 존재하므로 이득 조절이 의미가 없다. 그러므로, 복조를 아날로그로 수행하든 디지털로 수행하든 이득 조절은 A/D 변환부 앞단에서 해야 한다.

이상에서와 같이 본 발명에 따른 AGC 신호 발생 장치에 의하면, 적분기를 반복 리셋시킴으로써, 입력되는 신호의 이득과 원하는 이득과의 차이가 많이 나는 경우에도 적분값이 커지는 것을 방지하며, 특히 상기 적분기에 사용되는 반복 리셋의 주기를 짧게 하여 채널 상에 빠른 이동체가 존재하는 경우에 민감한 반응을 함과 동시에 주기가 짧아짐으로 인하여 발생되는 잔류 지터에 의한 수신기의 성능 감소를 최소화하여 모든 채널의 전반적인 이득의 변화에 대하여 수신기의 성능을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

입력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털(A/D) 변환부;

상기 A/D 변환부의 출력에 절대값을 취하고 상기 절대값으로부터 기 설정된 평균을 제거한 후 이전까지 적분된 값과 현재 입력되는 값을 더하여 누적하며, 일정 주기로 초기화되는 적분부;

상기 적분부의 출력에서 평균을 구하고, 적분되는 시간에 비례하는 일정한 수의 하위 비트를 제거하는 분주부;

상기 분주부의 출력으로부터 이득 조절을 위한 업/다운 신호를 발생하는 업/다운 신호 발생부; 그리고

시스템의 동작 초기에서부터 현재까지의 이득 조절에 사용된 정보를 저장하며, 상기 정보와 상기 업/다운 신호 발생부에서 출력되는 업/다운 신호에 대한 정보를 더하여 상기 A/D 변환부로 입력되는 아날로그 신호의 이득을 조절하는 충전 펌프를 포함하여 구성되는 것을 특징으로 하는 자동 이득 조절 신호 발생 장치.
제 1 항에 있어서, 상기 적분부는

입력되는 디지털 신호에 절대값을 취하는 절대값 연산부와,

상기 절대값으로부터 기 설정된 평균값을 빼는 감산기와,

상기 감산기의 출력과 이전까지 적분된 값을 더하는 가산기와,

반복 리셋 신호에 따라 반복적으로 초기화되며 상기 가산기의 출력을 저장하고 저장된 값을 상기 가산기로 피드백하는 제 1 저장부와,

상기 반복 리셋 신호에 의해 인에이블되어 상기 제 1 저장부가 리셋되기 직전의 값을 가산기로부터 입력받아 저장하는 제 2 저장부로 구성되는 것을 특징으로 하는 자동 이득 조절 신호 발생 장치.
제 1 항에 있어서,

상기 적분부로 입력되는 반복 리셋 신호의 주기를 짧게 하는 것을 특징으로 하는 자동 이득 조절 신호 발생 장치.
제 1 항에 있어서, 상기 업/다운 신호 발생부는

상기 분주부의 출력을 부호와 크기 정보로 변환한 후 상기 부호 정보로부터 이득 조절의 방향을 결정하고, 상기 크기 정보로부터 이득 조절양을 결정하는 것을 특징으로 하는 자동 이득 조절 신호 발생 장치.
제 4 항에 있어서, 상기 업/다운 신호 발생부는

상기 크기 정보를 제곱근하여 이득 조절양을 결정하는 것을 특징으로 하는 자동 이득 조절 신호 발생 장치.