JP2003203981A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2003203981A JP2003203981A JP2002001795A JP2002001795A JP2003203981A JP 2003203981 A JP2003203981 A JP 2003203981A JP 2002001795 A JP2002001795 A JP 2002001795A JP 2002001795 A JP2002001795 A JP 2002001795A JP 2003203981 A JP2003203981 A JP 2003203981A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- input
- output
- resistance element
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波数においても２つの出力信号間の位相
差を精度良く９０度とする９０度移相器を集積化した集
積回路装置を提供する。 【解決手段】 互いに静電容量が等しい４つの入力側キ
ャパシタと、互いに静電容量が等しい４つの出力側キャ
パシタとを備える９０度移相器を集積した集積回路装置
において、前記入力側キャパシタと前記出力側キャパシ
タとを１の環に沿って一列に平面配置されており、か
つ、これらの入力側キャパシタと出力側キャパシタとが
当該列上に１つずつ交互に配列されている前記入力側キ
ャパシタと前記出力側キャパシタとを１つずつ交互に環
状に平面配置する。更に、９０度移相器を構成する８つ
の抵抗素子を前記キャパシタがなす環の内側に配設す
る。
差を精度良く９０度とする９０度移相器を集積化した集
積回路装置を提供する。 【解決手段】 互いに静電容量が等しい４つの入力側キ
ャパシタと、互いに静電容量が等しい４つの出力側キャ
パシタとを備える９０度移相器を集積した集積回路装置
において、前記入力側キャパシタと前記出力側キャパシ
タとを１の環に沿って一列に平面配置されており、か
つ、これらの入力側キャパシタと出力側キャパシタとが
当該列上に１つずつ交互に配列されている前記入力側キ
ャパシタと前記出力側キャパシタとを１つずつ交互に環
状に平面配置する。更に、９０度移相器を構成する８つ
の抵抗素子を前記キャパシタがなす環の内側に配設す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、９０度移相器を集
積した集積回路装置の回路配置に関する。
積した集積回路装置の回路配置に関する。
【０００２】
【従来の技術】近年、インターネット等の情報通信の利
用が広まるに従って、無線通信についても広帯域化の要
望が高まりをみせており、これに呼応して高周波数に対
応した９０度移相器が求められている。また、携帯電話
機に代表されるように、無線通信装置の小型化のニーズ
が高く、９０度移相器についても集積回路装置に組み込
まれる必要がある。
用が広まるに従って、無線通信についても広帯域化の要
望が高まりをみせており、これに呼応して高周波数に対
応した９０度移相器が求められている。また、携帯電話
機に代表されるように、無線通信装置の小型化のニーズ
が高く、９０度移相器についても集積回路装置に組み込
まれる必要がある。
【０００３】この９０度移相器の集積化に際し、例え
ば、図１のような回路構成の９０度移相器を集積回路装
置に集積した例として、図７のような回路配置が知られ
ている。図１は、発振器からの差動信号を入力端子対Ｉ
Ｎにより受け付け、その位相が互いに９０度の位相差を
持つ２つの差動信号を生成して、出力端子対ＯＵＴ１と
出力端子対ＯＵＴ２とにそれぞれ出力する９０度移相器
の回路構成を示している。また、図７は、９０度移相器
を集積化した集積回路装置について、９０度移相器部分
の回路配置を示している。
ば、図１のような回路構成の９０度移相器を集積回路装
置に集積した例として、図７のような回路配置が知られ
ている。図１は、発振器からの差動信号を入力端子対Ｉ
Ｎにより受け付け、その位相が互いに９０度の位相差を
持つ２つの差動信号を生成して、出力端子対ＯＵＴ１と
出力端子対ＯＵＴ２とにそれぞれ出力する９０度移相器
の回路構成を示している。また、図７は、９０度移相器
を集積化した集積回路装置について、９０度移相器部分
の回路配置を示している。
【０００４】
【発明が解決しようとする課題】しかしながら、上に引
用した従来技術に係る集積回路装置においては、入力端
子対ＩＮへの入力信号が数ＧＨｚ以上の高周波であるよ
うな場合、出力端子対ＯＵＴ１からの出力信号と出力端
子対ＯＵＴ２からの出力信号との間の位相差が９０度か
ら大きく外れてしまい、９０度移相器として十分な性能
を得られないという問題がある。
用した従来技術に係る集積回路装置においては、入力端
子対ＩＮへの入力信号が数ＧＨｚ以上の高周波であるよ
うな場合、出力端子対ＯＵＴ１からの出力信号と出力端
子対ＯＵＴ２からの出力信号との間の位相差が９０度か
ら大きく外れてしまい、９０度移相器として十分な性能
を得られないという問題がある。
【０００５】また、この問題を解決するにあたって、上
記のような無線通信装置の小型化のニーズに考慮すれ
ば、９０度移相器を集積した集積回路装置自体の大型化
を伴うようなことがあってはならない。本発明は、以上
のような問題に鑑みてなされたものであって、集積回路
装置を大型化しないという制約条件を満たしつつ、高周
波数域においても２つの出力信号間の位相差を精度良く
９０度とすることができる９０度移相器を集積化した集
積回路装置を提供することを目的とする。
記のような無線通信装置の小型化のニーズに考慮すれ
ば、９０度移相器を集積した集積回路装置自体の大型化
を伴うようなことがあってはならない。本発明は、以上
のような問題に鑑みてなされたものであって、集積回路
装置を大型化しないという制約条件を満たしつつ、高周
波数域においても２つの出力信号間の位相差を精度良く
９０度とすることができる９０度移相器を集積化した集
積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る集積回路装置は、互いに静電容量が等
しい４つの入力側キャパシタと、互いに静電容量が等し
い４つの出力側キャパシタとを備える９０度移相器を集
積した集積回路装置であって、前記入力側キャパシタと
前記出力側キャパシタとは１の環に沿って一列に平面配
置されており、かつ、前記入力側キャパシタと前記出力
側キャパシタとが当該列上に１つずつ交互に配列されて
いることを特徴とする。
め、本発明に係る集積回路装置は、互いに静電容量が等
しい４つの入力側キャパシタと、互いに静電容量が等し
い４つの出力側キャパシタとを備える９０度移相器を集
積した集積回路装置であって、前記入力側キャパシタと
前記出力側キャパシタとは１の環に沿って一列に平面配
置されており、かつ、前記入力側キャパシタと前記出力
側キャパシタとが当該列上に１つずつ交互に配列されて
いることを特徴とする。
【０００７】このような構成によれば、９０度移相器を
構成する素子間の配線長を揃えると共に、より短縮する
ことができる。また、配線間および配線と集積回路基板
との寄生的な電磁的結合を抑制することができる。ま
た、前記入力側キャパシタと前記出力側キャパシタとで
あって、他の回路素子を介さずに電気的に直列に接続さ
れる一対のキャパシタは前記環上で隣り合うように配列
されていることを特徴とする。このようにすれば、キャ
パシタ間の配線長を短縮して９０度移相器の精度を向上
させることができる。
構成する素子間の配線長を揃えると共に、より短縮する
ことができる。また、配線間および配線と集積回路基板
との寄生的な電磁的結合を抑制することができる。ま
た、前記入力側キャパシタと前記出力側キャパシタとで
あって、他の回路素子を介さずに電気的に直列に接続さ
れる一対のキャパシタは前記環上で隣り合うように配列
されていることを特徴とする。このようにすれば、キャ
パシタ間の配線長を短縮して９０度移相器の精度を向上
させることができる。
【０００８】また、前記９０度移相器は４つの入力側抵
抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗
素子と前記出力側抵抗素子はいずれも、前記入力側キャ
パシタと前記出力側キャパシタがなす環状領域の内側に
配置されていることを特徴とする。このようにすれば、
キャパシタと抵抗素子の間や抵抗素子間の配線長を短縮
して９０度移相器の精度を向上させることができる。
抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗
素子と前記出力側抵抗素子はいずれも、前記入力側キャ
パシタと前記出力側キャパシタがなす環状領域の内側に
配置されていることを特徴とする。このようにすれば、
キャパシタと抵抗素子の間や抵抗素子間の配線長を短縮
して９０度移相器の精度を向上させることができる。
【０００９】また、前記入力側抵抗素子と前記出力側抵
抗素子とであって、他の回路素子を介さずに電気的に直
列に接続される一対の抵抗素子が空間的に近接配置され
ており、前記一対の抵抗素子のうち入力側抵抗素子が入
力側キャパシタに空間的に近接配置されていることを特
徴とする。このようにすれば、互いに関連するキャパシ
タと抵抗素子の間や抵抗素子間の配線長を短縮して９０
度位相器の精度を向上させることができる。
抗素子とであって、他の回路素子を介さずに電気的に直
列に接続される一対の抵抗素子が空間的に近接配置され
ており、前記一対の抵抗素子のうち入力側抵抗素子が入
力側キャパシタに空間的に近接配置されていることを特
徴とする。このようにすれば、互いに関連するキャパシ
タと抵抗素子の間や抵抗素子間の配線長を短縮して９０
度位相器の精度を向上させることができる。
【００１０】また、逆に、前記入力側抵抗素子と前記出
力側抵抗素子とであって、他の回路素子を介さずに電気
的に直列に接続される一対の抵抗素子が空間的に近接配
置されており、前記一対の抵抗素子のうち出力側抵抗素
子が出力側キャパシタに空間的に近接配置されている。
このようにしても、上と同様に、互いに関連するキャパ
シタと抵抗素子の間や抵抗素子間の配線長を短縮して９
０度位相器の精度を向上させることができる。
力側抵抗素子とであって、他の回路素子を介さずに電気
的に直列に接続される一対の抵抗素子が空間的に近接配
置されており、前記一対の抵抗素子のうち出力側抵抗素
子が出力側キャパシタに空間的に近接配置されている。
このようにしても、上と同様に、互いに関連するキャパ
シタと抵抗素子の間や抵抗素子間の配線長を短縮して９
０度位相器の精度を向上させることができる。
【００１１】また、前記４つの入力側抵抗素子は互いに
等しい抵抗値を有し、前記４つの出力側抵抗素子は互い
に等しい抵抗値を有していることを特徴とする。このよ
うにすれば、８つのキャパシタがなす環状領域内での抵
抗素子の配置を整えて、回路素子間の配線長を揃え易く
なるので、９０度移相器の精度を向上させることができ
る。
等しい抵抗値を有し、前記４つの出力側抵抗素子は互い
に等しい抵抗値を有していることを特徴とする。このよ
うにすれば、８つのキャパシタがなす環状領域内での抵
抗素子の配置を整えて、回路素子間の配線長を揃え易く
なるので、９０度移相器の精度を向上させることができ
る。
【００１２】また、具体的な回路構成として、第１の入
力側抵抗素子、第１の入力側キャパシタ、第２の入力側
抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗
素子、第３の入力側キャパシタ、第４の入力側抵抗素
子、第４の入力側キャパシタという順に、入力側キャパ
シタと入力側抵抗素子とが電気的に直列かつループ状に
接続された入力側ループ回路と、第１の出力側抵抗素
子、第１の出力側キャパシタ、第２の出力側抵抗素子、
第２の出力側キャパシタ、第３の出力側抵抗素子、第３
の出力側キャパシタ、第４の出力側抵抗素子、第４の出
力側キャパシタという順に、出力側キャパシタと出力側
抵抗素子とが電気的に直列かつループ状に接続された出
力側ループ回路とを備え、第４の入力側キャパシタと第
１の入力側抵抗素子との接続点と第１の出力側抵抗素子
と第１の出力側キャパシタとの接続点とが電気的に接続
され、第１の入力側キャパシタと第２の入力側抵抗素子
との接続点と第２の出力側抵抗素子と第２の出力側キャ
パシタとの接続点とが電気的に接続され、第２の入力側
キャパシタと第３の入力側抵抗素子との接続点と第３の
出力側抵抗素子と第３の出力側キャパシタとの接続点と
が電気的に接続され、第３の入力側キャパシタと第４の
入力側抵抗素子との接続点と第４の出力側抵抗素子と第
４の出力側キャパシタとの接続点とが電気的に接続さ
れ、第２の入力側抵抗素子と第２の入力側キャパシタと
の接続点と第４の入力側抵抗素子と第４の入力側キャパ
シタとの接続点とが電気的に接続されていることを特徴
とする。
力側抵抗素子、第１の入力側キャパシタ、第２の入力側
抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗
素子、第３の入力側キャパシタ、第４の入力側抵抗素
子、第４の入力側キャパシタという順に、入力側キャパ
シタと入力側抵抗素子とが電気的に直列かつループ状に
接続された入力側ループ回路と、第１の出力側抵抗素
子、第１の出力側キャパシタ、第２の出力側抵抗素子、
第２の出力側キャパシタ、第３の出力側抵抗素子、第３
の出力側キャパシタ、第４の出力側抵抗素子、第４の出
力側キャパシタという順に、出力側キャパシタと出力側
抵抗素子とが電気的に直列かつループ状に接続された出
力側ループ回路とを備え、第４の入力側キャパシタと第
１の入力側抵抗素子との接続点と第１の出力側抵抗素子
と第１の出力側キャパシタとの接続点とが電気的に接続
され、第１の入力側キャパシタと第２の入力側抵抗素子
との接続点と第２の出力側抵抗素子と第２の出力側キャ
パシタとの接続点とが電気的に接続され、第２の入力側
キャパシタと第３の入力側抵抗素子との接続点と第３の
出力側抵抗素子と第３の出力側キャパシタとの接続点と
が電気的に接続され、第３の入力側キャパシタと第４の
入力側抵抗素子との接続点と第４の出力側抵抗素子と第
４の出力側キャパシタとの接続点とが電気的に接続さ
れ、第２の入力側抵抗素子と第２の入力側キャパシタと
の接続点と第４の入力側抵抗素子と第４の入力側キャパ
シタとの接続点とが電気的に接続されていることを特徴
とする。
【００１３】また、９０度移相器の集積のされ方に着目
すれば、本発明に係る集積回路装置は、基層上に、積層
方向に電極を対向させてなる複数のキャパシタが形成さ
れ、基層に沿った方向に抵抗膜を挟んで電極を対向させ
てなる複数の抵抗素子が形成され、これらキャパシタと
抵抗素子とを組み合わせて入力側移相器と出力側移相器
との２段構成からなる９０度移相器となした集積回路装
置であって、入力側移相器の各キャパシタと出力側移相
器の各キャパシタとが、基層上に平面視において交互に
並ぶ状態で環状に配列され、入力側移相器の各抵抗素子
と出力側移相器の各抵抗素子とは前記キャパシタ列で囲
まれる領域に、対称的な位置関係で配置されていること
を特徴とする。
すれば、本発明に係る集積回路装置は、基層上に、積層
方向に電極を対向させてなる複数のキャパシタが形成さ
れ、基層に沿った方向に抵抗膜を挟んで電極を対向させ
てなる複数の抵抗素子が形成され、これらキャパシタと
抵抗素子とを組み合わせて入力側移相器と出力側移相器
との２段構成からなる９０度移相器となした集積回路装
置であって、入力側移相器の各キャパシタと出力側移相
器の各キャパシタとが、基層上に平面視において交互に
並ぶ状態で環状に配列され、入力側移相器の各抵抗素子
と出力側移相器の各抵抗素子とは前記キャパシタ列で囲
まれる領域に、対称的な位置関係で配置されていること
を特徴とする。
【００１４】このように集積回路装置に９０度移相器を
集積すれば、回路素子間の９０度位相器の精度をより高
めることができる。また、入力側移相器のキャパシタと
出力側移相器のキャパシタであって、基層上で隣り合う
２個ずつは、一方のキャパシタの下側電極と他方のキャ
パシタの上側電極とが引き出し電極とスルーホールとで
直列に接続されていることを特徴とする。このように集
積すれば、環を構成するキャパシタ間の距離を短縮して
集積度を向上させることができる。
集積すれば、回路素子間の９０度位相器の精度をより高
めることができる。また、入力側移相器のキャパシタと
出力側移相器のキャパシタであって、基層上で隣り合う
２個ずつは、一方のキャパシタの下側電極と他方のキャ
パシタの上側電極とが引き出し電極とスルーホールとで
直列に接続されていることを特徴とする。このように集
積すれば、環を構成するキャパシタ間の距離を短縮して
集積度を向上させることができる。
【００１５】また、環状のキャパシタ列は、平面視にお
いて１辺に３個のキャパシタが並ぶ正方形状をしている
ことを特徴とする。このように集積すれば、１辺に並ん
だ３個のキャパシタのうち、中央のキャパシタを入力側
移相器のキャパシタとして入力側移相器の抵抗素子を近
接配置することができる。また、該中央のキャパシタを
出力側移相器のキャパシタとして出力側移相器の抵抗素
子を近接配置することもできるので、全体として配線長
を短縮して９０度移相器の精度を向上させることができ
る。
いて１辺に３個のキャパシタが並ぶ正方形状をしている
ことを特徴とする。このように集積すれば、１辺に並ん
だ３個のキャパシタのうち、中央のキャパシタを入力側
移相器のキャパシタとして入力側移相器の抵抗素子を近
接配置することができる。また、該中央のキャパシタを
出力側移相器のキャパシタとして出力側移相器の抵抗素
子を近接配置することもできるので、全体として配線長
を短縮して９０度移相器の精度を向上させることができ
る。
【００１６】また、キャパシタ列で囲まれる領域の中央
部には角型の導電ランドが配され、該導電ランドの各辺
と、その外方に存するキャパシタとの間の小領域に、入
力側移相器の１の抵抗素子と出力側移相器の１の抵抗素
子とが直列接続されて配置されていることを特徴とす
る。このように抵抗素子を配置することによって、抵抗
素子間や、抵抗素子とキャパシタ間の配線長を短縮して
９０度移相器の精度を向上させることができる。
部には角型の導電ランドが配され、該導電ランドの各辺
と、その外方に存するキャパシタとの間の小領域に、入
力側移相器の１の抵抗素子と出力側移相器の１の抵抗素
子とが直列接続されて配置されていることを特徴とす
る。このように抵抗素子を配置することによって、抵抗
素子間や、抵抗素子とキャパシタ間の配線長を短縮して
９０度移相器の精度を向上させることができる。
【００１７】
【発明の実施の形態】以下、本発明に係る集積回路装置
の実施の形態について、図面を参照しながら説明する。 （実施の形態）本実施の形態に係る集積回路装置は、９
０度移相器を集積化した集積回路装置である。本集積回
路装置について、先ず、電気的な回路構成を述べ、次い
で空間的な回路配置について説明する。
の実施の形態について、図面を参照しながら説明する。 （実施の形態）本実施の形態に係る集積回路装置は、９
０度移相器を集積化した集積回路装置である。本集積回
路装置について、先ず、電気的な回路構成を述べ、次い
で空間的な回路配置について説明する。
【００１８】（回路構成）当該集積回路装置に集積化さ
れた９０度移相器の回路構成は図１に示す通りであり、
８つの抵抗素子Ｒ１〜Ｒ８と８つのキャパシタＣ１〜Ｃ
８を備えている。以下、４つのキャパシタＣ１〜Ｃ４を
入力側キャパシタと呼び、４つのキャパシタＣ５〜Ｃ８
を出力側キャパシタと呼ぶこととする。同様に、４つの
抵抗素子Ｒ１〜Ｒ４は入力側抵抗素子であり、４つの抵
抗素子Ｒ５〜Ｒ８は出力側抵抗素子である。
れた９０度移相器の回路構成は図１に示す通りであり、
８つの抵抗素子Ｒ１〜Ｒ８と８つのキャパシタＣ１〜Ｃ
８を備えている。以下、４つのキャパシタＣ１〜Ｃ４を
入力側キャパシタと呼び、４つのキャパシタＣ５〜Ｃ８
を出力側キャパシタと呼ぶこととする。同様に、４つの
抵抗素子Ｒ１〜Ｒ４は入力側抵抗素子であり、４つの抵
抗素子Ｒ５〜Ｒ８は出力側抵抗素子である。
【００１９】図１において、９０度移相器１の抵抗素子
Ｒ２とキャパシタＣ１はＲＣ回路を構成している。同様
に抵抗素子Ｒ３とキャパシタＣ２、抵抗素子Ｒ４とキャ
パシタＣ３、および抵抗素子Ｒ１とキャパシタＣ４もそ
れぞれＲＣ回路を構成しており、これら４つのＲＣ回路
は直列かつループ状に接続されて、入力側回路（いわゆ
る、入力側移相器である。）を構成している。
Ｒ２とキャパシタＣ１はＲＣ回路を構成している。同様
に抵抗素子Ｒ３とキャパシタＣ２、抵抗素子Ｒ４とキャ
パシタＣ３、および抵抗素子Ｒ１とキャパシタＣ４もそ
れぞれＲＣ回路を構成しており、これら４つのＲＣ回路
は直列かつループ状に接続されて、入力側回路（いわゆ
る、入力側移相器である。）を構成している。
【００２０】なお、この入力側回路においては、抵抗素
子Ｒ２とキャパシタＣ２との接続点が抵抗素子Ｒ４とキ
ャパシタＣ４との接続点に接続されている。また、抵抗
素子Ｒ１とキャパシタＣ１との接続点と、抵抗素子Ｒ３
とキャパシタＣ３との接続点とのそれぞれには差動入力
端子ＩＮが接続されている。また、抵抗素子Ｒ６とキャ
パシタＣ５、抵抗素子Ｒ７とキャパシタＣ６、抵抗素子
Ｒ８とキャパシタＣ７、および抵抗素子Ｒ１とキャパシ
タＣ８もそれぞれＲＣ回路を構成しており、これら４つ
のＲＣ回路が直列かつループ状に接続されて、出力側回
路（いわゆる、出力側移相器である。）を構成してい
る。このように、本実施の形態に係る９０度移相器は前
記入力側回路と前記出力側回路との２段構成となってい
る。
子Ｒ２とキャパシタＣ２との接続点が抵抗素子Ｒ４とキ
ャパシタＣ４との接続点に接続されている。また、抵抗
素子Ｒ１とキャパシタＣ１との接続点と、抵抗素子Ｒ３
とキャパシタＣ３との接続点とのそれぞれには差動入力
端子ＩＮが接続されている。また、抵抗素子Ｒ６とキャ
パシタＣ５、抵抗素子Ｒ７とキャパシタＣ６、抵抗素子
Ｒ８とキャパシタＣ７、および抵抗素子Ｒ１とキャパシ
タＣ８もそれぞれＲＣ回路を構成しており、これら４つ
のＲＣ回路が直列かつループ状に接続されて、出力側回
路（いわゆる、出力側移相器である。）を構成してい
る。このように、本実施の形態に係る９０度移相器は前
記入力側回路と前記出力側回路との２段構成となってい
る。
【００２１】なお、この出力側回路においては、ＲＣ回
路同士の各接続点に出力端子が接続されている。詳しく
述べると、キャパシタＣ８と抵抗素子Ｒ５との接続点
と、キャパシタＣ６と抵抗素子Ｒ７との接続点はそれぞ
れ差動出力端子ＯＵＴ１に接続されており、また、キャ
パシタＣ５と抵抗素子Ｒ６との接続点と、キャパシタＣ
７と抵抗素子Ｒ８との接続点はそれぞれ差動出力端子Ｏ
ＵＴ２に接続されている。
路同士の各接続点に出力端子が接続されている。詳しく
述べると、キャパシタＣ８と抵抗素子Ｒ５との接続点
と、キャパシタＣ６と抵抗素子Ｒ７との接続点はそれぞ
れ差動出力端子ＯＵＴ１に接続されており、また、キャ
パシタＣ５と抵抗素子Ｒ６との接続点と、キャパシタＣ
７と抵抗素子Ｒ８との接続点はそれぞれ差動出力端子Ｏ
ＵＴ２に接続されている。
【００２２】更に、入力側回路と出力側回路は４点で接
続されている。すなわち、抵抗素子Ｒ１とキャパシタＣ
４との接続点が抵抗素子Ｒ５とキャパシタＣ５との接続
点に接続され、抵抗素子Ｒ２とキャパシタＣ１との接続
点は抵抗素子Ｒ６とキャパシタＣ６との接続点に接続さ
れている。また、抵抗素子Ｒ３とキャパシタＣ２との接
続点は抵抗素子Ｒ７とキャパシタＣ７との接続点に接続
され、抵抗素子Ｒ４とキャパシタＣ３との接続点は抵抗
素子Ｒ８とキャパシタＣ８との接続点に接続されてい
る。
続されている。すなわち、抵抗素子Ｒ１とキャパシタＣ
４との接続点が抵抗素子Ｒ５とキャパシタＣ５との接続
点に接続され、抵抗素子Ｒ２とキャパシタＣ１との接続
点は抵抗素子Ｒ６とキャパシタＣ６との接続点に接続さ
れている。また、抵抗素子Ｒ３とキャパシタＣ２との接
続点は抵抗素子Ｒ７とキャパシタＣ７との接続点に接続
され、抵抗素子Ｒ４とキャパシタＣ３との接続点は抵抗
素子Ｒ８とキャパシタＣ８との接続点に接続されてい
る。
【００２３】入力側回路においては、抵抗素子Ｒ１〜Ｒ
４は互いに等しい抵抗値を有するものとしている。ま
た、キャパシタＣ１〜Ｃ４は互いに等しい静電容量を有
するものとする。同様に、出力側回路においても、抵抗
素子Ｒ５〜Ｒ８は互いに等しい抵抗値を有しているもの
とし、キャパシタＣ５〜Ｃ８も互いに等しい静電容量を
有しているものとする。
４は互いに等しい抵抗値を有するものとしている。ま
た、キャパシタＣ１〜Ｃ４は互いに等しい静電容量を有
するものとする。同様に、出力側回路においても、抵抗
素子Ｒ５〜Ｒ８は互いに等しい抵抗値を有しているもの
とし、キャパシタＣ５〜Ｃ８も互いに等しい静電容量を
有しているものとする。
【００２４】（回路配置）次に、本実施の形態に係る集
積回路装置の９０度移相器を構成する回路素子Ｃ１〜Ｃ
８並びにＲ１〜Ｒ８の空間的な回路配置について説明す
る。図２は、本実施の形態に係る集積回路装置の９０度
移相器部分について、回路素子の平面配置を示した図で
ある。図２において、９０度移相器部分は全体としてほ
ぼ正方形の領域を占めている。また、９０度移相器部分
は３層構造をとっており、これら３つの層は必要に応じ
てスルーホールＴ１〜Ｔ１９により層間接続されてい
る。以下、基層に近い層から順にそれぞれ第１層、第２
層、第３層と呼ぶこととする。
積回路装置の９０度移相器を構成する回路素子Ｃ１〜Ｃ
８並びにＲ１〜Ｒ８の空間的な回路配置について説明す
る。図２は、本実施の形態に係る集積回路装置の９０度
移相器部分について、回路素子の平面配置を示した図で
ある。図２において、９０度移相器部分は全体としてほ
ぼ正方形の領域を占めている。また、９０度移相器部分
は３層構造をとっており、これら３つの層は必要に応じ
てスルーホールＴ１〜Ｔ１９により層間接続されてい
る。以下、基層に近い層から順にそれぞれ第１層、第２
層、第３層と呼ぶこととする。
【００２５】キャパシタＣ１〜Ｃ８は正方形領域の辺縁
部分に環状に平面配置されており、当該正方形の各辺に
はそれぞれキャパシタが３つずつ並べられている。ま
た、当該環上に入力側キャパシタＣ１〜４と出力側キャ
パシタＣ５〜Ｃ８が交互に配列されている。この際、入
力側キャパシタと出力側キャパシタであって、図１の回
路図において、他の回路素子を介することなく直列に接
続されている一対のキャパシタは、当該環上で隣り合う
ように配列されている。
部分に環状に平面配置されており、当該正方形の各辺に
はそれぞれキャパシタが３つずつ並べられている。ま
た、当該環上に入力側キャパシタＣ１〜４と出力側キャ
パシタＣ５〜Ｃ８が交互に配列されている。この際、入
力側キャパシタと出力側キャパシタであって、図１の回
路図において、他の回路素子を介することなく直列に接
続されている一対のキャパシタは、当該環上で隣り合う
ように配列されている。
【００２６】例えば、入力側キャパシタＣ１と出力側キ
ャパシタＣ６は他の回路素子を介することなく直列に接
続されており、図２においても互いに隣り合うように配
置されている。他のキャパシタ、すなわち、入力側キャ
パシタＣ２と出力側キャパシタＣ７の組、入力側キャパ
シタＣ３と出力側キャパシタＣ８の組および入力側キャ
パシタＣ４と出力側キャパシタＣ５の組についても同様
にそれぞれ前記環上で隣り合うように配列されている。
ャパシタＣ６は他の回路素子を介することなく直列に接
続されており、図２においても互いに隣り合うように配
置されている。他のキャパシタ、すなわち、入力側キャ
パシタＣ２と出力側キャパシタＣ７の組、入力側キャパ
シタＣ３と出力側キャパシタＣ８の組および入力側キャ
パシタＣ４と出力側キャパシタＣ５の組についても同様
にそれぞれ前記環上で隣り合うように配列されている。
【００２７】また、当該環上で入力側回路のみに注目す
ると、入力側キャパシタはＣ１、Ｃ２、Ｃ３、Ｃ４の順
に配列されている。この配列は図１の回路図に示したル
ープ状の入力側回路における入力側キャパシタの配列と
一致している。出力側回路についても、出力側キャパシ
タはＣ５、Ｃ６、Ｃ７、Ｃ８の順に配列されており、こ
の配列は図１の回路図に示したループ状の出力側回路に
おける出力側キャパシタの配列と一致している。
ると、入力側キャパシタはＣ１、Ｃ２、Ｃ３、Ｃ４の順
に配列されている。この配列は図１の回路図に示したル
ープ状の入力側回路における入力側キャパシタの配列と
一致している。出力側回路についても、出力側キャパシ
タはＣ５、Ｃ６、Ｃ７、Ｃ８の順に配列されており、こ
の配列は図１の回路図に示したループ状の出力側回路に
おける出力側キャパシタの配列と一致している。
【００２８】以上のように入力側キャパシタＣ１〜Ｃ４
と出力側キャパシタＣ５〜Ｃ８とを回路配置することに
より、図１の電子回路について、これらキャパシタＣ１
〜Ｃ８が互いに対称な位置に配設されることとなるの
で、対応するキャパシタ間の配線長を揃えて、配線間で
の位相のズレを抑えることができる。また、これと同時
に配線長を抑えて、コンパクトな集積回路装置を実現す
ることができる。
と出力側キャパシタＣ５〜Ｃ８とを回路配置することに
より、図１の電子回路について、これらキャパシタＣ１
〜Ｃ８が互いに対称な位置に配設されることとなるの
で、対応するキャパシタ間の配線長を揃えて、配線間で
の位相のズレを抑えることができる。また、これと同時
に配線長を抑えて、コンパクトな集積回路装置を実現す
ることができる。
【００２９】次に、抵抗素子の回路配置について説明す
る。抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置
された環状領域の内側に配置されている。詳述すると、
図２においては、前記正方領域の各頂角にあたる箇所に
出力側キャパシタＣ５〜Ｃ８が配置され、それらのキャ
パシタＣ５〜Ｃ８の間に入力側キャパシタＣ１〜Ｃ４が
配置されている。この入力側キャパシタＣ１とＣ３とを
結んだ直線上および入力側キャパシタＣ２とＣ４とを結
んだ直線上に抵抗素子Ｒ１〜Ｒ８がそれぞれ回路配置さ
れている。
る。抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置
された環状領域の内側に配置されている。詳述すると、
図２においては、前記正方領域の各頂角にあたる箇所に
出力側キャパシタＣ５〜Ｃ８が配置され、それらのキャ
パシタＣ５〜Ｃ８の間に入力側キャパシタＣ１〜Ｃ４が
配置されている。この入力側キャパシタＣ１とＣ３とを
結んだ直線上および入力側キャパシタＣ２とＣ４とを結
んだ直線上に抵抗素子Ｒ１〜Ｒ８がそれぞれ回路配置さ
れている。
【００３０】すなわち、入力側キャパシタＣ１の環状領
域内側に近接した位置であって、前記の直線上には抵抗
素子Ｒ６、Ｒ２が互いに近接して配置されている。ま
た、入力側キャパシタＣ２の環状領域内側に近接した位
置であって、前記の直線上には抵抗素子Ｒ７、Ｒ３が近
接配置されている。同様に入力側キャパシタＣ３の環状
領域内側には抵抗素子Ｒ８、Ｒ４が近接配置され、入力
側キャパシタＣ４の環状領域内側には抵抗素子Ｒ５、Ｒ
１が近接配置されている。なお、このとき入力側キャパ
シタＣ１〜Ｃ４により近い位置に入力側抵抗素子Ｒ１〜
Ｒ４が配設されている。
域内側に近接した位置であって、前記の直線上には抵抗
素子Ｒ６、Ｒ２が互いに近接して配置されている。ま
た、入力側キャパシタＣ２の環状領域内側に近接した位
置であって、前記の直線上には抵抗素子Ｒ７、Ｒ３が近
接配置されている。同様に入力側キャパシタＣ３の環状
領域内側には抵抗素子Ｒ８、Ｒ４が近接配置され、入力
側キャパシタＣ４の環状領域内側には抵抗素子Ｒ５、Ｒ
１が近接配置されている。なお、このとき入力側キャパ
シタＣ１〜Ｃ４により近い位置に入力側抵抗素子Ｒ１〜
Ｒ４が配設されている。
【００３１】このように、入力側回路の各抵抗素子Ｒ１
〜Ｒ４と出力側回路の各抵抗素子Ｒ５〜Ｒ８とは前記キ
ャパシタＣ１〜Ｃ８にて囲繞される領域に、対称的な位
置関係で配置されている。また、図１に示した回路図上
で、他の回路素子を介することなく直列に接続されてい
る一対の抵抗素子は空間的に近接して配置されている。
〜Ｒ４と出力側回路の各抵抗素子Ｒ５〜Ｒ８とは前記キ
ャパシタＣ１〜Ｃ８にて囲繞される領域に、対称的な位
置関係で配置されている。また、図１に示した回路図上
で、他の回路素子を介することなく直列に接続されてい
る一対の抵抗素子は空間的に近接して配置されている。
【００３２】例えば、一対の抵抗素子Ｒ１、Ｒ５は図１
の回路図上で他の回路素子を介することなく直列に接続
されており、図２の回路配置においても近接して配置さ
れている。この事情は、一対の抵抗素子Ｒ２、Ｒ６につ
いても同様であり、抵抗素子Ｒ３とＲ７、或いは抵抗素
子Ｒ４とＲ８についても同じように回路配置されてい
る。
の回路図上で他の回路素子を介することなく直列に接続
されており、図２の回路配置においても近接して配置さ
れている。この事情は、一対の抵抗素子Ｒ２、Ｒ６につ
いても同様であり、抵抗素子Ｒ３とＲ７、或いは抵抗素
子Ｒ４とＲ８についても同じように回路配置されてい
る。
【００３３】なお、前記正方形領域の中央部には角型の
導電ランド（ここでは第１層。）が配されており、前記
各一対の抵抗素子はそれぞれ当該導電ランドの各辺と、
その外側に配置された各キャパシタとの間の小領域に位
置している。従って、各抵抗素子に要求される抵抗値の
大きさに合わせて当該導電ランドの大きさを調整すれ
ば、回路面積を変更することなく各抵抗素子の抵抗値を
変更することができる。
導電ランド（ここでは第１層。）が配されており、前記
各一対の抵抗素子はそれぞれ当該導電ランドの各辺と、
その外側に配置された各キャパシタとの間の小領域に位
置している。従って、各抵抗素子に要求される抵抗値の
大きさに合わせて当該導電ランドの大きさを調整すれ
ば、回路面積を変更することなく各抵抗素子の抵抗値を
変更することができる。
【００３４】以上のほか、図２においては、差動入力端
子ＩＮの一方の端子がキャパシタＣ１と抵抗素子Ｒ１の
中間部分から延伸されると共に、差動入力端子ＩＮのも
う一方の端子がキャパシタＣ３と抵抗素子Ｒ３の中間部
分から延伸されることにより、差動入力端子ＩＮの２つ
の配線長がほぼ等しくなっている。これにより入力信号
を受け付ける際の信号波形の歪みを軽減している。
子ＩＮの一方の端子がキャパシタＣ１と抵抗素子Ｒ１の
中間部分から延伸されると共に、差動入力端子ＩＮのも
う一方の端子がキャパシタＣ３と抵抗素子Ｒ３の中間部
分から延伸されることにより、差動入力端子ＩＮの２つ
の配線長がほぼ等しくなっている。これにより入力信号
を受け付ける際の信号波形の歪みを軽減している。
【００３５】差動出力端子については、差動入力端子Ｏ
ＵＴ１の２つの端子がそれぞれキャパシタＣ６、Ｃ８か
ら延伸されることによって、差動入力端子ＯＵＴ１の２
つの端子の配線長がほぼ同一とされている。また、差動
入力端子ＯＵＴ２については、２つの端子がそれぞれキ
ャパシタＣ５、Ｃ７から延伸されることによって、配線
長がほぼ等しくなっている。これにより差動出力端子Ｏ
ＵＴ１、ＯＵＴ２から出力する信号の歪みをそれぞれ軽
減することができる。
ＵＴ１の２つの端子がそれぞれキャパシタＣ６、Ｃ８か
ら延伸されることによって、差動入力端子ＯＵＴ１の２
つの端子の配線長がほぼ同一とされている。また、差動
入力端子ＯＵＴ２については、２つの端子がそれぞれキ
ャパシタＣ５、Ｃ７から延伸されることによって、配線
長がほぼ等しくなっている。これにより差動出力端子Ｏ
ＵＴ１、ＯＵＴ２から出力する信号の歪みをそれぞれ軽
減することができる。
【００３６】次に、図３は、第１層の回路パターンを示
した図である。図３に示すように、第１層の斜線を施し
た部分は抵抗値の小さい導電性部分であり、網目を施し
た部分は抵抗値の大きい導電性部分である。前記抵抗素
子Ｒ１〜Ｒ８は、いずれも第１層内に配設されており、
それぞれ斜線部分に属する２つの電極にて抵抗膜（網目
部分）を挟んだ構成、言い換えると基層に沿った方向に
抵抗膜を挟んで電極を対抗させた構成となっている。
した図である。図３に示すように、第１層の斜線を施し
た部分は抵抗値の小さい導電性部分であり、網目を施し
た部分は抵抗値の大きい導電性部分である。前記抵抗素
子Ｒ１〜Ｒ８は、いずれも第１層内に配設されており、
それぞれ斜線部分に属する２つの電極にて抵抗膜（網目
部分）を挟んだ構成、言い換えると基層に沿った方向に
抵抗膜を挟んで電極を対抗させた構成となっている。
【００３７】図４は、第２層の回路パターンを示した図
である。図４において、第２層はその辺縁部に８つの略
方形部分を含んでおり、それら略方形部分から配線パタ
ーンを延伸した構成となっている。なお、これらの略方
形部分はキャパシタＣ１〜Ｃ８の一方の電極となってい
る。図５は、第３層の回路パターンを示した図である。
図５において、第３層はその辺縁部に８つの略方形部分
を含んでおり、それら略方形部分の周辺に配線パターン
を配した構成となっている。これら略方形部分は第２層
の略方形部分と積層方向に重なり合う位置にあり、それ
ぞれ積層方向に対となってキャパシタＣ１〜Ｃ８を構成
している。
である。図４において、第２層はその辺縁部に８つの略
方形部分を含んでおり、それら略方形部分から配線パタ
ーンを延伸した構成となっている。なお、これらの略方
形部分はキャパシタＣ１〜Ｃ８の一方の電極となってい
る。図５は、第３層の回路パターンを示した図である。
図５において、第３層はその辺縁部に８つの略方形部分
を含んでおり、それら略方形部分の周辺に配線パターン
を配した構成となっている。これら略方形部分は第２層
の略方形部分と積層方向に重なり合う位置にあり、それ
ぞれ積層方向に対となってキャパシタＣ１〜Ｃ８を構成
している。
【００３８】すなわち、キャパシタＣ１〜Ｃ８は、いず
れも第２層の略方形部分と第３層の略方形部分を２つの
電極として、これらを積層方向に対向させた構成をとな
っており、それぞれ第２層の略方形部分（電極）の面積
に応じた容量を有している。本実施の形態に係る集積回
路装置の９０度移相器部分は、基層上に上記の第１層か
ら第３層の順に各層を形成することによって製造され
る。なお、図３〜５に示したパターンはいずれも導電部
分を表しており、導電部分以外の部分は絶縁材料を用い
て絶縁されている。また、各層間も絶縁材料にて絶縁さ
れており、電気的に接続する必要がある部分のみスルー
ホールＴ１〜Ｔ１９によって接続されている。
れも第２層の略方形部分と第３層の略方形部分を２つの
電極として、これらを積層方向に対向させた構成をとな
っており、それぞれ第２層の略方形部分（電極）の面積
に応じた容量を有している。本実施の形態に係る集積回
路装置の９０度移相器部分は、基層上に上記の第１層か
ら第３層の順に各層を形成することによって製造され
る。なお、図３〜５に示したパターンはいずれも導電部
分を表しており、導電部分以外の部分は絶縁材料を用い
て絶縁されている。また、各層間も絶縁材料にて絶縁さ
れており、電気的に接続する必要がある部分のみスルー
ホールＴ１〜Ｔ１９によって接続されている。
【００３９】以上のような回路配置を採用することによ
って、抵抗素子Ｒ１からキャパシタＣ１までの配線長、
抵抗素子Ｒ２からキャパシタＣ２までの配線長、抵抗素
子Ｒ３からキャパシタＣ３までの配線長、および抵抗素
子Ｒ４からキャパシタＣ４までの配線長が互いにほぼ等
しくなる。また、以上のような回路配置によれば、抵抗
素子Ｒ５からキャパシタＣ５までの配線長、抵抗素子Ｒ
６からキャパシタＣ６までの配線長、抵抗素子Ｒ７から
キャパシタＣ７までの配線長、および抵抗素子Ｒ８から
キャパシタＣ８までの４つの配線長が互いにほぼ等しく
なる。
って、抵抗素子Ｒ１からキャパシタＣ１までの配線長、
抵抗素子Ｒ２からキャパシタＣ２までの配線長、抵抗素
子Ｒ３からキャパシタＣ３までの配線長、および抵抗素
子Ｒ４からキャパシタＣ４までの配線長が互いにほぼ等
しくなる。また、以上のような回路配置によれば、抵抗
素子Ｒ５からキャパシタＣ５までの配線長、抵抗素子Ｒ
６からキャパシタＣ６までの配線長、抵抗素子Ｒ７から
キャパシタＣ７までの配線長、および抵抗素子Ｒ８から
キャパシタＣ８までの４つの配線長が互いにほぼ等しく
なる。
【００４０】この他、上記の回路配置によって、９０度
移相器内の互いに対応する配線長どうしを互いにほぼ等
しくすることができるので、対応する素子間の配線長の
ばらつきに起因する位相のずれを回避して、９０度移相
器の精度を向上させることができる。また、上記の回路
配置を採用すれば、回路素子間の配線長をより短くする
ことができると共に、互いに異なる層にある配線が交差
するのを回避し易くなるので、寄生的な配線間および配
線と回路基板との電磁的結合を抑制して、９０度移相器
の精度を改善することができる。 （変形例）以上、本発明を実施の形態に基づいて説明し
てきたが、本発明は、上述の実施の形態に限定されないの
は勿論であり、以下のような変形例を実施することがで
きる。
移相器内の互いに対応する配線長どうしを互いにほぼ等
しくすることができるので、対応する素子間の配線長の
ばらつきに起因する位相のずれを回避して、９０度移相
器の精度を向上させることができる。また、上記の回路
配置を採用すれば、回路素子間の配線長をより短くする
ことができると共に、互いに異なる層にある配線が交差
するのを回避し易くなるので、寄生的な配線間および配
線と回路基板との電磁的結合を抑制して、９０度移相器
の精度を改善することができる。 （変形例）以上、本発明を実施の形態に基づいて説明し
てきたが、本発明は、上述の実施の形態に限定されないの
は勿論であり、以下のような変形例を実施することがで
きる。
【００４１】（１） 上記実施の形態においては、図１
に示したような回路構成の９０度移相器について述べた
が、この他に図６に示したような回路構成の９０度移相
器についても本発明を適用して効果を奏させることがで
きる。図６は、本変形例に係る９０度移相器の回路構成
を示した図である。図６において、９０度移相器２は、
前記９０度移相器１と同様に、差動入力端子ＩＮ´を備
える入力側回路と差動出力端子ＯＵＴ１´とＯＵＴ２´
を備える出力側回路から成っており、入力側回路には４
つの入力側キャパシタＣ１´〜Ｃ４´と４つの抵抗素子
Ｒ１´〜Ｒ４´とが含まれている。また、出力側回路に
は４つの出力側キャパシタＣ５´〜Ｃ８´と４つの抵抗
素子Ｒ５´〜Ｒ８´とが含まれている。
に示したような回路構成の９０度移相器について述べた
が、この他に図６に示したような回路構成の９０度移相
器についても本発明を適用して効果を奏させることがで
きる。図６は、本変形例に係る９０度移相器の回路構成
を示した図である。図６において、９０度移相器２は、
前記９０度移相器１と同様に、差動入力端子ＩＮ´を備
える入力側回路と差動出力端子ＯＵＴ１´とＯＵＴ２´
を備える出力側回路から成っており、入力側回路には４
つの入力側キャパシタＣ１´〜Ｃ４´と４つの抵抗素子
Ｒ１´〜Ｒ４´とが含まれている。また、出力側回路に
は４つの出力側キャパシタＣ５´〜Ｃ８´と４つの抵抗
素子Ｒ５´〜Ｒ８´とが含まれている。
【００４２】９０度移相器２の入力側回路は、前記９０
度移相器１の入力側回路と同様に、４つのＲＣ回路を備
えている。すなわち、抵抗素子Ｒ２´とキャパシタＣ１
´とからなるＲＣ回路、抵抗素子Ｒ３´とキャパシタＣ
２´とからなるＲＣ回路、抵抗素子Ｒ４´とキャパシタ
Ｃ３´とからなるＲＣ回路および抵抗素子Ｒ１´とキャ
パシタＣ４´とからなるＲＣ回路が備えられている。こ
れら４つのＲＣ回路は直列に接続されており、全体とし
てループ回路を構成している。
度移相器１の入力側回路と同様に、４つのＲＣ回路を備
えている。すなわち、抵抗素子Ｒ２´とキャパシタＣ１
´とからなるＲＣ回路、抵抗素子Ｒ３´とキャパシタＣ
２´とからなるＲＣ回路、抵抗素子Ｒ４´とキャパシタ
Ｃ３´とからなるＲＣ回路および抵抗素子Ｒ１´とキャ
パシタＣ４´とからなるＲＣ回路が備えられている。こ
れら４つのＲＣ回路は直列に接続されており、全体とし
てループ回路を構成している。
【００４３】なお、前記９０度移相器１とは異なって、
抵抗素子Ｒ１´とキャパシタＣ１´との接続点と、抵抗
素子Ｒ２´とキャパシタＣ２´との接続点とが接続され
ており、更に当該接続点には差動入力端子ＩＮの一方が
接続されている。同様に、抵抗素子Ｒ３´とキャパシタ
Ｃ３´との接続点と、抵抗素子Ｒ４´とキャパシタＣ４
´との接続点とが接続されており、更に当該接続点には
差動入力端子ＩＮのもう一方が接続されている。
抵抗素子Ｒ１´とキャパシタＣ１´との接続点と、抵抗
素子Ｒ２´とキャパシタＣ２´との接続点とが接続され
ており、更に当該接続点には差動入力端子ＩＮの一方が
接続されている。同様に、抵抗素子Ｒ３´とキャパシタ
Ｃ３´との接続点と、抵抗素子Ｒ４´とキャパシタＣ４
´との接続点とが接続されており、更に当該接続点には
差動入力端子ＩＮのもう一方が接続されている。
【００４４】９０度移相器２の出力側回路は、前記９０
度移相器１の出力側回路と同様に、４つのＲＣ回路を備
えている。すなわち、抵抗素子Ｒ６´とキャパシタＣ５
´とからなるＲＣ回路、抵抗素子Ｒ７´とキャパシタＣ
６´とからなるＲＣ回路、抵抗素子Ｒ８´とキャパシタ
Ｃ７´とからなるＲＣ回路および抵抗素子Ｒ５´とキャ
パシタＣ８´とからなるＲＣ回路である。これらのＲＣ
回路もまた直列に接続され、全体としてループ回路をな
している。
度移相器１の出力側回路と同様に、４つのＲＣ回路を備
えている。すなわち、抵抗素子Ｒ６´とキャパシタＣ５
´とからなるＲＣ回路、抵抗素子Ｒ７´とキャパシタＣ
６´とからなるＲＣ回路、抵抗素子Ｒ８´とキャパシタ
Ｃ７´とからなるＲＣ回路および抵抗素子Ｒ５´とキャ
パシタＣ８´とからなるＲＣ回路である。これらのＲＣ
回路もまた直列に接続され、全体としてループ回路をな
している。
【００４５】また、ＲＣ回路同士の各接続点、すなわ
ち、キャパシタＣ８´と抵抗素子Ｒ５´との接続点と、
キャパシタＣ６´と抵抗素子Ｒ７´との接続点はそれぞ
れ差動出力端子ＯＵＴ１´に接続されており、また、キ
ャパシタＣ５´と抵抗素子Ｒ６´との接続点と、キャパ
シタＣ７´と抵抗素子Ｒ８´との接続点はそれぞれ差動
出力端子ＯＵＴ２´に接続されている。
ち、キャパシタＣ８´と抵抗素子Ｒ５´との接続点と、
キャパシタＣ６´と抵抗素子Ｒ７´との接続点はそれぞ
れ差動出力端子ＯＵＴ１´に接続されており、また、キ
ャパシタＣ５´と抵抗素子Ｒ６´との接続点と、キャパ
シタＣ７´と抵抗素子Ｒ８´との接続点はそれぞれ差動
出力端子ＯＵＴ２´に接続されている。
【００４６】９０度移相器１の入力側回路と出力側回路
とは４点で接続されている。すなわち、抵抗素子Ｒ１´
とキャパシタＣ４´との接続点が抵抗素子Ｒ５´とキャ
パシタＣ５´との接続点に接続されている。抵抗素子Ｒ
２´とキャパシタＣ１´との接続点は抵抗素子Ｒ６´と
キャパシタＣ６´との接続点に接続されている。また、
抵抗素子Ｒ３´とキャパシタＣ２´との接続点は抵抗素
子Ｒ７´とキャパシタＣ７´との接続点に接続されてお
り、更に、抵抗素子Ｒ４´とキャパシタＣ３´との接続
点は抵抗素子Ｒ８´とキャパシタＣ８´との接続点に接
続されている。
とは４点で接続されている。すなわち、抵抗素子Ｒ１´
とキャパシタＣ４´との接続点が抵抗素子Ｒ５´とキャ
パシタＣ５´との接続点に接続されている。抵抗素子Ｒ
２´とキャパシタＣ１´との接続点は抵抗素子Ｒ６´と
キャパシタＣ６´との接続点に接続されている。また、
抵抗素子Ｒ３´とキャパシタＣ２´との接続点は抵抗素
子Ｒ７´とキャパシタＣ７´との接続点に接続されてお
り、更に、抵抗素子Ｒ４´とキャパシタＣ３´との接続
点は抵抗素子Ｒ８´とキャパシタＣ８´との接続点に接
続されている。
【００４７】このような構成を備える９０度移相器２に
ついても、本発明に係る回路配置を採用して集積回路装
置に集積化することによって、より精度の良い出力信号
を得ることができる。 （２） 上記実施の形態においては、環状に平面配置さ
れたキャパシタの内側に抵抗素子を配設するとしたが、
これに代えて、環状に平面配置されたキャパシタの外側
に抵抗素子を配設するとしても良い。このような場合で
も、本発明に係るキャパシタの配置を採用すれば、従来
よりも精度の良い９０度移相器を得ることが出来る。
ついても、本発明に係る回路配置を採用して集積回路装
置に集積化することによって、より精度の良い出力信号
を得ることができる。 （２） 上記実施の形態においては、環状に平面配置さ
れたキャパシタの内側に抵抗素子を配設するとしたが、
これに代えて、環状に平面配置されたキャパシタの外側
に抵抗素子を配設するとしても良い。このような場合で
も、本発明に係るキャパシタの配置を採用すれば、従来
よりも精度の良い９０度移相器を得ることが出来る。
【００４８】（３） 上記実施の形態においては、図２
に示したような配線パターンによって９０度移相器の回
路素子を差動入力端子ＩＮや差動出力端子ＯＵＴ１、Ｏ
ＵＴ２に接続するとしたが、これに代えて、図２に示し
た配線パターンとは異なる配線パターンを採用しても良
い。図２に示した配線パターンとは異なる配線パターン
をとる場合、９０度移相器の回路素子から差動入力端子
ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２までの配線長
が、差動入力端子どうしや差動出力端子どうしでほぼ等
しくなるように配線すれば良い。
に示したような配線パターンによって９０度移相器の回
路素子を差動入力端子ＩＮや差動出力端子ＯＵＴ１、Ｏ
ＵＴ２に接続するとしたが、これに代えて、図２に示し
た配線パターンとは異なる配線パターンを採用しても良
い。図２に示した配線パターンとは異なる配線パターン
をとる場合、９０度移相器の回路素子から差動入力端子
ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２までの配線長
が、差動入力端子どうしや差動出力端子どうしでほぼ等
しくなるように配線すれば良い。
【００４９】（４） 上記実施の形態において、図２に
示したパターンはあくまで一例に過ぎず、パターンの形
状や大きさが厳密に図２に従わなくとも良く、必要に応
じて変更しても本発明の効果を得ることができる。ま
た、抵抗素子については、必ずしも抵抗膜部分を設ける
必要はなく、配線パターンそのものが有する抵抗を利用
しても良い。キャパシタについても、同様に、キャパシ
タ相当の機能を果たすことができれば良く、その配置さ
え上記のようにすれば本発明の効果を奏させることがで
きる。
示したパターンはあくまで一例に過ぎず、パターンの形
状や大きさが厳密に図２に従わなくとも良く、必要に応
じて変更しても本発明の効果を得ることができる。ま
た、抵抗素子については、必ずしも抵抗膜部分を設ける
必要はなく、配線パターンそのものが有する抵抗を利用
しても良い。キャパシタについても、同様に、キャパシ
タ相当の機能を果たすことができれば良く、その配置さ
え上記のようにすれば本発明の効果を奏させることがで
きる。
【００５０】（５） 上記実施の形態においては、前記
正方領域の各頂角にあたる箇所に出力側キャパシタＣ５
〜Ｃ８が配置した場合における各抵抗素子の配置につい
て述べたが、これに代えて次のようにしても良い。すな
わち、抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配
置された環状領域の内側に配置されている点においては
上記実施の形態と同様とし、前記正方領域の各頂角にあ
たる箇所に、出力側キャパシタＣ５〜Ｃ８に代えて、入
力側キャパシタＣ１〜Ｃ４を配置され、それらキャパシ
タＣ１〜Ｃ４の間に出力側キャパシタＣ５〜Ｃ８を配置
する。この出力側キャパシタＣ５とＣ７とを結んだ直線
上および入力側キャパシタＣ６とＣ８とを結んだ直線上
に抵抗素子Ｒ１〜Ｒ８をそれぞれ配置する。
正方領域の各頂角にあたる箇所に出力側キャパシタＣ５
〜Ｃ８が配置した場合における各抵抗素子の配置につい
て述べたが、これに代えて次のようにしても良い。すな
わち、抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配
置された環状領域の内側に配置されている点においては
上記実施の形態と同様とし、前記正方領域の各頂角にあ
たる箇所に、出力側キャパシタＣ５〜Ｃ８に代えて、入
力側キャパシタＣ１〜Ｃ４を配置され、それらキャパシ
タＣ１〜Ｃ４の間に出力側キャパシタＣ５〜Ｃ８を配置
する。この出力側キャパシタＣ５とＣ７とを結んだ直線
上および入力側キャパシタＣ６とＣ８とを結んだ直線上
に抵抗素子Ｒ１〜Ｒ８をそれぞれ配置する。
【００５１】そして、入力側キャパシタＣ５の環状領域
内側に近接した位置であって、前記の直線上には抵抗素
子Ｒ６、Ｒ１が互いに近接して配置されている。また、
入力側キャパシタＣ６の環状領域内側に近接した位置で
あって、前記の直線上には抵抗素子Ｒ７、Ｒ２が近接配
置されている。同様に入力側キャパシタＣ７の環状領域
内側には抵抗素子Ｒ８、Ｒ３が近接配置され、入力側キ
ャパシタＣ８の環状領域内側には抵抗素子Ｒ５、Ｒ４が
近接配置されている。なお、このとき出力側キャパシタ
Ｃ５〜Ｃ８により近い位置に出力側抵抗素子Ｒ５〜Ｒ８
が配設されている。
内側に近接した位置であって、前記の直線上には抵抗素
子Ｒ６、Ｒ１が互いに近接して配置されている。また、
入力側キャパシタＣ６の環状領域内側に近接した位置で
あって、前記の直線上には抵抗素子Ｒ７、Ｒ２が近接配
置されている。同様に入力側キャパシタＣ７の環状領域
内側には抵抗素子Ｒ８、Ｒ３が近接配置され、入力側キ
ャパシタＣ８の環状領域内側には抵抗素子Ｒ５、Ｒ４が
近接配置されている。なお、このとき出力側キャパシタ
Ｃ５〜Ｃ８により近い位置に出力側抵抗素子Ｒ５〜Ｒ８
が配設されている。
【００５２】このようにキャパシタＣ１〜Ｃ８と抵抗素
子Ｒ１〜Ｒ８とを配置することにより、図１の電子回路
について、各素子を互いに対称な位置に配設できるの
で、対応する各素子間の配線長を揃えて、配線間での位
相のズレを抑えることができる。また、これと同時に配
線長を抑えて、コンパクトな集積回路装置を実現するこ
とができる。
子Ｒ１〜Ｒ８とを配置することにより、図１の電子回路
について、各素子を互いに対称な位置に配設できるの
で、対応する各素子間の配線長を揃えて、配線間での位
相のズレを抑えることができる。また、これと同時に配
線長を抑えて、コンパクトな集積回路装置を実現するこ
とができる。
【００５３】
【発明の効果】以上説明したように、本発明に係る集積
回路装置は、互いに静電容量が等しい４つの入力側キャ
パシタと、互いに静電容量が等しい４つの出力側キャパ
シタとを備える９０度移相器を集積した集積回路装置で
あって、前記入力側キャパシタと前記出力側キャパシタ
とは１の環に沿って一列に平面配置されており、かつ、
前記入力側キャパシタと前記出力側キャパシタとが当該
列上に１つずつ交互に配列されていることを特徴とする
ので、９０度移相器の各素子を接続する配線の配線長を
揃えると同時に、配線間や配線と回路基板の間の寄生的
な電磁的結合を回避して、精度の良い出力信号を得るこ
とができる。
回路装置は、互いに静電容量が等しい４つの入力側キャ
パシタと、互いに静電容量が等しい４つの出力側キャパ
シタとを備える９０度移相器を集積した集積回路装置で
あって、前記入力側キャパシタと前記出力側キャパシタ
とは１の環に沿って一列に平面配置されており、かつ、
前記入力側キャパシタと前記出力側キャパシタとが当該
列上に１つずつ交互に配列されていることを特徴とする
ので、９０度移相器の各素子を接続する配線の配線長を
揃えると同時に、配線間や配線と回路基板の間の寄生的
な電磁的結合を回避して、精度の良い出力信号を得るこ
とができる。
【００５４】また、前記入力側キャパシタと前記出力側
キャパシタとであって、他の回路素子を介さずに電気的
に直列に接続される１対のキャパシタは前記環上で隣り
合うように配列する。このような空間的回路配置を採用
することによって、キャパシタどうしを接続する配線の
配線長を整えて、９０度移相器の精度をより向上させ、
より精度の良い出力信号を得ることができる。
キャパシタとであって、他の回路素子を介さずに電気的
に直列に接続される１対のキャパシタは前記環上で隣り
合うように配列する。このような空間的回路配置を採用
することによって、キャパシタどうしを接続する配線の
配線長を整えて、９０度移相器の精度をより向上させ、
より精度の良い出力信号を得ることができる。
【００５５】また、前記９０度移相器は４つの入力側抵
抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗
素子と前記出力側抵抗素子をいずれも、前記入力側キャ
パシタと前記出力側キャパシタがなす環状領域の内側に
配置する。このように素子を配置することによって、更
に各キャパシタ間の配線の配線長を揃えると共にこれを
短縮して、９０度移相器の精度をより向上させ、より精
度の良い出力信号を得ることができる。
抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗
素子と前記出力側抵抗素子をいずれも、前記入力側キャ
パシタと前記出力側キャパシタがなす環状領域の内側に
配置する。このように素子を配置することによって、更
に各キャパシタ間の配線の配線長を揃えると共にこれを
短縮して、９０度移相器の精度をより向上させ、より精
度の良い出力信号を得ることができる。
【００５６】上記に加えて、前記入力側抵抗素子と前記
出力側抵抗素子とであって、他の回路素子を介さずに電
気的に直列に接続される１対の抵抗素子が空間的に近接
配置されており、前記１対の抵抗素子のうち入力側抵抗
素子が入力側キャパシタに空間的に近接配置されている
としても良い。或いは、これに代えて、前記入力側抵抗
素子と前記出力側抵抗素子とであって、他の回路素子を
介さずに電気的に直列に接続される１対の抵抗素子が空
間的に近接配置されており、前記１対の抵抗素子のうち
出力側抵抗素子が出力側キャパシタに空間的に近接配置
されているとしても良い。
出力側抵抗素子とであって、他の回路素子を介さずに電
気的に直列に接続される１対の抵抗素子が空間的に近接
配置されており、前記１対の抵抗素子のうち入力側抵抗
素子が入力側キャパシタに空間的に近接配置されている
としても良い。或いは、これに代えて、前記入力側抵抗
素子と前記出力側抵抗素子とであって、他の回路素子を
介さずに電気的に直列に接続される１対の抵抗素子が空
間的に近接配置されており、前記１対の抵抗素子のうち
出力側抵抗素子が出力側キャパシタに空間的に近接配置
されているとしても良い。
【００５７】このようにすれば、キャパシタと抵抗素子
との間の配線長や抵抗素子間の配線長を短縮すると共
に、各素子間の配線長を揃えることができるので、９０
度移相器の精度を向上させることができる。また、これ
と同時に９０度移相器をよりコンパクトにすることがで
きるので、結局９０度移相器を集積した集積回路装置を
小型化することができる。
との間の配線長や抵抗素子間の配線長を短縮すると共
に、各素子間の配線長を揃えることができるので、９０
度移相器の精度を向上させることができる。また、これ
と同時に９０度移相器をよりコンパクトにすることがで
きるので、結局９０度移相器を集積した集積回路装置を
小型化することができる。
【００５８】また、前記９０度移相器の具体的な回路構
成としては、次のような構成とするのが好適である。す
なわち、第１の入力側抵抗素子、第１の入力側キャパシ
タ、第２の入力側抵抗素子、第２の入力側キャパシタ、
第３の入力側抵抗素子、第３の入力側キャパシタ、第４
の入力側抵抗素子、第４の入力側キャパシタという順
に、入力側キャパシタと入力側抵抗素子とが電気的に直
列かつループ状に接続された入力側ループ回路と、第１
の出力側抵抗素子、第１の出力側キャパシタ、第２の出
力側抵抗素子、第２の出力側キャパシタ、第３の出力側
抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗
素子、第４の出力側キャパシタという順に、出力側キャ
パシタと出力側抵抗素子とが電気的に直列かつループ状
に接続された出力側ループ回路とを備え、第４の入力側
キャパシタと第１の入力側抵抗素子との接続点と第１の
出力側抵抗素子と第１の出力側キャパシタとの接続点と
が電気的に接続され、第１の入力側キャパシタと第２の
入力側抵抗素子との接続点と第２の出力側抵抗素子と第
２の出力側キャパシタとの接続点とが電気的に接続さ
れ、第２の入力側キャパシタと第３の入力側抵抗素子と
の接続点と第３の出力側抵抗素子と第３の出力側キャパ
シタとの接続点とが電気的に接続され、第３の入力側キ
ャパシタと第４の入力側抵抗素子との接続点と第４の出
力側抵抗素子と第４の出力側キャパシタとの接続点とが
電気的に接続され、第２の入力側抵抗素子と第２の入力
側キャパシタとの接続点と第４の入力側抵抗素子と第４
の入力側キャパシタとの接続点とが電気的に接続されて
いるような回路構成である。
成としては、次のような構成とするのが好適である。す
なわち、第１の入力側抵抗素子、第１の入力側キャパシ
タ、第２の入力側抵抗素子、第２の入力側キャパシタ、
第３の入力側抵抗素子、第３の入力側キャパシタ、第４
の入力側抵抗素子、第４の入力側キャパシタという順
に、入力側キャパシタと入力側抵抗素子とが電気的に直
列かつループ状に接続された入力側ループ回路と、第１
の出力側抵抗素子、第１の出力側キャパシタ、第２の出
力側抵抗素子、第２の出力側キャパシタ、第３の出力側
抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗
素子、第４の出力側キャパシタという順に、出力側キャ
パシタと出力側抵抗素子とが電気的に直列かつループ状
に接続された出力側ループ回路とを備え、第４の入力側
キャパシタと第１の入力側抵抗素子との接続点と第１の
出力側抵抗素子と第１の出力側キャパシタとの接続点と
が電気的に接続され、第１の入力側キャパシタと第２の
入力側抵抗素子との接続点と第２の出力側抵抗素子と第
２の出力側キャパシタとの接続点とが電気的に接続さ
れ、第２の入力側キャパシタと第３の入力側抵抗素子と
の接続点と第３の出力側抵抗素子と第３の出力側キャパ
シタとの接続点とが電気的に接続され、第３の入力側キ
ャパシタと第４の入力側抵抗素子との接続点と第４の出
力側抵抗素子と第４の出力側キャパシタとの接続点とが
電気的に接続され、第２の入力側抵抗素子と第２の入力
側キャパシタとの接続点と第４の入力側抵抗素子と第４
の入力側キャパシタとの接続点とが電気的に接続されて
いるような回路構成である。
【００５９】このような回路構成を採用することによ
り、上記に述べたような回路配置と相俟ってより高精度
の９０度移相器を実現すると共に、集積回路装置の小型
化を図ることができる。
り、上記に述べたような回路配置と相俟ってより高精度
の９０度移相器を実現すると共に、集積回路装置の小型
化を図ることができる。
【図１】本発明の実施の形態に係る集積回路装置に集積
されている９０度移相器の回路構成を示した図である。
されている９０度移相器の回路構成を示した図である。
【図２】本発明の実施の形態に係る９０度移相器を集積
回路装置に集積した場合の回路配置を示した図である。
回路装置に集積した場合の回路配置を示した図である。
【図３】本発明の実施の形態に係る９０度移相器を集積
回路装置に多層集積した場合の第１層の回路パターンを
示した図である。
回路装置に多層集積した場合の第１層の回路パターンを
示した図である。
【図４】本発明の実施の形態に係る９０度移相器を集積
回路装置に多層集積した場合の第２層の回路パターンを
示した図である。
回路装置に多層集積した場合の第２層の回路パターンを
示した図である。
【図５】本発明の実施の形態に係る９０度移相器を集積
回路装置に多層集積した場合の第３層の回路パターンを
示した図である。
回路装置に多層集積した場合の第３層の回路パターンを
示した図である。
【図６】本発明の変形例に係る集積回路装置に係る９０
度移相器の回路構成を示した図である。
度移相器の回路構成を示した図である。
【図７】９０度移相器を集積回路装置に集積した場合の
回路配置であって、従来技術に係る回路配置を示した図
である。
回路配置であって、従来技術に係る回路配置を示した図
である。
Ｃ１〜Ｃ４、Ｃ１´〜Ｃ４´………………………入力側
キャパシタ Ｃ５〜Ｃ８、Ｃ５´〜Ｃ８´………………………出力側
キャパシタ ＩＮ、ＩＮ´…………………………………………差動入
力端子 ＯＵＴ１、ＯＵＴ２、ＯＵＴ１´、ＯＵＴ２´…差動出
力端子 Ｒ１〜Ｒ４、Ｒ１´〜Ｒ４´………………………入力側
抵抗素子 Ｒ５〜Ｒ８、Ｒ５´〜Ｒ８´………………………出力側
抵抗素子 Ｔ１〜Ｔ１９…………………………………………スルー
ホール
キャパシタ Ｃ５〜Ｃ８、Ｃ５´〜Ｃ８´………………………出力側
キャパシタ ＩＮ、ＩＮ´…………………………………………差動入
力端子 ＯＵＴ１、ＯＵＴ２、ＯＵＴ１´、ＯＵＴ２´…差動出
力端子 Ｒ１〜Ｒ４、Ｒ１´〜Ｒ４´………………………入力側
抵抗素子 Ｒ５〜Ｒ８、Ｒ５´〜Ｒ８´………………………出力側
抵抗素子 Ｔ１〜Ｔ１９…………………………………………スルー
ホール
Claims (12)
- 【請求項１】 互いに静電容量が等しい４つの入力側キ
ャパシタと、互いに静電容量が等しい４つの出力側キャ
パシタとを備える９０度移相器を集積した集積回路装置
であって、 前記入力側キャパシタと前記出力側キャパシタとは１の
環に沿って一列に平面配置されており、かつ、 前記入力側キャパシタと前記出力側キャパシタとが当該
列上に１つずつ交互に配列されていることを特徴とする
集積回路装置。 - 【請求項２】 前記入力側キャパシタと前記出力側キャ
パシタとであって、他の回路素子を介さずに電気的に直
列に接続される１対のキャパシタは前記環上で隣り合う
ように配列されていることを特徴とする請求項１に記載
の集積回路装置。 - 【請求項３】 前記９０度移相器は４つの入力側抵抗素
子と４つの出力側抵抗素子を備え、 前記入力側抵抗素子と前記出力側抵抗素子はいずれも、
前記入力側キャパシタと前記出力側キャパシタがなす環
状領域の内側に配置されていることを特徴とする請求項
１または請求項２に記載の集積回路装置。 - 【請求項４】 前記入力側抵抗素子と前記出力側抵抗素
子とであって、他の回路素子を介さずに電気的に直列に
接続される１対の抵抗素子が空間的に近接配置されてお
り、 前記１対の抵抗素子のうち入力側抵抗素子が入力側キャ
パシタに空間的に近接配置されていることを特徴とする
請求項３に記載の集積回路装置。 - 【請求項５】 前記入力側抵抗素子と前記出力側抵抗素
子とであって、他の回路素子を介さずに電気的に直列に
接続される１対の抵抗素子が空間的に近接配置されてお
り、 前記１対の抵抗素子のうち出力側抵抗素子が出力側キャ
パシタに空間的に近接配置されていることを特徴とする
請求項３に記載の集積回路装置。 - 【請求項６】 前記４つの入力側抵抗素子は互いに等し
い抵抗値を有し、前記４つの出力側抵抗素子は互いに等
しい抵抗値を有していることを特徴とする請求項３から
請求項５のいずれかに記載の集積回路装置。 - 【請求項７】 第１の入力側抵抗素子、第１の入力側キ
ャパシタ、第２の入力側抵抗素子、第２の入力側キャパ
シタ、第３の入力側抵抗素子、第３の入力側キャパシ
タ、第４の入力側抵抗素子、第４の入力側キャパシタと
いう順に、入力側キャパシタと入力側抵抗素子とが電気
的に直列かつループ状に接続された入力側ループ回路
と、 第１の出力側抵抗素子、第１の出力側キャパシタ、第２
の出力側抵抗素子、第２の出力側キャパシタ、第３の出
力側抵抗素子、第３の出力側キャパシタ、第４の出力側
抵抗素子、第４の出力側キャパシタという順に、出力側
キャパシタと出力側抵抗素子とが電気的に直列かつルー
プ状に接続された出力側ループ回路とを備え、 第４の入力側キャパシタと第１の入力側抵抗素子との接
続点と第１の出力側抵抗素子と第１の出力側キャパシタ
との接続点とが電気的に接続され、 第１の入力側キャパシタと第２の入力側抵抗素子との接
続点と第２の出力側抵抗素子と第２の出力側キャパシタ
との接続点とが電気的に接続され、 第２の入力側キャパシタと第３の入力側抵抗素子との接
続点と第３の出力側抵抗素子と第３の出力側キャパシタ
との接続点とが電気的に接続され、 第３の入力側キャパシタと第４の入力側抵抗素子との接
続点と第４の出力側抵抗素子と第４の出力側キャパシタ
との接続点とが電気的に接続され、 第２の入力側抵抗素子と第２の入力側キャパシタとの接
続点と第４の入力側抵抗素子と第４の入力側キャパシタ
との接続点とが電気的に接続されていることを特徴とす
る請求項１に記載の集積回路装置。 - 【請求項８】 基層上に、積層方向に電極を対向させて
なる複数のキャパシタが形成され、基層に沿った方向に
抵抗膜を挟んで電極を対向させてなる複数の抵抗素子が
形成され、これらキャパシタと抵抗素子とを組み合わせ
て入力側移相器と出力側移相器との２段構成からなる９
０度移相器となした集積回路装置であって、 入力側移相器の各キャパシタと出力側移相器の各キャパ
シタとが、基層上に平面視において交互に並ぶ状態で環
状に配列され、入力側移相器の各抵抗素子と出力側移相
器の各抵抗素子とは前記キャパシタ列にて囲繞される領
域に、対称的な位置関係で配置されていることを特徴と
する集積回路装置。 - 【請求項９】 前記入力側移相器のキャパシタ数、抵抗
素子数、前記出力側移相器のキャパシタ数、抵抗素子数
はともに４であることを特徴とする請求項８に記載の集
積回路装置。 - 【請求項１０】 入力側移相器のキャパシタと出力側移
相器のキャパシタであって、基層上で隣り合う２個ずつ
は、一方のキャパシタの下側電極と他方のキャパシタの
上側電極とが引き出し電極とスルーホールとで直列に接
続されていることを特徴とする請求項８また請求項９の
いずれかに記載の集積回路装置。 - 【請求項１１】 環状のキャパシタ列は、平面視におい
て１辺に３個のキャパシタが並ぶ正方形状をしているこ
とを特徴とする請求項８または請求項１０に記載の集積
回路装置。 - 【請求項１２】 キャパシタ列で囲まれる領域の中央部
には角型の導電ランドが配されると共に、該導電ランド
の各辺と、その外方に存するキャパシタとの間の小領域
に、入力側移相器の１の抵抗素子と出力側移相器の１の
抵抗素子とが直列接続されて配置されていることを特徴
とする請求項１１に記載の集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001795A JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
| US10/337,047 US6822496B2 (en) | 2002-01-08 | 2003-01-03 | Integrated circuit device implementing 90-degree phase shifter capable of generating output signals having phase difference therebetween at improved accuracy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001795A JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203981A true JP2003203981A (ja) | 2003-07-18 |
| JP3547008B2 JP3547008B2 (ja) | 2004-07-28 |
Family
ID=27641834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001795A Expired - Fee Related JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822496B2 (ja) |
| JP (1) | JP3547008B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311305A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 受動型ポリフェーズフィルタ |
| JP2006319115A (ja) * | 2005-05-12 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 受動型ポリフェーズフィルタ |
| JP2010051028A (ja) * | 2009-12-01 | 2010-03-04 | Mitsubishi Electric Corp | ポリフェーズフィルタ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280343B1 (en) | 2006-10-31 | 2007-10-09 | Avx Corporation | Low profile electrolytic capacitor assembly |
| US8412141B2 (en) * | 2009-10-19 | 2013-04-02 | Qualcomm Incorporated | LR polyphase filter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69820376T2 (de) * | 1997-04-07 | 2004-10-14 | Koninklijke Philips Electronics N.V. | Empfänger und filteranordnung mit polyphasenfilter |
| JPH11298293A (ja) | 1998-04-16 | 1999-10-29 | Asahi Chem Ind Co Ltd | 位相シフト回路 |
| US6577691B2 (en) * | 1998-09-03 | 2003-06-10 | Time Domain Corporation | Precision timing generator apparatus and associated methods |
| US6211708B1 (en) * | 1999-06-28 | 2001-04-03 | Ericsson, Inc. | Frequency doubling circuits, method, and systems including quadrature phase generators |
| JP3492560B2 (ja) | 1999-07-26 | 2004-02-03 | 日本電信電話株式会社 | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
| US6456167B1 (en) * | 2000-07-13 | 2002-09-24 | Industrial Technology Research Institute | Quadrature oscillator |
| US6587017B1 (en) * | 2001-09-20 | 2003-07-01 | Lsi Logic Corporation | Method and apparatus for calibrated phase-shift networks |
-
2002
- 2002-01-08 JP JP2002001795A patent/JP3547008B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-03 US US10/337,047 patent/US6822496B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311305A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 受動型ポリフェーズフィルタ |
| JP4511410B2 (ja) * | 2005-04-28 | 2010-07-28 | パナソニック株式会社 | 受動型ポリフェーズフィルタ |
| JP2006319115A (ja) * | 2005-05-12 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 受動型ポリフェーズフィルタ |
| JP4689345B2 (ja) * | 2005-05-12 | 2011-05-25 | パナソニック株式会社 | 受動型ポリフェーズフィルタ |
| JP2010051028A (ja) * | 2009-12-01 | 2010-03-04 | Mitsubishi Electric Corp | ポリフェーズフィルタ |
| JP4495247B2 (ja) * | 2009-12-01 | 2010-06-30 | 三菱電機株式会社 | ポリフェーズフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030151439A1 (en) | 2003-08-14 |
| JP3547008B2 (ja) | 2004-07-28 |
| US6822496B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5730841B2 (ja) | コイル部品及びその製造方法 | |
| US7986199B2 (en) | Band pass filter | |
| US11410985B2 (en) | Chip component | |
| JP2007243208A (ja) | バラン変成器 | |
| JP6508145B2 (ja) | 電子部品 | |
| CN111480229A (zh) | 三维电感器-电容器装置和制备方法 | |
| JP6959537B2 (ja) | 周波数選択板 | |
| TWM586909U (zh) | 具有高抑制效果的共振濾波器 | |
| JP2003203981A (ja) | 集積回路装置 | |
| JP2007305861A (ja) | 相互インダクタンス素子および平衡不平衡変換器 | |
| WO2007029505A1 (ja) | モジュール | |
| US11831292B2 (en) | LC composite component and communication terminal device | |
| US20090184779A1 (en) | Wireless communication module | |
| JP2002204136A (ja) | 積層型ローパスフィルタ | |
| KR20110094215A (ko) | 분포 정수 회로 | |
| KR100550843B1 (ko) | 초소형 적층형 평형 필터 | |
| US20240130046A1 (en) | Capacitor | |
| JP2021068947A (ja) | アンテナモジュール及び通信装置 | |
| JP6551169B2 (ja) | 積層ローパスフィルタ | |
| US20090051459A1 (en) | Filter | |
| JP2009290776A (ja) | 平面型アンテナ素子の製造方法及び平面型アンテナ素子 | |
| KR100905873B1 (ko) | 무선통신 모듈 | |
| CN108736853B (zh) | 匹配模块 | |
| JP2009267811A (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
| TWM595892U (zh) | 具有高品質因數的共振腔結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |