JP4689345B2 - 受動型ポリフェーズフィルタ - Google Patents

Description

本発明は、電子機器の信号処理におけるイメージ除去等に使用する受動型ポリフェーズフィルタ（複素フィルタ）に関し、特に構成要素である抵抗、コンデンサおよび入出力端の配置の改良に関する。

電子機器の信号処理におけるイメージ除去に使用する受動型ポリフェーズフィルタは、例えば４相入力の場合、図１４に示すような回路構成を有する。図１４の受動型ポリフェーズフィルタは、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４をループ状に接続して構成され、Ｉ１、Ｉ２、Ｉ３、Ｉ４が信号を入力する入力端、Ｏ１、Ｏ２、Ｏ３、Ｏ４が信号を出力する出力端である。抵抗Ｒ１〜Ｒ４は同一の抵抗値、コンデンサＣ１〜Ｃ４は同一の容量値を有する。

図１４の回路においては、入力端Ｉ１から出力端Ｏ１への信号処理として抵抗Ｒ１とコンデンサＣ４で受動型の１次ローパスフィルタが構成され、一方、出力端Ｏ２から入力端Ｉ１への信号処理としてコンデンサＣ１と抵抗Ｒ１とで受動型の１次ハイパスフィルタが構成される。つまり、入力端Ｉ１で本来の入力信号と出力端Ｏ２からの信号を合成して出力端Ｏ１へ出力する。他の信号入力端からの出力端への信号関係も同様な構成となる。

上記構成の受動型ポリフェーズフィルタの集積回路上での配置図（レイアウト）の例を、図１５に示す。各参照符号は、図１４の回路図に対応させて付されている。この従来の受動型ポリフェーズフィルタの配置では、配線を蛇行させて配線抵抗が等しくなるように配慮されている（例えば、非特許文献１参照。）。

また、他の従来例の受動型ポリフェーズフィルタとして、特許文献１に開示されている配置図（レイアウト）を図１６に示す。この受動型ポリフェーズフィルタの配置は、入力端Ｉ１と入力端Ｉ４を共用し、入力端Ｉ２と入力端Ｉ３を共用して、２相入力の場合の集積回路上の配置を実現している。抵抗Ｒ１〜Ｒ４とコンデンサＣ１〜Ｃ４が９０度回転対称であって、抵抗、コンデンサが交互になるように配置され、寄生容量の発生が少なくなるように配慮されている。
IEEE JOURNAL OF SOLID-STATE CIRCUIT, VOL.36 NO.6, JUNE 2001, CMOS Mixers and Polyphase Filters for Large Image Rejection, Farbod Behbahani他3名 特開２００３−２３４４０６号公報（７頁、第１図）

従来、電子機器の信号処理のイメージ除去に使用する受動型ポリフェーズフィルタの配置方法においては、集積回路上に実現する場合、複数段の配置を単純にし、その配置から生じる寄生素子による特性への影響を低減することが課題であった。

これに対して、図１５に示した４相入力受動型ポリフェーズフィルタの場合、抵抗Ｒ１とコンデンサＣ１を結ぶ配線、抵抗Ｒ２とコンデンサＣ２を結ぶ配線、抵抗Ｒ３とコンデンサＣ３を結ぶ配線、および抵抗Ｒ４とコンデンサＣ４を結ぶ配線による寄生素子である配線抵抗の値を整合させるために、抵抗Ｒ２とコンデンサＣ２を結ぶ配線、抵抗Ｒ３とコンデンサＣ３を結ぶ配線、抵抗Ｒ４とコンデンサＣ４を結ぶ配線を蛇行させている。そのため、受動型ポリフェーズフィルタの配置として複雑な形状となってしまう。

また、図１７に、２段４相入力の受動型ポリフェーズフィルタの回路図を示す。この受動型ポリフェーズフィルタの集積回路上での配置例として、図１５に示した配置方法に基づいて構成した場合の配置図を図１８に示す。この配置において、１段目の出力端と２段目の入力端とを接続するためには、抵抗Ｒ１１とコンデンサＣ１４を結ぶ配線を、１段目の出力Ｏ１２と２段目の入力Ｉ２２、出力Ｏ１３と入力Ｉ２３、出力Ｏ１４と入力Ｉ２４を結ぶ各配線と交差させなければならない。この交差することによる寄生素子である配線容量の値が、フィルタの特性を変化させてしまう。

一方、図１６のような４相入力受動型ポリフェーズフィルタの配置においては、抵抗Ｒ１と抵抗Ｒ３、抵抗Ｒ４と抵抗Ｒ２の方向が異なるので相対ばらつきが異なり、同一抵抗値が得られ難い。しかも、図１７に示した２段４相入力の受動型ポリフェーズフィルタを、図１６のような配置方法に基づいて構成すると、図１９に示すようにかなり複雑な形状となる。

本発明は、上記従来の課題を解決するものであり、構成要素の配置および配線の形状が簡潔であって、複数段に構成した場合でも配置および配線が複雑化することを抑制でき、各要素の配置から生じる寄生素子による特性への影響を低減できる受動型ポリフェーズフィルタを提供することを目的とする。

本発明の受動型ポリフェーズフィルタは、整数ｍを３以上として、集積回路の同一基板上に形成された、ｍ相の信号を入力するためのｍ個の入力端と、ｍ個の抵抗素子と、ｍ個の容量素子と、ｍ相の信号を出力するためのｍ個の出力端とを備え、前記抵抗素子と前記容量素子は交互にループ状に接続され、前記抵抗素子と前記容量素子間の各ノードに対して順次、前記入力端および前記出力端が交互に接続される。上記課題を解決するために、前記ｍ個の抵抗素子は各々（ｍ−１）個以上の部分抵抗素子の群により構成され、前記ｍ群のうちの（ｍ−１）群の前記部分抵抗素子は各群毎に集合させて姿勢を揃えて配置され、残りの１群の前記部分抵抗素子は分散されて他の各群の前記部分抵抗素子に対してそれぞれ同列に姿勢を揃えて配置され、前記各群の集合領域は一方向に整列していることを特徴とする。

上記構成の受動型ポリフェーズフィルタの構成によれば、構成要素である抵抗素子と容量素子の配置、および入出力端との間の配線の構成が簡潔であり、複数段に構成した場合でも配置および配線が複雑化することなく、各要素の配置から生じる寄生素子による特性への影響を低減できる。

本発明の受動型ポリフェーズフィルタにおいて、ｍ＝４として構成することができる。

また、上記構成において好ましくは、前記ｍ個の容量素子、前記ｍ個の入力端および前記ｍ個の出力端は各々、前記部分抵抗素子の各群の整列方向と平行に、前記部分抵抗素子の各群と並行するように整列して配置される。

この構成において好ましくは、前記部分抵抗素子の各群に隣接して前記ｍ個の容量素子が配置され、前記部分抵抗素子の各群および前記ｍ個の容量素子を含む領域の両外側の一方の領域に前記ｍ個の入力端が、他方の領域に前記ｍ個の出力端が配置される。

また、前記各群における前記部分抵抗素子は、前記各群の整列方向と直交する方向に、側縁部を互いに隣接させて整列することが好ましい。

また、前記容量素子と前記入力端または前記出力端が、前記部分抵抗素子の群を横切る配線により接続されることが好ましい。

上記のいずれかの構成の受動型ポリフェーズフィルタを複数段備え、前段の前記受動型ポリフェーズフィルタの前記出力端が各々、後段の前記受動型ポリフェーズフィルタの対応する前記入力端に接続された受動型ポリフェーズフィルタを構成することができる。

また、上記のいずれかの構成の受動型ポリフェーズフィルタを備えた集積回路を構成することができる。また、その集積回路を備えた受信機を構成することができる。

以下本発明の実施の形態について、図面を参照しながら説明する。

（第１の実施の形態）
図１は、第１の実施の形態における受動型ポリフェーズフィルタの配置図を示す。この配置は、図１４の回路構成を有する４相入力の受動型ポリフェーズフィルタを実現したものである。図１５、図１６等の従来例と同一の要素については、同一の参照番号を付して説明する。

図１の配置において、図１４の抵抗Ｒ１〜Ｒ４は、各々３分割して部分抵抗の集合として構成されている。すなわち、抵抗Ｒ１は部分抵抗Ｒ１ａ〜Ｒ１ｃの群、抵抗Ｒ２は部分抵抗Ｒ２ａ〜Ｒ２ｃの群、抵抗Ｒ３は部分抵抗Ｒ３ａ〜Ｒ３ｃの群、抵抗Ｒ４は部分抵抗Ｒ４ａ〜Ｒ４ｃの群により構成される。以降の実施の形態から判るように、本発明では、ｍ個の抵抗を各々、（ｍ−１）個以上の部分抵抗に分割して構成する。なお、図示しないが、以下の説明では、各部分抵抗の群に対して各々、抵抗Ｒ１〜Ｒ４と総称して説明する。

抵抗Ｒ２〜Ｒ４については、各群の部分抵抗Ｒ２ａ〜Ｒ２ｃ、部分抵抗Ｒ３ａ〜Ｒ３ｃ、部分抵抗Ｒ４ａ〜Ｒ４ｃが、各群毎に集合させて配置されている。抵抗Ｒ２〜Ｒ４の各群の集合領域は一方向に整列して配置されている。すなわち、図１の実施の形態においては、抵抗Ｒ２〜Ｒ４を構成する部分抵抗の各群が上下方向に整列して配置されている。部分抵抗Ｒ２ａ〜Ｒ２ｃ、部分抵抗Ｒ３ａ〜Ｒ３ｃ、部分抵抗Ｒ４ａ〜Ｒ４ｃは、姿勢を揃えて配置されている。例えば、部分抵抗Ｒ２ａ〜Ｒ２ｃは、各群の整列方向である上下方向と直交する水平方向に、側縁部を互いに隣接させて整列させて配置されている。抵抗Ｒ１を構成する部分抵抗Ｒ１ａ〜Ｒ１ｃは、分散されて他の各群の部分抵抗素子に対してそれぞれ同列に姿勢を揃えて配置されている。すなわち、部分抵抗Ｒ１ａは抵抗Ｒ２の群、部分抵抗Ｒ１ｂは抵抗Ｒ３の群、部分抵抗Ｒ１ｃは抵抗Ｒ４の群の部分抵抗と並べて配置されている。

抵抗Ｒ２〜Ｒ４を構成する部分抵抗素子の各群に隣接して、コンデンサＣ１〜Ｃ４が配置されている。部分抵抗素子の各群およびコンデンサＣ１〜Ｃ４を含む領域の両外側のうち、左側の領域に入力端Ｉ１〜Ｉ４が、右側の領域に出力端Ｏ１〜Ｏ４が配置されている。このように、コンデンサＣ１〜Ｃ４、入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４は各々、抵抗Ｒ２〜Ｒ４を構成する部分抵抗素子の各群の整列方向と平行に、部分抵抗素子の各群と並行するように整列して配置される。入力端Ｉ１〜Ｉ４とコンデンサＣ１〜Ｃ４を接続する配線が水平方向に延在し、部分抵抗素子の群を横切って配置されている。

この配置によれば、抵抗Ｒ１とコンデンサＣ１を結ぶ配線１を短くできる。従って、抵抗Ｒ２とコンデンサＣ２を結ぶ各配線２、抵抗Ｒ３とコンデンサＣ３を結ぶ各配線３、および抵抗Ｒ４とコンデンサＣ４を結ぶ配線４による各配線抵抗値を、配線１による配線抵抗値に合わせるために、配線２〜４を蛇行させる必要はない。従って、受動型ポリフェーズフィルタを構成する配置として、簡単かつ単純な形状となる。さらに、各部分抵抗の方向が揃っているので相対ばらつきが小さい。

上記構成の適用例として、図２に、４段４相入力の受動型ポリフェーズフィルタの回路図を示す。抵抗Ｒ１１〜Ｒ１４およびコンデンサＣ１１〜Ｃ１４からなる１段目フィルタに対して、抵抗Ｒ２１〜Ｒ２４およびコンデンサＣ２１〜Ｃ２４からなる２段目フィルタが、１段目フィルタの出力端Ｏ１１〜Ｏ１４において接続されている。２段目フィルタと３段目フィルタ間、３段目フィルタと４段目フィルタ間も同様である。

図２のような４段４相入力の受動型ポリフェーズフィルタにおいて、本実施形態による配置を適用すると、図３のように構成できる。すなわち、各段のフィルタは、図１に示した構造を有し、横方向に各段のフィルタを配列して各入力端と出力端を接続したものである。

この配列と配線によれば、１段目の出力端Ｏ１１〜Ｏ１４と２段目の入力端との間の配線において、図１８に示した従来例のような、例えば、２段目の抵抗Ｒ２１とコンデンサＣ２１を結ぶ配線が、１段目の出力Ｏ１２と２段目の入力Ｉ２２を結ぶ配線等との交差を生じることがない。配線の交差がないので寄生素子である配線容量の発生が抑制され、フィルタの特性を変化が抑制される。後段の配線についても同様に、不都合な配線容量の発生が抑制される。

以上のように第１の実施の形態によれば、構成要素の配置を簡潔にし、それら配置から生じる寄生素子による特性への影響が低減された、優れた受動型ポリフェーズフィルタを実現することができる。特に、複数段に構成した場合に、要素の配置および配線の複雑化を抑制する効果が大きい。

なお、上述の例では抵抗を３分割した態様を示したが、抵抗を４分割した態様を図４に示す。この例では、コンデンサＣ１に隣接した領域にも部分抵抗Ｒ１ａが配置される。また、部分抵抗Ｒ１ａと並べて、４個のダミーの部分抵抗Ｒ０も配置される。部分抵抗Ｒ０は、相対ばらつき低減のために、他の抵抗群とのバランスを調整する目的で配置されている。

図５には、分割された抵抗間の配線、および入力端Ｉ１〜Ｉ４からコンデンサＣ１〜Ｃ４への配線による配線抵抗の値を等しくなるよう配慮した態様を示す。

なお、本実施の形態では、受動型ポリフェーズフィルタが複数段に接続された態様において、図３に示したように抵抗、コンデンサが等しいものを複数段接続した例を示したが、要求される特性に応じて抵抗、コンデンサを変えることができる。

また、上述の説明では１層配線を用いた構成の例を示したが、抵抗生成層との寄生容量を低減するために、多層配線により上層の配線を構成することも可能である。

（第２の実施の形態）
図６は、第２の実施の形態における３相入力受動型ポリフェーズフィルタの回路図である。抵抗Ｒ１〜Ｒ３、およびコンデンサＣ１〜Ｃ３がループ状に接続され、入力端Ｉ１〜Ｉ３、出力端Ｏ１〜Ｏ３を有する。図７は、図６に示した３相入力受動型ポリフェーズフィルタの各要素の配置を示す配置図である。回路構成および各要素の配置は、基本的に実施の形態１と同様であり、同様の要素については同一の参照番号を付して説明を省略する。

図６の抵抗Ｒ１〜Ｒ３は、図７に示すように、各々２分割して部分抵抗の集合として構成され、抵抗Ｒ１は部分抵抗Ｒ１ａ〜Ｒ１ｂの群、抵抗Ｒ２は部分抵抗Ｒ２ａ〜Ｒ２ｂの群、抵抗Ｒ３は部分抵抗Ｒ３ａ〜Ｒ３ｂの群により構成される。抵抗Ｒ２〜Ｒ３については、各群の部分抵抗Ｒ２ａ〜Ｒ２ｂ、部分抵抗Ｒ３ａ〜Ｒ３ｂが、各群毎に集合させて配置されている。部分抵抗Ｒ２ａ〜Ｒ２ｂ、部分抵抗Ｒ３ａ〜Ｒ３ｂは、姿勢を揃えて配置されている。抵抗Ｒ１を構成する部分抵抗Ｒ１ａ〜Ｒ１ｂは、分散されて他の各群の部分抵抗素子とそれぞれ同列に姿勢を揃えて配置されている。すなわち、部分抵抗Ｒ１ａは抵抗Ｒ２の群、部分抵抗Ｒ１ｂは抵抗Ｒ３の群の部分抵抗と並べて配置されている。

上記の配置によれば、抵抗Ｒ１とコンデンサＣ１を結ぶ配線５が短くできるので、抵抗Ｒ２とコンデンサＣ２を結ぶ配線６、および抵抗Ｒ３とコンデンサＣ３を結ぶ配線７による配線抵抗値を合わせるために、配線６、配線７を蛇行させる必要はない。その結果、受動型ポリフェーズフィルタを構成する要素の配置が、簡単かつ単純な形状となる。さらに、各部分抵抗の方向が揃っているので相対ばらつきが小さい。

上記本実施形態の構成の適用例として、図８に、４段３相入力の受動型ポリフェーズフィルタの回路図を示す。抵抗Ｒ１１〜Ｒ１３およびコンデンサＣ１１〜Ｃ１３からなる１段目フィルタに対して、抵抗Ｒ２１〜Ｒ２３およびコンデンサＣ２１〜Ｃ２３からなる２段目フィルタが、１段目フィルタの出力端Ｏ１１〜Ｏ１３において接続されている。２段目フィルタと３段目フィルタ間、３段目フィルタと４段目フィルタ間も同様である。

図８のような４段３相入力の受動型ポリフェーズフィルタに対して、本実施形態による配置を適用すると、図９のように構成できる。すなわち、各段のフィルタは、図７に示した構造を有し、横方向に各段のフィルタを配列して各入力端と出力端を接続したものである。

この配列と配線によれば、１段目の出力端Ｏ１１〜Ｏ１３と２段目の入力端との間の配線において、図１８に示した従来例のような、例えば、２段目の抵抗Ｒ２１とコンデンサＣ２１を結ぶ配線が、１段目の出力Ｏ１２と２段目の入力Ｉ２２を結ぶ配線等との交差を生じることがない。配線の交差がないので寄生素子である配線容量の発生が抑制され、フィルタの特性を変化が抑制される。後段の配線についても同様に、不都合な配線容量の発生が抑制される。

（第３の実施の形態）
図１０は、第３の実施の形態における５相入力受動型ポリフェーズフィルタの回路図である。抵抗Ｒ１〜Ｒ５、およびコンデンサＣ１〜Ｃ５がループ状に接続され、入力端Ｉ１〜Ｉ５、出力端Ｏ１〜Ｏ５を有する。図１１は、図１０に示した５相入力受動型ポリフェーズフィルタの各要素の配置を示す配置図である。回路構成および各要素の配置は、基本的に実施の形態１と同様であり、同様の要素については同一の参照番号を付して説明を省略する。

本実施形態の構成の適用例として、図１２に、３段５相入力の受動型ポリフェーズフィルタの回路図を示す。抵抗Ｒ１１〜Ｒ１５およびコンデンサＣ１１〜Ｃ１５からなる１段目フィルタに対して、抵抗Ｒ２１〜Ｒ２５およびコンデンサＣ２１〜Ｃ２５からなる２段目フィルタが、１段目フィルタの出力端Ｏ１１〜Ｏ１５において接続されている。２段目フィルタと３段目フィルタ間も同様である。

図１２のような３段５相入力の受動型ポリフェーズフィルタに対して、本実施形態による配置を適用すると、図１３のように構成できる。すなわち、各段のフィルタは、図１１に示した構造を有し、横方向に各段のフィルタを配列して各入力端と出力端を接続したものである。

以上のように本発明によれば、任意の信号入力数に対して受動型ポリフェーズフィルタを構成する要素の配置を簡潔にすることができ、複数段に配置した場合でも複雑化が抑制され、各要素の配置から生じる寄生素子による特性への影響を低減できる。

本発明にかかる受動型ポリフェーズフィルタの配置方法は、配置の簡略化、フィルタ特性の改善を有し、電子機器の信号処理、集積回路の設計等として有用である。

本発明の第１の実施形態における４相入力受動型ポリフェーズフィルタの配置を示す平面図 本発明の第１の実施形態における４段４相入力受動型ポリフェーズフィルタの回路図 同４段４相入力受動型ポリフェーズフィルタの配置を示す平面図 同４段４相入力受動型ポリフェーズフィルタの他の配置例を示す平面図 同４段４相入力受動型ポリフェーズフィルタの更に他の配置例を示す平面図 本発明の第２の実施形態における３相入力受動型ポリフェーズフィルタの回路図 同３相入力受動型ポリフェーズフィルタの配置を示す平面図 本発明の第２の実施形態における４段３相入力受動型ポリフェーズフィルタの回路図 同４段３相入力型ポリフェーズフィルタの配置を示す平面図 本発明の第３の実施形態における５相入力受動型ポリフェーズフィルタの回路図 同５相入力受動型ポリフェーズフィルタの配置を示す平面図 本発明の第３の実施形態における３段５相入力受動型ポリフェーズフィルタの回路図 同３段５相入力受動型ポリフェーズフィルタの配置を示す平面図 ４相入力の受動型ポリフェーズフィルタの回路図 従来例における４相入力の受動型ポリフェーズフィルタの配置図 他の従来例における４相入力の受動型ポリフェーズフィルタの配置図 ２段４相入力の受動型ポリフェーズフィルタの回路図 従来例における２段４相入力の受動型ポリフェーズフィルタの配置図 他の従来例における２段４相入力の受動型ポリフェーズフィルタの配置図

符号の説明

１〜７ 配線
Ｉ１〜Ｉ５、Ｉ１１〜Ｉ１５、Ｉ２１〜Ｉ２５、Ｉ３１〜Ｉ３５、Ｉ４１〜Ｉ４４ 入力端
Ｏ１〜Ｏ５、Ｏ１１〜Ｏ１５、Ｏ２１〜Ｏ２５、Ｏ３１〜Ｏ３５、Ｏ４１〜Ｏ４４ 出力端
Ｒ１〜Ｒ５、Ｒ１１〜Ｒ１５、Ｒ２１〜Ｒ２５、Ｒ３１〜Ｒ３５、Ｒ４１〜Ｒ４４ 抵抗
Ｃ１〜Ｃ５、Ｃ１１〜Ｃ１５、Ｃ２１〜Ｃ２５、Ｃ３１〜Ｃ３５、Ｃ４１〜Ｃ４４ コンデンサ
Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄ、Ｒ３ａ〜Ｒ３ｄ、Ｒ４ａ〜Ｒ４ｄ、Ｒ５ａ〜Ｒ５ｄ 部分抵抗

Claims (9)

1. 整数ｍを３以上として、集積回路の同一基板上に形成された、ｍ相の信号を入力するためのｍ個の入力端と、ｍ個の抵抗素子と、ｍ個の容量素子と、ｍ相の信号を出力するためのｍ個の出力端とを備え、前記抵抗素子と前記容量素子は交互にループ状に接続され、前記抵抗素子と前記容量素子間の各ノードに対して順次、前記入力端および前記出力端が交互に接続された受動型ポリフェーズフィルタにおいて、
   前記ｍ個の抵抗素子は各々（ｍ−１）個以上の部分抵抗素子の群により構成され、前記ｍ群のうちの（ｍ−１）群の前記部分抵抗素子は各群毎に集合させて姿勢を揃えて配置され、残りの１群の前記部分抵抗素子は分散されて他の各群の前記部分抵抗素子に対してそれぞれ同列に姿勢を揃えて配置され、前記各群の集合領域は一方向に整列していることを特徴とする受動型ポリフェーズフィルタ。
2. ｍ＝４である請求項１に記載の受動型ポリフェーズフィルタ。
3. 前記ｍ個の容量素子、前記ｍ個の入力端および前記ｍ個の出力端は各々、前記部分抵抗素子の各群の整列方向と平行に、前記部分抵抗素子の各群と並行するように整列して配置された請求項１または２に記載の受動型ポリフェーズフィルタ。
4. 前記部分抵抗素子の各群に隣接して前記ｍ個の容量素子が配置され、前記部分抵抗素子の各群および前記ｍ個の容量素子を含む領域の両外側の一方の領域に前記ｍ個の入力端が、他方の領域に前記ｍ個の出力端が配置された請求項３に記載の受動型ポリフェーズフィルタ。
5. 前記各群における前記部分抵抗素子は、前記各群の整列方向と直交する方向に、側縁部を互いに隣接させて整列している請求項４に記載の受動型ポリフェーズフィルタ。
6. 前記容量素子と前記入力端または前記出力端が、前記部分抵抗素子の群を横切る配線により接続された請求項５に記載の受動型ポリフェーズフィルタ。
7. 請求項１〜６のいずれか１項に記載の受動型ポリフェーズフィルタを複数段備え、前段の前記受動型ポリフェーズフィルタの前記出力端が各々、後段の前記受動型ポリフェーズフィルタの対応する前記入力端に接続された受動型ポリフェーズフィルタ。
8. 請求項１〜７のいずれか１項に記載の受動型ポリフェーズフィルタを備えた集積回路。
9. 請求項８に記載の集積回路を備えた受信機。

Images