JP3547008B2 - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP3547008B2 JP3547008B2 JP2002001795A JP2002001795A JP3547008B2 JP 3547008 B2 JP3547008 B2 JP 3547008B2 JP 2002001795 A JP2002001795 A JP 2002001795A JP 2002001795 A JP2002001795 A JP 2002001795A JP 3547008 B2 JP3547008 B2 JP 3547008B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- capacitor
- resistance element
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、９０度移相器を集積した集積回路装置の回路配置に関する。
【０００２】
【従来の技術】
近年、インターネット等の情報通信の利用が広まるに従って、無線通信についても広帯域化の要望が高まりをみせており、これに呼応して高周波数に対応した９０度移相器が求められている。また、携帯電話機に代表されるように、無線通信装置の小型化のニーズが高く、９０度移相器についても集積回路装置に組み込まれる必要がある。
【０００３】
この９０度移相器の集積化に際し、例えば、図１のような回路構成の９０度移相器を集積回路装置に集積した例として、図７のような回路配置が知られている。
図１は、発振器からの差動信号を入力端子対ＩＮにより受け付け、その位相が互いに９０度の位相差を持つ２つの差動信号を生成して、出力端子対ＯＵＴ１と出力端子対ＯＵＴ２とにそれぞれ出力する９０度移相器の回路構成を示している。また、図７は、９０度移相器を集積化した集積回路装置について、９０度移相器部分の回路配置を示している。
【０００４】
【発明が解決しようとする課題】
しかしながら、上に引用した従来技術に係る集積回路装置においては、入力端子対ＩＮへの入力信号が数ＧＨｚ以上の高周波であるような場合、出力端子対ＯＵＴ１からの出力信号と出力端子対ＯＵＴ２からの出力信号との間の位相差が９０度から大きく外れてしまい、９０度移相器として十分な性能を得られないという問題がある。
【０００５】
また、この問題を解決するにあたって、上記のような無線通信装置の小型化のニーズに考慮すれば、９０度移相器を集積した集積回路装置自体の大型化を伴うようなことがあってはならない。
本発明は、以上のような問題に鑑みてなされたものであって、集積回路装置を大型化しないという制約条件を満たしつつ、高周波数域においても２つの出力信号間の位相差を精度良く９０度とすることができる９０度移相器を集積化した集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る集積回路装置は、互いに静電容量が等しい４つの入力側キャパシタと、互いに静電容量が等しい４つの出力側キャパシタとを備える９０度移相器を集積した集積回路装置であって、前記入力側キャパシタと前記出力側キャパシタとは１の環に沿って一列に平面配置されており、かつ、前記入力側キャパシタと前記出力側キャパシタとが当該列上に１つずつ交互に配列されていることを特徴とする。
【０００７】
このような構成によれば、９０度移相器を構成する素子間の配線長を揃えると共に、より短縮することができる。また、配線間および配線と集積回路基板との寄生的な電磁的結合を抑制することができる。
また、前記入力側キャパシタと前記出力側キャパシタとであって、他の回路素子を介さずに電気的に直列に接続される一対のキャパシタは前記環上で隣り合うように配列されていることを特徴とする。このようにすれば、キャパシタ間の配線長を短縮して９０度移相器の精度を向上させることができる。
【０００８】
また、前記９０度移相器は４つの入力側抵抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗素子と前記出力側抵抗素子はいずれも、前記入力側キャパシタと前記出力側キャパシタがなす環状領域の内側に配置されていることを特徴とする。このようにすれば、キャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度移相器の精度を向上させることができる。
【０００９】
また、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される一対の抵抗素子が空間的に近接配置されており、前記一対の抵抗素子のうち入力側抵抗素子が入力側キャパシタに空間的に近接配置されていることを特徴とする。このようにすれば、互いに関連するキャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度位相器の精度を向上させることができる。
【００１０】
また、逆に、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される一対の抵抗素子が空間的に近接配置されており、前記一対の抵抗素子のうち出力側抵抗素子が出力側キャパシタに空間的に近接配置されている。このようにしても、上と同様に、互いに関連するキャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度位相器の精度を向上させることができる。
【００１１】
また、前記４つの入力側抵抗素子は互いに等しい抵抗値を有し、前記４つの出力側抵抗素子は互いに等しい抵抗値を有していることを特徴とする。このようにすれば、８つのキャパシタがなす環状領域内での抵抗素子の配置を整えて、回路素子間の配線長を揃え易くなるので、９０度移相器の精度を向上させることができる。
【００１２】
また、具体的な回路構成として、第１の入力側抵抗素子、第１の入力側キャパシタ、第２の入力側抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗素子、第３の入力側キャパシタ、第４の入力側抵抗素子、第４の入力側キャパシタという順に、入力側キャパシタと入力側抵抗素子とが電気的に直列かつループ状に接続された入力側ループ回路と、第１の出力側抵抗素子、第１の出力側キャパシタ、第２の出力側抵抗素子、第２の出力側キャパシタ、第３の出力側抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗素子、第４の出力側キャパシタという順に、出力側キャパシタと出力側抵抗素子とが電気的に直列かつループ状に接続された出力側ループ回路とを備え、第４の入力側キャパシタと第１の入力側抵抗素子との接続点と第１の出力側抵抗素子と第１の出力側キャパシタとの接続点とが電気的に接続され、第１の入力側キャパシタと第２の入力側抵抗素子との接続点と第２の出力側抵抗素子と第２の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側キャパシタと第３の入力側抵抗素子との接続点と第３の出力側抵抗素子と第３の出力側キャパシタとの接続点とが電気的に接続され、第３の入力側キャパシタと第４の入力側抵抗素子との接続点と第４の出力側抵抗素子と第４の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側抵抗素子と第２の入力側キャパシタとの接続点と第４の入力側抵抗素子と第４の入力側キャパシタとの接続点とが電気的に接続されていることを特徴とする。
【００１３】
また、９０度移相器の集積のされ方に着目すれば、本発明に係る集積回路装置は、基層上に、積層方向に電極を対向させてなる複数のキャパシタが形成され、基層に沿った方向に抵抗膜を挟んで電極を対向させてなる複数の抵抗素子が形成され、これらキャパシタと抵抗素子とを組み合わせて入力側移相器と出力側移相器との２段構成からなる９０度移相器となした集積回路装置であって、入力側移相器の各キャパシタと出力側移相器の各キャパシタとが、基層上に平面視において交互に並ぶ状態で環状に配列され、入力側移相器の各抵抗素子と出力側移相器の各抵抗素子とは前記キャパシタ列で囲まれる領域に、対称的な位置関係で配置されていることを特徴とする。
【００１４】
このように集積回路装置に９０度移相器を集積すれば、回路素子間の９０度位相器の精度をより高めることができる。
また、入力側移相器のキャパシタと出力側移相器のキャパシタであって、基層上で隣り合う２個ずつは、一方のキャパシタの下側電極と他方のキャパシタの上側電極とが引き出し電極とスルーホールとで直列に接続されていることを特徴とする。このように集積すれば、環を構成するキャパシタ間の距離を短縮して集積度を向上させることができる。
【００１５】
また、環状のキャパシタ列は、平面視において１辺に３個のキャパシタが並ぶ正方形状をしていることを特徴とする。このように集積すれば、１辺に並んだ３個のキャパシタのうち、中央のキャパシタを入力側移相器のキャパシタとして入力側移相器の抵抗素子を近接配置することができる。また、該中央のキャパシタを出力側移相器のキャパシタとして出力側移相器の抵抗素子を近接配置することもできるので、全体として配線長を短縮して９０度移相器の精度を向上させることができる。
【００１６】
また、キャパシタ列で囲まれる領域の中央部には角型の導電ランドが配され、該導電ランドの各辺と、その外方に存するキャパシタとの間の小領域に、入力側移相器の１の抵抗素子と出力側移相器の１の抵抗素子とが直列接続されて配置されていることを特徴とする。このように抵抗素子を配置することによって、抵抗素子間や、抵抗素子とキャパシタ間の配線長を短縮して９０度移相器の精度を向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明に係る集積回路装置の実施の形態について、図面を参照しながら説明する。
（実施の形態）
本実施の形態に係る集積回路装置は、９０度移相器を集積化した集積回路装置である。本集積回路装置について、先ず、電気的な回路構成を述べ、次いで空間的な回路配置について説明する。
【００１８】
（回路構成）
当該集積回路装置に集積化された９０度移相器の回路構成は図１に示す通りであり、８つの抵抗素子Ｒ１〜Ｒ８と８つのキャパシタＣ１〜Ｃ８を備えている。以下、４つのキャパシタＣ１〜Ｃ４を入力側キャパシタと呼び、４つのキャパシタＣ５〜Ｃ８を出力側キャパシタと呼ぶこととする。同様に、４つの抵抗素子Ｒ１〜Ｒ４は入力側抵抗素子であり、４つの抵抗素子Ｒ５〜Ｒ８は出力側抵抗素子である。
【００１９】
図１において、９０度移相器１の抵抗素子Ｒ２とキャパシタＣ１はＲＣ回路を構成している。同様に抵抗素子Ｒ３とキャパシタＣ２、抵抗素子Ｒ４とキャパシタＣ３、および抵抗素子Ｒ１とキャパシタＣ４もそれぞれＲＣ回路を構成しており、これら４つのＲＣ回路は直列かつループ状に接続されて、入力側回路（いわゆる、入力側移相器である。）を構成している。
【００２０】
なお、この入力側回路においては、抵抗素子Ｒ２とキャパシタＣ２との接続点が抵抗素子Ｒ４とキャパシタＣ４との接続点に接続されている。また、抵抗素子Ｒ１とキャパシタＣ１との接続点と、抵抗素子Ｒ３とキャパシタＣ３との接続点とのそれぞれには差動入力端子ＩＮが接続されている。
また、抵抗素子Ｒ６とキャパシタＣ５、抵抗素子Ｒ７とキャパシタＣ６、抵抗素子Ｒ８とキャパシタＣ７、および抵抗素子Ｒ１とキャパシタＣ８もそれぞれＲＣ回路を構成しており、これら４つのＲＣ回路が直列かつループ状に接続されて、出力側回路（いわゆる、出力側移相器である。）を構成している。このように、本実施の形態に係る９０度移相器は前記入力側回路と前記出力側回路との２段構成となっている。
【００２１】
なお、この出力側回路においては、ＲＣ回路同士の各接続点に出力端子が接続されている。詳しく述べると、キャパシタＣ８と抵抗素子Ｒ５との接続点と、キャパシタＣ６と抵抗素子Ｒ７との接続点はそれぞれ差動出力端子ＯＵＴ１に接続されており、また、キャパシタＣ５と抵抗素子Ｒ６との接続点と、キャパシタＣ７と抵抗素子Ｒ８との接続点はそれぞれ差動出力端子ＯＵＴ２に接続されている。
【００２２】
更に、入力側回路と出力側回路は４点で接続されている。すなわち、抵抗素子Ｒ１とキャパシタＣ４との接続点が抵抗素子Ｒ５とキャパシタＣ５との接続点に接続され、抵抗素子Ｒ２とキャパシタＣ１との接続点は抵抗素子Ｒ６とキャパシタＣ６との接続点に接続されている。また、抵抗素子Ｒ３とキャパシタＣ２との接続点は抵抗素子Ｒ７とキャパシタＣ７との接続点に接続され、抵抗素子Ｒ４とキャパシタＣ３との接続点は抵抗素子Ｒ８とキャパシタＣ８との接続点に接続されている。
【００２３】
入力側回路においては、抵抗素子Ｒ１〜Ｒ４は互いに等しい抵抗値を有するものとしている。また、キャパシタＣ１〜Ｃ４は互いに等しい静電容量を有するものとする。同様に、出力側回路においても、抵抗素子Ｒ５〜Ｒ８は互いに等しい抵抗値を有しているものとし、キャパシタＣ５〜Ｃ８も互いに等しい静電容量を有しているものとする。
【００２４】
（回路配置）
次に、本実施の形態に係る集積回路装置の９０度移相器を構成する回路素子Ｃ１〜Ｃ８並びにＲ１〜Ｒ８の空間的な回路配置について説明する。
図２は、本実施の形態に係る集積回路装置の９０度移相器部分について、回路素子の平面配置を示した図である。図２において、９０度移相器部分は全体としてほぼ正方形の領域を占めている。また、９０度移相器部分は３層構造をとっており、これら３つの層は必要に応じてスルーホールＴ１〜Ｔ１９により層間接続されている。以下、基層に近い層から順にそれぞれ第１層、第２層、第３層と呼ぶこととする。
【００２５】
キャパシタＣ１〜Ｃ８は正方形領域の辺縁部分に環状に平面配置されており、当該正方形の各辺にはそれぞれキャパシタが３つずつ並べられている。また、当該環上に入力側キャパシタＣ１〜４と出力側キャパシタＣ５〜Ｃ８が交互に配列されている。この際、入力側キャパシタと出力側キャパシタであって、図１の回路図において、他の回路素子を介することなく直列に接続されている一対のキャパシタは、当該環上で隣り合うように配列されている。
【００２６】
例えば、入力側キャパシタＣ１と出力側キャパシタＣ６は他の回路素子を介することなく直列に接続されており、図２においても互いに隣り合うように配置されている。他のキャパシタ、すなわち、入力側キャパシタＣ２と出力側キャパシタＣ７の組、入力側キャパシタＣ３と出力側キャパシタＣ８の組および入力側キャパシタＣ４と出力側キャパシタＣ５の組についても同様にそれぞれ前記環上で隣り合うように配列されている。
【００２７】
また、当該環上で入力側回路のみに注目すると、入力側キャパシタはＣ１、Ｃ２、Ｃ３、Ｃ４の順に配列されている。この配列は図１の回路図に示したループ状の入力側回路における入力側キャパシタの配列と一致している。出力側回路についても、出力側キャパシタはＣ５、Ｃ６、Ｃ７、Ｃ８の順に配列されており、この配列は図１の回路図に示したループ状の出力側回路における出力側キャパシタの配列と一致している。
【００２８】
以上のように入力側キャパシタＣ１〜Ｃ４と出力側キャパシタＣ５〜Ｃ８とを回路配置することにより、図１の電子回路について、これらキャパシタＣ１〜Ｃ８が互いに対称な位置に配設されることとなるので、対応するキャパシタ間の配線長を揃えて、配線間での位相のズレを抑えることができる。また、これと同時に配線長を抑えて、コンパクトな集積回路装置を実現することができる。
【００２９】
次に、抵抗素子の回路配置について説明する。抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置された環状領域の内側に配置されている。詳述すると、図２においては、前記正方領域の各頂角にあたる箇所に出力側キャパシタＣ５〜Ｃ８が配置され、それらのキャパシタＣ５〜Ｃ８の間に入力側キャパシタＣ１〜Ｃ４が配置されている。この入力側キャパシタＣ１とＣ３とを結んだ直線上および入力側キャパシタＣ２とＣ４とを結んだ直線上に抵抗素子Ｒ１〜Ｒ８がそれぞれ回路配置されている。
【００３０】
すなわち、入力側キャパシタＣ１の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ６、Ｒ２が互いに近接して配置されている。また、入力側キャパシタＣ２の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ７、Ｒ３が近接配置されている。同様に入力側キャパシタＣ３の環状領域内側には抵抗素子Ｒ８、Ｒ４が近接配置され、入力側キャパシタＣ４の環状領域内側には抵抗素子Ｒ５、Ｒ１が近接配置されている。なお、このとき入力側キャパシタＣ１〜Ｃ４により近い位置に入力側抵抗素子Ｒ１〜Ｒ４が配設されている。
【００３１】
このように、入力側回路の各抵抗素子Ｒ１〜Ｒ４と出力側回路の各抵抗素子Ｒ５〜Ｒ８とは前記キャパシタＣ１〜Ｃ８にて囲繞される領域に、対称的な位置関係で配置されている。また、図１に示した回路図上で、他の回路素子を介することなく直列に接続されている一対の抵抗素子は空間的に近接して配置されている。
【００３２】
例えば、一対の抵抗素子Ｒ１、Ｒ５は図１の回路図上で他の回路素子を介することなく直列に接続されており、図２の回路配置においても近接して配置されている。この事情は、一対の抵抗素子Ｒ２、Ｒ６についても同様であり、抵抗素子Ｒ３とＲ７、或いは抵抗素子Ｒ４とＲ８についても同じように回路配置されている。
【００３３】
なお、前記正方形領域の中央部には角型の導電ランド（ここでは第１層。）が配されており、前記各一対の抵抗素子はそれぞれ当該導電ランドの各辺と、その外側に配置された各キャパシタとの間の小領域に位置している。従って、各抵抗素子に要求される抵抗値の大きさに合わせて当該導電ランドの大きさを調整すれば、回路面積を変更することなく各抵抗素子の抵抗値を変更することができる。
【００３４】
以上のほか、図２においては、差動入力端子ＩＮの一方の端子がキャパシタＣ１と抵抗素子Ｒ１の中間部分から延伸されると共に、差動入力端子ＩＮのもう一方の端子がキャパシタＣ３と抵抗素子Ｒ３の中間部分から延伸されることにより、差動入力端子ＩＮの２つの配線長がほぼ等しくなっている。これにより入力信号を受け付ける際の信号波形の歪みを軽減している。
【００３５】
差動出力端子については、差動入力端子ＯＵＴ１の２つの端子がそれぞれキャパシタＣ６、Ｃ８から延伸されることによって、差動入力端子ＯＵＴ１の２つの端子の配線長がほぼ同一とされている。また、差動入力端子ＯＵＴ２については、２つの端子がそれぞれキャパシタＣ５、Ｃ７から延伸されることによって、配線長がほぼ等しくなっている。これにより差動出力端子ＯＵＴ１、ＯＵＴ２から出力する信号の歪みをそれぞれ軽減することができる。
【００３６】
次に、図３は、第１層の回路パターンを示した図である。図３に示すように、第１層の斜線を施した部分は抵抗値の小さい導電性部分であり、網目を施した部分は抵抗値の大きい導電性部分である。前記抵抗素子Ｒ１〜Ｒ８は、いずれも第１層内に配設されており、それぞれ斜線部分に属する２つの電極にて抵抗膜（網目部分）を挟んだ構成、言い換えると基層に沿った方向に抵抗膜を挟んで電極を対抗させた構成となっている。
【００３７】
図４は、第２層の回路パターンを示した図である。図４において、第２層はその辺縁部に８つの略方形部分を含んでおり、それら略方形部分から配線パターンを延伸した構成となっている。なお、これらの略方形部分はキャパシタＣ１〜Ｃ８の一方の電極となっている。
図５は、第３層の回路パターンを示した図である。図５において、第３層はその辺縁部に８つの略方形部分を含んでおり、それら略方形部分の周辺に配線パターンを配した構成となっている。これら略方形部分は第２層の略方形部分と積層方向に重なり合う位置にあり、それぞれ積層方向に対となってキャパシタＣ１〜Ｃ８を構成している。
【００３８】
すなわち、キャパシタＣ１〜Ｃ８は、いずれも第２層の略方形部分と第３層の略方形部分を２つの電極として、これらを積層方向に対向させた構成をとなっており、それぞれ第２層の略方形部分（電極）の面積に応じた容量を有している。本実施の形態に係る集積回路装置の９０度移相器部分は、基層上に上記の第１層から第３層の順に各層を形成することによって製造される。なお、図３〜５に示したパターンはいずれも導電部分を表しており、導電部分以外の部分は絶縁材料を用いて絶縁されている。また、各層間も絶縁材料にて絶縁されており、電気的に接続する必要がある部分のみスルーホールＴ１〜Ｔ１９によって接続されている。
【００３９】
以上のような回路配置を採用することによって、抵抗素子Ｒ１からキャパシタＣ１までの配線長、抵抗素子Ｒ２からキャパシタＣ２までの配線長、抵抗素子Ｒ３からキャパシタＣ３までの配線長、および抵抗素子Ｒ４からキャパシタＣ４までの配線長が互いにほぼ等しくなる。
また、以上のような回路配置によれば、抵抗素子Ｒ５からキャパシタＣ５までの配線長、抵抗素子Ｒ６からキャパシタＣ６までの配線長、抵抗素子Ｒ７からキャパシタＣ７までの配線長、および抵抗素子Ｒ８からキャパシタＣ８までの４つの配線長が互いにほぼ等しくなる。
【００４０】
この他、上記の回路配置によって、９０度移相器内の互いに対応する配線長どうしを互いにほぼ等しくすることができるので、対応する素子間の配線長のばらつきに起因する位相のずれを回避して、９０度移相器の精度を向上させることができる。
また、上記の回路配置を採用すれば、回路素子間の配線長をより短くすることができると共に、互いに異なる層にある配線が交差するのを回避し易くなるので、寄生的な配線間および配線と回路基板との電磁的結合を抑制して、９０度移相器の精度を改善することができる。
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
【００４１】
（１） 上記実施の形態においては、図１に示したような回路構成の９０度移相器について述べたが、この他に図６に示したような回路構成の９０度移相器についても本発明を適用して効果を奏させることができる。
図６は、本変形例に係る９０度移相器の回路構成を示した図である。図６において、９０度移相器２は、前記９０度移相器１と同様に、差動入力端子ＩＮ´を備える入力側回路と差動出力端子ＯＵＴ１´とＯＵＴ２´を備える出力側回路から成っており、入力側回路には４つの入力側キャパシタＣ１´〜Ｃ４´と４つの抵抗素子Ｒ１´〜Ｒ４´とが含まれている。また、出力側回路には４つの出力側キャパシタＣ５´〜Ｃ８´と４つの抵抗素子Ｒ５´〜Ｒ８´とが含まれている。
【００４２】
９０度移相器２の入力側回路は、前記９０度移相器１の入力側回路と同様に、４つのＲＣ回路を備えている。すなわち、抵抗素子Ｒ２´とキャパシタＣ１´とからなるＲＣ回路、抵抗素子Ｒ３´とキャパシタＣ２´とからなるＲＣ回路、抵抗素子Ｒ４´とキャパシタＣ３´とからなるＲＣ回路および抵抗素子Ｒ１´とキャパシタＣ４´とからなるＲＣ回路が備えられている。これら４つのＲＣ回路は直列に接続されており、全体としてループ回路を構成している。
【００４３】
なお、前記９０度移相器１とは異なって、抵抗素子Ｒ１´とキャパシタＣ１´との接続点と、抵抗素子Ｒ２´とキャパシタＣ２´との接続点とが接続されており、更に当該接続点には差動入力端子ＩＮの一方が接続されている。同様に、抵抗素子Ｒ３´とキャパシタＣ３´との接続点と、抵抗素子Ｒ４´とキャパシタＣ４´との接続点とが接続されており、更に当該接続点には差動入力端子ＩＮのもう一方が接続されている。
【００４４】
９０度移相器２の出力側回路は、前記９０度移相器１の出力側回路と同様に、４つのＲＣ回路を備えている。すなわち、抵抗素子Ｒ６´とキャパシタＣ５´とからなるＲＣ回路、抵抗素子Ｒ７´とキャパシタＣ６´とからなるＲＣ回路、抵抗素子Ｒ８´とキャパシタＣ７´とからなるＲＣ回路および抵抗素子Ｒ５´とキャパシタＣ８´とからなるＲＣ回路である。これらのＲＣ回路もまた直列に接続され、全体としてループ回路をなしている。
【００４５】
また、ＲＣ回路同士の各接続点、すなわち、キャパシタＣ８´と抵抗素子Ｒ５´との接続点と、キャパシタＣ６´と抵抗素子Ｒ７´との接続点はそれぞれ差動出力端子ＯＵＴ１´に接続されており、また、キャパシタＣ５´と抵抗素子Ｒ６´との接続点と、キャパシタＣ７´と抵抗素子Ｒ８´との接続点はそれぞれ差動出力端子ＯＵＴ２´に接続されている。
【００４６】
９０度移相器１の入力側回路と出力側回路とは４点で接続されている。すなわち、抵抗素子Ｒ１´とキャパシタＣ４´との接続点が抵抗素子Ｒ５´とキャパシタＣ５´との接続点に接続されている。抵抗素子Ｒ２´とキャパシタＣ１´との接続点は抵抗素子Ｒ６´とキャパシタＣ６´との接続点に接続されている。また、抵抗素子Ｒ３´とキャパシタＣ２´との接続点は抵抗素子Ｒ７´とキャパシタＣ７´との接続点に接続されており、更に、抵抗素子Ｒ４´とキャパシタＣ３´との接続点は抵抗素子Ｒ８´とキャパシタＣ８´との接続点に接続されている。
【００４７】
このような構成を備える９０度移相器２についても、本発明に係る回路配置を採用して集積回路装置に集積化することによって、より精度の良い出力信号を得ることができる。
（２） 上記実施の形態においては、環状に平面配置されたキャパシタの内側に抵抗素子を配設するとしたが、これに代えて、環状に平面配置されたキャパシタの外側に抵抗素子を配設するとしても良い。このような場合でも、本発明に係るキャパシタの配置を採用すれば、従来よりも精度の良い９０度移相器を得ることが出来る。
【００４８】
（３） 上記実施の形態においては、図２に示したような配線パターンによって９０度移相器の回路素子を差動入力端子ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２に接続するとしたが、これに代えて、図２に示した配線パターンとは異なる配線パターンを採用しても良い。
図２に示した配線パターンとは異なる配線パターンをとる場合、９０度移相器の回路素子から差動入力端子ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２までの配線長が、差動入力端子どうしや差動出力端子どうしでほぼ等しくなるように配線すれば良い。
【００４９】
（４） 上記実施の形態において、図２に示したパターンはあくまで一例に過ぎず、パターンの形状や大きさが厳密に図２に従わなくとも良く、必要に応じて変更しても本発明の効果を得ることができる。
また、抵抗素子については、必ずしも抵抗膜部分を設ける必要はなく、配線パターンそのものが有する抵抗を利用しても良い。キャパシタについても、同様に、キャパシタ相当の機能を果たすことができれば良く、その配置さえ上記のようにすれば本発明の効果を奏させることができる。
【００５０】
（５） 上記実施の形態においては、前記正方領域の各頂角にあたる箇所に出力側キャパシタＣ５〜Ｃ８が配置した場合における各抵抗素子の配置について述べたが、これに代えて次のようにしても良い。
すなわち、抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置された環状領域の内側に配置されている点においては上記実施の形態と同様とし、前記正方領域の各頂角にあたる箇所に、出力側キャパシタＣ５〜Ｃ８に代えて、入力側キャパシタＣ１〜Ｃ４を配置され、それらキャパシタＣ１〜Ｃ４の間に出力側キャパシタＣ５〜Ｃ８を配置する。この出力側キャパシタＣ５とＣ７とを結んだ直線上および入力側キャパシタＣ６とＣ８とを結んだ直線上に抵抗素子Ｒ１〜Ｒ８をそれぞれ配置する。
【００５１】
そして、入力側キャパシタＣ５の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ６、Ｒ１が互いに近接して配置されている。また、入力側キャパシタＣ６の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ７、Ｒ２が近接配置されている。同様に入力側キャパシタＣ７の環状領域内側には抵抗素子Ｒ８、Ｒ３が近接配置され、入力側キャパシタＣ８の環状領域内側には抵抗素子Ｒ５、Ｒ４が近接配置されている。なお、このとき出力側キャパシタＣ５〜Ｃ８により近い位置に出力側抵抗素子Ｒ５〜Ｒ８が配設されている。
【００５２】
このようにキャパシタＣ１〜Ｃ８と抵抗素子Ｒ１〜Ｒ８とを配置することにより、図１の電子回路について、各素子を互いに対称な位置に配設できるので、対応する各素子間の配線長を揃えて、配線間での位相のズレを抑えることができる。また、これと同時に配線長を抑えて、コンパクトな集積回路装置を実現することができる。
【００５３】
【発明の効果】
以上説明したように、本発明に係る集積回路装置は、互いに静電容量が等しい４つの入力側キャパシタと、互いに静電容量が等しい４つの出力側キャパシタとを備える９０度移相器を集積した集積回路装置であって、前記入力側キャパシタと前記出力側キャパシタとは１の環に沿って一列に平面配置されており、かつ、前記入力側キャパシタと前記出力側キャパシタとが当該列上に１つずつ交互に配列されていることを特徴とするので、９０度移相器の各素子を接続する配線の配線長を揃えると同時に、配線間や配線と回路基板の間の寄生的な電磁的結合を回避して、精度の良い出力信号を得ることができる。
【００５４】
また、前記入力側キャパシタと前記出力側キャパシタとであって、他の回路素子を介さずに電気的に直列に接続される１対のキャパシタは前記環上で隣り合うように配列する。このような空間的回路配置を採用することによって、キャパシタどうしを接続する配線の配線長を整えて、９０度移相器の精度をより向上させ、より精度の良い出力信号を得ることができる。
【００５５】
また、前記９０度移相器は４つの入力側抵抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗素子と前記出力側抵抗素子をいずれも、前記入力側キャパシタと前記出力側キャパシタがなす環状領域の内側に配置する。このように素子を配置することによって、更に各キャパシタ間の配線の配線長を揃えると共にこれを短縮して、９０度移相器の精度をより向上させ、より精度の良い出力信号を得ることができる。
【００５６】
上記に加えて、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、前記１対の抵抗素子のうち入力側抵抗素子が入力側キャパシタに空間的に近接配置されているとしても良い。或いは、これに代えて、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、前記１対の抵抗素子のうち出力側抵抗素子が出力側キャパシタに空間的に近接配置されているとしても良い。
【００５７】
このようにすれば、キャパシタと抵抗素子との間の配線長や抵抗素子間の配線長を短縮すると共に、各素子間の配線長を揃えることができるので、９０度移相器の精度を向上させることができる。また、これと同時に９０度移相器をよりコンパクトにすることができるので、結局９０度移相器を集積した集積回路装置を小型化することができる。
【００５８】
また、前記９０度移相器の具体的な回路構成としては、次のような構成とするのが好適である。すなわち、第１の入力側抵抗素子、第１の入力側キャパシタ、第２の入力側抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗素子、第３の入力側キャパシタ、第４の入力側抵抗素子、第４の入力側キャパシタという順に、入力側キャパシタと入力側抵抗素子とが電気的に直列かつループ状に接続された入力側ループ回路と、第１の出力側抵抗素子、第１の出力側キャパシタ、第２の出力側抵抗素子、第２の出力側キャパシタ、第３の出力側抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗素子、第４の出力側キャパシタという順に、出力側キャパシタと出力側抵抗素子とが電気的に直列かつループ状に接続された出力側ループ回路とを備え、第４の入力側キャパシタと第１の入力側抵抗素子との接続点と第１の出力側抵抗素子と第１の出力側キャパシタとの接続点とが電気的に接続され、第１の入力側キャパシタと第２の入力側抵抗素子との接続点と第２の出力側抵抗素子と第２の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側キャパシタと第３の入力側抵抗素子との接続点と第３の出力側抵抗素子と第３の出力側キャパシタとの接続点とが電気的に接続され、第３の入力側キャパシタと第４の入力側抵抗素子との接続点と第４の出力側抵抗素子と第４の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側抵抗素子と第２の入力側キャパシタとの接続点と第４の入力側抵抗素子と第４の入力側キャパシタとの接続点とが電気的に接続されているような回路構成である。
【００５９】
このような回路構成を採用することにより、上記に述べたような回路配置と相俟ってより高精度の９０度移相器を実現すると共に、集積回路装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る集積回路装置に集積されている９０度移相器の回路構成を示した図である。
【図２】本発明の実施の形態に係る９０度移相器を集積回路装置に集積した場合の回路配置を示した図である。
【図３】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第１層の回路パターンを示した図である。
【図４】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第２層の回路パターンを示した図である。
【図５】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第３層の回路パターンを示した図である。
【図６】本発明の変形例に係る集積回路装置に係る９０度移相器の回路構成を示した図である。
【図７】９０度移相器を集積回路装置に集積した場合の回路配置であって、従来技術に係る回路配置を示した図である。
【符号の説明】
Ｃ１〜Ｃ４、Ｃ１´〜Ｃ４´………………………入力側キャパシタ
Ｃ５〜Ｃ８、Ｃ５´〜Ｃ８´………………………出力側キャパシタ
ＩＮ、ＩＮ´…………………………………………差動入力端子
ＯＵＴ１、ＯＵＴ２、ＯＵＴ１´、ＯＵＴ２´…差動出力端子
Ｒ１〜Ｒ４、Ｒ１´〜Ｒ４´………………………入力側抵抗素子
Ｒ５〜Ｒ８、Ｒ５´〜Ｒ８´………………………出力側抵抗素子
Ｔ１〜Ｔ１９…………………………………………スルーホール
【発明の属する技術分野】
本発明は、９０度移相器を集積した集積回路装置の回路配置に関する。
【０００２】
【従来の技術】
近年、インターネット等の情報通信の利用が広まるに従って、無線通信についても広帯域化の要望が高まりをみせており、これに呼応して高周波数に対応した９０度移相器が求められている。また、携帯電話機に代表されるように、無線通信装置の小型化のニーズが高く、９０度移相器についても集積回路装置に組み込まれる必要がある。
【０００３】
この９０度移相器の集積化に際し、例えば、図１のような回路構成の９０度移相器を集積回路装置に集積した例として、図７のような回路配置が知られている。
図１は、発振器からの差動信号を入力端子対ＩＮにより受け付け、その位相が互いに９０度の位相差を持つ２つの差動信号を生成して、出力端子対ＯＵＴ１と出力端子対ＯＵＴ２とにそれぞれ出力する９０度移相器の回路構成を示している。また、図７は、９０度移相器を集積化した集積回路装置について、９０度移相器部分の回路配置を示している。
【０００４】
【発明が解決しようとする課題】
しかしながら、上に引用した従来技術に係る集積回路装置においては、入力端子対ＩＮへの入力信号が数ＧＨｚ以上の高周波であるような場合、出力端子対ＯＵＴ１からの出力信号と出力端子対ＯＵＴ２からの出力信号との間の位相差が９０度から大きく外れてしまい、９０度移相器として十分な性能を得られないという問題がある。
【０００５】
また、この問題を解決するにあたって、上記のような無線通信装置の小型化のニーズに考慮すれば、９０度移相器を集積した集積回路装置自体の大型化を伴うようなことがあってはならない。
本発明は、以上のような問題に鑑みてなされたものであって、集積回路装置を大型化しないという制約条件を満たしつつ、高周波数域においても２つの出力信号間の位相差を精度良く９０度とすることができる９０度移相器を集積化した集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る集積回路装置は、互いに静電容量が等しい４つの入力側キャパシタと、互いに静電容量が等しい４つの出力側キャパシタとを備える９０度移相器を集積した集積回路装置であって、前記入力側キャパシタと前記出力側キャパシタとは１の環に沿って一列に平面配置されており、かつ、前記入力側キャパシタと前記出力側キャパシタとが当該列上に１つずつ交互に配列されていることを特徴とする。
【０００７】
このような構成によれば、９０度移相器を構成する素子間の配線長を揃えると共に、より短縮することができる。また、配線間および配線と集積回路基板との寄生的な電磁的結合を抑制することができる。
また、前記入力側キャパシタと前記出力側キャパシタとであって、他の回路素子を介さずに電気的に直列に接続される一対のキャパシタは前記環上で隣り合うように配列されていることを特徴とする。このようにすれば、キャパシタ間の配線長を短縮して９０度移相器の精度を向上させることができる。
【０００８】
また、前記９０度移相器は４つの入力側抵抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗素子と前記出力側抵抗素子はいずれも、前記入力側キャパシタと前記出力側キャパシタがなす環状領域の内側に配置されていることを特徴とする。このようにすれば、キャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度移相器の精度を向上させることができる。
【０００９】
また、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される一対の抵抗素子が空間的に近接配置されており、前記一対の抵抗素子のうち入力側抵抗素子が入力側キャパシタに空間的に近接配置されていることを特徴とする。このようにすれば、互いに関連するキャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度位相器の精度を向上させることができる。
【００１０】
また、逆に、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される一対の抵抗素子が空間的に近接配置されており、前記一対の抵抗素子のうち出力側抵抗素子が出力側キャパシタに空間的に近接配置されている。このようにしても、上と同様に、互いに関連するキャパシタと抵抗素子の間や抵抗素子間の配線長を短縮して９０度位相器の精度を向上させることができる。
【００１１】
また、前記４つの入力側抵抗素子は互いに等しい抵抗値を有し、前記４つの出力側抵抗素子は互いに等しい抵抗値を有していることを特徴とする。このようにすれば、８つのキャパシタがなす環状領域内での抵抗素子の配置を整えて、回路素子間の配線長を揃え易くなるので、９０度移相器の精度を向上させることができる。
【００１２】
また、具体的な回路構成として、第１の入力側抵抗素子、第１の入力側キャパシタ、第２の入力側抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗素子、第３の入力側キャパシタ、第４の入力側抵抗素子、第４の入力側キャパシタという順に、入力側キャパシタと入力側抵抗素子とが電気的に直列かつループ状に接続された入力側ループ回路と、第１の出力側抵抗素子、第１の出力側キャパシタ、第２の出力側抵抗素子、第２の出力側キャパシタ、第３の出力側抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗素子、第４の出力側キャパシタという順に、出力側キャパシタと出力側抵抗素子とが電気的に直列かつループ状に接続された出力側ループ回路とを備え、第４の入力側キャパシタと第１の入力側抵抗素子との接続点と第１の出力側抵抗素子と第１の出力側キャパシタとの接続点とが電気的に接続され、第１の入力側キャパシタと第２の入力側抵抗素子との接続点と第２の出力側抵抗素子と第２の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側キャパシタと第３の入力側抵抗素子との接続点と第３の出力側抵抗素子と第３の出力側キャパシタとの接続点とが電気的に接続され、第３の入力側キャパシタと第４の入力側抵抗素子との接続点と第４の出力側抵抗素子と第４の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側抵抗素子と第２の入力側キャパシタとの接続点と第４の入力側抵抗素子と第４の入力側キャパシタとの接続点とが電気的に接続されていることを特徴とする。
【００１３】
また、９０度移相器の集積のされ方に着目すれば、本発明に係る集積回路装置は、基層上に、積層方向に電極を対向させてなる複数のキャパシタが形成され、基層に沿った方向に抵抗膜を挟んで電極を対向させてなる複数の抵抗素子が形成され、これらキャパシタと抵抗素子とを組み合わせて入力側移相器と出力側移相器との２段構成からなる９０度移相器となした集積回路装置であって、入力側移相器の各キャパシタと出力側移相器の各キャパシタとが、基層上に平面視において交互に並ぶ状態で環状に配列され、入力側移相器の各抵抗素子と出力側移相器の各抵抗素子とは前記キャパシタ列で囲まれる領域に、対称的な位置関係で配置されていることを特徴とする。
【００１４】
このように集積回路装置に９０度移相器を集積すれば、回路素子間の９０度位相器の精度をより高めることができる。
また、入力側移相器のキャパシタと出力側移相器のキャパシタであって、基層上で隣り合う２個ずつは、一方のキャパシタの下側電極と他方のキャパシタの上側電極とが引き出し電極とスルーホールとで直列に接続されていることを特徴とする。このように集積すれば、環を構成するキャパシタ間の距離を短縮して集積度を向上させることができる。
【００１５】
また、環状のキャパシタ列は、平面視において１辺に３個のキャパシタが並ぶ正方形状をしていることを特徴とする。このように集積すれば、１辺に並んだ３個のキャパシタのうち、中央のキャパシタを入力側移相器のキャパシタとして入力側移相器の抵抗素子を近接配置することができる。また、該中央のキャパシタを出力側移相器のキャパシタとして出力側移相器の抵抗素子を近接配置することもできるので、全体として配線長を短縮して９０度移相器の精度を向上させることができる。
【００１６】
また、キャパシタ列で囲まれる領域の中央部には角型の導電ランドが配され、該導電ランドの各辺と、その外方に存するキャパシタとの間の小領域に、入力側移相器の１の抵抗素子と出力側移相器の１の抵抗素子とが直列接続されて配置されていることを特徴とする。このように抵抗素子を配置することによって、抵抗素子間や、抵抗素子とキャパシタ間の配線長を短縮して９０度移相器の精度を向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明に係る集積回路装置の実施の形態について、図面を参照しながら説明する。
（実施の形態）
本実施の形態に係る集積回路装置は、９０度移相器を集積化した集積回路装置である。本集積回路装置について、先ず、電気的な回路構成を述べ、次いで空間的な回路配置について説明する。
【００１８】
（回路構成）
当該集積回路装置に集積化された９０度移相器の回路構成は図１に示す通りであり、８つの抵抗素子Ｒ１〜Ｒ８と８つのキャパシタＣ１〜Ｃ８を備えている。以下、４つのキャパシタＣ１〜Ｃ４を入力側キャパシタと呼び、４つのキャパシタＣ５〜Ｃ８を出力側キャパシタと呼ぶこととする。同様に、４つの抵抗素子Ｒ１〜Ｒ４は入力側抵抗素子であり、４つの抵抗素子Ｒ５〜Ｒ８は出力側抵抗素子である。
【００１９】
図１において、９０度移相器１の抵抗素子Ｒ２とキャパシタＣ１はＲＣ回路を構成している。同様に抵抗素子Ｒ３とキャパシタＣ２、抵抗素子Ｒ４とキャパシタＣ３、および抵抗素子Ｒ１とキャパシタＣ４もそれぞれＲＣ回路を構成しており、これら４つのＲＣ回路は直列かつループ状に接続されて、入力側回路（いわゆる、入力側移相器である。）を構成している。
【００２０】
なお、この入力側回路においては、抵抗素子Ｒ２とキャパシタＣ２との接続点が抵抗素子Ｒ４とキャパシタＣ４との接続点に接続されている。また、抵抗素子Ｒ１とキャパシタＣ１との接続点と、抵抗素子Ｒ３とキャパシタＣ３との接続点とのそれぞれには差動入力端子ＩＮが接続されている。
また、抵抗素子Ｒ６とキャパシタＣ５、抵抗素子Ｒ７とキャパシタＣ６、抵抗素子Ｒ８とキャパシタＣ７、および抵抗素子Ｒ１とキャパシタＣ８もそれぞれＲＣ回路を構成しており、これら４つのＲＣ回路が直列かつループ状に接続されて、出力側回路（いわゆる、出力側移相器である。）を構成している。このように、本実施の形態に係る９０度移相器は前記入力側回路と前記出力側回路との２段構成となっている。
【００２１】
なお、この出力側回路においては、ＲＣ回路同士の各接続点に出力端子が接続されている。詳しく述べると、キャパシタＣ８と抵抗素子Ｒ５との接続点と、キャパシタＣ６と抵抗素子Ｒ７との接続点はそれぞれ差動出力端子ＯＵＴ１に接続されており、また、キャパシタＣ５と抵抗素子Ｒ６との接続点と、キャパシタＣ７と抵抗素子Ｒ８との接続点はそれぞれ差動出力端子ＯＵＴ２に接続されている。
【００２２】
更に、入力側回路と出力側回路は４点で接続されている。すなわち、抵抗素子Ｒ１とキャパシタＣ４との接続点が抵抗素子Ｒ５とキャパシタＣ５との接続点に接続され、抵抗素子Ｒ２とキャパシタＣ１との接続点は抵抗素子Ｒ６とキャパシタＣ６との接続点に接続されている。また、抵抗素子Ｒ３とキャパシタＣ２との接続点は抵抗素子Ｒ７とキャパシタＣ７との接続点に接続され、抵抗素子Ｒ４とキャパシタＣ３との接続点は抵抗素子Ｒ８とキャパシタＣ８との接続点に接続されている。
【００２３】
入力側回路においては、抵抗素子Ｒ１〜Ｒ４は互いに等しい抵抗値を有するものとしている。また、キャパシタＣ１〜Ｃ４は互いに等しい静電容量を有するものとする。同様に、出力側回路においても、抵抗素子Ｒ５〜Ｒ８は互いに等しい抵抗値を有しているものとし、キャパシタＣ５〜Ｃ８も互いに等しい静電容量を有しているものとする。
【００２４】
（回路配置）
次に、本実施の形態に係る集積回路装置の９０度移相器を構成する回路素子Ｃ１〜Ｃ８並びにＲ１〜Ｒ８の空間的な回路配置について説明する。
図２は、本実施の形態に係る集積回路装置の９０度移相器部分について、回路素子の平面配置を示した図である。図２において、９０度移相器部分は全体としてほぼ正方形の領域を占めている。また、９０度移相器部分は３層構造をとっており、これら３つの層は必要に応じてスルーホールＴ１〜Ｔ１９により層間接続されている。以下、基層に近い層から順にそれぞれ第１層、第２層、第３層と呼ぶこととする。
【００２５】
キャパシタＣ１〜Ｃ８は正方形領域の辺縁部分に環状に平面配置されており、当該正方形の各辺にはそれぞれキャパシタが３つずつ並べられている。また、当該環上に入力側キャパシタＣ１〜４と出力側キャパシタＣ５〜Ｃ８が交互に配列されている。この際、入力側キャパシタと出力側キャパシタであって、図１の回路図において、他の回路素子を介することなく直列に接続されている一対のキャパシタは、当該環上で隣り合うように配列されている。
【００２６】
例えば、入力側キャパシタＣ１と出力側キャパシタＣ６は他の回路素子を介することなく直列に接続されており、図２においても互いに隣り合うように配置されている。他のキャパシタ、すなわち、入力側キャパシタＣ２と出力側キャパシタＣ７の組、入力側キャパシタＣ３と出力側キャパシタＣ８の組および入力側キャパシタＣ４と出力側キャパシタＣ５の組についても同様にそれぞれ前記環上で隣り合うように配列されている。
【００２７】
また、当該環上で入力側回路のみに注目すると、入力側キャパシタはＣ１、Ｃ２、Ｃ３、Ｃ４の順に配列されている。この配列は図１の回路図に示したループ状の入力側回路における入力側キャパシタの配列と一致している。出力側回路についても、出力側キャパシタはＣ５、Ｃ６、Ｃ７、Ｃ８の順に配列されており、この配列は図１の回路図に示したループ状の出力側回路における出力側キャパシタの配列と一致している。
【００２８】
以上のように入力側キャパシタＣ１〜Ｃ４と出力側キャパシタＣ５〜Ｃ８とを回路配置することにより、図１の電子回路について、これらキャパシタＣ１〜Ｃ８が互いに対称な位置に配設されることとなるので、対応するキャパシタ間の配線長を揃えて、配線間での位相のズレを抑えることができる。また、これと同時に配線長を抑えて、コンパクトな集積回路装置を実現することができる。
【００２９】
次に、抵抗素子の回路配置について説明する。抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置された環状領域の内側に配置されている。詳述すると、図２においては、前記正方領域の各頂角にあたる箇所に出力側キャパシタＣ５〜Ｃ８が配置され、それらのキャパシタＣ５〜Ｃ８の間に入力側キャパシタＣ１〜Ｃ４が配置されている。この入力側キャパシタＣ１とＣ３とを結んだ直線上および入力側キャパシタＣ２とＣ４とを結んだ直線上に抵抗素子Ｒ１〜Ｒ８がそれぞれ回路配置されている。
【００３０】
すなわち、入力側キャパシタＣ１の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ６、Ｒ２が互いに近接して配置されている。また、入力側キャパシタＣ２の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ７、Ｒ３が近接配置されている。同様に入力側キャパシタＣ３の環状領域内側には抵抗素子Ｒ８、Ｒ４が近接配置され、入力側キャパシタＣ４の環状領域内側には抵抗素子Ｒ５、Ｒ１が近接配置されている。なお、このとき入力側キャパシタＣ１〜Ｃ４により近い位置に入力側抵抗素子Ｒ１〜Ｒ４が配設されている。
【００３１】
このように、入力側回路の各抵抗素子Ｒ１〜Ｒ４と出力側回路の各抵抗素子Ｒ５〜Ｒ８とは前記キャパシタＣ１〜Ｃ８にて囲繞される領域に、対称的な位置関係で配置されている。また、図１に示した回路図上で、他の回路素子を介することなく直列に接続されている一対の抵抗素子は空間的に近接して配置されている。
【００３２】
例えば、一対の抵抗素子Ｒ１、Ｒ５は図１の回路図上で他の回路素子を介することなく直列に接続されており、図２の回路配置においても近接して配置されている。この事情は、一対の抵抗素子Ｒ２、Ｒ６についても同様であり、抵抗素子Ｒ３とＲ７、或いは抵抗素子Ｒ４とＲ８についても同じように回路配置されている。
【００３３】
なお、前記正方形領域の中央部には角型の導電ランド（ここでは第１層。）が配されており、前記各一対の抵抗素子はそれぞれ当該導電ランドの各辺と、その外側に配置された各キャパシタとの間の小領域に位置している。従って、各抵抗素子に要求される抵抗値の大きさに合わせて当該導電ランドの大きさを調整すれば、回路面積を変更することなく各抵抗素子の抵抗値を変更することができる。
【００３４】
以上のほか、図２においては、差動入力端子ＩＮの一方の端子がキャパシタＣ１と抵抗素子Ｒ１の中間部分から延伸されると共に、差動入力端子ＩＮのもう一方の端子がキャパシタＣ３と抵抗素子Ｒ３の中間部分から延伸されることにより、差動入力端子ＩＮの２つの配線長がほぼ等しくなっている。これにより入力信号を受け付ける際の信号波形の歪みを軽減している。
【００３５】
差動出力端子については、差動入力端子ＯＵＴ１の２つの端子がそれぞれキャパシタＣ６、Ｃ８から延伸されることによって、差動入力端子ＯＵＴ１の２つの端子の配線長がほぼ同一とされている。また、差動入力端子ＯＵＴ２については、２つの端子がそれぞれキャパシタＣ５、Ｃ７から延伸されることによって、配線長がほぼ等しくなっている。これにより差動出力端子ＯＵＴ１、ＯＵＴ２から出力する信号の歪みをそれぞれ軽減することができる。
【００３６】
次に、図３は、第１層の回路パターンを示した図である。図３に示すように、第１層の斜線を施した部分は抵抗値の小さい導電性部分であり、網目を施した部分は抵抗値の大きい導電性部分である。前記抵抗素子Ｒ１〜Ｒ８は、いずれも第１層内に配設されており、それぞれ斜線部分に属する２つの電極にて抵抗膜（網目部分）を挟んだ構成、言い換えると基層に沿った方向に抵抗膜を挟んで電極を対抗させた構成となっている。
【００３７】
図４は、第２層の回路パターンを示した図である。図４において、第２層はその辺縁部に８つの略方形部分を含んでおり、それら略方形部分から配線パターンを延伸した構成となっている。なお、これらの略方形部分はキャパシタＣ１〜Ｃ８の一方の電極となっている。
図５は、第３層の回路パターンを示した図である。図５において、第３層はその辺縁部に８つの略方形部分を含んでおり、それら略方形部分の周辺に配線パターンを配した構成となっている。これら略方形部分は第２層の略方形部分と積層方向に重なり合う位置にあり、それぞれ積層方向に対となってキャパシタＣ１〜Ｃ８を構成している。
【００３８】
すなわち、キャパシタＣ１〜Ｃ８は、いずれも第２層の略方形部分と第３層の略方形部分を２つの電極として、これらを積層方向に対向させた構成をとなっており、それぞれ第２層の略方形部分（電極）の面積に応じた容量を有している。本実施の形態に係る集積回路装置の９０度移相器部分は、基層上に上記の第１層から第３層の順に各層を形成することによって製造される。なお、図３〜５に示したパターンはいずれも導電部分を表しており、導電部分以外の部分は絶縁材料を用いて絶縁されている。また、各層間も絶縁材料にて絶縁されており、電気的に接続する必要がある部分のみスルーホールＴ１〜Ｔ１９によって接続されている。
【００３９】
以上のような回路配置を採用することによって、抵抗素子Ｒ１からキャパシタＣ１までの配線長、抵抗素子Ｒ２からキャパシタＣ２までの配線長、抵抗素子Ｒ３からキャパシタＣ３までの配線長、および抵抗素子Ｒ４からキャパシタＣ４までの配線長が互いにほぼ等しくなる。
また、以上のような回路配置によれば、抵抗素子Ｒ５からキャパシタＣ５までの配線長、抵抗素子Ｒ６からキャパシタＣ６までの配線長、抵抗素子Ｒ７からキャパシタＣ７までの配線長、および抵抗素子Ｒ８からキャパシタＣ８までの４つの配線長が互いにほぼ等しくなる。
【００４０】
この他、上記の回路配置によって、９０度移相器内の互いに対応する配線長どうしを互いにほぼ等しくすることができるので、対応する素子間の配線長のばらつきに起因する位相のずれを回避して、９０度移相器の精度を向上させることができる。
また、上記の回路配置を採用すれば、回路素子間の配線長をより短くすることができると共に、互いに異なる層にある配線が交差するのを回避し易くなるので、寄生的な配線間および配線と回路基板との電磁的結合を抑制して、９０度移相器の精度を改善することができる。
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
【００４１】
（１） 上記実施の形態においては、図１に示したような回路構成の９０度移相器について述べたが、この他に図６に示したような回路構成の９０度移相器についても本発明を適用して効果を奏させることができる。
図６は、本変形例に係る９０度移相器の回路構成を示した図である。図６において、９０度移相器２は、前記９０度移相器１と同様に、差動入力端子ＩＮ´を備える入力側回路と差動出力端子ＯＵＴ１´とＯＵＴ２´を備える出力側回路から成っており、入力側回路には４つの入力側キャパシタＣ１´〜Ｃ４´と４つの抵抗素子Ｒ１´〜Ｒ４´とが含まれている。また、出力側回路には４つの出力側キャパシタＣ５´〜Ｃ８´と４つの抵抗素子Ｒ５´〜Ｒ８´とが含まれている。
【００４２】
９０度移相器２の入力側回路は、前記９０度移相器１の入力側回路と同様に、４つのＲＣ回路を備えている。すなわち、抵抗素子Ｒ２´とキャパシタＣ１´とからなるＲＣ回路、抵抗素子Ｒ３´とキャパシタＣ２´とからなるＲＣ回路、抵抗素子Ｒ４´とキャパシタＣ３´とからなるＲＣ回路および抵抗素子Ｒ１´とキャパシタＣ４´とからなるＲＣ回路が備えられている。これら４つのＲＣ回路は直列に接続されており、全体としてループ回路を構成している。
【００４３】
なお、前記９０度移相器１とは異なって、抵抗素子Ｒ１´とキャパシタＣ１´との接続点と、抵抗素子Ｒ２´とキャパシタＣ２´との接続点とが接続されており、更に当該接続点には差動入力端子ＩＮの一方が接続されている。同様に、抵抗素子Ｒ３´とキャパシタＣ３´との接続点と、抵抗素子Ｒ４´とキャパシタＣ４´との接続点とが接続されており、更に当該接続点には差動入力端子ＩＮのもう一方が接続されている。
【００４４】
９０度移相器２の出力側回路は、前記９０度移相器１の出力側回路と同様に、４つのＲＣ回路を備えている。すなわち、抵抗素子Ｒ６´とキャパシタＣ５´とからなるＲＣ回路、抵抗素子Ｒ７´とキャパシタＣ６´とからなるＲＣ回路、抵抗素子Ｒ８´とキャパシタＣ７´とからなるＲＣ回路および抵抗素子Ｒ５´とキャパシタＣ８´とからなるＲＣ回路である。これらのＲＣ回路もまた直列に接続され、全体としてループ回路をなしている。
【００４５】
また、ＲＣ回路同士の各接続点、すなわち、キャパシタＣ８´と抵抗素子Ｒ５´との接続点と、キャパシタＣ６´と抵抗素子Ｒ７´との接続点はそれぞれ差動出力端子ＯＵＴ１´に接続されており、また、キャパシタＣ５´と抵抗素子Ｒ６´との接続点と、キャパシタＣ７´と抵抗素子Ｒ８´との接続点はそれぞれ差動出力端子ＯＵＴ２´に接続されている。
【００４６】
９０度移相器１の入力側回路と出力側回路とは４点で接続されている。すなわち、抵抗素子Ｒ１´とキャパシタＣ４´との接続点が抵抗素子Ｒ５´とキャパシタＣ５´との接続点に接続されている。抵抗素子Ｒ２´とキャパシタＣ１´との接続点は抵抗素子Ｒ６´とキャパシタＣ６´との接続点に接続されている。また、抵抗素子Ｒ３´とキャパシタＣ２´との接続点は抵抗素子Ｒ７´とキャパシタＣ７´との接続点に接続されており、更に、抵抗素子Ｒ４´とキャパシタＣ３´との接続点は抵抗素子Ｒ８´とキャパシタＣ８´との接続点に接続されている。
【００４７】
このような構成を備える９０度移相器２についても、本発明に係る回路配置を採用して集積回路装置に集積化することによって、より精度の良い出力信号を得ることができる。
（２） 上記実施の形態においては、環状に平面配置されたキャパシタの内側に抵抗素子を配設するとしたが、これに代えて、環状に平面配置されたキャパシタの外側に抵抗素子を配設するとしても良い。このような場合でも、本発明に係るキャパシタの配置を採用すれば、従来よりも精度の良い９０度移相器を得ることが出来る。
【００４８】
（３） 上記実施の形態においては、図２に示したような配線パターンによって９０度移相器の回路素子を差動入力端子ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２に接続するとしたが、これに代えて、図２に示した配線パターンとは異なる配線パターンを採用しても良い。
図２に示した配線パターンとは異なる配線パターンをとる場合、９０度移相器の回路素子から差動入力端子ＩＮや差動出力端子ＯＵＴ１、ＯＵＴ２までの配線長が、差動入力端子どうしや差動出力端子どうしでほぼ等しくなるように配線すれば良い。
【００４９】
（４） 上記実施の形態において、図２に示したパターンはあくまで一例に過ぎず、パターンの形状や大きさが厳密に図２に従わなくとも良く、必要に応じて変更しても本発明の効果を得ることができる。
また、抵抗素子については、必ずしも抵抗膜部分を設ける必要はなく、配線パターンそのものが有する抵抗を利用しても良い。キャパシタについても、同様に、キャパシタ相当の機能を果たすことができれば良く、その配置さえ上記のようにすれば本発明の効果を奏させることができる。
【００５０】
（５） 上記実施の形態においては、前記正方領域の各頂角にあたる箇所に出力側キャパシタＣ５〜Ｃ８が配置した場合における各抵抗素子の配置について述べたが、これに代えて次のようにしても良い。
すなわち、抵抗素子Ｒ１〜Ｒ８はキャパシタＣ１〜Ｃ８が配置された環状領域の内側に配置されている点においては上記実施の形態と同様とし、前記正方領域の各頂角にあたる箇所に、出力側キャパシタＣ５〜Ｃ８に代えて、入力側キャパシタＣ１〜Ｃ４を配置され、それらキャパシタＣ１〜Ｃ４の間に出力側キャパシタＣ５〜Ｃ８を配置する。この出力側キャパシタＣ５とＣ７とを結んだ直線上および入力側キャパシタＣ６とＣ８とを結んだ直線上に抵抗素子Ｒ１〜Ｒ８をそれぞれ配置する。
【００５１】
そして、入力側キャパシタＣ５の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ６、Ｒ１が互いに近接して配置されている。また、入力側キャパシタＣ６の環状領域内側に近接した位置であって、前記の直線上には抵抗素子Ｒ７、Ｒ２が近接配置されている。同様に入力側キャパシタＣ７の環状領域内側には抵抗素子Ｒ８、Ｒ３が近接配置され、入力側キャパシタＣ８の環状領域内側には抵抗素子Ｒ５、Ｒ４が近接配置されている。なお、このとき出力側キャパシタＣ５〜Ｃ８により近い位置に出力側抵抗素子Ｒ５〜Ｒ８が配設されている。
【００５２】
このようにキャパシタＣ１〜Ｃ８と抵抗素子Ｒ１〜Ｒ８とを配置することにより、図１の電子回路について、各素子を互いに対称な位置に配設できるので、対応する各素子間の配線長を揃えて、配線間での位相のズレを抑えることができる。また、これと同時に配線長を抑えて、コンパクトな集積回路装置を実現することができる。
【００５３】
【発明の効果】
以上説明したように、本発明に係る集積回路装置は、互いに静電容量が等しい４つの入力側キャパシタと、互いに静電容量が等しい４つの出力側キャパシタとを備える９０度移相器を集積した集積回路装置であって、前記入力側キャパシタと前記出力側キャパシタとは１の環に沿って一列に平面配置されており、かつ、前記入力側キャパシタと前記出力側キャパシタとが当該列上に１つずつ交互に配列されていることを特徴とするので、９０度移相器の各素子を接続する配線の配線長を揃えると同時に、配線間や配線と回路基板の間の寄生的な電磁的結合を回避して、精度の良い出力信号を得ることができる。
【００５４】
また、前記入力側キャパシタと前記出力側キャパシタとであって、他の回路素子を介さずに電気的に直列に接続される１対のキャパシタは前記環上で隣り合うように配列する。このような空間的回路配置を採用することによって、キャパシタどうしを接続する配線の配線長を整えて、９０度移相器の精度をより向上させ、より精度の良い出力信号を得ることができる。
【００５５】
また、前記９０度移相器は４つの入力側抵抗素子と４つの出力側抵抗素子を備え、前記入力側抵抗素子と前記出力側抵抗素子をいずれも、前記入力側キャパシタと前記出力側キャパシタがなす環状領域の内側に配置する。このように素子を配置することによって、更に各キャパシタ間の配線の配線長を揃えると共にこれを短縮して、９０度移相器の精度をより向上させ、より精度の良い出力信号を得ることができる。
【００５６】
上記に加えて、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、前記１対の抵抗素子のうち入力側抵抗素子が入力側キャパシタに空間的に近接配置されているとしても良い。或いは、これに代えて、前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、前記１対の抵抗素子のうち出力側抵抗素子が出力側キャパシタに空間的に近接配置されているとしても良い。
【００５７】
このようにすれば、キャパシタと抵抗素子との間の配線長や抵抗素子間の配線長を短縮すると共に、各素子間の配線長を揃えることができるので、９０度移相器の精度を向上させることができる。また、これと同時に９０度移相器をよりコンパクトにすることができるので、結局９０度移相器を集積した集積回路装置を小型化することができる。
【００５８】
また、前記９０度移相器の具体的な回路構成としては、次のような構成とするのが好適である。すなわち、第１の入力側抵抗素子、第１の入力側キャパシタ、第２の入力側抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗素子、第３の入力側キャパシタ、第４の入力側抵抗素子、第４の入力側キャパシタという順に、入力側キャパシタと入力側抵抗素子とが電気的に直列かつループ状に接続された入力側ループ回路と、第１の出力側抵抗素子、第１の出力側キャパシタ、第２の出力側抵抗素子、第２の出力側キャパシタ、第３の出力側抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗素子、第４の出力側キャパシタという順に、出力側キャパシタと出力側抵抗素子とが電気的に直列かつループ状に接続された出力側ループ回路とを備え、第４の入力側キャパシタと第１の入力側抵抗素子との接続点と第１の出力側抵抗素子と第１の出力側キャパシタとの接続点とが電気的に接続され、第１の入力側キャパシタと第２の入力側抵抗素子との接続点と第２の出力側抵抗素子と第２の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側キャパシタと第３の入力側抵抗素子との接続点と第３の出力側抵抗素子と第３の出力側キャパシタとの接続点とが電気的に接続され、第３の入力側キャパシタと第４の入力側抵抗素子との接続点と第４の出力側抵抗素子と第４の出力側キャパシタとの接続点とが電気的に接続され、第２の入力側抵抗素子と第２の入力側キャパシタとの接続点と第４の入力側抵抗素子と第４の入力側キャパシタとの接続点とが電気的に接続されているような回路構成である。
【００５９】
このような回路構成を採用することにより、上記に述べたような回路配置と相俟ってより高精度の９０度移相器を実現すると共に、集積回路装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る集積回路装置に集積されている９０度移相器の回路構成を示した図である。
【図２】本発明の実施の形態に係る９０度移相器を集積回路装置に集積した場合の回路配置を示した図である。
【図３】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第１層の回路パターンを示した図である。
【図４】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第２層の回路パターンを示した図である。
【図５】本発明の実施の形態に係る９０度移相器を集積回路装置に多層集積した場合の第３層の回路パターンを示した図である。
【図６】本発明の変形例に係る集積回路装置に係る９０度移相器の回路構成を示した図である。
【図７】９０度移相器を集積回路装置に集積した場合の回路配置であって、従来技術に係る回路配置を示した図である。
【符号の説明】
Ｃ１〜Ｃ４、Ｃ１´〜Ｃ４´………………………入力側キャパシタ
Ｃ５〜Ｃ８、Ｃ５´〜Ｃ８´………………………出力側キャパシタ
ＩＮ、ＩＮ´…………………………………………差動入力端子
ＯＵＴ１、ＯＵＴ２、ＯＵＴ１´、ＯＵＴ２´…差動出力端子
Ｒ１〜Ｒ４、Ｒ１´〜Ｒ４´………………………入力側抵抗素子
Ｒ５〜Ｒ８、Ｒ５´〜Ｒ８´………………………出力側抵抗素子
Ｔ１〜Ｔ１９…………………………………………スルーホール
Claims (12)
- 互いに静電容量が等しい４つの入力側キャパシタと、互いに静電容量が等しい４つの出力側キャパシタとを備える９０度移相器を集積した集積回路装置であって、
前記入力側キャパシタと前記出力側キャパシタとは１の環に沿って一列に平面配置されており、かつ、
前記入力側キャパシタと前記出力側キャパシタとが当該列上に１つずつ交互に配列されている
ことを特徴とする集積回路装置。 - 前記入力側キャパシタと前記出力側キャパシタとであって、他の回路素子を介さずに電気的に直列に接続される１対のキャパシタは前記環上で隣り合うように配列されている
ことを特徴とする請求項１に記載の集積回路装置。 - 前記９０度移相器は４つの入力側抵抗素子と４つの出力側抵抗素子を備え、
前記入力側抵抗素子と前記出力側抵抗素子はいずれも、前記入力側キャパシタと前記出力側キャパシタがなす環状領域の内側に配置されている
ことを特徴とする請求項１または請求項２に記載の集積回路装置。 - 前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、
前記１対の抵抗素子のうち入力側抵抗素子が入力側キャパシタに接続され、かつ空間的に近接配置されている
ことを特徴とする請求項３に記載の集積回路装置。 - 前記入力側抵抗素子と前記出力側抵抗素子とであって、他の回路素子を介さずに電気的に直列に接続される１対の抵抗素子が空間的に近接配置されており、
前記１対の抵抗素子のうち出力側抵抗素子が出力側キャパシタに接続され、かつ空間的に近接配置されている
ことを特徴とする請求項３に記載の集積回路装置。 - 前記４つの入力側抵抗素子は互いに等しい抵抗値を有し、
前記４つの出力側抵抗素子は互いに等しい抵抗値を有している
ことを特徴とする請求項３から請求項５のいずれかに記載の集積回路装置。 - 第１の入力側抵抗素子、第１の入力側キャパシタ、第２の入力側抵抗素子、第２の入力側キャパシタ、第３の入力側抵抗素子、第３の入力側キャパシタ、第４の入力側抵抗素子、第４の入力側キャパシタという順に、入力側キャパシタと入力側抵抗素子とが電気的に直列かつループ状に接続された入力側ループ回路と、
第１の出力側抵抗素子、第１の出力側キャパシタ、第２の出力側抵抗素子、第２の出力側キャパシタ、第３の出力側抵抗素子、第３の出力側キャパシタ、第４の出力側抵抗素子、第４の出力側キャパシタという順に、出力側キャパシタと出力側抵抗素子とが電気的に直列かつループ状に接続された出力側ループ回路とを備え、
第４の入力側キャパシタと第１の入力側抵抗素子との接続点と第１の出力側抵抗素子と第１の出力側キャパシタとの接続点とが電気的に接続され、
第１の入力側キャパシタと第２の入力側抵抗素子との接続点と第２の出力側抵抗素子と第２の出力側キャパシタとの接続点とが電気的に接続され、
第２の入力側キャパシタと第３の入力側抵抗素子との接続点と第３の出力側抵抗素子と第３の出力側キャパシタとの接続点とが電気的に接続され、
第３の入力側キャパシタと第４の入力側抵抗素子との接続点と第４の出力側抵抗素子と第４の出力側キャパシタとの接続点とが電気的に接続され、
第２の入力側抵抗素子と第２の入力側キャパシタとの接続点と第４の入力側抵抗素子と第４の入力側キャパシタとの接続点とが電気的に接続されている
ことを特徴とする請求項１に記載の集積回路装置。 - 基層上に、積層方向に電極を対向させてなる複数のキャパシタが形成され、基層に沿った方向に抵抗膜を挟んで電極を対向させてなる複数の抵抗素子が形成され、これらキャパシタと抵抗素子とを組み合わせて入力側移相器と出力側移相器との２段構成からなる９０度移相器となした集積回路装置であって、
入力側移相器の各キャパシタと出力側移相器の各キャパシタとが、基層上に平面視において交互に並ぶ状態で環状に配列され、入力側移相器の各抵抗素子と出力側移相器の各抵抗素子とは前記キャパシタ列にて囲繞される領域に、対称的な位置関係で配置されていることを特徴とする集積回路装置。 - 前記入力側移相器のキャパシタ数、抵抗素子数、前記出力側移相器のキャパシタ数、抵抗素子数はともに４であることを特徴とする請求項８に記載の集積回路装置。
- 入力側移相器のキャパシタと出力側移相器のキャパシタであって、基層上で隣り合う２個ずつは、一方のキャパシタの下側電極と他方のキャパシタの上側電極とが引き出し電極とスルーホールとで直列に接続されていることを特徴とする請求項８また請求項９のいずれかに記載の集積回路装置。
- 環状のキャパシタ列は、平面視において１辺に３個のキャパシタが並ぶ正方形状をしていることを特徴とする請求項８または請求項１０に記載の集積回路装置。
- キャパシタ列で囲まれる領域の中央部には角型の導電ランドが配されると共に、該導電ランドの各辺と、その外方に存するキャパシタとの間の小領域に、入力側移相器の１の抵抗素子と出力側移相器の１の抵抗素子とが直列接続されて配置されていることを特徴とする請求項１１に記載の集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001795A JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
| US10/337,047 US6822496B2 (en) | 2002-01-08 | 2003-01-03 | Integrated circuit device implementing 90-degree phase shifter capable of generating output signals having phase difference therebetween at improved accuracy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001795A JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203981A JP2003203981A (ja) | 2003-07-18 |
| JP3547008B2 true JP3547008B2 (ja) | 2004-07-28 |
Family
ID=27641834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001795A Expired - Fee Related JP3547008B2 (ja) | 2002-01-08 | 2002-01-08 | 集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822496B2 (ja) |
| JP (1) | JP3547008B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511410B2 (ja) * | 2005-04-28 | 2010-07-28 | パナソニック株式会社 | 受動型ポリフェーズフィルタ |
| JP4689345B2 (ja) * | 2005-05-12 | 2011-05-25 | パナソニック株式会社 | 受動型ポリフェーズフィルタ |
| US7280343B1 (en) | 2006-10-31 | 2007-10-09 | Avx Corporation | Low profile electrolytic capacitor assembly |
| US8412141B2 (en) * | 2009-10-19 | 2013-04-02 | Qualcomm Incorporated | LR polyphase filter |
| JP4495247B2 (ja) * | 2009-12-01 | 2010-06-30 | 三菱電機株式会社 | ポリフェーズフィルタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69820376T2 (de) * | 1997-04-07 | 2004-10-14 | Koninklijke Philips Electronics N.V. | Empfänger und filteranordnung mit polyphasenfilter |
| JPH11298293A (ja) | 1998-04-16 | 1999-10-29 | Asahi Chem Ind Co Ltd | 位相シフト回路 |
| US6577691B2 (en) * | 1998-09-03 | 2003-06-10 | Time Domain Corporation | Precision timing generator apparatus and associated methods |
| US6211708B1 (en) * | 1999-06-28 | 2001-04-03 | Ericsson, Inc. | Frequency doubling circuits, method, and systems including quadrature phase generators |
| JP3492560B2 (ja) | 1999-07-26 | 2004-02-03 | 日本電信電話株式会社 | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
| US6456167B1 (en) * | 2000-07-13 | 2002-09-24 | Industrial Technology Research Institute | Quadrature oscillator |
| US6587017B1 (en) * | 2001-09-20 | 2003-07-01 | Lsi Logic Corporation | Method and apparatus for calibrated phase-shift networks |
-
2002
- 2002-01-08 JP JP2002001795A patent/JP3547008B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-03 US US10/337,047 patent/US6822496B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003203981A (ja) | 2003-07-18 |
| US6822496B2 (en) | 2004-11-23 |
| US20030151439A1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380608B1 (en) | Multiple level spiral inductors used to form a filter in a printed circuit board | |
| US6137376A (en) | Printed BALUN circuits | |
| US8547677B2 (en) | Method for making internally overlapped conditioners | |
| JP5730841B2 (ja) | コイル部品及びその製造方法 | |
| JP4500840B2 (ja) | 積層型バラン及び混成集積回路モジュール並びに積層基板 | |
| US6590473B1 (en) | Thin-film bandpass filter and manufacturing method thereof | |
| JP2007243208A (ja) | バラン変成器 | |
| CN107785148B (zh) | 电子部件 | |
| US8823468B2 (en) | Multilayer filter | |
| US6762654B1 (en) | Delay line | |
| US6759744B2 (en) | Electronic circuit unit suitable for miniaturization | |
| JP3547008B2 (ja) | 集積回路装置 | |
| JPH09260180A (ja) | 低インダクタンスコンデンサ | |
| WO2007029505A1 (ja) | モジュール | |
| KR100668220B1 (ko) | 반도체 소자용 인덕터 | |
| US20090184779A1 (en) | Wireless communication module | |
| JP2018170315A (ja) | コイル部品 | |
| KR20180082126A (ko) | 하이브리드 인덕터 | |
| KR20110094215A (ko) | 분포 정수 회로 | |
| JP6256575B2 (ja) | 高周波モジュール | |
| JP2002050740A (ja) | スパイラルインダクタ | |
| JP2020021997A (ja) | Ｌｃフィルタ | |
| JPH09306738A (ja) | インダクタ素子 | |
| US6873228B1 (en) | Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |