JP2003198765A - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JP2003198765A JP2003198765A JP2001391578A JP2001391578A JP2003198765A JP 2003198765 A JP2003198765 A JP 2003198765A JP 2001391578 A JP2001391578 A JP 2001391578A JP 2001391578 A JP2001391578 A JP 2001391578A JP 2003198765 A JP2003198765 A JP 2003198765A
- Authority
- JP
- Japan
- Prior art keywords
- module
- circuit
- control circuit
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
Abstract
(57)【要約】
【課題】 ファクシミリ装置の処理速度を低下させるこ
となく、高周波の電磁ノイズの放射レベルを抑えること
ができるファクシミリ装置を提供する。 【解決手段】 ファクシミリ装置１を構成する回路要素
が、複数のモジュール２、３、４に分割されるととも
に、各モジュール毎に少なくとも１つの制御手段５、
６、７が備えられ、各モジュールの回路要素は、当該モ
ジュールの制御手段により制御される。各モジュール
２、３、４間は、シリアルインターフェースにより接続
される。各モジュール２、３、４に接続される被制御機
器は、各モジュールの制御手段５、６、７により制御さ
れる。
となく、高周波の電磁ノイズの放射レベルを抑えること
ができるファクシミリ装置を提供する。 【解決手段】 ファクシミリ装置１を構成する回路要素
が、複数のモジュール２、３、４に分割されるととも
に、各モジュール毎に少なくとも１つの制御手段５、
６、７が備えられ、各モジュールの回路要素は、当該モ
ジュールの制御手段により制御される。各モジュール
２、３、４間は、シリアルインターフェースにより接続
される。各モジュール２、３、４に接続される被制御機
器は、各モジュールの制御手段５、６、７により制御さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ファクシミリ装置
の回路要素を複数のモジュールに分割して各モジュール
毎に制御することにより、各制御手段の負荷を減少させ
て、各制御手段を構成するＣＰＵ（Central Processing
Unit）の低速化を図り、高周波の電磁ノイズの放射レ
ベルを抑えることが可能なファクシミリ装置に関する。
の回路要素を複数のモジュールに分割して各モジュール
毎に制御することにより、各制御手段の負荷を減少させ
て、各制御手段を構成するＣＰＵ（Central Processing
Unit）の低速化を図り、高周波の電磁ノイズの放射レ
ベルを抑えることが可能なファクシミリ装置に関する。
【０００２】
【従来の技術】図２は、従来のファクシミリ装置５１の
回路構成を示すブロック図である。この図に示すよう
に、従来のファクシミリ装置５１は、一枚の基板５２の
上にメインバス５３を介して信号の送受信を行なうこと
ができるようにして、制御回路（ＣＰＵ）５４のほか、
プログラムメモリ、ＲＡＭ（Random Access Memory）、
モデム、コーデック、スキャナＡＳＩＣ（ＡＳＩＣ：Ap
plication Specific Integrated Circuit）、スキャナ
プリントコーデック、メモリＡＳＩＣ、プリントＡＳＩ
Ｃ、表示コントロールＡＳＩＣ、画像メモリ等の多数の
回路要素が形成されている。また、液晶ディスプレイ、
プリンタインターフェース、網制御装置（ＮＣＵ）、原
稿自動供給装置、スキャナ、プリンタ等の被制御機器
が、１６ビットパラレル等の信号ケーブル５５によって
基板５２に接続されている。
回路構成を示すブロック図である。この図に示すよう
に、従来のファクシミリ装置５１は、一枚の基板５２の
上にメインバス５３を介して信号の送受信を行なうこと
ができるようにして、制御回路（ＣＰＵ）５４のほか、
プログラムメモリ、ＲＡＭ（Random Access Memory）、
モデム、コーデック、スキャナＡＳＩＣ（ＡＳＩＣ：Ap
plication Specific Integrated Circuit）、スキャナ
プリントコーデック、メモリＡＳＩＣ、プリントＡＳＩ
Ｃ、表示コントロールＡＳＩＣ、画像メモリ等の多数の
回路要素が形成されている。また、液晶ディスプレイ、
プリンタインターフェース、網制御装置（ＮＣＵ）、原
稿自動供給装置、スキャナ、プリンタ等の被制御機器
が、１６ビットパラレル等の信号ケーブル５５によって
基板５２に接続されている。
【０００３】このように、従来のファクシミリ装置５１
においては、各回路要素及び被制御機器は、１つの制御
回路５４によって制御されている。したがって、ファク
シミリ装置５１の全体において高速の処理を達成するた
めには、高周波のクロック信号を使用する必要がある。
そのため、ここでは基準信号発生回路５６から３２ＭＨ
ｚのクロック信号を制御回路５４に供給することとして
いる。この場合、基板５２上のメインバス５３や基板５
２と被制御機器とを接続する信号ケーブル５５等にも高
周波のクロック信号が伝送されることとなる。
においては、各回路要素及び被制御機器は、１つの制御
回路５４によって制御されている。したがって、ファク
シミリ装置５１の全体において高速の処理を達成するた
めには、高周波のクロック信号を使用する必要がある。
そのため、ここでは基準信号発生回路５６から３２ＭＨ
ｚのクロック信号を制御回路５４に供給することとして
いる。この場合、基板５２上のメインバス５３や基板５
２と被制御機器とを接続する信号ケーブル５５等にも高
周波のクロック信号が伝送されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うにメインバス５３や信号ケーブル５５を伝送される信
号のクロック周波数が高い場合には、そこから放射され
る電磁ノイズが問題となる。特に、高周波の電磁ノイズ
は、周辺回路や周辺機器等にも悪影響を与える場合があ
り、３０ＭＨｚ以上の高周波の電磁ノイズについては、
情報処理装置等電波障害自主規制協議会（ＶＣＣＩ）に
よっても厳しく規制されている。
うにメインバス５３や信号ケーブル５５を伝送される信
号のクロック周波数が高い場合には、そこから放射され
る電磁ノイズが問題となる。特に、高周波の電磁ノイズ
は、周辺回路や周辺機器等にも悪影響を与える場合があ
り、３０ＭＨｚ以上の高周波の電磁ノイズについては、
情報処理装置等電波障害自主規制協議会（ＶＣＣＩ）に
よっても厳しく規制されている。
【０００５】本発明は、上記課題に鑑みてなされたもの
であり、ファクシミリ装置の処理速度を低下させること
なく、高周波の電磁ノイズの放射レベルを抑えることが
できるファクシミリ装置を提供することを技術課題とす
るものである。
であり、ファクシミリ装置の処理速度を低下させること
なく、高周波の電磁ノイズの放射レベルを抑えることが
できるファクシミリ装置を提供することを技術課題とす
るものである。
【０００６】
【課題を解決するための手段】上記技術課題を解決する
ための具体的手段は、次のようなものである。すなわ
ち、請求項１に記載するファクシミリ装置は、ファクシ
ミリ装置を構成する回路要素が、複数のモジュールに分
割されるとともに、各モジュール毎に少なくとも１つの
制御手段が備えられ、各モジュールの回路要素は、当該
モジュールの制御手段により制御されることを特徴とす
るものである。
ための具体的手段は、次のようなものである。すなわ
ち、請求項１に記載するファクシミリ装置は、ファクシ
ミリ装置を構成する回路要素が、複数のモジュールに分
割されるとともに、各モジュール毎に少なくとも１つの
制御手段が備えられ、各モジュールの回路要素は、当該
モジュールの制御手段により制御されることを特徴とす
るものである。
【０００７】請求項２に記載するファクシミリ装置は、
請求項１に記載する構成において、各モジュール間が、
シリアルインターフェースにより接続されることを特徴
とするものである。
請求項１に記載する構成において、各モジュール間が、
シリアルインターフェースにより接続されることを特徴
とするものである。
【０００８】請求項３に記載するファクシミリ装置は、
請求項１又は２に記載する構成において、各モジュール
に接続される被制御機器が、各モジュールの制御手段に
より制御されることを特徴とするものである。
請求項１又は２に記載する構成において、各モジュール
に接続される被制御機器が、各モジュールの制御手段に
より制御されることを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施形態に係るフ
ァクシミリ装置１について図面に基づいて説明する。図
１は、本発明の実施形態に係るファクシミリ装置１の回
路構成を示すブロック図である。この図に示すように、
本実施形態に係るファクシミリ装置１は、ファクシミリ
装置１を構成する回路要素が、複数のモジュール、具体
的には、主制御モジュール２、機構制御モジュール３、
及び表示制御モジュール４の３つに分割されるととも
に、各モジュール毎に少なくとも１つの制御手段、具体
的には、主制御回路５、機構制御回路６、表示制御回路
７が備えられ、各モジュールの回路要素は、当該モジュ
ールの制御手段により制御されるというものである。こ
こで、主制御モジュール２、機構制御モジュール３、及
び表示制御モジュール４の各モジュールは、それぞれの
モジュール毎に１枚の基板となるように形成されてい
る。以下更に詳細に説明する。
ァクシミリ装置１について図面に基づいて説明する。図
１は、本発明の実施形態に係るファクシミリ装置１の回
路構成を示すブロック図である。この図に示すように、
本実施形態に係るファクシミリ装置１は、ファクシミリ
装置１を構成する回路要素が、複数のモジュール、具体
的には、主制御モジュール２、機構制御モジュール３、
及び表示制御モジュール４の３つに分割されるととも
に、各モジュール毎に少なくとも１つの制御手段、具体
的には、主制御回路５、機構制御回路６、表示制御回路
７が備えられ、各モジュールの回路要素は、当該モジュ
ールの制御手段により制御されるというものである。こ
こで、主制御モジュール２、機構制御モジュール３、及
び表示制御モジュール４の各モジュールは、それぞれの
モジュール毎に１枚の基板となるように形成されてい
る。以下更に詳細に説明する。
【００１０】主制御モジュール２は、機構制御モジュー
ル３及び表示制御モジュール４の統括制御を含むファク
シミリ装置１の全体の動作制御、及びファクシミリ送受
信の際の通信制御を行なうための回路要素を有して構成
されたモジュールである。ここで、主制御モジュール２
による機構制御モジュール３及び表示制御モジュール４
の統括制御とは、機構制御回路６に対して当該機構制御
回路６が制御する機構制御モジュール３の各部の動作制
御を行なうように指示し、表示制御回路７に対して当該
表示制御回路７が制御する表示制御モジュール４の各部
の動作制御を行なうように指示することにより、機構制
御モジュール３及び表示制御モジュール４を統括する制
御のことである。本実施形態においては、主制御モジュ
ール２には、主制御回路５、第１プログラムメモリ８、
ＲＡＭ（Random Access Memory）９、インターフェース
ＡＳＩＣ（ＡＳＩＣ：Application Specific Integrate
dCircuit）１０、モデム１１、及び、コーデック（ＣＯ
ＤＥＣ：Coder and Decoder）１２の各回路要素を有し
て構成されている。
ル３及び表示制御モジュール４の統括制御を含むファク
シミリ装置１の全体の動作制御、及びファクシミリ送受
信の際の通信制御を行なうための回路要素を有して構成
されたモジュールである。ここで、主制御モジュール２
による機構制御モジュール３及び表示制御モジュール４
の統括制御とは、機構制御回路６に対して当該機構制御
回路６が制御する機構制御モジュール３の各部の動作制
御を行なうように指示し、表示制御回路７に対して当該
表示制御回路７が制御する表示制御モジュール４の各部
の動作制御を行なうように指示することにより、機構制
御モジュール３及び表示制御モジュール４を統括する制
御のことである。本実施形態においては、主制御モジュ
ール２には、主制御回路５、第１プログラムメモリ８、
ＲＡＭ（Random Access Memory）９、インターフェース
ＡＳＩＣ（ＡＳＩＣ：Application Specific Integrate
dCircuit）１０、モデム１１、及び、コーデック（ＣＯ
ＤＥＣ：Coder and Decoder）１２の各回路要素を有し
て構成されている。
【００１１】主制御回路５は、主制御モジュール２に備
えられた制御手段であって、主制御モジュール２の各部
の動作制御、機構制御モジュール３及び表示制御モジュ
ール４の統括制御、ファクシミリ送受信の際の通信制御
等を行なう制御回路であり、演算処理を行なうＣＰＵ
（Central Processing Unit：中央処理装置）により構
成されている。そして、この主制御回路５は、主制御バ
ス１３によって主制御モジュール２の各部とデータ信号
を伝送可能に接続されている。
えられた制御手段であって、主制御モジュール２の各部
の動作制御、機構制御モジュール３及び表示制御モジュ
ール４の統括制御、ファクシミリ送受信の際の通信制御
等を行なう制御回路であり、演算処理を行なうＣＰＵ
（Central Processing Unit：中央処理装置）により構
成されている。そして、この主制御回路５は、主制御バ
ス１３によって主制御モジュール２の各部とデータ信号
を伝送可能に接続されている。
【００１２】第１プログラムメモリ８は、この主制御回
路５による制御処理に必要な動作プログラム等の各種の
プログラムを記憶するメモリである。ＲＡＭ９は、主制
御回路５の制御処理に伴って取得される各種データ等を
一時的に記憶する書込み及び読出しが可能なメモリであ
る。インターフェースＡＳＩＣ１０は、主制御回路５に
より機構制御モジュール３及び表示制御モジュール４を
統括制御し、またプリンタユニット１４を制御するため
に、機構制御回路６、表示制御回路７、及びプリンタユ
ニット１４を主制御バス１３に接続するインターフェー
スを構成する回路である。ここで、プリンタユニット１
４は、インターフェースＡＳＩＣ１０に接続された被制
御機器であって、ファクシミリ装置１をパーソナルコン
ピュータ等の端末装置のプリンタとして使用するため
に、ファクシミリ装置１と当該端末装置とを接続するオ
プションユニットである。
路５による制御処理に必要な動作プログラム等の各種の
プログラムを記憶するメモリである。ＲＡＭ９は、主制
御回路５の制御処理に伴って取得される各種データ等を
一時的に記憶する書込み及び読出しが可能なメモリであ
る。インターフェースＡＳＩＣ１０は、主制御回路５に
より機構制御モジュール３及び表示制御モジュール４を
統括制御し、またプリンタユニット１４を制御するため
に、機構制御回路６、表示制御回路７、及びプリンタユ
ニット１４を主制御バス１３に接続するインターフェー
スを構成する回路である。ここで、プリンタユニット１
４は、インターフェースＡＳＩＣ１０に接続された被制
御機器であって、ファクシミリ装置１をパーソナルコン
ピュータ等の端末装置のプリンタとして使用するため
に、ファクシミリ装置１と当該端末装置とを接続するオ
プションユニットである。
【００１３】そして、このインターフェースＡＳＩＣ１
０と機構制御回路６及び表示制御回路７との間は、シリ
アルインターフェースの信号ケーブル１５によりデータ
信号を伝送可能に接続されている。これはすなわち、主
制御モジュール２と機構制御モジュール３及び表示制御
モジュール４との間をシリアルインターフェースにより
接続しているということになる。このように、各モジュ
ール間の接続をシリアルインターフェースとすれば、パ
ラレルインターフェースによる接続とする場合等と比較
して各モジュール間を接続する信号ケーブル１５の信号
線の本数を少なくすることができ、当該信号ケーブル１
５からの電磁ノイズの放射レベルを抑えることができ
る。また、このように各モジュール間の接続をシリアル
インターフェースとした場合であっても、本実施形態に
係るファクシミリ装置１においては、ファクシミリ装置
１の動作制御を各モジュール毎に分担して行なうことに
より、各モジュール間を接続する信号ケーブル１５によ
り伝送されるデータ信号の量を少なくすることができる
ため、ファクシミリ装置１の全体としての処理速度が大
きく低下することがない。また、ここでは、インターフ
ェースＡＳＩＣ１０とプリンタユニット１４との間につ
いてもシリアルインターフェースの信号ケーブル１５に
より接続している。
０と機構制御回路６及び表示制御回路７との間は、シリ
アルインターフェースの信号ケーブル１５によりデータ
信号を伝送可能に接続されている。これはすなわち、主
制御モジュール２と機構制御モジュール３及び表示制御
モジュール４との間をシリアルインターフェースにより
接続しているということになる。このように、各モジュ
ール間の接続をシリアルインターフェースとすれば、パ
ラレルインターフェースによる接続とする場合等と比較
して各モジュール間を接続する信号ケーブル１５の信号
線の本数を少なくすることができ、当該信号ケーブル１
５からの電磁ノイズの放射レベルを抑えることができ
る。また、このように各モジュール間の接続をシリアル
インターフェースとした場合であっても、本実施形態に
係るファクシミリ装置１においては、ファクシミリ装置
１の動作制御を各モジュール毎に分担して行なうことに
より、各モジュール間を接続する信号ケーブル１５によ
り伝送されるデータ信号の量を少なくすることができる
ため、ファクシミリ装置１の全体としての処理速度が大
きく低下することがない。また、ここでは、インターフ
ェースＡＳＩＣ１０とプリンタユニット１４との間につ
いてもシリアルインターフェースの信号ケーブル１５に
より接続している。
【００１４】モデム１１は、公衆電話回線を用いたファ
クシミリ送受信のためにデジタル信号をアナログ信号に
変換する装置である。網制御装置（ＮＣＵ：Network Co
ntrol Unit）１６は、モデム１１に接続された被制御機
器であって、公衆電話回線を制御する装置である。この
モデム１１と網制御装置１６との間は、シリアルインタ
ーフェースの信号ケーブル１５によりデータ信号を伝送
可能に接続されている。コーデック１２は、ファクシミ
リ送受信のために送受信データの符合化及び復号を行な
う回路である。
クシミリ送受信のためにデジタル信号をアナログ信号に
変換する装置である。網制御装置（ＮＣＵ：Network Co
ntrol Unit）１６は、モデム１１に接続された被制御機
器であって、公衆電話回線を制御する装置である。この
モデム１１と網制御装置１６との間は、シリアルインタ
ーフェースの信号ケーブル１５によりデータ信号を伝送
可能に接続されている。コーデック１２は、ファクシミ
リ送受信のために送受信データの符合化及び復号を行な
う回路である。
【００１５】そして、本実施形態においては、主制御回
路５に対して、基準信号発生回路１７から１６ＭＨｚの
クロック信号が供給されている。これは、従来例に係る
ファクシミリ装置５１の制御回路５４に供給されるクロ
ック信号の周波数よりも低い周波数である。このように
主制御回路５に供給するクロック信号の周波数を低くす
ることができるのは、ファクシミリ装置１を構成する回
路要素を主制御モジュール２、機構制御モジュール３、
及び表示制御モジュール４の３つに分割し、各モジュー
ル毎にそれぞれ主制御回路５、機構制御回路６、表示制
御回路７によって分担して制御することとしたことによ
り、主制御回路５の制御処理の負荷を少なくできること
によるものである。これにより、主制御バス１３や信号
ケーブル１５を伝送されるデータ信号のクロック周波数
も１６ＭＨｚという低い周波数とすることができ、主制
御バス１３や信号ケーブル１５からの高周波の電磁ノイ
ズの放射レベルを抑えることができる。
路５に対して、基準信号発生回路１７から１６ＭＨｚの
クロック信号が供給されている。これは、従来例に係る
ファクシミリ装置５１の制御回路５４に供給されるクロ
ック信号の周波数よりも低い周波数である。このように
主制御回路５に供給するクロック信号の周波数を低くす
ることができるのは、ファクシミリ装置１を構成する回
路要素を主制御モジュール２、機構制御モジュール３、
及び表示制御モジュール４の３つに分割し、各モジュー
ル毎にそれぞれ主制御回路５、機構制御回路６、表示制
御回路７によって分担して制御することとしたことによ
り、主制御回路５の制御処理の負荷を少なくできること
によるものである。これにより、主制御バス１３や信号
ケーブル１５を伝送されるデータ信号のクロック周波数
も１６ＭＨｚという低い周波数とすることができ、主制
御バス１３や信号ケーブル１５からの高周波の電磁ノイ
ズの放射レベルを抑えることができる。
【００１６】機構制御モジュール３は、ファクシミリ装
置１における画像読み取り、印字、画像記憶の各機構の
動作制御を行なうための回路要素を有して構成されたモ
ジュールである。本実施形態においては、機構制御モジ
ュール３には、機構制御回路６、第２プログラムメモリ
１８、スキャナＡＳＩＣ１９、プリントＡＳＩＣ２０、
メモリＡＳＩＣ２１、画像メモリ２２、及びスキャナプ
リントコーデック２３の各回路要素を有して構成されて
いる。
置１における画像読み取り、印字、画像記憶の各機構の
動作制御を行なうための回路要素を有して構成されたモ
ジュールである。本実施形態においては、機構制御モジ
ュール３には、機構制御回路６、第２プログラムメモリ
１８、スキャナＡＳＩＣ１９、プリントＡＳＩＣ２０、
メモリＡＳＩＣ２１、画像メモリ２２、及びスキャナプ
リントコーデック２３の各回路要素を有して構成されて
いる。
【００１７】機構制御回路６は、機構制御モジュール３
に備えられた制御手段であって、機構制御モジュール３
の各部の動作制御を行なう制御回路であり、演算処理を
行なうＣＰＵにより構成されている。そして、この機構
制御回路６は、機構制御バス２４によって機構制御モジ
ュール３の各部とデータ信号を伝送可能に接続されてい
る。そして、本実施形態においては、機構制御回路６に
対して、前述の主制御回路５と同様に、基準信号発生回
路２５から１６ＭＨｚのクロック信号が供給されてい
る。このように従来例よりもクロック信号の周波数を低
くすることができるのは、ファクシミリ装置１を構成す
る回路要素を主制御モジュール２、機構制御モジュール
３、及び表示制御モジュール４の３つに分割し、機構制
御回路６は機構制御モジュール３に含まれる各機構の動
作制御のみを担当するようにしたことにより、機構制御
回路６の制御処理の負荷を少なくできることによるもの
である。これにより、機構制御バス２４や信号ケーブル
１５を伝送されるデータ信号のクロック周波数も１６Ｍ
Ｈｚという比較的低い周波数とすることができ、機構制
御バス２４や信号ケーブル１５からの高周波の電磁ノイ
ズの放射レベルを抑えることができる。
に備えられた制御手段であって、機構制御モジュール３
の各部の動作制御を行なう制御回路であり、演算処理を
行なうＣＰＵにより構成されている。そして、この機構
制御回路６は、機構制御バス２４によって機構制御モジ
ュール３の各部とデータ信号を伝送可能に接続されてい
る。そして、本実施形態においては、機構制御回路６に
対して、前述の主制御回路５と同様に、基準信号発生回
路２５から１６ＭＨｚのクロック信号が供給されてい
る。このように従来例よりもクロック信号の周波数を低
くすることができるのは、ファクシミリ装置１を構成す
る回路要素を主制御モジュール２、機構制御モジュール
３、及び表示制御モジュール４の３つに分割し、機構制
御回路６は機構制御モジュール３に含まれる各機構の動
作制御のみを担当するようにしたことにより、機構制御
回路６の制御処理の負荷を少なくできることによるもの
である。これにより、機構制御バス２４や信号ケーブル
１５を伝送されるデータ信号のクロック周波数も１６Ｍ
Ｈｚという比較的低い周波数とすることができ、機構制
御バス２４や信号ケーブル１５からの高周波の電磁ノイ
ズの放射レベルを抑えることができる。
【００１８】第２プログラムメモリ１８は、この機構制
御回路６による制御処理に必要な動作プログラム等の各
種のプログラムを記憶するメモリである。スキャナＡＳ
ＩＣ１９は、機構制御回路６からの命令信号を受けて、
画像読み取り機構を構成するスキャナ２６及び原稿自動
供給装置（ＡＤＦ：Automatic Document Feeder）２７
の動作制御を行なうための回路である。ここで、スキャ
ナ２６は、スキャナＡＳＩＣ１９に接続された被制御機
器であって、ファクシミリ送信等のために原稿の画像を
走査して電子データとして読み取るための機構である。
また、原稿自動供給装置２７は、スキャナＡＳＩＣ１９
に接続された被制御機器であって、原稿をスキャナ２６
による読み取り位置に自動的に供給するための機構であ
る。このスキャナＡＳＩＣ１９とスキャナ２６及び原稿
自動供給装置２７との間は、シリアルインターフェース
の信号ケーブル１５によりデータ信号を伝送可能に接続
されている。プリントＡＳＩＣ２０は、機構制御回路６
からの命令信号を受けて、印字機構を構成するプリンタ
２８の動作制御を行なうための回路である。ここで、プ
リンタ２８は、プリントＡＳＩＣ２０に接続された被制
御機器であって、画像メモリ２２に記憶された原稿の画
像データを記録紙に印字出力するための機構である。こ
のプリントＡＳＩＣ２０とプリンタ２８との間は、シリ
アルインターフェースの信号ケーブル１５によりデータ
信号を伝送可能に接続されている。
御回路６による制御処理に必要な動作プログラム等の各
種のプログラムを記憶するメモリである。スキャナＡＳ
ＩＣ１９は、機構制御回路６からの命令信号を受けて、
画像読み取り機構を構成するスキャナ２６及び原稿自動
供給装置（ＡＤＦ：Automatic Document Feeder）２７
の動作制御を行なうための回路である。ここで、スキャ
ナ２６は、スキャナＡＳＩＣ１９に接続された被制御機
器であって、ファクシミリ送信等のために原稿の画像を
走査して電子データとして読み取るための機構である。
また、原稿自動供給装置２７は、スキャナＡＳＩＣ１９
に接続された被制御機器であって、原稿をスキャナ２６
による読み取り位置に自動的に供給するための機構であ
る。このスキャナＡＳＩＣ１９とスキャナ２６及び原稿
自動供給装置２７との間は、シリアルインターフェース
の信号ケーブル１５によりデータ信号を伝送可能に接続
されている。プリントＡＳＩＣ２０は、機構制御回路６
からの命令信号を受けて、印字機構を構成するプリンタ
２８の動作制御を行なうための回路である。ここで、プ
リンタ２８は、プリントＡＳＩＣ２０に接続された被制
御機器であって、画像メモリ２２に記憶された原稿の画
像データを記録紙に印字出力するための機構である。こ
のプリントＡＳＩＣ２０とプリンタ２８との間は、シリ
アルインターフェースの信号ケーブル１５によりデータ
信号を伝送可能に接続されている。
【００１９】メモリＡＳＩＣ２１は、機構制御回路６か
らの命令信号を受けて、画像記憶機構を構成する画像メ
モリ２２の制御を行なうための回路である。画像メモリ
２２は、ファクシミリ受信し、又はスキャナ２６により
読み取った原稿の画像データを記憶するメモリである。
メモリＡＳＩＣ２１とスキャナＡＳＩＣ１９との間、及
びメモリＡＳＩＣ２１とプリントＡＳＩＣ２０との間
は、それぞれシリアルインターフェースの信号ケーブル
１５によりデータ信号を伝送可能に接続されている。ス
キャナプリントコーデック２３は、画像メモリ２２に記
憶されている画像データの符号化及び復号を行なう回路
である。具体的には、スキャナプリントコーデック２３
は、スキャナ２６において読み取られた原稿の画像デー
タを画像メモリ２２に記憶するために符号化し、又は画
像メモリ２２に記憶された原稿の画像データをプリンタ
２８において印字出力するために復号する。
らの命令信号を受けて、画像記憶機構を構成する画像メ
モリ２２の制御を行なうための回路である。画像メモリ
２２は、ファクシミリ受信し、又はスキャナ２６により
読み取った原稿の画像データを記憶するメモリである。
メモリＡＳＩＣ２１とスキャナＡＳＩＣ１９との間、及
びメモリＡＳＩＣ２１とプリントＡＳＩＣ２０との間
は、それぞれシリアルインターフェースの信号ケーブル
１５によりデータ信号を伝送可能に接続されている。ス
キャナプリントコーデック２３は、画像メモリ２２に記
憶されている画像データの符号化及び復号を行なう回路
である。具体的には、スキャナプリントコーデック２３
は、スキャナ２６において読み取られた原稿の画像デー
タを画像メモリ２２に記憶するために符号化し、又は画
像メモリ２２に記憶された原稿の画像データをプリンタ
２８において印字出力するために復号する。
【００２０】表示制御モジュール４は、ファクシミリ装
置１の動作状態や設定状態等の情報を表示する表示部の
動作制御を行なうための回路要素を有して構成されたモ
ジュールである。本実施形態においては、表示制御モジ
ュール４には、表示制御回路７、第３プログラムメモリ
２９、表示コントロールＡＳＩＣ３０の各回路要素を有
して構成されている。
置１の動作状態や設定状態等の情報を表示する表示部の
動作制御を行なうための回路要素を有して構成されたモ
ジュールである。本実施形態においては、表示制御モジ
ュール４には、表示制御回路７、第３プログラムメモリ
２９、表示コントロールＡＳＩＣ３０の各回路要素を有
して構成されている。
【００２１】表示制御回路７は、表示制御モジュール４
に備えられた制御手段であって、表示制御モジュール４
の各部の動作制御を行なう制御回路であり、演算処理を
行なうＣＰＵにより構成されている。そして、この表示
制御回路７は、表示制御バス３１によって表示制御モジ
ュール４の各部とデータ信号を伝送可能に接続されてい
る。そして、本実施形態においては、表示制御回路７に
対して、基準信号発生回路３２から８ＭＨｚのクロック
信号が供給されている。このように主制御回路５及び機
構制御回路６に供給されるクロック信号の周波数よりも
更に低い周波数とすることができるのは、表示制御回路
７による制御処理の対象となる表示制御モジュール４に
含まれる回路要素が、主制御回路５や機構制御回路６に
よる制御処理の対象となる回路要素よりも少なく、表示
制御回路７の制御処理の負荷が、主制御回路５や機構制
御回路６に比べて少ないからである。
に備えられた制御手段であって、表示制御モジュール４
の各部の動作制御を行なう制御回路であり、演算処理を
行なうＣＰＵにより構成されている。そして、この表示
制御回路７は、表示制御バス３１によって表示制御モジ
ュール４の各部とデータ信号を伝送可能に接続されてい
る。そして、本実施形態においては、表示制御回路７に
対して、基準信号発生回路３２から８ＭＨｚのクロック
信号が供給されている。このように主制御回路５及び機
構制御回路６に供給されるクロック信号の周波数よりも
更に低い周波数とすることができるのは、表示制御回路
７による制御処理の対象となる表示制御モジュール４に
含まれる回路要素が、主制御回路５や機構制御回路６に
よる制御処理の対象となる回路要素よりも少なく、表示
制御回路７の制御処理の負荷が、主制御回路５や機構制
御回路６に比べて少ないからである。
【００２２】第３プログラムメモリ２９は、この表示制
御回路７による制御処理に必要な動作プログラム等の各
種のプログラムを記憶するメモリである。表示コントロ
ールＡＳＩＣ３０は、表示制御回路７からの命令信号を
受けて、表示部を構成する液晶表示装置３３の動作制御
を行なうための回路である。ここで、液晶表示装置３３
は、表示コントロールＡＳＩＣ３０に接続された被制御
機器であって、液晶表示画面に任意の文字や図形等の情
報を表示することができ、それによってファクシミリ装
置１の動作状態や設定状態等の情報を表示する装置であ
る。この表示コントロールＡＳＩＣ３０と液晶表示装置
３３との間は、シリアルインターフェースの信号ケーブ
ル１５によりデータ信号を伝送可能に接続されている。
御回路７による制御処理に必要な動作プログラム等の各
種のプログラムを記憶するメモリである。表示コントロ
ールＡＳＩＣ３０は、表示制御回路７からの命令信号を
受けて、表示部を構成する液晶表示装置３３の動作制御
を行なうための回路である。ここで、液晶表示装置３３
は、表示コントロールＡＳＩＣ３０に接続された被制御
機器であって、液晶表示画面に任意の文字や図形等の情
報を表示することができ、それによってファクシミリ装
置１の動作状態や設定状態等の情報を表示する装置であ
る。この表示コントロールＡＳＩＣ３０と液晶表示装置
３３との間は、シリアルインターフェースの信号ケーブ
ル１５によりデータ信号を伝送可能に接続されている。
【００２３】以上、本実施形態においては、各モジュー
ル間の接続、具体的には、主制御モジュール２と機構制
御モジュール３及び表示制御モジュール４との間の接
続、及び各モジュールと当該モジュールに接続された被
制御機器との間の接続、具体的には、インターフェース
ＡＳＩＣ１０とプリンタユニット１４との間の接続や、
スキャナＡＳＩＣ１９とスキャナ２６及び原稿自動供給
装置２７との間の接続等について、シリアルインターフ
ェースの信号ケーブル１５により接続することとしてい
る。しかしながら、これらの接続は、シリアルインター
フェースに限定されるものではなく、他のインターフェ
ースにより行なうことも可能である。この際、例えば、
光ファイバケーブルを用いて光信号を伝送する方法によ
る接続とすれば、当該光ファイバケーブルからは電磁ノ
イズが発生することがないので好適である。あるいは、
２本の信号線に等しい大きさであって位相を反転させた
信号である差動信号を伝送する方法による接続とすれ
ば、２本の信号線によって発生した磁界が互いに作用し
あって電磁ノイズを相殺し、当該信号線からの電磁ノイ
ズの発生量を更に減少させることができるので好適であ
る。
ル間の接続、具体的には、主制御モジュール２と機構制
御モジュール３及び表示制御モジュール４との間の接
続、及び各モジュールと当該モジュールに接続された被
制御機器との間の接続、具体的には、インターフェース
ＡＳＩＣ１０とプリンタユニット１４との間の接続や、
スキャナＡＳＩＣ１９とスキャナ２６及び原稿自動供給
装置２７との間の接続等について、シリアルインターフ
ェースの信号ケーブル１５により接続することとしてい
る。しかしながら、これらの接続は、シリアルインター
フェースに限定されるものではなく、他のインターフェ
ースにより行なうことも可能である。この際、例えば、
光ファイバケーブルを用いて光信号を伝送する方法によ
る接続とすれば、当該光ファイバケーブルからは電磁ノ
イズが発生することがないので好適である。あるいは、
２本の信号線に等しい大きさであって位相を反転させた
信号である差動信号を伝送する方法による接続とすれ
ば、２本の信号線によって発生した磁界が互いに作用し
あって電磁ノイズを相殺し、当該信号線からの電磁ノイ
ズの発生量を更に減少させることができるので好適であ
る。
【００２４】
【発明の効果】以上説明したように、本発明の請求項１
に係るファクシミリ装置によれば、ファクシミリ装置を
構成する回路要素を複数のモジュールに分割し、各モジ
ュール毎にそれぞれの制御手段が分担して制御処理を行
なうことにより、制御手段１つあたりの制御処理の負荷
を少なくすることができる。したがって、高速の制御手
段を１つのみ備える従来のファクシミリ装置と比較し
て、ファクシミリ装置の処理速度を低下させることな
く、各モジュールの制御手段を低速のものとすることが
でき、各モジュールの制御手段に供給されるクロック信
号の周波数を低くすることができる。これにより、バス
や信号ケーブルを伝送されるデータ信号のクロック周波
数も低くすることができるので、高周波の電磁ノイズの
放射レベルを抑えることができる。
に係るファクシミリ装置によれば、ファクシミリ装置を
構成する回路要素を複数のモジュールに分割し、各モジ
ュール毎にそれぞれの制御手段が分担して制御処理を行
なうことにより、制御手段１つあたりの制御処理の負荷
を少なくすることができる。したがって、高速の制御手
段を１つのみ備える従来のファクシミリ装置と比較し
て、ファクシミリ装置の処理速度を低下させることな
く、各モジュールの制御手段を低速のものとすることが
でき、各モジュールの制御手段に供給されるクロック信
号の周波数を低くすることができる。これにより、バス
や信号ケーブルを伝送されるデータ信号のクロック周波
数も低くすることができるので、高周波の電磁ノイズの
放射レベルを抑えることができる。
【００２５】本発明の請求項２に係るファクシミリ装置
によれば、上述の効果に加えて、各モジュール間をシリ
アルインターフェースにより接続することにより、パラ
レルインターフェースによる接続とする場合等と比較し
て各モジュール間を接続する信号ケーブルの信号線の本
数を少なくすることができ、当該信号ケーブルからの電
磁ノイズの放射レベルを抑えることができる。また、こ
のように各モジュール間をシリアルインターフェースに
より接続した場合であっても、ファクシミリ装置の動作
制御を各モジュール毎に分担して行なうことにより、各
モジュール間を接続する信号ケーブルにより伝送される
データ信号の量を少なくすることができるため、ファク
シミリ装置の全体としての処理速度が大きく低下するこ
とがない。
によれば、上述の効果に加えて、各モジュール間をシリ
アルインターフェースにより接続することにより、パラ
レルインターフェースによる接続とする場合等と比較し
て各モジュール間を接続する信号ケーブルの信号線の本
数を少なくすることができ、当該信号ケーブルからの電
磁ノイズの放射レベルを抑えることができる。また、こ
のように各モジュール間をシリアルインターフェースに
より接続した場合であっても、ファクシミリ装置の動作
制御を各モジュール毎に分担して行なうことにより、各
モジュール間を接続する信号ケーブルにより伝送される
データ信号の量を少なくすることができるため、ファク
シミリ装置の全体としての処理速度が大きく低下するこ
とがない。
【００２６】本発明の請求項３に係るファクシミリ装置
によれば、上述の効果に加えて、各モジュールに接続さ
れる被制御機器についても各モジュール毎にそれぞれの
制御手段が分担して制御処理を行なうことにより、制御
手段１つあたりの制御処理の負荷を少なくすることがで
きる。したがって、更に各モジュールの制御手段を低速
のものとすることができ、各モジュールの制御手段に供
給されるクロック信号の周波数を低くすることができ
る。これにより、更にバスや信号ケーブルを伝送される
データ信号のクロック周波数も低くすることができるの
で、より一層高周波の電磁ノイズの放射レベルを抑える
ことができる。
によれば、上述の効果に加えて、各モジュールに接続さ
れる被制御機器についても各モジュール毎にそれぞれの
制御手段が分担して制御処理を行なうことにより、制御
手段１つあたりの制御処理の負荷を少なくすることがで
きる。したがって、更に各モジュールの制御手段を低速
のものとすることができ、各モジュールの制御手段に供
給されるクロック信号の周波数を低くすることができ
る。これにより、更にバスや信号ケーブルを伝送される
データ信号のクロック周波数も低くすることができるの
で、より一層高周波の電磁ノイズの放射レベルを抑える
ことができる。
【図１】本発明の実施形態に係るファクシミリ装置の回
路構成を示すブロック図である。
路構成を示すブロック図である。
【図２】従来例に係るファクシミリ装置の回路構成を示
すブロック図である。
すブロック図である。
１ ファクシミリ装置
２ 主制御モジュール
３ 機構制御モジュール
４ 表示制御モジュール
５ 主制御回路
６ 機構制御回路
７ 表示制御回路
１０ インターフェースＡＳＩＣ
１３ 主制御バス
１５ 信号ケーブル
１７ 主制御回路の基準信号発生回路
２４ 機構制御バス
２５ 機構制御回路の基準信号発生回路
３１ 表示制御バス
３２ 表示制御回路の基準信号発生回路
Claims (3)
- 【請求項１】 ファクシミリ装置を構成する回路要素
が、複数のモジュールに分割されるとともに、各モジュ
ール毎に少なくとも１つの制御手段が備えられ、各モジ
ュールの回路要素は、当該モジュールの制御手段により
制御されることを特徴とするファクシミリ装置。 - 【請求項２】 各モジュール間は、シリアルインターフ
ェースにより接続されることを特徴とする請求項１記載
のファクシミリ装置。 - 【請求項３】 各モジュールに接続される被制御機器
は、各モジュールの制御手段により制御されることを特
徴とする請求項１又は２記載のファクシミリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391578A JP2003198765A (ja) | 2001-12-25 | 2001-12-25 | ファクシミリ装置 |
| US10/322,401 US20030117668A1 (en) | 2001-12-25 | 2002-12-18 | Facsimile apparatus and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391578A JP2003198765A (ja) | 2001-12-25 | 2001-12-25 | ファクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198765A true JP2003198765A (ja) | 2003-07-11 |
Family
ID=19188539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391578A Pending JP2003198765A (ja) | 2001-12-25 | 2001-12-25 | ファクシミリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030117668A1 (ja) |
| JP (1) | JP2003198765A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215438B2 (en) * | 2002-08-05 | 2007-05-08 | Teco Image Systems Co., Ltd | Transmittance and receiving method of an internet facsimile system |
| US7333226B2 (en) * | 2003-02-20 | 2008-02-19 | Kabushiki Kaisha Toshiba | Program distribution from a program distribution source to an image forming apparatus |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4106509A (en) * | 1976-08-05 | 1978-08-15 | The Kendall Company | Catheters |
| US4157094A (en) * | 1977-09-01 | 1979-06-05 | The Kendall Company | Catheter with improved balloon and tip assembly |
| US4921483A (en) * | 1985-12-19 | 1990-05-01 | Leocor, Inc. | Angioplasty catheter |
| US5571087A (en) * | 1992-02-10 | 1996-11-05 | Scimed Life Systems, Inc. | Intravascular catheter with distal tip guide wire lumen |
| US5868704A (en) * | 1995-09-18 | 1999-02-09 | W. L. Gore & Associates, Inc. | Balloon catheter device |
| JP3707509B2 (ja) * | 1996-09-05 | 2005-10-19 | ブラザー工業株式会社 | 多機能並行処理型電子装置 |
| JPH1195623A (ja) * | 1997-09-19 | 1999-04-09 | Toshiba Corp | 画像形成装置 |
| US6010521A (en) * | 1997-11-25 | 2000-01-04 | Advanced Cardiovasular Systems, Inc. | Catheter member with bondable layer |
| US6129707A (en) * | 1998-01-21 | 2000-10-10 | Advanced Cardiovascular Systems, Inc. | Intravascular catheter with expanded distal tip |
| US6206852B1 (en) * | 1999-12-15 | 2001-03-27 | Advanced Cardiovascular Systems, Inc. | Balloon catheter having a small profile catheter |
| US6368301B1 (en) * | 1999-12-21 | 2002-04-09 | Advanced Cardiovascular Systems, Inc. | Catheter having a soft distal tip |
| US6428506B1 (en) * | 1999-12-22 | 2002-08-06 | Advanced Cardiovascular Systems, Inc. | Medical device formed of ultrahigh molecular weight polyethylene |
| US7058088B2 (en) * | 2001-03-28 | 2006-06-06 | Minolta Co., Ltd. | Data communication program product to rewrite simultaneously firmware of plurality of devices connected to network |
| US7213052B2 (en) * | 2001-03-31 | 2007-05-01 | Minolta Co., Ltd. | Data communication apparatus capable of rewriting firmware |
| JP2003025688A (ja) * | 2001-07-12 | 2003-01-29 | Fujitsu Ltd | プリンタのファームウエアインストール方法、プリンタ及びプリンタシステム |
| JP3743323B2 (ja) * | 2001-08-02 | 2006-02-08 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置、画像形成装置管理ユニット、および、画像処理装置もしくは画像処理装置の管理ユニットにおいて実行されるプログラム |
| JP3823777B2 (ja) * | 2001-08-14 | 2006-09-20 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置および画像処理方法 |
| JP4189570B2 (ja) * | 2001-12-28 | 2008-12-03 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置、ファームウェアの送信方法、及び画像処理装置の管理システム |
-
2001
- 2001-12-25 JP JP2001391578A patent/JP2003198765A/ja active Pending
-
2002
- 2002-12-18 US US10/322,401 patent/US20030117668A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030117668A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804497B2 (en) | Display driving circuit, display device, display system and method of driving display devices | |
| JP2005345721A (ja) | 表示コントローラ、電子機器及び画像データ供給方法 | |
| US6999056B1 (en) | Liquid crystal monitor drive apparatus capable of reducing electromagnetic interference | |
| JP2003198765A (ja) | ファクシミリ装置 | |
| JP3707509B2 (ja) | 多機能並行処理型電子装置 | |
| CN100501583C (zh) | 图像形成装置、图像处理装置和图像形成系统 | |
| US6791701B2 (en) | Image forming apparatus having copy mode and printer mode | |
| JP2005260845A (ja) | 画像情報装置 | |
| US20060077201A1 (en) | Synchronous image-switching device and method thereof | |
| JP4907464B2 (ja) | 電子機器の電子回路装置 | |
| EP0500100B1 (en) | Video signal synthesizing system for synthesizing system's own signal and external signal | |
| KR20050052379A (ko) | 화상 표시 장치 및 화상 데이터 전송 방법 | |
| JP2001298558A (ja) | 画像処理装置 | |
| US20050024483A1 (en) | Apparatus and method for image forming capable of processing an image at suitable clock speeds | |
| KR20030058732A (ko) | 액정 표시 장치의 구동 회로 | |
| JP2017208740A (ja) | 装置および割当方法 | |
| JP2006217063A (ja) | テレビ機能付き移動情報端末およびその制御方法 | |
| JP2023073902A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
| JP2002055730A (ja) | 情報処理装置 | |
| JP2007150727A (ja) | 電子機器 | |
| JPS60136880A (ja) | 画像処理装置 | |
| JPH08166901A (ja) | メモリ制御回路及びそれを備えたファクシミリ装置 | |
| JP2006191217A (ja) | 画像処理装置ならびにその製造方法およびアップグレード方法 | |
| JP4044581B2 (ja) | 画像形成装置及び画像形成システム並びに画像形成動作の制御方法 | |
| JPH1032663A (ja) | 多機能入出力装置 |