JP2003198341A - Current-amplifying comparator - Google Patents

Current-amplifying comparator

Info

Publication number
JP2003198341A
JP2003198341A JP2001395621A JP2001395621A JP2003198341A JP 2003198341 A JP2003198341 A JP 2003198341A JP 2001395621 A JP2001395621 A JP 2001395621A JP 2001395621 A JP2001395621 A JP 2001395621A JP 2003198341 A JP2003198341 A JP 2003198341A
Authority
JP
Japan
Prior art keywords
current
transistor
field effect
drain
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001395621A
Other languages
Japanese (ja)
Other versions
JP3760863B2 (en
Inventor
Kenichi Mori
賢一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001395621A priority Critical patent/JP3760863B2/en
Publication of JP2003198341A publication Critical patent/JP2003198341A/en
Application granted granted Critical
Publication of JP3760863B2 publication Critical patent/JP3760863B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current-amplifying comparator for suppressing offset current mΔ occurred at a current mirror circuit by amplifying a minute optical current through the use of a subthreshold area of a transistor. <P>SOLUTION: The comparator comprises transistors M1-M5, wherein a source of the transistor M1 is connected to an electric voltage Vdd, sources of the transistors M2 and M4 are commonly connected to a gate of the transistor M1 to be driven by a constant current, a reference voltage Vref is supplied to a gate of the transistor M4 from the voltage Vdd. The comparator comprises a current mirror circuit in which a source of the transistor M3 is connected to a GND (ground) voltage, a drain and a gate of the transistor M3 are short- circuited to be connected to a drain of the transistor M2, the source and the gate of the transistor M3 are connected to a source and a gate of the transistor M5, and a drain of the transistor M5 is connected to a drain of the transistor M4 to output. Consequently, the transistor M1 operates in the substhreshold area. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、本発明は電流の大
小を判別し、その結果をデジタル信号として出力する電
流型コンパレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current type comparator which determines the magnitude of a current and outputs the result as a digital signal.

【0002】[0002]

【従来の技術】図4において、電源Vdd にソースが接続
された第3、第5電界効果トランジスタ(以下、電界効
果の字句を省略して単に第3、第5トランジスタと略称
する)M23,M25 のゲートを共通に接続して第3トランジ
スタM23 のドレインに接続してカレントミラー回路を構
成し、この第3トランジスタM23 のドレインに図示例で
はフォトダイオードP1が電源0V(GND) に接続され、入射
光hνに比例する微小な光電流Iph がドレイン電流(入
力信号)として流れる。
2. Description of the Related Art In FIG. 4, third and fifth field-effect transistors (hereinafter simply referred to as third and fifth transistors with field effect terms omitted) whose sources are connected to a power supply Vdd are referred to as M23 and M25. The gate of is connected in common to the drain of the third transistor M23 to form a current mirror circuit. In the example shown in the figure, the photodiode P1 is connected to the power source 0V (GND) A minute photocurrent Iph proportional to the light hν flows as a drain current (input signal).

【0003】また、第5トランジスタM25 のドレインに
第4トランジスタM24 のドレインが接続され、このソー
スが電源0V(GND) に接続され、電源0V(GND) とこのゲー
ト間に基準電圧Vrefが接続されて、第4トランジスタM2
4 のドレインからコンパレータ出力OUT が出力される。
かかる構成において、第3トランジスタM23 のサイズ(m
=1) に対して、第5トランジスタM25 のサイズ(m=k,k>
1)に選定し、同一ソース・ゲート間電圧に対して、第5
トランジスタM25 のドレイン電流I25 が第3トランジス
タM23 のドレイン電流(入力信号)Iph の m倍となる様
に選定する。
Further, the drain of the fourth transistor M24 is connected to the drain of the fifth transistor M25, the source thereof is connected to the power source 0V (GND), and the reference voltage Vref is connected between the power source 0V (GND) and this gate. The fourth transistor M2
Comparator output OUT is output from the drain of 4.
In such a configuration, the size of the third transistor M23 (m
= 1), the size of the fifth transistor M25 (m = k, k>
Select 1) and select the 5th voltage for the same source-gate voltage.
The drain current I25 of the transistor M25 is selected to be m times the drain current (input signal) Iph of the third transistor M23.

【0004】この様な選定により、第4トランジスタM2
4 のゲートに印加される基準電圧Vrefによる基準電流Ir
efと比較することにより、 (1) 入力信号Iph が(m・Iph)≧Irefとき、瞬時的に第5
トランジスタM25 からコンパレタ出力OUT 方向に(m・Ip
h −Iref) の電流が流れ、寄生容量C に電荷が蓄積され
る。
By such selection, the fourth transistor M2
Reference current Ir by the reference voltage Vref applied to the gate of 4
By comparing with ef, (1) When the input signal Iph is (m · Iph) ≧ Iref
From the transistor M25 to the comparator output OUT direction (m ・ Ip
The current of (h − Iref) flows, and the electric charge is accumulated in the parasitic capacitance C.

【0005】(2) 入力信号Iph が(m・Iph)<Irefとき、
瞬時的に寄生容量C から第4トランジスタM24 方向に
(Iref− m・Iph)の電流が流れる。従って、コンパレタ
出力OUT の寄生容量C への出力電流の流入・流出により
入力信号Iph の大小を判別を行うことができる。次に、
図5、図6を用いて、従来技術によるWTA回路を説明
する。図5において、ここでは2組のトランジスタ(M3
1,M33),(M32,M34) からなるWTA回路を説明する。ト
ランジスタM31,M32 のソースは0Vに接続され、ゲートは
共通線Vcで接続され、ここに各トランジスタM33,M34 の
ソースが接続されて定電流Icで駆動される。そして、ト
ランジスタM31 のドレインとトランジスタM33 のゲート
が共通に接続されて入力信号I31 で、またトランジスタ
M32 のドレインとトランジスタM34 のゲートが共通に接
続されて入力信号I32 で駆動され、トランジスタM33,M3
4 のドレインに出力電流I33,I34 が出力される。
(2) When the input signal Iph is (m · Iph) <Iref,
Instantaneously from the parasitic capacitance C to the direction of the fourth transistor M24
A current of (Iref−m · Iph) flows. Therefore, the magnitude of the input signal Iph can be determined by the inflow / outflow of the output current to / from the parasitic capacitance C of the comparator output OUT. next,
A conventional WTA circuit will be described with reference to FIGS. In FIG. 5, two sets of transistors (M3
The WTA circuit composed of 1, M33) and (M32, M34) will be described. The sources of the transistors M31 and M32 are connected to 0V, the gates thereof are connected to a common line Vc, and the sources of the respective transistors M33 and M34 are connected thereto and driven by a constant current Ic. Then, the drain of the transistor M31 and the gate of the transistor M33 are connected in common so that the input signal I31
The drain of M32 and the gate of transistor M34 are connected in common and driven by input signal I32.
Output currents I33 and I34 are output to the drain of 4.

【0006】かかる構成により、入力信号I31,I32 で動
作するトランジスタM31,M32 は、微小入力信号I31,I32
の領域では図6に図示するサブスレッシュホールド領域
で動作し、ドレイン電流I31,I32 の僅かな変化で大きな
ドレイン・ソース間電圧Vds1,Vds2 の変動として現れ
る。このドレイン・ソース間電圧Vds1,Vds2 は、共通線
の電位Vcとの差でトランジスタM33,M34 のドレイン電流
I33,I34 の和が定電流Icに等しくなる様に電位Vcを定め
ながら、同時にドレイン・ソース間電圧Vds1,Vds2 を増
幅する。一般的には、この様な回路では、ドレイン・ソ
ース間電圧Vds1,Vds2 の差が数十mV程度あると、入力信
号I31,I32 の大きい方が該当するトランジスタM33,M34
のドレイン電流をフル出力(Ic)する様に動作することが
できる。
With such a configuration, the transistors M31 and M32 which operate with the input signals I31 and I32 are the same as the minute input signals I31 and I32.
6 operates in the sub-threshold region shown in FIG. 6, and a slight change in the drain currents I31, I32 appears as a large change in the drain-source voltages Vds1, Vds2. The drain-source voltages Vds1 and Vds2 differ from the common line potential Vc by the drain current of the transistors M33 and M34.
The drain-source voltages Vds1 and Vds2 are simultaneously amplified while setting the potential Vc so that the sum of I33 and I34 becomes equal to the constant current Ic. Generally, in such a circuit, when the difference between the drain-source voltages Vds1 and Vds2 is about several tens of mV, the larger input signal I31, I32 corresponds to the corresponding transistor M33, M34.
It is possible to operate so that the drain current of is fully output (Ic).

【0007】[0007]

【発明が解決しようとする課題】従来技術による電流判
別方法では、例えば、フォト電流など数pA〜数nAの微小
レベルの電流比較を行うとき、図4に図示するカレント
ミラーの基準側の第5トランジスタの並列段数(m=k,k>
1)を増やして、等価的に、基準側の第5トランジスタに
流れる電流を数分の1から数十分の1まで減少させて、
比較側の第3トランジスタに流れる電流との電流比較を
可能とさせていた。
In the current discriminating method according to the prior art, for example, when comparing currents of a few pA to several nA at a minute level such as a photocurrent, the fifth side on the reference side of the current mirror shown in FIG. 4 is used. Number of parallel stages of transistors (m = k, k>
1) is increased to equivalently reduce the current flowing through the fifth transistor on the reference side from a fraction to a few tens of minutes,
The current comparison with the current flowing through the third transistor on the comparison side is made possible.

【0008】しかし、この様な電流判別方法では、 (1) カレントミラーの基準側の第5トランジスタの並列
に複数配置いなければならず、レイアウトの物理的な面
積が大きくなる。 (2) 並列に配置する基準側の第5トランジスタのオフセ
ットが影響し、微小な電流の調整が困難である。と言う
問題がある。即ち、図4の従来技術において、光入力h
νによって生じる光電流Iph が第3トランジスタM23 に
流れる。第3トランジスタM23 と第5トランジスタM25
とはカレントミラー回路を構成し、例えば、トランジス
タM23 とトランジスタM25 のサイズが同一であるとする
と、トランジスタM25 は並列に複数個配列することにな
る。
However, in such a current determination method, (1) a plurality of fifth transistors on the reference side of the current mirror must be arranged in parallel, and the physical area of the layout becomes large. (2) It is difficult to adjust a minute current due to the offset of the reference-side fifth transistor arranged in parallel. There is a problem to say. That is, in the prior art of FIG. 4, the optical input h
The photocurrent Iph generated by ν flows through the third transistor M23. Third transistor M23 and fifth transistor M25
Constitute a current mirror circuit. For example, assuming that the transistors M23 and M25 have the same size, a plurality of transistors M25 are arranged in parallel.

【0009】今、トランジスタM23 とトランジスタM25
とが全く同一特性ではオフセットが発生しないが、トラ
ンジスタM23 のドレイン電流Iph に対応するトランジス
タM23 のソース・ゲート電圧Vgs0と同一ソース・ゲート
電圧Vgs0をトランジスタM25に加えたときのトランジス
タM25 の個々のドレイン電流にオフセット電流Δだけ発
生するとすれば、トランジスタM25 のドレイン電流 I25
= m(Iph+Δ) となり、オフセット電流 mΔだけずれた
点で基準電流Irefと比較することになる。
Now, the transistors M23 and M25
Offset does not occur if and are exactly the same, but the source-gate voltage Vgs0 of the transistor M23 corresponding to the drain current Iph of the transistor M23 and the individual drain of the transistor M25 when the same source-gate voltage Vgs0 is added to the transistor M25. If only the offset current Δ is generated in the current, the drain current I25 of the transistor M25
= M (Iph + Δ), which is compared with the reference current Iref at the point shifted by the offset current mΔ.

【0010】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、トラン
ジスタM23 のサブスレッシュホールド領域を利用して微
小光電流を増幅して、カレントミラー回路で発生するオ
フセット電流 mΔを抑制する電流増幅型コンパレータを
提供することにある。
The present invention has been made in view of the above points, and an object thereof is to solve the above-mentioned problems and to amplify a minute photocurrent by utilizing the subthreshold region of the transistor M23 to obtain a current mirror. It is to provide a current amplification type comparator that suppresses an offset current mΔ generated in a circuit.

【0011】[0011]

【課題を解決するための手段】上記課題は本発明によれ
ば、直流電圧の一方の電位にソースを接続し,ドレイン
に被判定微小入力電流が入力される第1電界効果トラン
ジスタと、両ソース間および第1電界効果トランジスタ
のゲートとを共通に接続して予め定められた定電流で駆
動する第2、第4電界効果トランジスタと、第1電界効
果トランジスタのドレインと第2電界効果トランジスタ
のゲートとを接続し、第4電界効果トランジスタのゲー
トに予め定められた基準電圧を印加し、ソースを直流電
圧の他方の電位に接続し,ドレイン・ゲート間を短絡し
て第2電界効果トランジスタのドレインと接続する第3
電界効果トランジスタと、この第3電界効果トランジス
タのソースおよびゲートを対応するソースおよびゲート
に接続し,ドレインを第4電界効果トランジスタのドレ
インと接続して電流出力端とする第5電界効果トランジ
スタと、からなるカレントミラー回路と、を備えて構成
するものとする。
According to the present invention, there is provided a first field effect transistor having a source connected to one potential of a direct current voltage, a minute input current to be judged being inputted to the drain, and both sources. Second and fourth field effect transistors, which are commonly connected to the gate of the first field effect transistor and driven by a predetermined constant current, and the drain of the first field effect transistor and the gate of the second field effect transistor. And a predetermined reference voltage is applied to the gate of the fourth field effect transistor, the source is connected to the other potential of the DC voltage, and the drain and gate are short-circuited to make the drain of the second field effect transistor. Third to connect with
A field effect transistor, a fifth field effect transistor having a source and a gate of the third field effect transistor connected to corresponding sources and gates, and a drain connected to a drain of the fourth field effect transistor to serve as a current output terminal; And a current mirror circuit consisting of.

【0012】かかる構成により、第1電界効果トランジ
スタのドレインに入力された被判定微小入力電流は、第
1電界効果トランジスタをサブスレッシュホールド領域
の動作点に駆動する。この結果、このサブスレッシュホ
ールド領域にある第1電界効果トランジスタのドレイン
に入力された入力電流の微小変化は、この第1電界効果
トランジスタのソース・ドレイン間電圧Vds1に大きな変
化を発生することができる。
With such a configuration, the minute input current to be judged inputted to the drain of the first field effect transistor drives the first field effect transistor to the operating point in the subthreshold region. As a result, a minute change in the input current input to the drain of the first field effect transistor in the subthreshold region can cause a large change in the source-drain voltage Vds1 of the first field effect transistor. .

【0013】この結果、第1電界効果トランジスタで増
幅された電圧を一般に用いられる比較器の一方の入力信
号として用い、電流を比較することができる。また、直
流電圧の一方の電位を+電位とし,他方の電位を GND電
位とし、被判定微小入力電流は、GND 電位と第1電界効
果トランジスタのドレインとの間に接続されるフォトセ
ンサが受光して流れる逆方向センサ電流であり、第1、
第2、第4電界効果トランジスタはPチャネル電界効果
トランジスタとし、第3、第5電界効果トランジスタは
Nチャネル電界効果トランジスタとすることができる。
As a result, the currents can be compared by using the voltage amplified by the first field effect transistor as one input signal of a commonly used comparator. Further, one potential of the DC voltage is set to + potential and the other potential is set to GND potential, and the minute input current to be determined is received by the photosensor connected between the GND potential and the drain of the first field effect transistor. Is the reverse sensor current flowing through the
The second and fourth field effect transistors can be P-channel field effect transistors, and the third and fifth field effect transistors can be N-channel field effect transistors.

【0014】また、直流電圧の一方の電位を GND電位と
し,他方の電位を+電位とし、被判定微小入力電流は、
+電位と第1電界効果トランジスタのドレインとの間に
接続されるフォトセンサが受光して流れる逆方向センサ
電流であり、第1、第2、第4電界効果トランジスタは
Nチャネル電界効果トランジスタとし、第3、第5電界
効果トランジスタはPチャネル電界効果トランジスタと
することができる。
Further, one potential of the DC voltage is the GND potential and the other potential is the + potential, and the minute input current to be judged is
The photosensor connected between the + potential and the drain of the first field effect transistor receives and flows in the reverse direction, and the first, second, and fourth field effect transistors are N-channel field effect transistors. The third and fifth field effect transistors can be P-channel field effect transistors.

【0015】[0015]

【発明の実施の形態】図1は本発明の一実施例による電
流増幅型コンパレータの回路図、図2はP型MOSFETのの
サブスレッシュホールド領域を説明する動作説明図、図
3は他の実施例による電流増幅型コンパレータの回路図
である。図1において、本発明によるWTA回路の一部
を用いた電流増幅型コンパレータは、直流電圧の一方の
電位Vdd にソースを接続し,ドレインに被判定微小入力
電流(Iph) が入力される第1トランジスタM1と、両ソー
ス間および第1トランジスタM1のゲートとを共通に接続
して定電流回路M6の予め定められた定電流Icで駆動され
る第2、第4トランジスタM2,M4 と、直流電圧の一方の
電位Vdd から第4トランジスタM4のゲート間に予め定め
られた基準電圧Vrefを印加し、ソースを直流電圧の他方
の電位GND に接続し,ドレイン・ゲート間を短絡して第
2トランジスタM2のドレイン電流を入力する第3トラン
ジスタM3と、この第3トランジスタM3のソースおよびゲ
ートを対応するソースおよびゲートに接続し,ドレイン
を第4トランジスタM4のドレインと接続して出力とする
第5トランジスタM5と、からなるカレントミラー回路
と、を備えて構成することができる。
1 is a circuit diagram of a current amplification type comparator according to an embodiment of the present invention, FIG. 2 is an operation explanatory diagram for explaining a subthreshold region of a P-type MOSFET, and FIG. 3 is another embodiment. It is a circuit diagram of a current amplification type comparator according to an example. In FIG. 1, a current amplification type comparator using a part of a WTA circuit according to the present invention has a source connected to one potential Vdd of a DC voltage, and a first minute input current (Iph) to be judged is inputted to a drain. The transistor M1 and the second and fourth transistors M2 and M4, which are connected between both sources and the gate of the first transistor M1 in common and are driven by the predetermined constant current Ic of the constant current circuit M6, and the DC voltage A predetermined reference voltage Vref is applied between one of the potentials Vdd and the gate of the fourth transistor M4, the source is connected to the other potential GND of the DC voltage, and the drain and the gate are short-circuited to connect the second transistor M2. Connecting the source and gate of the third transistor M3 for inputting the drain current of the third transistor M3 to the corresponding source and gate, and connecting the drain to the drain of the fourth transistor M4. A current mirror circuit composed of a fifth transistor M5 for output and a current mirror circuit can be provided.

【0016】スイッチがオフ状態では、第2トランジス
タM2のゲート電位が高く、第2トランジスタM2はオフ状
態であり、一方、第4トランジスタM4の方は基準電圧Vr
efが印加されており、所定の電流を流す。このとき、第
2トランジスタM2の電流I2は流れないので、第3・第5
トランジスタM3,M5 にも電流が流れない。従って、電流
Irefが出力OUT の寄生容量C に流入する。スイッチがオ
ン状態になり、微小入力電流(Iph) が入力され、第2ト
ランジスタM2のゲート電位より第4トランジスタM4のゲ
ート電位が大きくなると、第2トランジスタM2の電流I2
は電流Irefより大となり、I2=Iref+I5となり、電流I5
が寄生容量C より流出する。
When the switch is off, the gate potential of the second transistor M2 is high, and the second transistor M2 is off. On the other hand, the fourth transistor M4 has the reference voltage Vr.
ef is applied and a predetermined current is passed. At this time, since the current I2 of the second transistor M2 does not flow, the third and fifth currents
No current flows through the transistors M3 and M5. Therefore, the current
Iref flows into the parasitic capacitance C of output OUT. When the switch is turned on, a small input current (Iph) is input, and the gate potential of the fourth transistor M4 becomes higher than the gate potential of the second transistor M2, the current I2 of the second transistor M2 is increased.
Is greater than the current Iref, I2 = Iref + I5, and the current I5
Flows out from the parasitic capacitance C.

【0017】第1トランジスタM1のドレインに入力され
た被判定微小入力電流(Iph) は、第1トランジスタM1を
後述する図2に図示されるサブスレッシュホールド領域
の動作点で駆動する。この結果、このサブスレッシュホ
ールド領域にある第1トランジスタM1のドレインに入力
された入力電流(Iph) の微小変化(I1→I2)は、この第
1トランジスタM1のソース・ドレイン間電圧Vds1に大き
な変化(Vds1→Vds2)を発生させる。この結果、第1ト
ランジスタM1のソース・ドレイン間電圧Vds1と基準電圧
Vrefとの比較を比較器により行うことができる。
The minute input current to be judged (Iph) inputted to the drain of the first transistor M1 drives the first transistor M1 at the operating point of the subthreshold region shown in FIG. 2 described later. As a result, a minute change (I1 → I2) in the input current (Iph) input to the drain of the first transistor M1 in the subthreshold region causes a large change in the source-drain voltage Vds1 of the first transistor M1. (Vds1 → Vds2) is generated. As a result, the source-drain voltage Vds1 of the first transistor M1 and the reference voltage
The comparison with Vref can be performed by a comparator.

【0018】[0018]

【実施例】(実施例1)図1において、図示例の電流増
幅型コンパレータは、直流電圧の一方の電位Vdd を+電
位とし,他方の電位OVを GND電位とし、被判定微小入力
電流(Iph) は、GND 電位と第1トランジスタM1のドレイ
ンとの間に接続されるフォトセンサP1が受光hνして流
れる逆方向センサ電流 Iphであり、第1、第2、第4ト
ランジスタM1,M2,M4はPチャネルトランジスタとし、第
3、第5トランジスタM3.M5 はNチャネルトランジスタ
とし、コンパレータ出力電流は第4トランジスタM4のド
レインから流入するまたは第5トランジスタM5のドレイ
ンに流出することができる。
(Embodiment 1) In FIG. 1, the current amplification type comparator shown in the drawing is configured such that one potential Vdd of a DC voltage is a positive potential and the other potential OV is a GND potential, and a minute input current (Iph) to be judged is detected. ) Is the reverse sensor current Iph that flows when the photosensor P1 connected between the GND potential and the drain of the first transistor M1 receives the light hν and flows through the first, second, and fourth transistors M1, M2, and M4. Is a P-channel transistor, the third and fifth transistors M3.M5 are N-channel transistors, and the comparator output current can flow from the drain of the fourth transistor M4 or flow out to the drain of the fifth transistor M5.

【0019】かかる構成により、スイッチをオンし、フ
ォトセンサ(フォトダイオード)P1に光信号hνが入射
すると、フォトダイオードP1にこの光量に依存した光電
流 Iphが流れる。この光電流 Iphはせいぜい数100pA か
ら数nAと非常に微小なレベルであることが知られてい
る。第1トランジスタM1のドレインとフォトダイオード
P1は接続されているので、この光電流 Iphは第1トラン
ジスタM1のドレイン電流となる。第1トランジスタM1が
このドレイン電流として数nAレベルの微小電流を流すに
は、第1トランジスタ(Pch-FET)M1 は図2に図示するサ
ブスレッシュホールド領域に存在しなければならない。
この領域では、微小な電流変化でも大きな電圧変化を生
じさせることができる。
With this configuration, when the switch is turned on and the optical signal hν is incident on the photosensor (photodiode) P1, a photocurrent Iph depending on this light amount flows through the photo diode P1. It is known that this photocurrent Iph is at a very minute level of at most 100 pA to several nA. The drain of the first transistor M1 and the photodiode
Since P1 is connected, this photocurrent Iph becomes the drain current of the first transistor M1. The first transistor (Pch-FET) M1 must exist in the sub-threshold region shown in FIG. 2 in order for the first transistor M1 to pass a minute current of several nA level as the drain current.
In this region, a large voltage change can be generated even with a minute current change.

【0020】図2にサブスレッシュホールド領域にある
トランジスタのドレイン電流−ドレイン・ソース間電圧
Vds 特性を示す。図2において、図示例は、横軸にPチ
ャネルトランジスタのドレイン・ソース間電圧Vds をと
り、電源電圧Vdd の電位から0V側にトランジスタのドレ
イン・ソース間電圧Vds が示されている。また、ドレイ
ン電流Idは、図示例では対数尺で特性を図示している。
ドレイン電流Idが数nAレベルでは(I1,Vds1),(I2,Vds2)
で図示する実線上のサブスレッシュホールド領域に動作
点がある。
FIG. 2 shows the drain current-drain-source voltage of the transistor in the subthreshold region.
Shows Vds characteristics. In FIG. 2, the horizontal axis represents the drain-source voltage Vds of the P-channel transistor, and the transistor drain-source voltage Vds is shown on the 0V side from the potential of the power supply voltage Vdd. Further, the drain current Id shows the characteristics on a logarithmic scale in the illustrated example.
(I1, Vds1), (I2, Vds2) when drain current Id is several nA level
The operating point is in the subthreshold region on the solid line shown in FIG.

【0021】この結果第1トランジスタM1のドレイン・
ソース間電圧Vds(≒第2トランジスタM2のゲート電位)
の値が大きく変わるため、第2トランジスタM2が流せる
最大電流容量がこの第2トランジスタM2のゲート電位に
依存して変化する。この第1トランジスタM1と第2トラ
ンジスタM2で構成される回路は、従来技術で述べたWinn
er-Take-All(WTA 回路)“勝ち取り回路”の一部を構成
し、微小電流の大小を判定するのに用いられる。即ち、
光信号hνによって生じた微小な光電流Iph が、WTA 回
路の一部を構成する回路で電流増幅して判定に利用する
ことができる。
As a result, the drain of the first transistor M1
Source-to-source voltage Vds (≈gate potential of second transistor M2)
Since the value of is greatly changed, the maximum current capacity that the second transistor M2 can flow changes depending on the gate potential of the second transistor M2. The circuit composed of the first transistor M1 and the second transistor M2 is Winn described in the prior art.
er-Take-All (WTA circuit) Part of the "winning circuit" and is used to determine the magnitude of minute current. That is,
A minute photocurrent Iph generated by the optical signal hν can be used for judgment by current amplification in a circuit forming a part of the WTA circuit.

【0022】次に、この第1トランジスタM1と第2トラ
ンジスタM2による電流増幅手段と、第2トランジスタM2
と第4トランジスタM4による動作を説明する。図1に戻
り、説明を簡潔化するため、第2トランジスタM2と第4
トランジスタM4とは特性は全く同一とする。今、第1ト
ランジスタM1のドレイン・ソース間電圧Vds(Vds1) と基
準電圧Vrefが等しいとする。このとき、第2トランジス
タM2と第4トランジスタM4を駆動する定電流回路M6によ
る電流Icは、第2トランジスタM2と第4トランジスタM4
の両ソース電位Vcがフローティング電位として変動し
て、両トランジスタのドレイン電流が(1/2)Ic と等しく
配分される様にこの電位Vcが定まる。
Next, the current amplifying means by the first transistor M1 and the second transistor M2, and the second transistor M2
The operation of the fourth transistor M4 will be described. Returning to FIG. 1, in order to simplify the description, the second transistor M2 and the fourth transistor M2
The characteristics are exactly the same as those of the transistor M4. Now, it is assumed that the drain-source voltage Vds (Vds1) of the first transistor M1 is equal to the reference voltage Vref. At this time, the current Ic by the constant current circuit M6 that drives the second transistor M2 and the fourth transistor M4 is equal to the current Ic of the second transistor M2 and the fourth transistor M4.
Both source potentials Vc fluctuate as floating potentials, and the drain currents of both transistors are determined so that the drain currents are equally distributed to (1/2) Ic.

【0023】次に、第1トランジスタM1のドレイン・ソ
ース間電圧Vds(Vds1→Vds2) が第4トランジスタM4のゲ
ート電圧(基準電圧Vref)よりやや大きくなると、第2
トランジスタM2のドレイン電流が増加し、第4トランジ
スタM4のドレイン電流が減少する。今、仮に第2・第4
トランジスタ(M2,M4) のドレイン電流の増減による電流
増幅率Gmがほぼ一定とすると、フローティング電位Vcの
変動は、ほぼ第1トランジスタM1のドレイン・ソース間
電圧Vds(Vds1→Vds2) の変動幅の半分と見做すことがで
きる。即ち、コンパレータ出力電流の変化幅は、(Gm/2)
(V2-V1) の変化を見込むことができる。 (実施例2)実施例1で説明した電流型コンパレータの
他の実施例を図3で説明する。図3において、直流電圧
の一方の電位を GND電位(0V)とし,他方の電位を+電位
(Vdd) とし、被判定微小入力電流(Iph) は、+電位(Vd
d) と第1トランジスタM11 のドレインとの間に接続さ
れるフォトセンサ(フォトダイオード)P1が光信号hν
を受光して流れる逆方向センサ電流Iph であり、第1、
第2、第4トランジスタM11,M12,M14 はNチャネルトラ
ンジスタとし、第3、第5トランジスタM13,M15はPチ
ャネルトランジスタとし、コンパレータ出力電流は第5
電界効果トランジスタM15 のドレインから流入する,ま
たは第4電界効果トランジスタM14 のドレインに流出す
ることができる。
Next, when the drain-source voltage Vds (Vds1 → Vds2) of the first transistor M1 becomes slightly higher than the gate voltage (reference voltage Vref) of the fourth transistor M4, the second transistor
The drain current of the transistor M2 increases and the drain current of the fourth transistor M4 decreases. Now, tentatively second and fourth
Assuming that the current amplification factor Gm due to the increase / decrease in the drain current of the transistors (M2, M4) is almost constant, the fluctuation of the floating potential Vc is almost the same as the fluctuation width of the drain-source voltage Vds (Vds1 → Vds2) of the first transistor M1. It can be considered as half. That is, the change width of the comparator output current is (Gm / 2)
We can expect a change in (V2-V1). (Embodiment 2) Another embodiment of the current type comparator described in Embodiment 1 will be described with reference to FIG. In Figure 3, one of the DC voltages is the GND potential (0V) and the other is the + potential.
(Vdd) and the minute input current (Iph) to be judged is + potential (Vd
The photosensor (photodiode) P1 connected between d) and the drain of the first transistor M11 outputs an optical signal hν.
Is the reverse sensor current Iph that flows by receiving
The second and fourth transistors M11, M12, M14 are N-channel transistors, the third and fifth transistors M13, M15 are P-channel transistors, and the comparator output current is the fifth.
It can flow from the drain of the field effect transistor M15 or flow out to the drain of the fourth field effect transistor M14.

【0024】図1で説明した第1電流型コンパレータと
の差異は、フォトセンサ(フォトダイオード)P1の挿入
位置を GND側から電位Vdd に変えた点と、第1、第2、
第4トランジスタM11,M12,M14 をPチャネルトランジス
タからNチャネルトランジスタとし、第3、第5トラン
ジスタM13,M15 をNチャネルトランジスタからPチャネ
ルトランジスタに変更した点にある。
The difference from the first current type comparator described in FIG. 1 is that the insertion position of the photosensor (photodiode) P1 is changed from the GND side to the potential Vdd.
The fourth transistors M11, M12, M14 are changed from P-channel transistors to N-channel transistors, and the third and fifth transistors M13, M15 are changed from N-channel transistors to P-channel transistors.

【0025】この動作は、光信号hνの増加に対して、
GNDレベルに対するコンパレータ出力電流の動作方向が
逆になる点を除いて、第1電流型コンパレータで説明し
たと同様に動作するので詳細説明は省略する。本発明に
よれば、以下に述べる特徴を得ることができる。即ち、 (1) 微小な光電流を一旦, 電圧信号に変換するので、基
準電圧の調整が非常に簡単に行うことができる。
This operation is performed as the optical signal hν increases.
Except that the operation direction of the comparator output current with respect to the GND level is reversed, the operation is the same as that described for the first current type comparator, and therefore detailed description is omitted. According to the present invention, the following features can be obtained. That is, (1) Since a minute photocurrent is once converted into a voltage signal, the reference voltage can be adjusted very easily.

【0026】(2) また、微小電流の揺らぎに対しても強
くすることができるので、電流コンパレータの精度を向
上させることができる。 (3) 電流の大小判定が比較的大きい電流レベルで行うこ
とができるので、大小判定の高速化を図ることができ
る。 (4) カレントミラーの基準側のトランジスタを複数並列
に配置する必要がないので、レイアウトがシンプルにな
り、チップ面積の削減することができる。
(2) Further, since it is possible to strengthen the fluctuation of a minute current, the accuracy of the current comparator can be improved. (3) Since the magnitude of the current can be determined at a relatively large current level, the magnitude determination can be speeded up. (4) Since it is not necessary to arrange a plurality of transistors on the reference side of the current mirror in parallel, the layout is simplified and the chip area can be reduced.

【0027】[0027]

【発明の効果】本発明によれば、第1トランジスタのサ
ブスレッシュホールド領域を利用して微小光電流を電圧
変化として検出し、さらにこの電圧変化を比較器により
比較することにより、従来技術のカレントミラー回路で
発生するオフセット電流 mΔを抑制することができる電
流増幅型コンパレータを提供することができる。
According to the present invention, the sub-threshold region of the first transistor is used to detect a minute photocurrent as a voltage change, and this voltage change is compared by a comparator to obtain the current of the prior art. It is possible to provide a current amplification type comparator that can suppress the offset current mΔ generated in the mirror circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例による電流型コンパレータの
回路図
FIG. 1 is a circuit diagram of a current type comparator according to an embodiment of the present invention.

【図2】WTA回路のサブスレッシュホールド領域を説
明する動作説明図
FIG. 2 is an operation explanatory diagram illustrating a subthreshold region of a WTA circuit.

【図3】他の実施例による電流型コンパレータの回路図FIG. 3 is a circuit diagram of a current type comparator according to another embodiment.

【図4】従来技術によるカレントミラー回路を用いた電
流型コンパレータの回路図
FIG. 4 is a circuit diagram of a current type comparator using a current mirror circuit according to a conventional technique.

【図5】従来技術の2セル型のWTA回路図FIG. 5 is a prior art 2-cell WTA circuit diagram.

【図6】従来技術のWTA回路のサブスレッシュホール
ド領域を説明する動作説明図
FIG. 6 is an operation explanatory diagram illustrating a subthreshold region of a conventional WTA circuit.

【符号の説明】[Explanation of symbols]

M1〜M6,M11〜M16, M23〜M25, M31〜M34 トランジス
タ P1 フォトセンサ hν 光信号 Iph 光電流 I2,I5,Iref 電流 Vref 基準電圧 Vdd,GND 直流電圧
M1 to M6, M11 to M16, M23 to M25, M31 to M34 Transistor P1 Photo sensor hν Optical signal Iph Photocurrent I2, I5, Iref Current Vref Reference voltage Vdd, GND DC voltage

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03K 17/78 H03K 17/78 L 5J500 Fターム(参考) 5J039 DA17 DB18 DC05 KK17 LL03 MM00 NN06 5J050 AA01 BB24 CC14 DD18 EE02 EE32 FF10 5J066 AA01 AA12 CA13 FA06 HA10 HA17 HA19 HA29 HA38 HA44 KA05 KA09 MA21 MD05 ND01 ND14 ND22 ND23 PD01 TA02 5J091 AA01 AA12 CA13 FA06 HA10 HA17 HA19 HA29 HA38 HA44 KA05 KA09 MA21 TA02 5J092 AA01 AA12 CA13 FA06 HA10 HA17 HA19 HA29 HA38 HA44 KA05 KA09 MA21 TA02 UL02 5J500 AA01 AA12 AC13 AF06 AH10 AH17 AH19 AH29 AH38 AH44 AK05 AK09 AM21 AT02 DM05 DN01 DN14 DN22 DN23 DP01 LU02 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H03K 17/78 H03K 17/78 L 5J500 F term (reference) 5J039 DA17 DB18 DC05 KK17 LL03 MM00 NN06 5J050 AA01 BB24 CC14 DD18 EE02 EE32 FF10 5J066 AA01 AA12 CA13 FA06 HA10 HA17 HA19 HA29 HA38 HA44 KA05 KA09 MA21 MD05 ND01 ND14 ND22 ND23 PD01 TA02 5J091 AA01 AA12 CA13 FA06 HA10 HA01 HA17 HA12 A02 HA01 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 HA12 TA12 HA44 KA05 KA09 MA21 TA02 UL02 5J500 AA01 AA12 AC13 AF06 AH10 AH17 AH19 AH29 AH38 AH44 AK05 AK09 AM21 AT02 DM05 DN01 DN14 DN22 DN23 DP01 LU02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】直流電圧の一方の電位にソースを接続し,
ドレインに被判定微小入力電流が入力される第1電界効
果トランジスタと、両ソース間および前記第1電界効果
トランジスタのゲートとを共通に接続して予め定められ
た定電流で駆動する第2、第4電界効果トランジスタ
と、前記第1電界効果トランジスタのドレインと前記第
2電界効果トランジスタのゲートとを接続し、前記第4
電界効果トランジスタのゲートに予め定められた基準電
圧を印加し、ソースを前記直流電圧の他方の電位に接続
し,ドレイン・ゲート間を短絡して前記第2電界効果ト
ランジスタのドレインと接続する第3電界効果トランジ
スタと、この第3電界効果トランジスタのソースおよび
ゲートを対応するソースおよびゲートに接続し,ドレイ
ンを前記第4電界効果トランジスタのドレインと接続し
て電流出力端とする第5電界効果トランジスタと、から
なるカレントミラー回路と、を備え、前記第1電界効果
トランジスタをサブスレッシュホールド領域で動作する
ようにした、 ことを特徴とする電流増幅型コンパレータ。
1. A source is connected to one potential of a DC voltage,
A second field effect transistor having a drain to which a minute input current to be determined is input and a source and a gate of the first field effect transistor are commonly connected to drive with a predetermined constant current. A fourth field effect transistor, a drain of the first field effect transistor and a gate of the second field effect transistor are connected to each other, and
A third reference for applying a predetermined reference voltage to the gate of the field effect transistor, connecting the source to the other potential of the direct current voltage, short-circuiting the drain and gate, and connecting to the drain of the second field effect transistor. A field effect transistor, and a fifth field effect transistor in which the source and gate of the third field effect transistor are connected to the corresponding source and gate, and the drain is connected to the drain of the fourth field effect transistor to serve as a current output terminal. And a current mirror circuit including the current mirror circuit, wherein the first field effect transistor operates in a subthreshold region.
【請求項2】請求項1に記載の電流増幅型コンパレータ
において、 前記直流電圧の一方の電位を+電位とし,他方の電位を
GND電位とし、被判定微小入力電流は、GND 電位と前記
第1電界効果トランジスタのドレインとの間に接続され
るフォトセンサが受光して流れる逆方向センサ電流であ
り、前記第1、第2、第4電界効果トランジスタはPチ
ャネル電界効果トランジスタとし、前記第3、第5電界
効果トランジスタはNチャネル電界効果トランジスタと
する、 ことを特徴とする電流増幅型コンパレータ。
2. The current amplification type comparator according to claim 1, wherein one potential of the DC voltage is set to + potential and the other potential is set to + potential.
The ground potential is set to the ground potential, and the minute input current to be determined is a reverse direction sensor current flowing by receiving light by a photosensor connected between the ground potential and the drain of the first field effect transistor. A current amplification type comparator characterized in that the fourth field effect transistor is a P-channel field effect transistor, and the third and fifth field effect transistors are N-channel field effect transistors.
【請求項3】請求項1に記載の電流増幅型コンパレータ
において、 前記直流電圧の一方の電位を GND電位とし,他方の電位
を+電位とし、被判定微小入力電流は、+電位と前記第
1電界効果トランジスタのドレインとの間に接続される
フォトセンサが受光して流れる逆方向センサ電流であ
り、前記第1、第2、第4電界効果トランジスタはNチ
ャネル電界効果トランジスタとし、前記第3、第5電界
効果トランジスタはPチャネル電界効果トランジスタと
する、 ことを特徴とする電流増幅型コンパレータ。
3. The current amplification type comparator according to claim 1, wherein one potential of the DC voltage is a GND potential and the other potential is a + potential, and the minute input current to be judged is the + potential and the first potential. The reverse sensor current flows when a photosensor connected between the drain and the field effect transistor receives light, and the first, second, and fourth field effect transistors are N-channel field effect transistors, and the third, The fifth field-effect transistor is a P-channel field-effect transistor, A current amplification type comparator characterized in that.
JP2001395621A 2001-12-27 2001-12-27 Current amplification type comparator Expired - Fee Related JP3760863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395621A JP3760863B2 (en) 2001-12-27 2001-12-27 Current amplification type comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395621A JP3760863B2 (en) 2001-12-27 2001-12-27 Current amplification type comparator

Publications (2)

Publication Number Publication Date
JP2003198341A true JP2003198341A (en) 2003-07-11
JP3760863B2 JP3760863B2 (en) 2006-03-29

Family

ID=27601944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395621A Expired - Fee Related JP3760863B2 (en) 2001-12-27 2001-12-27 Current amplification type comparator

Country Status (1)

Country Link
JP (1) JP3760863B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221688A (en) * 2004-02-05 2005-08-18 Sony Corp Display device and driving method therefor
JP2012514424A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Optical transceiver IC
KR101553797B1 (en) 2009-04-13 2015-09-16 세이코 인스트루 가부시키가이샤 Photodetector circuit and electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162972A (en) * 1986-01-10 1987-07-18 Mitsubishi Electric Corp Current comparing circuit
JPH02171008A (en) * 1988-12-23 1990-07-02 Sharp Corp Current amplifier circuit
JPH05102807A (en) * 1991-10-07 1993-04-23 Nec Corp Comparator
JPH0685584A (en) * 1992-09-07 1994-03-25 Nec Corp Comparator
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
JPH07135488A (en) * 1993-11-12 1995-05-23 Matsushita Electric Ind Co Ltd Light receiving circuit for av optical space transmission
JPH09107120A (en) * 1995-10-12 1997-04-22 Yokogawa Electric Corp Optical-to-electrical transducer
JPH09266418A (en) * 1996-03-27 1997-10-07 Omron Corp Very small current amplifier circuit and color identification sensor circuit using it

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162972A (en) * 1986-01-10 1987-07-18 Mitsubishi Electric Corp Current comparing circuit
JPH02171008A (en) * 1988-12-23 1990-07-02 Sharp Corp Current amplifier circuit
JPH05102807A (en) * 1991-10-07 1993-04-23 Nec Corp Comparator
JPH0685584A (en) * 1992-09-07 1994-03-25 Nec Corp Comparator
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
JPH07135488A (en) * 1993-11-12 1995-05-23 Matsushita Electric Ind Co Ltd Light receiving circuit for av optical space transmission
JPH09107120A (en) * 1995-10-12 1997-04-22 Yokogawa Electric Corp Optical-to-electrical transducer
JPH09266418A (en) * 1996-03-27 1997-10-07 Omron Corp Very small current amplifier circuit and color identification sensor circuit using it

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221688A (en) * 2004-02-05 2005-08-18 Sony Corp Display device and driving method therefor
JP2012514424A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Optical transceiver IC
US8768179B2 (en) 2008-12-31 2014-07-01 Intel Corporation Optical transceiver IC
KR101553797B1 (en) 2009-04-13 2015-09-16 세이코 인스트루 가부시키가이샤 Photodetector circuit and electronic device

Also Published As

Publication number Publication date
JP3760863B2 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
US7358946B2 (en) Offset cancel circuit of voltage follower equipped with operational amplifier
US7116161B2 (en) Differential amplifier circuit and drive circuit of liquid crystal display unit using the same
US7956676B2 (en) Semiconductor apparatus
US8274259B2 (en) Method and charge-up circuit capable of adjusting charge-up current
US7176910B2 (en) Driving circuit for display device
JP5175168B2 (en) Current sampling method and circuit
KR100832894B1 (en) Output buffer circuit
US6208208B1 (en) Operationally amplifying method and operational amplifier
US6232757B1 (en) Method for voltage regulation with supply noise rejection
JP2006351945A (en) Semiconductor laser drive circuit
US6952227B2 (en) CMOS image sensor for providing wider dynamic range
US6483384B1 (en) High speed amplifier
KR100360759B1 (en) Integrated Circuit Device And Liquid Crystal Display Apparatus Using The Same
JP2003198341A (en) Current-amplifying comparator
JPH11259052A (en) Driving circuit of liquid crystal display device
JP3596130B2 (en) Booster circuit, solid-state imaging device equipped with the same
KR100440189B1 (en) Signal amplification device
KR101721271B1 (en) Amplifier circuit, integrating circuit, and light-detection device
KR0174497B1 (en) Current Switching Circuit of High Speed CMOS Charge Pump
KR20190100039A (en) Signal detection circuit and signal detection method
JP5128856B2 (en) Constant voltage power circuit
JP4797600B2 (en) Output buffer circuit of solid-state imaging device and solid-state imaging device using the same
JP2003228427A (en) Constant-current circuit and solid-state image pickup device
KR100423247B1 (en) An amplifier and a liquid crystal display using the same
JPH06164827A (en) Integrated circuit for image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3760863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees