KR0174497B1 - Current Switching Circuit of High Speed CMOS Charge Pump - Google Patents

Current Switching Circuit of High Speed CMOS Charge Pump Download PDF

Info

Publication number
KR0174497B1
KR0174497B1 KR1019950034324A KR19950034324A KR0174497B1 KR 0174497 B1 KR0174497 B1 KR 0174497B1 KR 1019950034324 A KR1019950034324 A KR 1019950034324A KR 19950034324 A KR19950034324 A KR 19950034324A KR 0174497 B1 KR0174497 B1 KR 0174497B1
Authority
KR
South Korea
Prior art keywords
current
power supply
supply voltage
gate
pmos transistor
Prior art date
Application number
KR1019950034324A
Other languages
Korean (ko)
Other versions
KR970024575A (en
Inventor
김성원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950034324A priority Critical patent/KR0174497B1/en
Publication of KR970024575A publication Critical patent/KR970024575A/en
Application granted granted Critical
Publication of KR0174497B1 publication Critical patent/KR0174497B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

본 발명은 고속 시모스 전하 펌프의 전류 스위칭 회로를 공개한다. 그 회로는 제1전원전압과 제2전원전압사이에 연결되어 감소 전류를 미러하기 위한 감소 전류 미러수단, 상기 제1전원전압에 연결되어 증가 전류를 미러하기 위한 증가 전류 머러수단, 상기 증가 전류 미러수단의 출력단자와 상기 감소 전류 미러수단의 출력단자사이에 연결되어 출력단자를 소정 레벨로 프리차징하기 위한 프리차징 수단, 상기 증가 전류 미러수단의 출력단자와 상기 제2전원전압사이에 연결되고 증가 제어신호에 응답하는 증가 전류 제어수단, 및 상기 제1전원전압과 상기 감소 전류 미러수단의 출력단자사이에 연결되고 감소 제어신호에 응답하는 감소 전류 제어수단으로 구성되어 있다. 따라서, 프리차징 수단을 이용하여 고속 전하펌프의 출력단자에 전하를 미리 충전시켰다가 제어 조건에 따라 스위칭 동작을 수행함으로써 전류 스파이크가 발생하지 않고 스위칭 잡음을 줄일 수 있다. 또한, 출력단자를 미리 충전시키고 스위칭 동작을 수행함으로써 고속 동작이 가능하다.The present invention discloses a current switching circuit of a high speed CMOS charge pump. The circuit comprises reduced current mirror means for mirroring a reduced current connected between a first power supply voltage and a second power supply voltage, an increase current mercury means for mirroring an increase current connected to the first power supply voltage, and the increase current mirror. Precharging means connected between the output terminal of the means and the output terminal of the reduced current mirror means for precharging the output terminal to a predetermined level, connected between the output terminal of the increasing current mirror means and the second power supply voltage and increasing An increase current control means responsive to a control signal, and a decrease current control means connected between the first power supply voltage and an output terminal of the decrease current mirror means and responsive to the decrease control signal. Therefore, the precharging means is used to charge the output terminal of the high speed charge pump in advance, and then perform a switching operation according to a control condition, thereby reducing switching noise without generating current spikes. In addition, high-speed operation is possible by charging the output terminal in advance and performing a switching operation.

Description

고속 CMOS 전하펌프의 전류 스위칭 회로Current Switching Circuit of High Speed CMOS Charge Pump

본 발명은 고속 시모스 전하펌프의 전류 스위칭 회로에 관한 것으로, 특히 증감 전류간의 낮은 오프셋을 가지면서 많은 양의 출력전류를 스위칭할 수 있는 고속 시모스 전하펌프의 전류 스위칭 회로에 관한 것이다.The present invention relates to a current switching circuit of a high speed CMOS charge pump, and more particularly, to a current switching circuit of a high speed CMOS charge pump capable of switching a large amount of output current while having a low offset between increasing and decreasing currents.

일반적으로 종래의 아날로그 위상 동기 루프에 사용되는 루프필터용 전하펌프는 전송 게이트를 이용하거나 단순한 스위치를 사용하여 증감전류를 제어하는 것으로서, 제1도에 나타낸 바와 같이 감소 전류나 증가 전류를 발생할 두 기준전류 입력단자(IDN, IUP)의 입력신호에 의해서 동작이 제어되는 다수의 PMOS트랜지스터들로 4개의 전류 미러들((MP1, MP3)(MP2, MP4)(MP5, MP8)(MN1, MN2))을 구성하고, 출력전류를 증가시키거나 감소시킬 두 기준전류 입력단자(UP, DN)의 입력신호에 의해 스위칭 동작을 반복하도록 PMOS트랜지스터(MP9)와 NMOS트랜지스터(MN3)로 단순한 형태의 전류 스위치를 구성하여 사용하고 있으며, 이 전류 스위치는 두 트랜지스터들(MP9, MN3)에 인가되는 두 기준전류 입력단자(UP, DN)에 의해서 전류 미러에 흐르는 전류가 출력단자(OUT)로 펌핑되도록 구성되어 있다.In general, a charge filter for a loop filter used in a conventional analog phase locked loop is to control a sensitized current using a transfer gate or a simple switch. As shown in FIG. Four current mirrors (MP1, MP3) (MP2, MP4) (MP5, MP8) (MN1, MN2) with a plurality of PMOS transistors whose operation is controlled by the input signals of the current input terminals IDN, IUP. And a simple current switch with a PMOS transistor (MP9) and an NMOS transistor (MN3) to repeat the switching operation by the input signals of the two reference current input terminals (UP, DN) to increase or decrease the output current. This current switch is configured such that the current flowing in the current mirror is pumped to the output terminal OUT by the two reference current input terminals UP and DN applied to the two transistors MP9 and MN3. It can control.

이러한 종래의 출력전류 스위칭 회로의 동작은 감소전류를 발생할 기준전류 입력단자(IDN)에 전류(Iin)를 흐르게 하면 전류 감소단 전류미러의 PMOS트랜지스터(MP1, MP2)에 같은 양의 전류(Iin)가 흐르게 되고 이것은 또한 그와 종속으로 접속된 PMOS트랜지스터들(MP3, MP4)에도 같은 양의 전류가 흐르게 한다. 그리고, PMOS트랜지스터들(MP3, MP4)에 전류가 흐름에 따라 전류 싱크단 NMOS트랜지스터(MN1)에도 흐르므로 그와 종속으로 접속된 NMOS트랜지스터(MN2)가 동작되어 그의 드레인단자에 같은 양의 전류(Iin)를 유입시키려고 한다. 이때 전류 싱크단 전류미러의 NMOS트랜지스터(MN2)에 공급되는 전류는 출력전류 감소단자(DN)에 인가되는 신호에 따라 NMOS트랜지스터(MN3; DN신호가 하이레벨일 때 동작함)가 동작되어 출력단자(OUT)에 흐르는 전류를 감소시킬 수 있게 된다. 반면에, 증가전류를 발생할 기준전류 입력단자(IUP)에 전류(Iin)를 흐르게 하면 전류 증가단 전류 미러의 PMOS트랜지스터(MP5)가 동작하면서 그와 종속으로 접속된 PMOS트랜지스터(MP8)에도 같은 양의 전류가 흐르게 되므로 출력전류 증가단자(UP)에 인가되는 신호에 따라 PMOS트랜지스터(MP9; UP신호가 로우레벨일 때 동작함)가 동작되어 출력단자(OUT)에 흐르는 전류를 증가시킬 수 있게 된다.In the operation of the conventional output current switching circuit, when the current Iin flows through the reference current input terminal IDN to generate a reduction current, the same amount of current Iin is applied to the PMOS transistors MP1 and MP2 of the current reduction stage current mirror. This also causes the same amount of current to flow in the PMOS transistors MP3 and MP4 connected therewith. Then, as the current flows through the PMOS transistors MP3 and MP4, the current flows through the current sink stage NMOS transistor MN1, so that the NMOS transistor MN2 connected to it is operated to operate the same amount of current in its drain terminal. I'm trying to flow Iin). At this time, the current supplied to the NMOS transistor MN2 of the current sink stage current mirror is operated by the NMOS transistor MN3 (operated when the DN signal is high level) according to the signal applied to the output current reduction terminal DN. It is possible to reduce the current flowing in (OUT). On the other hand, when the current Iin flows through the reference current input terminal IUP that will generate the increasing current, the PMOS transistor MP5 of the current increasing stage current mirror is operated, and the same amount is applied to the PMOS transistor MP8 connected therewith. Since the current flows through, the PMOS transistor MP9 (operated when the UP signal is low level) is operated according to the signal applied to the output current increasing terminal UP, thereby increasing the current flowing through the output terminal OUT. .

그러나, 상기와 같은 종래의 구성에서는 모스 트랜지스터의 특성 때문에 많은 양의 전류를 구동할 수가 없었다. 그리고, 출력단의 모스 트랜지스터의 크기를 크게하여 많은 양의 출력전류를 구동할 수 있도록 설계하였다 하더라도 시모스 스위치의 특성 때문에 스위치 온, 오프시에 스위칭 스파이크가 많이 발생하여 잡음의 원인이 되었다.However, in the conventional structure as described above, a large amount of current cannot be driven because of the characteristics of the MOS transistor. In addition, even though the size of the MOS transistor of the output stage is designed to drive a large amount of output current, a large number of switching spikes occur when switching on and off due to the characteristics of the CMOS switch, which causes noise.

본 발명의 목적은 많은 양의 출력전류를 스위칭 스파이크 없이 발생할 수 있는 고속 시모스 전하펌프의 전류 스위칭 회로를 제공하는데 있다.It is an object of the present invention to provide a current switching circuit of a high speed CMOS charge pump which can generate a large amount of output current without switching spikes.

이와같은 목적을 달성하기 위한 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로는 제1전원전압과 제2전원전압사이에 연결되어 감소 전류를 미러하기 위한 감소 전류 미러수단, 상기 제1전원전압에 연결되어 증가 전류를 미러하기 위한 증가 전류 미러수단, 상기 증가 전류 미러수단의 출력단자와 상기 감소 전류 미러수단의 출력단자사이에 연결되어 출력단자를 소정 레벨로 프리차징하기 위한 프리차징 수단, 상기 증가 전류 미러수단의 출력단자와 상기 제2전원전압사이에 연결되고 증가 제어신호에 응답하는 증가 전류 제어수단, 및 상기 제1전원전압과 상기 감소 전류 미러수단의 출력단자사이에 연결되고 감소 제어신호에 응답하는 감소 전류제어수단을 구비한 것을 특징으로 한다.The current switching circuit of the high speed CMOS charge pump of the present invention for achieving the above object is connected between the first power supply voltage and the second power supply voltage to reduce current mirror means for mirroring the reduced current, connected to the first power supply voltage Increasing current mirror means for mirroring the increasing current, connected between an output terminal of the increasing current mirror means and an output terminal of the reducing current mirror means, and precharging means for precharging the output terminal to a predetermined level, the increasing current An increase current control means connected between an output terminal of the mirror means and the second power supply voltage and responsive to an increase control signal, and in response to a decrease control signal connected between the first power supply voltage and an output terminal of the reduction current mirror means; It characterized in that it comprises a reducing current control means.

제1도는 종래의 전하 펌프의 전류 스위칭 회로의 회로도이다.1 is a circuit diagram of a current switching circuit of a conventional charge pump.

제2도는 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로의 실시예의 회로도이다.2 is a circuit diagram of an embodiment of a current switching circuit of the high speed CMOS charge pump of the present invention.

제3도는 제2도의 차동 전압 스위치의 각 입력신호에 대한 출력 파형도로서,3 is an output waveform diagram of each input signal of the differential voltage switch of FIG.

(a)는 기준전류 증가신호(UP)와 기준전류 감소신호(DN)와 파형도이고,(a) is a waveform diagram with a reference current increase signal UP and a reference current decrease signal DN,

(b)는 (a)의 증/감신호에 따른 캐패시터의 충전전류와 방전전류의 파형도이고,(b) is a waveform diagram of the charge current and the discharge current of the capacitor according to the increase / decrease signal of (a),

(c)는 캐패시터의 전압변화를 나타내는 파형도이다.(c) is a waveform diagram showing the voltage change of the capacitor.

이하, 첨부한 도면을 참조하여 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로를 설명하면 다음과 같다.Hereinafter, a current switching circuit of the high speed CMOS charge pump of the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로의 일실시예의 회로도로서, 증가 전류(IUP)를 미러하기 위한 PMOS트랜지스터들(MP5, MP8)로 구성된 증가 전류 미러수단, 감소 전류(IDN)를 미러하기 위한 PMOS트랜지스터들(MP1, MP2, MP3, MP4, MN1, MN2)로 구성된 감소 전류 미러수단, 차동 전압(V1, V2)을 발생하기 위하여 항들(R3, R2, R1)과 캐패시터(C1, C2), 증가 및 감소 제어신호(UP, DN)에 응답하여 증가 전류 및 감소 전류를 제어하기 위한 증감 전류 제어수단(20), 및 차동 전압(V1, V2)에 응답하여 PMOS트랜지스터(MP7)와 NMOS트랜지스터(MN4)가 각각 온되어 출력단자(OUT)를 프리차지하기 위한 출력단 프리차지 수단(10)으로 구성되어 있다.2 is a circuit diagram of one embodiment of the current switching circuit of the high speed CMOS charge pump of the present invention, wherein the increase current mirror means, PN transistors MP5 and MP8 for mirroring the increase current IUP, decrease current IDN. Mirror current means consisting of PMOS transistors (MP1, MP2, MP3, MP4, MN1, MN2) for mirroring the transistors (R1, R2, R1) and capacitor (C1) to generate differential voltages (V1, V2). , C2), increase and decrease current control means 20 for controlling the increase current and the decrease current in response to the increase and decrease control signals UP and DN, and the PMOS transistor MP7 in response to the differential voltages V1 and V2. And NMOS transistor MN4 are turned on, respectively, and are composed of output stage precharge means 10 for precharging the output terminal OUT.

이때, 출력단 프리차징 수단(10)은 임의의 두 기준 차동전압(V1, V2)에 의해 항상 온되는 PMOS트랜지스터(MP7)과 NMOS트랜지스터(MN4)로 구성하여 출력단자(OUT)로 설정한 단자를 일정레벨로 유지시키도록 한다. 즉, 바이어스 전압(V1, V2)은 PMOS트랜지스터(MP7)와 NMOS트랜지스터(MN4)를 항상 온할 수 있을 정도의 기준전압 레벨을 가진다. 이는 저항들(R3, R2, R1)의 값을 적절하게 조절함으로써 가능하다. 그리고, 출력단 프리차징 수단(10)은 전류 증가단 전류 미러의 PMOS트랜지스터(MP8)와 전류 싱크단 전류 미러의 NMOS트랜지스터(MN2)사이에 직렬로 연결하고, 증감 전류 제어수단(20)은 출력전류를 증가시키거나 감소시킬 두 기준전류 입력단자(UP, DN)에 의해 동작하는 PMOS트랜지스터(MP90)와 NMOS트랜지스터(MN30)로 구성하여 그 스위칭 동작에 의해 출력전류를 제어할 수 있도록 전류 증가단 전류 미러의 PMOS트랜지스터(MP8)와 접지전압(VSSA)사이 및 구동 전원단자(VDDA)와 전류 싱크단 전류 미러의 NMOS트랜지스터(MN2)사이에 각각 직렬로 연결하며, 프리차징 바이어스 수단(30)은 구동전원을 일정한 비율로 분배 유지하는 저항열(R1-R3)과 용량성 부하인 캐패시터(C1, C2)로 구성하여 출력단 프리차징 수단의 두 트랜지스터들(MP7, MN4)을 각각 구동시킬 수 있도록 저항열(R1-R3)은 구동 전원단자(VDDA)와 접지단자(VSSA)사이에 직렬로 연결하고 캐패시터(C1, C2)는 상기 저항열의 각 저항(R2, R3)에 걸리는 단자전압을 일정하게 유지시키도록 저항열에 병렬로 연결되어 구성되어 있다. PMOS트랜지스터(MP7)와 NMOS트랜지스터(MN4)는 전압(V1, V2)에 의해서 완전히 온되어 있는 것이 아니라 채널이 약간 열려있는 상태이다. 이는 전압(V1, V2)을 발생하는 저항들(R3, R2, R1)의 값을 조절함에 의해서 가능하다.At this time, the output terminal precharging means 10 comprises a PMOS transistor MP7 and an NMOS transistor MN4 which are always turned on by any two reference differential voltages V1 and V2, and the terminal set as the output terminal OUT. Keep it at a certain level. That is, the bias voltages V1 and V2 have a reference voltage level such that the PMOS transistor MP7 and the NMOS transistor MN4 are always turned on. This is possible by appropriately adjusting the values of the resistors R3, R2 and R1. The output stage precharging means 10 is connected in series between the PMOS transistor MP8 of the current increasing stage current mirror and the NMOS transistor MN2 of the current sink stage current mirror, and the increase and decrease current control means 20 outputs the output current. It consists of a PMOS transistor (MP90) and an NMOS transistor (MN30) operated by two reference current input terminals (UP, DN) to increase or decrease the current, so that the output current can be controlled by the switching operation. The PMOS transistor MP8 and the ground voltage VSSA of the mirror are connected in series between the driving power terminal VDDA and the NMOS transistor MN2 of the current sink stage current mirror, and the precharging bias means 30 is driven. Resistance train R1-R3 and capacitor C1, C2, which are capacitive loads, to drive the two transistors MP7, MN4 of the output stage precharging means, respectively. (R1-R3) It is connected in series between the driving power terminal (VDDA) and the ground terminal (VSSA), and the capacitors (C1, C2) are connected in parallel to the resistor string to maintain the terminal voltage applied to each resistor (R2, R3) of the resistor string constant. It is composed. The PMOS transistor MP7 and the NMOS transistor MN4 are not completely turned on by the voltages V1 and V2, but the channel is slightly open. This is possible by adjusting the values of resistors R3, R2, R1 generating voltages V1, V2.

제3도는 제2도의 차동전압 스위치의 각 입력신호에 대한 출력파형도로서, (a)는 기준전류 증가신호(UP) 와 기준전류 감소신호(DN)의 파형도이며, (b)는 (a)의 증/감신호에 따른 캐패시터의 충전전류(Ic)와 방전전류(Id)의 파형도이고, (c)는 캐패시터의 전압변화를 보인 파형도이다.3 is an output waveform diagram of each input signal of the differential voltage switch of FIG. 2, (a) is a waveform diagram of a reference current increase signal UP and a reference current decrease signal DN, and (b) is (a) Is a waveform diagram of the charging current Ic and the discharge current Id of the capacitor according to the increase / decrease signal of (), and (c) is a waveform diagram showing the voltage change of the capacitor.

상술한 바와 같은 구성을 가진 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로의 동작을 설명하면 다음과 같다.Referring to the operation of the current switching circuit of the high-speed CMOS charge pump of the present invention having the configuration as described above are as follows.

증가전류를 발생할 기준전류 입력단자(IUP)에 전류(Iin)를 흐르게 하면 전류 증가단 전류미러의 PMOS트랜지스터(MP5)에 전류가 흐르게 되고, PMOS트랜지스터(MP5)와 종속 접속된 PMOS트랜지스터(MP8)에도 같은 양의 전류가 흐르게 된다. 그리고, 감소 전류를 발생할 기준전류 입력단자(IDN)에 전류(Iin)를 흐르게 하면 전류 감소단 전류미러의 PMOS트랜지스터들(MP1, MP2)에 전류가 흐르게 되고, 이들 PMOS트랜지스터들(MP1, MP2)과 종속으로 접속된 PMOS트랜지스터들(MP3, MP4), 및 NMOS트랜지스터(MN1)에도 같은 양의 전류가 흐르게 된다. 그리고, NMOS트랜지스터(MN1)와 종속으로 접속된 NMOS트랜지스터(MN2)에도 같은 양의 전류가 흐른다. 이와같이 증가 전류와 감소 전류가 PMOS트랜지스터(MP8)와 NMOS트랜지스터(MN2)에 흐르게 되면 출력단자(OUT)는 소정 레벨로 프리차지된다.When the current Iin flows through the reference current input terminal IUP that will generate the increasing current, the current flows through the PMOS transistor MP5 of the current increasing stage current mirror, and the PMOS transistor MP8 cascaded with the PMOS transistor MP5. Even the same amount of current flows. When the current Iin flows through the reference current input terminal IDN to generate the reduced current, current flows through the PMOS transistors MP1 and MP2 of the current reduction stage current mirror, and these PMOS transistors MP1 and MP2. The same amount of current also flows through the PMOS transistors MP3 and MP4 and the NMOS transistor MN1 connected in a subordinate manner. The same amount of current also flows through the NMOS transistor MN2 connected in cascade with the NMOS transistor MN1. As such, when the increase current and the decrease current flow through the PMOS transistor MP8 and the NMOS transistor MN2, the output terminal OUT is precharged to a predetermined level.

이 때, 증가전류 제어단자(UP)의 입력신호가 하이레벨이고, 감소전류 제어단자(DN)가 하이레벨인 경우에 PMOS트랜지스터(MP90)가 오프되고 NMOS트랜지스터(MN30)가 온되므로 PMOS트랜지스터(MP7)에 같은 양의 전류(Iin)가 흘러서 출력단자(OUT)에 증가전류를 발생하게 된다. 그리고, NMOS트랜지스터(MN30)의 게이트-소스단자간 전압(Vgs)이 NMOS트랜지스터(MN4)의 게이트-소스단자간 전압(Vgs)보다 크므로 감소 전류는 NMOS트랜지스터(MN30)를 통하여 흐르게 된다. 따라서, 출력단자(OUT)는 프리차지된 레벨로부터 상승하게 됨으로 PMOS트랜지스터(MP90)가 스위칭되어도 전류 스파이크를 발생하지 않아 이것은 출력단자(OUT)에서 보았을 때 스위칭 잡음을 크게 줄일 수 있게 된다.At this time, when the input signal of the increase current control terminal UP is high level and the decrease current control terminal DN is high level, the PMOS transistor MP90 is turned off and the NMOS transistor MN30 is turned on so that the PMOS transistor ( The same amount of current Iin flows to MP7) to generate an increasing current at the output terminal OUT. In addition, since the gate-source terminal voltage Vgs of the NMOS transistor MN30 is greater than the gate-source terminal voltage Vgs of the NMOS transistor MN4, the reduced current flows through the NMOS transistor MN30. Accordingly, since the output terminal OUT rises from the precharged level, current spikes do not occur even when the PMOS transistor MP90 is switched, which greatly reduces switching noise when viewed from the output terminal OUT.

반면에, 증가전류 제어단자(UP)의 입력신호가 로우레벨이고, 감소전류 제어단자(DN)의 입력신호가 로우레벨인 경우에 PMOS트랜지스터(MP90)가 온되고 NMOS트랜지스터(MN30)가 오프되므로 NMOS트랜지스터(MN4)에 같은 양의 전류(Iin)가 흘러서 출력단자(OUT)에 감소전류를 발생하게 된다. 그리고, PMOS트랜지스터(MP90)의 게이트-소스단자간 전압(Vgs)이 PMOS트랜지스터(MP7)의 게이트-소스단자간 전압(Vgs)보다 크므로 증가 전류는 PMOS트랜지스터(MP90)를 통하여 흐르게 된다. 따라서, 출력단자(OUT)는 프리차지된 레벨로부터 감소하게 됨으로 PMOS트랜지스터(MP90)가 스위칭되어도 전류 스파이크를 발생하지 않아 이것은 출력단자(OUT)에서 보았을 때 스위칭 잡음을 크게 줄일 수 있게 된다.On the other hand, when the input signal of the increase current control terminal UP is low level and the input signal of the decrease current control terminal DN is low level, the PMOS transistor MP90 is turned on and the NMOS transistor MN30 is turned off. The same amount of current Iin flows through the NMOS transistor MN4 to generate a reduced current at the output terminal OUT. In addition, since the gate-source terminal voltage Vgs of the PMOS transistor MP90 is greater than the gate-source terminal voltage Vgs of the PMOS transistor MP7, the increase current flows through the PMOS transistor MP90. Therefore, since the output terminal OUT is reduced from the precharged level, current spikes are not generated even when the PMOS transistor MP90 is switched, which greatly reduces switching noise when viewed from the output terminal OUT.

따라서, 본 발명의 고속 시모스 전하펌프의 전류 스위칭 회로는 출력단자를 소정레벨로 충전시켰다가 제어 조건에 따라 스위칭 동작을 수행함으로써 전류 스파이크가 발생하지 않고 스위칭 잡음을 줄일 수 있다.Therefore, the current switching circuit of the high-speed CMOS charge pump of the present invention charges the output terminal to a predetermined level and performs switching operation according to a control condition, thereby reducing switching noise without generating current spikes.

또한, 출력단자를 미리 충전시키고 스위칭 동작을 수행함으로써 고속 동작이 가능하다.In addition, high-speed operation is possible by charging the output terminal in advance and performing a switching operation.

Claims (6)

제1전원전압과 제2전원전압사이에 연결되어 감소 전류 인가단자를 통하여 입력되는 감소 전류를 미러하여 상기 미러된 감소 전류가 상기 제2전원전압으로 흐르게 하기 위한 감소 전류 미러수단(MP1, MP2, MP3, MP4, MN1, MN2); 상기 제1전원전압에 연결되어 증가 전류 인가단자를 통하여 입력되는 증가 전류를 미러하여 상기 미러된 증가 전류가 상기 제1전원전압으로부터 흐르게 하기 위한 증가 전류 미러수단(MP5, MP8); 상기 미러된 증가 전류 출력단자와 상기 미러된 감소 전류 출력단자사이에 연결되어 최종 출력단자를 소정 레벨로 프리차징하기 위한 프리차징 수단(10, 30); 상기 미러된 증가 전류 출력단자와 상기 제2전원전압사이에 연결되고 증가 제어신호에 응답하여 스위칭되는 증가 전류 제어수단(MP30); 및 상기 제1전원전압과 상기 미러된 감소 전류 출력단자사이에 연결되고 감소 제어신호에 응답하여 스위칭되는 감소 전류 제어수단(MN30)을 구비한 것을 특징으로 하는 고속 시모스 전하펌프의 전류 스위칭 회로.Reduction current mirror means MP1, MP2, connected between a first power supply voltage and a second power supply voltage to mirror the reduction current input through the reduction current application terminal so that the mirrored reduction current flows to the second power supply voltage; MP3, MP4, MN1, MN2); Increasing current mirror means (MP5, MP8) for mirroring the increasing current inputted through the increasing current applying terminal connected to the first power supply voltage so that the mirrored increasing current flows from the first power supply voltage; Precharging means (10, 30) connected between the mirrored increased current output terminal and the mirrored reduced current output terminal to precharge a final output terminal to a predetermined level; Increasing current control means (MP30) connected between the mirrored increasing current output terminal and the second power supply voltage and switched in response to an increasing control signal; And reduction current control means (MN30) connected between the first power supply voltage and the mirrored reduction current output terminal and switched in response to a reduction control signal. 제1항에 있어서, 상기 감소 전류 미러수단은 상기 제1전원전압이 인가되는 소스와 게이트와 공통 연결된 드레인을 가진 제1PMOS트랜지스터, 상기 제1전원전압이 인가되는 소스와 상기 제1PMOS트랜지스터의 게이트에 연결된 게이트를 가진 제2PMOS트랜지스터, 상기 제1PMOS트랜지스터의 드레인에 연결된 소스와 상기 감소 전류 인가단자에 연결된 게이트와 드레인을 가진 제3PMOS트랜지스터, 및 상기 제3PMOS트랜지스터의 게이트에 연결된 게이트를 가진 제4PMOS트랜지스터를 구비한 제1전류 미러수단; 및 상기 제1전류 미러수단에 의해서 미러된 감소 전류가 인가되는 드레인 및 게이트와 제2전원전압에 연결된 소스를 가진 제1NMOS트랜지스터, 및 상기 제1NMOS트랜지스터의 게이트에 연결된 게이트와 상기 제2전원전압에 연결된 소스를 가지고 상기 미러된 감소 전류를 미러하기 위한 제2NMOS트랜지스터를 구비한 제2전류 미러수단을 구비한 것을 특징으로 하는 고속 시모스 전하펌프의 전류 스위칭 회로.The method of claim 1, wherein the reduction current mirror means comprises a first PMOS transistor having a drain connected in common with a source and a gate to which the first power supply voltage is applied, and a gate of the source and the gate to which the first power supply voltage is applied. A fourth PMOS transistor having a second PMOS transistor having a gate connected thereto, a third PMOS transistor having a source connected to the drain of the first PMOS transistor and a gate and a drain connected to the reducing current applying terminal, and a gate connected to the gate of the third PMOS transistor; A first current mirror means provided; And a first NMOS transistor having a drain and a gate to which a reduced current mirrored by the first current mirror means is applied, and a source connected to a second power supply voltage, and a gate connected to a gate of the first NMOS transistor and the second power supply voltage. And a second current mirror means having a second NMOS transistor for mirroring the mirrored reduced current with a connected source. 제2항에 있어서, 상기 증가 전류 미러수단은 상기 제1전원전압에 연결된 소스와 상기 증가 전류 인가단자에 연결된 드레인 및 게이트를 가진 제5PMOS트랜지스터; 및 상기 제1전원전압에 연결된 소스와 상기 제5PMOS트랜지스터의 게이트에 연결된 게이트를 가진 제6PMOS트랜지스터를 구비한 것을 특징으로 하는 고속 시모스 전하펌프의 전류 스위칭 회로.3. The transistor of claim 2, wherein the increasing current mirror means comprises: a fifth PMOS transistor having a source connected to the first power supply voltage and a drain and a gate connected to the increasing current applying terminal; And a sixth PMOS transistor having a source connected to the first power supply voltage and a gate connected to the gate of the fifth PMOS transistor. 제3항에 있어서, 상기 프리차징 수단 상기 제6PMOS트랜지스터의 드레인과 상기 최종 출력단자사이에 연결되고 제1제어전압에 응답하여 온상태를 유지하는 제7PMOS트랜지스터; 상기 최종 출력단자와 상기 제2NMOS트랜지스터의 드레인사이에 연결되고 제2제어전압에 응답하여 온상태를 유지하는 제3NMOS트랜지스터; 및 상기 제1전원전압과 상기 제2전원전압사이에 연결되어 전압을 분배하여 상기 제1 제어전압 및 제2제어전압을 발생하기 위한 소정수의 직렬 연결된 저항들을 구비한 것을 특징으로 하는 고속 시모스 전하 펌프의 전류 스위칭 회로.4. The apparatus of claim 3, further comprising: a seventh PMOS transistor connected between a drain of the sixth PMOS transistor and the final output terminal and maintaining an on state in response to a first control voltage; A third NMOS transistor connected between the final output terminal and the drain of the second NMOS transistor and maintaining an on state in response to a second control voltage; And a predetermined number of series-connected resistors connected between the first power supply voltage and the second power supply voltage to distribute the voltage to generate the first control voltage and the second control voltage. Current switching circuit of the pump. 제3항에 있어서, 상기 증가 전류 제어수단은 상기 증가 제어신호가 인가되는 게이트와 상기 제6PMOS트랜지스터의 드레인에 연결된 소스와 상기 제2전원전압이 인가되는 드레인을 가진 제8PMOS트랜지스터를 구비한 것을 특징으로 하는 고속 시모스 전하 펌프의 전류 스위칭 회로.The eighth PMOS transistor of claim 3, wherein the increase current control means includes an eighth PMOS transistor having a gate to which the increase control signal is applied, a source connected to a drain of the sixth PMOS transistor, and a drain to which the second power supply voltage is applied. A current switching circuit of a high speed CMOS charge pump. 제2항에 있어서, 상기 감소 전류 제어수단은 상기 감소 제어신호가 인가되는 게이트와 상기 제1전원전압이 인가되는 드레인과 상기 제2NMOS트랜지스터의 드레인에 연결된 소스를 가진 제4NMOS트랜지스터를 구비한 것을 특징으로 하는 고속 시모스 전하펌프의 전류 스위칭 회로.3. The NMOS transistor of claim 2, wherein the reduction current control means comprises a fourth NMOS transistor having a gate connected to the reduction control signal, a drain to which the first power supply voltage is applied, and a source connected to the drain of the second NMOS transistor. A current switching circuit of a high speed CMOS charge pump.
KR1019950034324A 1995-10-06 1995-10-06 Current Switching Circuit of High Speed CMOS Charge Pump KR0174497B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034324A KR0174497B1 (en) 1995-10-06 1995-10-06 Current Switching Circuit of High Speed CMOS Charge Pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034324A KR0174497B1 (en) 1995-10-06 1995-10-06 Current Switching Circuit of High Speed CMOS Charge Pump

Publications (2)

Publication Number Publication Date
KR970024575A KR970024575A (en) 1997-05-30
KR0174497B1 true KR0174497B1 (en) 1999-04-01

Family

ID=19429466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034324A KR0174497B1 (en) 1995-10-06 1995-10-06 Current Switching Circuit of High Speed CMOS Charge Pump

Country Status (1)

Country Link
KR (1) KR0174497B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028905A (en) * 1997-08-28 2000-02-22 Ericsson Inc. Charge pump steering systems and methods for loop filters of phase locked loops
KR20030002122A (en) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 Source follower for high-speed

Also Published As

Publication number Publication date
KR970024575A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
KR0132641B1 (en) Substrate circuit
US6972550B2 (en) Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit
US20070164722A1 (en) Low power beta multiplier start-up circuit and method
US6127841A (en) CMOS buffer having stable threshold voltage
US7830200B2 (en) High voltage tolerant bias circuit with low voltage transistors
EP0880735B1 (en) Cmos current mirror
US6876244B1 (en) Differential charge pump
JP2748950B2 (en) Power-on reset circuit
WO1983000785A1 (en) A high speed cmos comparator circuit
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
US5235218A (en) Switching constant current source circuit
KR19980043784A (en) Back-bias voltage level sensor insensitive to external voltage
US6380792B1 (en) Semiconductor integrated circuit
KR0174497B1 (en) Current Switching Circuit of High Speed CMOS Charge Pump
JP2001022455A (en) Regulator circuit
KR0157124B1 (en) Current mismatching compensation circuit for fast cmos charge pump
JPH06230840A (en) Bias circuit
US5361000A (en) Reference potential generating circuit
JP3519326B2 (en) Current mirror circuit
US5831465A (en) Variable delay circuit
US5719524A (en) Circuit having an input terminal for controlling two functions
JP3855810B2 (en) Differential amplifier circuit
KR100218354B1 (en) Differential amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee