JP2003228427A - Constant-current circuit and solid-state image pickup device - Google Patents

Constant-current circuit and solid-state image pickup device

Info

Publication number
JP2003228427A
JP2003228427A JP2002025490A JP2002025490A JP2003228427A JP 2003228427 A JP2003228427 A JP 2003228427A JP 2002025490 A JP2002025490 A JP 2002025490A JP 2002025490 A JP2002025490 A JP 2002025490A JP 2003228427 A JP2003228427 A JP 2003228427A
Authority
JP
Japan
Prior art keywords
constant current
effect transistor
switch
field effect
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002025490A
Other languages
Japanese (ja)
Inventor
Keiji Mabuchi
圭司 馬渕
Tomoyuki Umeda
智之 梅田
Nobuo Nakamura
信男 中村
Takashi Abe
高志 阿部
Hiroaki Fujita
博明 藤田
Hidekazu Funatsu
英一 船津
Hiroki Sato
弘樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002025490A priority Critical patent/JP2003228427A/en
Publication of JP2003228427A publication Critical patent/JP2003228427A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide high-precise constant current, without being influenced by variations of threshold in a transistor. <P>SOLUTION: At first, a switch SW1 and a switch SW3 are turned on. In this state, the gate potential of a MOS transistor Tr1 is set so as to make a current determined by a resistance R1 to flow, and then the switch SW1 is turned off. In this state, the gate of the MOS transistor Tr1 is merely separated, and the current will not change so much. Subsequently, the switch SW3 is turned off and the switch SW2 is turned on, to shift voltage of a voltage applying terminal 1 by delta V1 in the high direction. This allows gate voltage of the MOS transistor Tr1 to shift by a quantity proportional to delta V1 in the high direction through capacity coupling of a capacitor C1, and then the current larger by the shifted quantity flows into a circuit 2. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高精度の定電流を
供給できる定電流回路およびその定電流回路を用いた固
体撮像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current circuit capable of supplying a highly accurate constant current and a solid-state image pickup device using the constant current circuit.

【0002】[0002]

【従来の技術】図7は、従来のカレントミラーを用いた
定電流回路の構成例を示す回路図である。カレントミラ
ーを構成する3つのMOSトランジスタTr11、Tr
12、Tr13はゲートが互いに接続され、ソースがグ
ランド電位GNDに接続されている。そして、駆動側の
MOSトランジスタTr11のドレインは抵抗R11を
介して駆動電位Vddに接続されており、また、ゲート
とドレインが接続されている。また、負荷側の2つのM
OSトランジスタTr12、Tr13のドレインには、
定電流を供給される各種の回路10A、10Bが接続さ
れている。なお、回路10A、10B側の駆動電源は省
略している。このような定電流回路では、抵抗R11と
MOSトランジスタTr11で電流を決定し、その電流
に相当する電圧がMOSトランジスタTr11のゲート
に現れるので、ゲートが共通に接続されたMOSトラン
ジスタTr12、Tr13にも、トランジスタサイズが
同じならば、ほぼ同じ電流が流れる。
2. Description of the Related Art FIG. 7 is a circuit diagram showing a configuration example of a conventional constant current circuit using a current mirror. Three MOS transistors Tr11 and Tr that form a current mirror
Gates of 12 and Tr13 are connected to each other, and sources thereof are connected to the ground potential GND. The drain of the drive-side MOS transistor Tr11 is connected to the drive potential Vdd via the resistor R11, and the gate and drain are connected. Also, the two Ms on the load side
The drains of the OS transistors Tr12 and Tr13 are
Various circuits 10A and 10B to which a constant current is supplied are connected. The drive power supplies on the circuits 10A and 10B side are omitted. In such a constant current circuit, a current is determined by the resistor R11 and the MOS transistor Tr11, and a voltage corresponding to the current appears at the gate of the MOS transistor Tr11. Therefore, the MOS transistors Tr12 and Tr13 whose gates are commonly connected are also connected. , If the transistor size is the same, almost the same current flows.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来の定電流回路では、トランジスタの閾値のばらつきに
よって、電流値がばらつくという問題があった。すなわ
ち、トランジスタの閾値は、隣接する同一形状のトラン
ジスタであっても数十mV程度ばらつくものである。し
たがって、このばらつきがMOSトランジスタTr11
〜Tr13の間の電流ばらつきになる。特に、電源電圧
が3V以上の場合には、数十mV程度のばらつきは誤差
として許容されてきたが、電源電圧の低下とともに、こ
の程度の閾値のばらつきも動作マージンを狭める要因と
して無視できなくなっている。例えば、CMOS型の固
体撮像装置として、行列状に配列された単位画素の各列
ごとに定電流源を有し、その列の各単位画素を駆動する
ものがある。しかし、このような固体撮像装置におい
て、従来は、数百列以上の各定電流源の特性が上記の理
由で揃わないために、撮影画像に縦筋状の固定パターン
ノイズが現れるという問題があった。また、定電流源の
閾値のばらつき分の設計マージンを取らなければならな
いため、電源電圧の低下に対して障害となっていた。
However, the above-mentioned conventional constant current circuit has a problem that the current value varies due to the variation in the threshold value of the transistor. That is, the threshold value of a transistor varies by several tens of mV even if adjacent transistors having the same shape. Therefore, this variation is caused by the MOS transistor Tr11.
It becomes the electric current variation between ~ Tr13. In particular, when the power supply voltage is 3 V or more, a variation of about several tens of mV has been allowed as an error. However, as the power supply voltage decreases, such a variation in threshold cannot be ignored as a factor that narrows the operation margin. There is. For example, as a CMOS type solid-state imaging device, there is one that has a constant current source for each column of unit pixels arranged in a matrix and drives each unit pixel of the column. However, in such a solid-state imaging device, conventionally, there is a problem that vertical stripe-shaped fixed pattern noise appears in a captured image because the characteristics of the constant current sources of several hundred columns or more are not uniform for the above reasons. It was Further, a design margin corresponding to the variation in the threshold value of the constant current source must be taken, which is an obstacle to the reduction of the power supply voltage.

【0004】そこで本発明の目的は、トランジスタにお
ける閾値のばらつきの影響を受けることなく、高精度の
定電流を供給することが可能な定電流回路およびそれを
用いた固体撮像装置を提供することにある。
Therefore, an object of the present invention is to provide a constant current circuit capable of supplying a highly accurate constant current without being affected by variations in the threshold value of a transistor, and a solid-state image pickup device using the constant current circuit. is there.

【0005】[0005]

【課題を解決するための手段】本発明は前記目的を達成
するため、所定の回路に定電流を供給する電界効果トラ
ンジスタと、前記電界効果トランジスタのゲート電位に
所定の小電流に対応する電圧を付与した後、容量結合に
よってゲート電位を変化させて電界効果トランジスタに
大電流を流し、前記所定の回路に定電流として供給する
制御手段とを有することを特徴とする。
In order to achieve the above object, the present invention provides a field effect transistor for supplying a constant current to a predetermined circuit, and a gate potential of the field effect transistor with a voltage corresponding to a predetermined small current. After the application, the gate potential is changed by capacitive coupling to cause a large current to flow through the field effect transistor, and the control means supplies the predetermined current as a constant current to the predetermined circuit.

【0006】また、本発明は、複数の単位画素を2次元
配列して構成される画素部と、前記画素部の各単位画素
から画素信号を順次読み出す画素駆動手段と、前記画素
部から読み出された画素信号に所定の信号処理を施す信
号処理手段と、前記画素部の各単位画素に列毎または行
毎に定電流を供給する定電流部とを有し、前記単位画素
が入射光の光量に応じた信号電荷を生成する光電変換素
子と、前記光電変換素子によって生成された信号電荷を
電気信号に変換して出力するゲート回路とを有して構成
された固体撮像装置において、前記定電流部は、前記画
素部の各単位画素の列毎または行毎に定電流回路を有
し、前記定電流回路は、前記単位画素に定電流を供給す
る電界効果トランジスタと、前記電界効果トランジスタ
のゲート電位に所定の小電流に対応する電圧を付与した
後、容量結合によってゲート電位を変化させて電界効果
トランジスタに大電流を流し、前記画素部の各単位画素
に定電流として供給する制御手段とを有することを特徴
とする。
Further, according to the present invention, a pixel section configured by arranging a plurality of unit pixels two-dimensionally, a pixel driving means for sequentially reading pixel signals from each unit pixel of the pixel section, and a pixel driving section And a constant current unit that supplies a constant current to each unit pixel of the pixel unit for each column or each row, and the unit pixel is configured to detect incident light. In the solid-state imaging device including a photoelectric conversion element that generates a signal charge according to the amount of light and a gate circuit that converts the signal charge generated by the photoelectric conversion element into an electric signal and outputs the electric signal, The current section has a constant current circuit for each column or row of each unit pixel of the pixel section, and the constant current circuit includes a field effect transistor for supplying a constant current to the unit pixel, and a field effect transistor of the field effect transistor. Predetermined to gate potential After applying a voltage corresponding to a small current, the gate potential is changed by capacitive coupling to cause a large current to flow through the field effect transistor, and the control unit supplies the unit pixel of the pixel unit as a constant current. And

【0007】本発明の定電流回路では、定電流源となる
電界効果トランジスタのゲート電位に所定の小電流に対
応する電圧を付与した後、容量結合によってゲート電位
を変化させて電界効果トランジスタに大電流を流し、定
電流を得るようにした。このため、定電流源となるトラ
ンジスタの閾値のばらつきの影響を受けることなく、高
精度の定電流を供給することができる。
In the constant current circuit of the present invention, a voltage corresponding to a predetermined small current is applied to the gate potential of the field effect transistor serving as a constant current source, and then the gate potential is changed by capacitive coupling to increase the potential of the field effect transistor. An electric current was passed to obtain a constant current. Therefore, a highly accurate constant current can be supplied without being affected by variations in the threshold value of the transistor serving as the constant current source.

【0008】また、本発明の固体撮像装置では、画素部
の単位画素の定電流回路として、定電流源となる電界効
果トランジスタのゲート電位に所定の小電流に対応する
電圧を付与した後、容量結合によってゲート電位を変化
させて電界効果トランジスタに大電流を流し、定電流を
得るような構成を用いた。このため、画素部の各単位画
素に定電流源となるトランジスタの閾値のばらつきの影
響を受けることなく、高精度の定電流を供給することが
可能となり、特性の均一な画素信号を得ることができ
る。
Further, in the solid-state image pickup device of the present invention, as a constant current circuit of the unit pixel of the pixel portion, after applying a voltage corresponding to a predetermined small current to the gate potential of the field effect transistor serving as a constant current source, A structure in which a constant current is obtained by flowing a large current through the field effect transistor by changing the gate potential by coupling is used. Therefore, it is possible to supply a highly accurate constant current to each unit pixel of the pixel portion without being affected by the variation in the threshold value of the transistor serving as a constant current source, and it is possible to obtain a pixel signal with uniform characteristics. it can.

【0009】[0009]

【発明の実施の形態】以下、本発明による定電流回路お
よび固体撮像装置の実施の形態例について説明する。ま
ず、本実施の形態例による定電流回路は、定電流源とな
るMOSトランジスタのゲートに小さい電流に対応する
ゲート電圧を記憶させた後、容量結合でゲート電圧を上
げるような構成とすることで、電流値に対するMOSト
ランジスタにおける閾値ばらつきの影響を除去するよう
にしたものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a constant current circuit and a solid-state image pickup device according to the present invention will be described below. First, the constant current circuit according to the present embodiment is configured such that the gate voltage corresponding to a small current is stored in the gate of the MOS transistor serving as a constant current source, and then the gate voltage is increased by capacitive coupling. The influence of the threshold variation in the MOS transistor on the current value is eliminated.

【0010】図1は、本発明の第1の実施の形態例によ
る定電流回路の構成を示すブロック図である。図中、破
線aによって囲まれた構成が本実施の形態の特徴となる
部分である。この定電流回路は、MOSトランジスタT
r1と、スイッチSW1、SW2、SW3と、抵抗R1
と、コンデンサC1と、電圧印加用端子1とを有し、回
路2に定電流を供給するものである。MOSトランジス
タTr1のソース(第1のチャネル端)にはグランド電
位GND(第1の基準電位)が接続されている。また、
MOSトランジスタTr1のゲート(ゲート端)とドレ
イン(第2のチャネル端)の間にはスイッチSW1(第
1のスイッチ)が接続されている。
FIG. 1 is a block diagram showing the configuration of a constant current circuit according to the first embodiment of the present invention. In the figure, the structure surrounded by a broken line a is a feature of the present embodiment. This constant current circuit has a MOS transistor T
r1, switches SW1, SW2, SW3, and resistor R1
And a capacitor C1 and a voltage application terminal 1, and supplies a constant current to the circuit 2. The ground potential GND (first reference potential) is connected to the source (first channel end) of the MOS transistor Tr1. Also,
The switch SW1 (first switch) is connected between the gate (gate end) and the drain (second channel end) of the MOS transistor Tr1.

【0011】また、MOSトランジスタTr1のドレイ
ンには、並列にスイッチSW2(第2のスイッチ)、S
W3(第3のスイッチ)の一端が接続されている。ま
た、MOSトランジスタTr1のゲートには、コンデン
サC1の一端が接続され、コンデンサC1の他端には電
圧印加用端子1が接続されている。また、スイッチSW
2の他端には、回路2が接続されている。なお、回路2
には駆動電位Vddが接続されている。また、スイッチ
SW3の他端には、抵抗R1を介して駆動電位Vddが
接続されている。
Further, switches SW2 (second switch) and S are connected in parallel to the drain of the MOS transistor Tr1.
One end of W3 (third switch) is connected. Further, one end of the capacitor C1 is connected to the gate of the MOS transistor Tr1, and the voltage application terminal 1 is connected to the other end of the capacitor C1. Also, switch SW
The circuit 2 is connected to the other end of the circuit 2. Circuit 2
Is connected to the drive potential Vdd. The drive potential Vdd is connected to the other end of the switch SW3 via the resistor R1.

【0012】図2は、以上のような構成の定電流回路に
おける動作を示すタイミングチャートである。なお、各
スイッチSW1、SW2、SW3の動作は、それぞれ上
のレベルでON、下のレベルでOFFである。まず、図
2に示す期間(1)では、スイッチSW1とスイッチS
W3をONする。これにより、GND、MOSトランジ
スタTr1、スイッチSW3、抵抗R1、Vddのライ
ンが接続される。また、電圧印加用端子1の電圧はLo
wとなっている。この状態で、MOSトランジスタTr
1のゲート電位は、上述した従来例のMOSトランジス
タTr11と同様に、抵抗R1で決まる電流を流すよう
に設定される。次に、図2に示す期間(2)では、スイ
ッチSW1をOFFする。この状態では、MOSトラン
ジスタTr1のゲートが切り離されるだけで、電流はほ
とんど変化しない。次に、図2に示す期間(3)では、
スイッチSW3をOFFし、スイッチSW2をONし、
電圧印加用端子1の電圧をΔV1だけ正方向(hig
h)にシフトする。
FIG. 2 is a timing chart showing the operation of the constant current circuit configured as described above. The operation of each switch SW1, SW2, SW3 is ON at the upper level and OFF at the lower level. First, in the period (1) shown in FIG. 2, the switch SW1 and the switch S
Turn on W3. As a result, the GND, MOS transistor Tr1, switch SW3, resistance R1, and Vdd lines are connected. Further, the voltage of the voltage application terminal 1 is Lo
It is w. In this state, the MOS transistor Tr
The gate potential of 1 is set so that a current determined by the resistor R1 flows, like the MOS transistor Tr11 of the conventional example described above. Next, in the period (2) shown in FIG. 2, the switch SW1 is turned off. In this state, only the gate of the MOS transistor Tr1 is cut off, and the current hardly changes. Next, in the period (3) shown in FIG.
Switch SW3 is turned off, switch SW2 is turned on,
The voltage of the voltage application terminal 1 is increased by ΔV1 in the positive direction (high
shift to h).

【0013】これによって、MOSトランジスタTr1
のゲート電圧が、コンデンサC1の容量結合により、Δ
V1に比例する量だけ正の方向にシフトし、その分だ
け、期間(1)(2)よりも大きな電流が回路2に流れ
る。この方法では、期間(3)で流す電流よりもはるか
に小さな電流、例えば1/10〜1/1000等)とい
った電流によってゲート電位を決めることができるた
め、抵抗R1をそれだけ大きく設計できる。よって、電
流値はMOSトランジスタTr1の特性にほとんど影響
されず、ほとんど抵抗R1の値だけで決まる。したがっ
て、このときのMOSトランジスタTr1のゲート電圧
も抵抗R1の値だけから決まり、ほとんど正確に閾値の
近くに決まることになる。また、回路2に定電流を流す
ときには、電圧印加用端子1からコンデンサC1を通し
てゲート電圧を上げてやるが、このときのばらつきは、
MOSトランジスタTr1やコンデンサC1の容量値を
大きめに作っておくことによって、十分小さくすること
ができる。
As a result, the MOS transistor Tr1
Of the gate voltage of Δ due to capacitive coupling of the capacitor C1
The current is shifted in the positive direction by an amount proportional to V1, and a current larger than that in the periods (1) and (2) flows in the circuit 2 by that amount. In this method, the gate potential can be determined by a current much smaller than the current passed in the period (3), for example, a current such as 1/10 to 1/1000, so that the resistor R1 can be designed to be that large. Therefore, the current value is hardly influenced by the characteristics of the MOS transistor Tr1 and is almost determined only by the value of the resistor R1. Therefore, the gate voltage of the MOS transistor Tr1 at this time is also determined only by the value of the resistor R1, and is almost accurately determined near the threshold value. Further, when a constant current is passed through the circuit 2, the gate voltage is increased from the voltage application terminal 1 through the capacitor C1, but the variation at this time is
By making the capacitance values of the MOS transistor Tr1 and the capacitor C1 large, it is possible to make them sufficiently small.

【0014】以上のような構成により、MOSトランジ
スタTr1の閾値を基準として、予め設定されたゲート
電圧増加を与えることができる。この結果、Tr1の閾
値がばらついても、流れる電流値はばらつかない。ま
た、同じ定電流源を複数配置した場合でも、それぞれの
MOSトランジスタの閾値のところにゲート電圧を設定
した後に、このゲート電圧を上げるので、従来例と異な
り、電流値も動作マージンも、MOSトランジスタの閾
値のばらつきの影響を受けない。なお、このような構成
はダイナミックな要素を有しており、時間が経つとスイ
ッチSW1のリークにより、ゲート電圧が動的に変わ
り、電流も変化する。しかし、コンデンサC1の容量を
大きめに作っておくことで、一定時間正確な電流を流す
ことができる。例えばスイッチSW1を最小サイズで作
り、コンデンサC1の容量値に50fFを設けること
で、50msの期間に生じるゲート電圧変動を1mV以
下にすることができる。
With the above configuration, a preset increase in gate voltage can be given with reference to the threshold value of the MOS transistor Tr1. As a result, even if the threshold value of Tr1 varies, the flowing current value does not vary. In addition, even when a plurality of the same constant current sources are arranged, the gate voltage is increased after setting the gate voltage at the threshold value of each MOS transistor. Therefore, unlike the conventional example, the current value and the operating margin are not the same. Is not affected by the variation in the threshold value of. Note that such a configuration has a dynamic element, and the gate voltage dynamically changes and the current also changes due to leakage of the switch SW1 over time. However, by making the capacitance of the capacitor C1 large, it is possible to flow an accurate current for a certain period of time. For example, when the switch SW1 is made to have the minimum size and the capacitance value of the capacitor C1 is set to 50 fF, the gate voltage fluctuation occurring during the period of 50 ms can be reduced to 1 mV or less.

【0015】図3は、本発明の第2の実施の形態例によ
る定電流回路の構成を示すブロック図である。図中、破
線aによって囲まれた構成が本実施の形態の特徴となる
部分であり、これは図1に示す第1の実施の形態例と同
様である。図3に示す構成は、図1に示すスイッチSW
3と抵抗R1をなくしたものである。その他は、図1に
示す例と同様であるので同一符号を付して説明する。
FIG. 3 is a block diagram showing the configuration of a constant current circuit according to the second embodiment of the present invention. In the figure, the structure surrounded by a broken line a is a characteristic part of the present embodiment, and this is the same as the first embodiment shown in FIG. The configuration shown in FIG. 3 has the switch SW shown in FIG.
3 and the resistor R1 are eliminated. Others are the same as those in the example shown in FIG.

【0016】図4は、図3に示す定電流回路における動
作を示すタイミングチャートである。なお、各スイッチ
SW1、SW2の動作は、それぞれ上のレベルでON、
下のレベルでOFFである。まず、図4に示す期間
(1)では、スイッチSW1とスイッチSW2をON
し、電圧印加用端子1の電圧はLowとなっている。こ
の状態で、MOSトランジスタTr1のゲート電位は、
MOSトランジスタTr1と回路2で決まる電流を流す
ように設定される。次に、図4に示す期間(2)では、
スイッチSW2をOFFする。これにより、図3に示す
A点とMOSトランジスタTr1のゲートの電位は急速
に下がり、ちょうどMOSトランジスタTr1がOFF
するところで止まる。このとき、MOSトランジスタT
r1のゲート電圧はほとんど正確に閾値付近に決まる。
最後にスイッチSW1をOFFしても、ゲートが切り離
されるだけで状況は変わらない。
FIG. 4 is a timing chart showing the operation of the constant current circuit shown in FIG. The operation of each switch SW1 and SW2 is ON at the upper level,
It is OFF at the lower level. First, in the period (1) shown in FIG. 4, the switches SW1 and SW2 are turned on.
However, the voltage of the voltage application terminal 1 is Low. In this state, the gate potential of the MOS transistor Tr1 is
It is set so that a current determined by the MOS transistor Tr1 and the circuit 2 flows. Next, in the period (2) shown in FIG.
The switch SW2 is turned off. As a result, the point A shown in FIG. 3 and the potential of the gate of the MOS transistor Tr1 are rapidly lowered, and the MOS transistor Tr1 is turned off.
Stop where you do. At this time, the MOS transistor T
The gate voltage of r1 is almost exactly determined near the threshold value.
Finally, even if the switch SW1 is turned off, the situation is not changed because the gate is disconnected.

【0017】次に、図4に示す期間(3)でスイッチS
W2をONし、電圧印加用端子1をΔV1だけ正方向
(high)に振る。これにより、閾値のばらつきが除
去された状態からMOSトランジスタTr1のゲートが
ΔV1に比例する電圧がかけられ、その電流が回路2に
流れる。この例では、抵抗の影響が入らず、ゲート電圧
が閾値だけで決まるので、図1に示す構成よりも、閾値
のばらつきを除去できる効果が大きい。例えば、図1に
示す構成では、1mV程度の精度を得られるが、図3に
示す構成では、0.1mV程度の精度を得ることが可能
である。また、複数個の定電流源を使うとき、それぞれ
の回路側の状態によって、期間(1)における電流値が
異なるが、期間(2)では急速にそれぞれのトランジス
タの閾値にゲート電圧が収束して行くので、期間(1)
での差異は期間(2)では消えてしまうことになり、や
はり電流値も動作マージンも、閾値のばらつきの影響を
受けないものとなる。なお、本例においても、ダイナミ
ックな回路動作であることやコンデンサC1の設計方法
は同じである。また、本例では、スイッチSW2は回路
中にあっても、また、Vdd側にあっても良い。
Next, in the period (3) shown in FIG. 4, the switch S
W2 is turned on and the voltage application terminal 1 is swung by ΔV1 in the positive direction (high). As a result, a voltage proportional to ΔV1 is applied to the gate of the MOS transistor Tr1 from the state in which the variation in the threshold is removed, and the current flows in the circuit 2. In this example, the influence of the resistance is not included and the gate voltage is determined only by the threshold value, so that the effect of removing the variation in the threshold value is greater than that in the configuration shown in FIG. For example, the configuration shown in FIG. 1 can obtain an accuracy of about 1 mV, but the configuration shown in FIG. 3 can obtain an accuracy of about 0.1 mV. Further, when a plurality of constant current sources are used, the current value in the period (1) varies depending on the state of each circuit side, but in the period (2), the gate voltage rapidly converges to the threshold value of each transistor. I'm going, so period (1)
The difference in (2) disappears in the period (2), and neither the current value nor the operation margin is affected by the variation in the threshold value. Also in this example, the circuit operation is dynamic and the method of designing the capacitor C1 is the same. Further, in this example, the switch SW2 may be in the circuit or may be on the Vdd side.

【0018】次に、上述した図1および図3において破
線aで囲んだ部分の具体的構成例について補足説明を行
う。図5は、この破線aで囲んだ部分の具体的構成例を
示すブロック図である。この回路は、図1および図3に
示す構成に容量C2と、MOSトランジスタTr2、T
r3と、インバータ3と、スイッチ制御用端子4を追加
したものである。容量C2は、容量素子として作るもの
であるが、ここではMOSトランジスタTr1のゲート
ノードに生じる寄生容量も含めて考える。MOSトラン
ジスタTr2、Tr3は互いのチャネルを直列に接続さ
れ、MOSトランジスタTr1のゲートとドレインの間
に挿入されている。また、MOSトランジスタTr2の
ゲートはスイッチ制御用端子4に接続され、MOSトラ
ンジスタTr3のゲートはインバータ3を介してスイッ
チ制御用端子4に接続されている。
Next, a supplementary description will be given of a specific example of the configuration of the portion surrounded by the broken line a in FIGS. 1 and 3 described above. FIG. 5 is a block diagram showing a specific configuration example of the portion surrounded by the broken line a. This circuit has a configuration in which the capacitance C2 and the MOS transistors Tr2, T are added to the configurations shown in FIGS.
r3, an inverter 3, and a switch control terminal 4 are added. The capacitor C2 is formed as a capacitor element, but here the parasitic capacitance generated at the gate node of the MOS transistor Tr1 is also considered. The MOS transistors Tr2 and Tr3 have their channels connected in series and are inserted between the gate and drain of the MOS transistor Tr1. The gate of the MOS transistor Tr2 is connected to the switch control terminal 4, and the gate of the MOS transistor Tr3 is connected to the switch control terminal 4 via the inverter 3.

【0019】次に、このような回路の詳細な構成につい
て説明する。まず、図1および図3における電圧印加用
端子1の電圧変化量ΔV1は、0.3V程度の小さい電
圧を作ってもよいが、図5に示すような構成とし、コン
デンサC1と容量C2の容量値を適切な値に設定するこ
とで調節することができる。例えばC1:C2の容量の
比が1:9の場合、端子1を0Vから3Vまで振れば、
トランジスタTr1のゲートには0.3Vの電圧変化が
起こる。また、図1のスイッチSW1は、CMOSスイ
ッチで作ってもよいが、NMOSで作ることもできる。
図5では、トランジスタTr2がスイッチSW1に相当
する。その時、トランジスタTr2とゲート長は同じで
ゲート幅を1/2としたトランジスタTr3を挿入し、
ソースとドレインをショートしてトランジスタTr2と
極性が反対のゲートパルスを与えることにより、トラン
ジスタTr2のフィードスルーを打ち消すことができ
る。
Next, the detailed configuration of such a circuit will be described. First, the voltage change amount ΔV1 of the voltage application terminal 1 in FIGS. 1 and 3 may be a small voltage of about 0.3 V, but the configuration shown in FIG. 5 is used, and the capacitance of the capacitors C1 and C2 is changed. It can be adjusted by setting the value to an appropriate value. For example, when the capacitance ratio of C1: C2 is 1: 9, if terminal 1 is swung from 0V to 3V,
A voltage change of 0.3 V occurs at the gate of the transistor Tr1. Further, the switch SW1 in FIG. 1 may be made of a CMOS switch, but may be made of an NMOS.
In FIG. 5, the transistor Tr2 corresponds to the switch SW1. At that time, a transistor Tr3 having the same gate length as the transistor Tr2 and a gate width of ½ is inserted,
The feedthrough of the transistor Tr2 can be canceled by short-circuiting the source and the drain and applying a gate pulse whose polarity is opposite to that of the transistor Tr2.

【0020】また、図6は、本実施の形態例による定電
流回路が設けられる固体撮像装置の一例を示すブロック
図である。この固体撮像装置は、いわゆるCMOS型イ
メージセンサの例であり、画素部21と、CDS部22
と、定電流部23と、V選択手段24と、H選択手段2
5と、水平信号線26と、出力部27と、通信部28
と、タイミングジェネレータ(TG)29とを半導体チ
ップ上に設けたものである。画素部21は、2次元配列
で多数の単位画素を設けたものである。そして、各単位
画素には、被写体の撮像を行うフォトダイオード等の光
電変換素子と、この光電変換素子によって生成された受
光量に対応する信号電荷を電気信号に変換して画素信号
として出力するための転送、選択、増幅、リセット等の
各MOSトランジスタが設けられている。
FIG. 6 is a block diagram showing an example of a solid-state image pickup device provided with a constant current circuit according to this embodiment. This solid-state imaging device is an example of a so-called CMOS image sensor, and includes a pixel unit 21 and a CDS unit 22.
, Constant current unit 23, V selection means 24, H selection means 2
5, the horizontal signal line 26, the output unit 27, and the communication unit 28.
And a timing generator (TG) 29 are provided on the semiconductor chip. The pixel portion 21 is provided with a large number of unit pixels in a two-dimensional array. Then, in each unit pixel, a photoelectric conversion element such as a photodiode for picking up an image of a subject and a signal charge corresponding to the amount of received light generated by this photoelectric conversion element are converted into an electric signal and output as a pixel signal. Each MOS transistor for transfer, selection, amplification, reset, etc. is provided.

【0021】また、CDS部22は、画素部21の各単
位画素から出力された画素信号に対し、各画素列毎にC
DS(相関二重サンプリング)やA/D変換等の信号処
理回路(信号処理手段)を設け、各画素列毎の信号処理
を行うものである。このCDS部22によって処理され
た信号は、H選択手段25によって順次選択され、水平
信号線26を通して出力部27に送出され、この出力部
27によって増幅後、出力端子より外部に出力される。
また、V選択手段24は、画素部21を垂直方向に走査
し、画素信号を読み出す画素行を選択し、各単位画素を
駆動するものである。また、通信部28は、外部より制
御信号等を受信するためのものであり、タイミングジェ
ネレータ(TG)29は、イメージセンサの動作に必要
な各種タイミング信号を生成し、各部に供給するもので
ある。なお、V選択手段24やTG29等によって画素
駆動手段が構成されている。
Further, the CDS unit 22 performs C conversion for each pixel column for the pixel signal output from each unit pixel of the pixel unit 21.
A signal processing circuit (signal processing means) such as DS (correlated double sampling) or A / D conversion is provided to perform signal processing for each pixel column. The signals processed by the CDS unit 22 are sequentially selected by the H selection unit 25, sent to the output unit 27 through the horizontal signal line 26, amplified by the output unit 27, and output to the outside from the output terminal.
The V selection unit 24 scans the pixel portion 21 in the vertical direction, selects a pixel row from which a pixel signal is read, and drives each unit pixel. The communication unit 28 is for receiving control signals and the like from the outside, and the timing generator (TG) 29 is for generating various timing signals necessary for the operation of the image sensor and supplying them to each unit. . The V selection means 24, the TG 29, etc. constitute pixel drive means.

【0022】また、定電流部23は、各単位画素に対
し、画素列毎に定電流を供給するものであり、画素列毎
に定電流源を設けたものである。そして、この定電流部
23で各画素列毎に設けられる定電流源に、上述した実
施の形態例による定電流回路が用いることができる。こ
のような定電流部23を図7に示す従来の定電流回路で
構成した場合、負荷側のMOSトランジスタTr12、
Tr13、……を画素部21の各画素列毎に数百列並べ
た構成となっていた。この構成では、数百個の負荷側の
MOSトランジスタTr12、Tr13、……の閾値の
ばらつきが数十mV程度あり、このばらつきが、そのま
まその列の電流値のばらつきとなっていた。これは各画
素列の微妙な特性のばらつきとして、撮影画像に縦筋状
の固定パターンノイズとして生じるという問題があっ
た。また、100mV程度の動作マージンを設計時に見
込んでおかなくてはならないという問題があった。
Further, the constant current section 23 supplies a constant current to each unit pixel for each pixel column, and is provided with a constant current source for each pixel column. Then, the constant current circuit according to the above-described embodiment can be used as the constant current source provided for each pixel column in the constant current unit 23. When such a constant current unit 23 is configured by the conventional constant current circuit shown in FIG. 7, the load side MOS transistor Tr12,
Several hundreds of Trs 13, ... Are arranged for each pixel column of the pixel section 21. In this configuration, there are variations of several tens of mV in the threshold values of several hundreds of load-side MOS transistors Tr12, Tr13, ... And these variations directly result in variations in the current value of the column. This causes a problem that vertical stripe-shaped fixed pattern noise occurs in a captured image as a slight variation in characteristics of each pixel column. Further, there is a problem that an operating margin of about 100 mV must be taken into consideration at the time of design.

【0023】これに対し、本実施の形態においては、こ
の定電流部23に上述した図1〜図5で説明した定電流
回路を数百個並べる構成とすることで、各MOSトラン
ジスタの各閾値から一定電圧をゲートにかけた電流が流
れるので、各MOSトランジスタの閾値のばらつきの影
響を排除し、上述した従来の問題を解決することができ
る。なお、上述のような固体撮像装置では、定電流で画
素を駆動するのは、水平ブランキング期間の10μs程
度の期間であり、水平ブランキング期間の初めに図2ま
たは図4の期間(1)(2)の動作を行い、期間(3)
で画素を駆動するので、上述のように本形態の定電流回
路がダイナミックな回路構成であっても、この期間内は
電位が安定しているので問題なく実施できる。
On the other hand, in the present embodiment, the threshold current of each MOS transistor is set by arranging hundreds of the constant current circuits described in FIGS. 1 to 5 in the constant current section 23. Since a current having a constant voltage applied to the gate flows from, the influence of the variation in the threshold value of each MOS transistor can be eliminated and the above-mentioned conventional problem can be solved. Note that in the solid-state imaging device as described above, the pixel is driven with a constant current for a period of about 10 μs of the horizontal blanking period, and at the beginning of the horizontal blanking period, the period (1) in FIG. 2 or 4 is used. The operation of (2) is performed and the period (3)
Since the pixel is driven by, even if the constant current circuit of this embodiment has a dynamic circuit configuration as described above, since the potential is stable during this period, the operation can be performed without any problem.

【0024】以上のように本実施の形態では、MOSト
ランジスタの閾値のばらつきの影響を排除した定電流源
を得ることができる。したがって、電流値のばらつきを
なくすことが可能である。また、閾値のばらつき分の設
計マージンを不要にすることができる。また、図5に示
すような固体撮像装置に応用した場合、定電流源のばら
つきに起因する縦筋状の固定パターンノイズをなくすこ
とができ、また、設計マージンを削って固体撮像装置の
低電圧化を実現することができる。なお、上述した実施
の形態では、定電流回路を構成する電界効果トランジス
タとして、NチャネルMOSトランジスタを利用した例
について説明したが、電源の極性等を変更することによ
り、PチャネルMOSトランジスタやその他の電界効果
トランジスタを用いることも可能である。また、定電流
回路を設ける回路装置としては、上述のような固体撮像
装置に限定されるものではなく、種々の回路装置に用い
ることが可能である。
As described above, in the present embodiment, it is possible to obtain a constant current source that eliminates the influence of variations in the threshold value of MOS transistors. Therefore, it is possible to eliminate variations in current value. Further, it is possible to eliminate the need for a design margin corresponding to the variation of the threshold value. When applied to the solid-state imaging device as shown in FIG. 5, it is possible to eliminate fixed pattern noise in the form of vertical stripes due to variations in the constant current source, and reduce the design margin to reduce the low voltage of the solid-state imaging device. Can be realized. In the above-described embodiment, an example in which an N-channel MOS transistor is used as the field effect transistor forming the constant current circuit has been described. However, by changing the polarity of the power supply, the P-channel MOS transistor and other It is also possible to use field effect transistors. Further, the circuit device provided with the constant current circuit is not limited to the solid-state imaging device as described above, but can be used in various circuit devices.

【0025】[0025]

【発明の効果】以上説明したように本発明の定電流回路
によれば、定電流源となる電界効果トランジスタのゲー
ト電位に所定の小電流に対応する電圧を付与した後、容
量結合によってゲート電位を変化させて電界効果トラン
ジスタに大電流を流し、定電流を得るようにしたことか
ら、定電流源となるトランジスタの閾値のばらつきの影
響を受けることなく、高精度の定電流を供給することが
できる。
As described above, according to the constant current circuit of the present invention, after the voltage corresponding to a predetermined small current is applied to the gate potential of the field effect transistor serving as the constant current source, the gate potential is capacitively coupled. Since a large current is made to flow in the field effect transistor by changing the constant current to obtain a constant current, it is possible to supply a high-precision constant current without being affected by the variation in the threshold value of the transistor serving as the constant current source. it can.

【0026】また、本発明の固体撮像装置によれば、画
素部の単位画素の定電流回路として、定電流源となる電
界効果トランジスタのゲート電位に所定の小電流に対応
する電圧を付与した後、容量結合によってゲート電位を
変化させて電界効果トランジスタに大電流を流し、定電
流を得るような構成を用いたことから、画素部の各単位
画素に定電流源となるトランジスタの閾値のばらつきの
影響を受けることなく、高精度の定電流を供給すること
が可能となり、特性の均一な画素信号を得ることがで
き、画質の良好な固体撮像装置を提供することができ
る。
Further, according to the solid-state image pickup device of the present invention, after a voltage corresponding to a predetermined small current is applied to the gate potential of the field effect transistor serving as a constant current source as a constant current circuit of the unit pixel of the pixel section. Since the configuration in which a large current is made to flow in the field effect transistor by changing the gate potential by capacitive coupling to obtain a constant current is used, the variation in the threshold value of the transistor serving as the constant current source in each unit pixel of the pixel portion It is possible to supply a high-precision constant current without being affected, a pixel signal with uniform characteristics can be obtained, and a solid-state imaging device with good image quality can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態例による定電流回路
を示すブロック図である。
FIG. 1 is a block diagram showing a constant current circuit according to a first exemplary embodiment of the present invention.

【図2】図1に示す定電流回路の動作を示すタイミング
チャートである。
FIG. 2 is a timing chart showing the operation of the constant current circuit shown in FIG.

【図3】本発明の第2の実施の形態例による定電流回路
を示すブロック図である。
FIG. 3 is a block diagram showing a constant current circuit according to a second exemplary embodiment of the present invention.

【図4】図3に示す定電流回路の動作を示すタイミング
チャートである。
FIG. 4 is a timing chart showing the operation of the constant current circuit shown in FIG.

【図5】図1または図3に示す定電流回路の具体的構成
例を示すブロック図である。
5 is a block diagram showing a specific configuration example of the constant current circuit shown in FIG. 1 or FIG.

【図6】本発明の実施の形態例による固体撮像装置の一
例を示すブロック図である。
FIG. 6 is a block diagram showing an example of a solid-state imaging device according to an embodiment of the present invention.

【図7】従来のカレントミラーを用いた定電流回路の構
成例を示す回路図である。
FIG. 7 is a circuit diagram showing a configuration example of a constant current circuit using a conventional current mirror.

【符号の説明】[Explanation of symbols]

Tr1……MOSトランジスタ、SW1、SW2、SW
3……スイッチ、C1……コンデンサ、R1……抵抗、
1……電圧印加用端子、2……回路。
Tr1 ... MOS transistor, SW1, SW2, SW
3 ... switch, C1 ... condenser, R1 ... resistance,
1 ... Terminal for voltage application, 2 ... Circuit.

フロントページの続き (72)発明者 中村 信男 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 阿部 高志 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 藤田 博明 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 船津 英一 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 佐藤 弘樹 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Fターム(参考) 4M118 AB01 BA14 FA06 5C024 CX04 GY31 HX48 5F038 AV13 AZ07 DF01 EZ20 5H430 BB01 BB09 BB12 EE06 Continued front page    (72) Inventor Nobuo Nakamura             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Takashi Abe             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Hiroaki Fujita             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Eiichi Funazu             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Hiroki Sato             134, Kobe-cho, Hodogaya-ku, Yokohama-shi, Kanagawa               Sony LSI Design Stock Association             In-house F-term (reference) 4M118 AB01 BA14 FA06                 5C024 CX04 GY31 HX48                 5F038 AV13 AZ07 DF01 EZ20                 5H430 BB01 BB09 BB12 EE06

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 所定の回路に定電流を供給する電界効果
トランジスタと、 前記電界効果トランジスタのゲート電位に所定の小電流
に対応する電圧を付与した後、容量結合によってゲート
電位を変化させて電界効果トランジスタに大電流を流
し、前記所定の回路に定電流として供給する制御手段
と、 を有することを特徴とする定電流回路。
1. A field effect transistor for supplying a constant current to a predetermined circuit, a gate potential of the field effect transistor is applied with a voltage corresponding to a predetermined small current, and then the gate potential is changed by capacitive coupling to generate an electric field. A constant current circuit, comprising: a control unit that applies a large current to the effect transistor and supplies the effect transistor as a constant current.
【請求項2】 前記所定の小電流が動的に0に漸近する
電流値であることを特徴とする請求項1記載の定電流回
路。
2. The constant current circuit according to claim 1, wherein the predetermined small current has a current value that dynamically approaches 0.
【請求項3】 前記電界効果トランジスタのゲート端に
前記容量結合用のコンデンサを介して接続される電圧印
加用端子と、前記電界効果トランジスタの第1のチャネ
ル端に接続された第1の基準電位と、前記電界効果トラ
ンジスタの第2のチャネル端とゲート端との間を開閉す
る第1のスイッチとを有することを特徴とする請求項1
記載の定電流回路。
3. A voltage application terminal connected to the gate end of the field effect transistor via the capacitor for capacitive coupling, and a first reference potential connected to a first channel end of the field effect transistor. And a first switch that opens and closes between the second channel end and the gate end of the field effect transistor.
The described constant current circuit.
【請求項4】 前記制御手段は、第1のスイッチを閉じ
た状態で所定の小電流を流し、電界効果トランジスタの
ゲート電位を決定した後、第1のスイッチを開放し、前
記電圧印加用端子に大電圧を印加することを特徴とする
請求項3記載の定電流回路。
4. The control means causes a predetermined small current to flow with the first switch closed and determines the gate potential of the field effect transistor, and then opens the first switch to set the voltage application terminal. The constant current circuit according to claim 3, wherein a large voltage is applied to the circuit.
【請求項5】 前記電界効果トランジスタの第2のチャ
ネル端と第2の基準電位との間に設けられる抵抗と、電
界効果トランジスタの第2のチャネル端と前記抵抗との
間を開閉する第3のスイッチとを有することを特徴とす
る請求項3記載の定電流回路。
5. A resistor provided between the second channel end of the field effect transistor and a second reference potential, and a third resistor for opening and closing between the second channel end of the field effect transistor and the resistor. 4. The constant current circuit according to claim 3, further comprising:
【請求項6】 前記制御手段は、第1のスイッチおよび
第3のスイッチを閉じた状態で所定の小電流を流し、電
界効果トランジスタのゲート電位を決定した後、第1の
スイッチを開放し、次に第3のスイッチを開放し、次に
第2のスイッチを閉じ、前記電圧印加用端子に大電圧を
印加することを特徴とする請求項5記載の定電流回路。
6. The control means causes a predetermined small current to flow with the first switch and the third switch closed, determines the gate potential of the field effect transistor, and then opens the first switch, 6. The constant current circuit according to claim 5, wherein the third switch is opened, then the second switch is closed, and a large voltage is applied to the voltage application terminal.
【請求項7】 前記電界効果トランジスタの第2のチャ
ネル端と前記所定の回路との間を開閉する第2のスイッ
チとを有することを特徴とする請求項3記載の定電流回
路。
7. The constant current circuit according to claim 3, further comprising a second switch that opens and closes between the second channel end of the field effect transistor and the predetermined circuit.
【請求項8】 前記制御手段は、第1のスイッチおよび
第2のスイッチを閉じた状態で所定の小電流を流し、次
いで第2のスイッチを開放することにより、電界効果ト
ランジスタのゲート端をフローティング状態とすること
により、所定の小電流値を0に漸近させ、その後、第1
のスイッチを開放し、前記電圧印加用端子に大電圧を印
加することを特徴とする請求項7記載の定電流回路。
8. The control means causes a predetermined small current to flow with the first switch and the second switch closed, and then opens the second switch, thereby floating the gate end of the field effect transistor. By setting the state, the predetermined small current value is gradually approached to 0, and then the first
The constant current circuit according to claim 7, wherein the switch is opened to apply a large voltage to the voltage application terminal.
【請求項9】 前記電界効果トランジスタがNチャネル
MOSトランジスタであることを特徴とする請求項1記
載の定電流回路。
9. The constant current circuit according to claim 1, wherein the field effect transistor is an N-channel MOS transistor.
【請求項10】 前記電界効果トランジスタがPチャネ
ルMOSトランジスタであることを特徴とする請求項1
記載の定電流回路。
10. The field effect transistor is a P channel MOS transistor.
The described constant current circuit.
【請求項11】 複数の単位画素を2次元配列して構成
される画素部と、前記画素部の各単位画素から画素信号
を順次読み出す画素駆動手段と、前記画素部から読み出
された画素信号に所定の信号処理を施す信号処理手段
と、前記画素部の各単位画素に列毎または行毎に定電流
を供給する定電流部とを有し、 前記単位画素が入射光の光量に応じた信号電荷を生成す
る光電変換素子と、前記光電変換素子によって生成され
た信号電荷を電気信号に変換して出力するゲート回路と
を有して構成された固体撮像装置において、 前記定電流部は、前記画素部の各単位画素の列毎または
行毎に定電流回路を有し、前記定電流回路は、前記単位
画素に定電流を供給する電界効果トランジスタと、前記
電界効果トランジスタのゲート電位に所定の小電流に対
応する電圧を付与した後、容量結合によってゲート電位
を変化させて電界効果トランジスタに大電流を流し、前
記画素部の各単位画素に定電流として供給する制御手段
とを有する、 ことを特徴とする固体撮像装置。
11. A pixel unit configured by arranging a plurality of unit pixels two-dimensionally, a pixel driving unit that sequentially reads pixel signals from each unit pixel of the pixel unit, and a pixel signal read from the pixel unit. And a constant current unit that supplies a constant current to each unit pixel of the pixel unit for each column or each row, and the unit pixel corresponds to the amount of incident light. In a solid-state imaging device configured to include a photoelectric conversion element that generates a signal charge and a gate circuit that converts the signal charge generated by the photoelectric conversion element into an electric signal and outputs the electric signal, the constant current unit, A constant current circuit is provided for each column or row of each unit pixel of the pixel unit, and the constant current circuit has a field effect transistor that supplies a constant current to the unit pixel and a predetermined gate potential of the field effect transistor. Against a small current of And a control means for changing the gate potential by capacitive coupling to cause a large current to flow through the field effect transistor and supplying it as a constant current to each unit pixel of the pixel portion. Imaging device.
JP2002025490A 2002-02-01 2002-02-01 Constant-current circuit and solid-state image pickup device Pending JP2003228427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025490A JP2003228427A (en) 2002-02-01 2002-02-01 Constant-current circuit and solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025490A JP2003228427A (en) 2002-02-01 2002-02-01 Constant-current circuit and solid-state image pickup device

Publications (1)

Publication Number Publication Date
JP2003228427A true JP2003228427A (en) 2003-08-15

Family

ID=27747632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025490A Pending JP2003228427A (en) 2002-02-01 2002-02-01 Constant-current circuit and solid-state image pickup device

Country Status (1)

Country Link
JP (1) JP2003228427A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317441B2 (en) 2002-10-09 2008-01-08 Mitsubishi Denki Kabushiki Kaisha Constant current circuit, drive circuit and image display device
JP2009044486A (en) * 2007-08-09 2009-02-26 Nikon Corp Solid-state imaging apparatus, and electronic camera
JP2015216434A (en) * 2014-05-08 2015-12-03 キヤノン株式会社 Imaging device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317441B2 (en) 2002-10-09 2008-01-08 Mitsubishi Denki Kabushiki Kaisha Constant current circuit, drive circuit and image display device
JP2009044486A (en) * 2007-08-09 2009-02-26 Nikon Corp Solid-state imaging apparatus, and electronic camera
JP2015216434A (en) * 2014-05-08 2015-12-03 キヤノン株式会社 Imaging device
US9986190B2 (en) 2014-05-08 2018-05-29 Canon Kabushiki Kaisha Imaging apparatus, method of driving imaging apparatus, and apparatus using the imaging apparatus
US10764524B2 (en) 2014-05-08 2020-09-01 Canon Kabushiki Kaisha Imaging apparatus, method of driving imaging apparatus, and apparatus using the imaging apparatus

Similar Documents

Publication Publication Date Title
JP4517707B2 (en) CMOS image sensor having a 4-transistor pixel sensor
US7489355B2 (en) CMOS active pixel with hard and soft reset
JP6407083B2 (en) Photoelectric conversion device and photoelectric conversion system
KR100660193B1 (en) Self compensating correlated double sampling circuit
US6635857B1 (en) Method and apparatus for a pixel cell architecture having high sensitivity, low lag and electronic shutter
US7525587B2 (en) Image sensors with pixel reset
US6903771B2 (en) Image pickup apparatus
AU2002310751A1 (en) Cmos image sensor and method for operating a cmos image sensor with increased dynamic range
US7133074B1 (en) Image sensor circuits including sampling circuits used therein for performing correlated double sampling
US7215369B2 (en) Compact pixel reset circuits using reversed current readout
US20030025816A1 (en) Image pickup apparatus
US9270905B2 (en) Readout circuit, solid-state imaging apparatus, and method for driving readout circuit
JP2003087662A (en) Solid-state imaging apparatus
US5986702A (en) Solid state image pickup device
JP2003228427A (en) Constant-current circuit and solid-state image pickup device
US6952226B2 (en) Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance
JP3596130B2 (en) Booster circuit, solid-state imaging device equipped with the same
US20080061830A1 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
JP2002044523A (en) Semiconductor imaging device
US8149605B2 (en) Compact and accurate analog memory for CMOS imaging pixel detectors
JP2010148008A (en) Solid-state imaging apparatus
JPH08251489A (en) Solid-state image pickup device
JPH08251490A (en) Solid-state image pickup device
JPH09181299A (en) Charge-voltage conversion circuit and solid-state image pickup device