JPH09107120A - Optical-to-electrical transducer - Google Patents

Optical-to-electrical transducer

Info

Publication number
JPH09107120A
JPH09107120A JP7263929A JP26392995A JPH09107120A JP H09107120 A JPH09107120 A JP H09107120A JP 7263929 A JP7263929 A JP 7263929A JP 26392995 A JP26392995 A JP 26392995A JP H09107120 A JPH09107120 A JP H09107120A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
idling
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7263929A
Other languages
Japanese (ja)
Inventor
Takashi Tsukada
隆士 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP7263929A priority Critical patent/JPH09107120A/en
Publication of JPH09107120A publication Critical patent/JPH09107120A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To perform high-speed switching response by amplifying the on/off threshold current of a light receiving element at a front step and rear step mirror circuits and outputting the amplified on/off signal from a constant current circuit. SOLUTION: An idling constant current circuit 60 outputs constant current Io of several μA, which is about the same as the threshold current Iref of a light receiving diode PD. An idling current circuit 40 is composed of transistors TrQ41 Q43 . The idling current I41 , which is to be subtracted from the collector of the TrQ41 by the TrQ42 , is about the same as the threshold current, since the idling current I41 is the same as the idling constant current Io , and the idling current I42 , which is to be subtracted from the collector of the TrQ12 by the TrQ43 , is the value obtained by amplifying the idling constant current Io at the front step mirror circuit 10. At the rear-step mirror 20, the value obtained by amplifying the current I41 at the front-step mirror circuit 10 and the current I42 are offset, and the influence of the idling circuit 40 is eliminated on the output current of the constant current circuit 30. Thus, high-speed switching is allowed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はファトダイオードと信号
処理回路を一体化した光電変換装置にかかり、特にオン
/オフ信号を高速に検出して出力信号の応答速度を高め
る改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device in which a fat diode and a signal processing circuit are integrated, and more particularly to an improvement for detecting an on / off signal at a high speed and increasing a response speed of an output signal.

【0002】[0002]

【従来の技術】光電変換装置は、例えば本出願人の提案
にかかる特開平4−51157号公報等に開示されてい
るように、半導体リレー装置等に使用されている。図2
は、従来装置の回路図である。図において、前段ミラー
回路10は、一対のpnpトランジスタQ11,Q12を有
しており、エミッタ端子は電源ラインVccと接続され、
ベース端子は共通に接続されると共に、トランジスタQ
11のコレクタ端子と接続されている。またトランジスタ
Q11のコレクタ端子は、受光ダイオードPDのカソード
端子と接続されている。受光ダイオードPDのアノード
端子は、コモンと接続されている。
2. Description of the Related Art A photoelectric conversion device is used in a semiconductor relay device or the like as disclosed in, for example, Japanese Patent Application Laid-Open No. 4-51157 proposed by the present applicant. FIG.
FIG. 4 is a circuit diagram of a conventional device. In the figure, the pre-stage mirror circuit 10 has a pair of pnp transistors Q11 and Q12, the emitter terminal of which is connected to the power supply line Vcc,
The base terminals are commonly connected and the transistor Q
It is connected to 11 collector terminals. The collector terminal of the transistor Q11 is connected to the cathode terminal of the light receiving diode PD. The anode terminal of the light receiving diode PD is connected to the common.

【0003】後段ミラー回路20は、一対のnpnトラ
ンジスタQ21,Q22を有しており、エミッタ端子はコモ
ンに接続され、ベース端子は共通に接続されると共に、
トランジスタQ21のコレクタ端子と接続されている。ト
ランジスタQ21のコレクタ端子は、トランジスタQ12の
コレクタ端子と接続されている。トランジスタQ22のコ
レクタ端子は、定電流回路30を介して電源ラインVcc
と接続されている。定電流回路30は、受光ダイオード
PDのオン/オフに関するしきい値電流Irefに対し
て、前段ミラー回路10の増幅率Aと、後段ミラー回路
20の増幅率Bを掛けた一定電流IrefxAxBを出力端
子Voより出力している。なお、この増幅率Aは例えば
7とし、増幅率Bは例えば3とする。
The rear stage mirror circuit 20 has a pair of npn transistors Q21 and Q22. The emitter terminal is connected to common and the base terminal is commonly connected.
It is connected to the collector terminal of the transistor Q21. The collector terminal of the transistor Q21 is connected to the collector terminal of the transistor Q12. The collector terminal of the transistor Q22 is connected to the power line Vcc via the constant current circuit 30.
Is connected to The constant current circuit 30 outputs a constant current IrefxAxB obtained by multiplying the threshold current Iref related to ON / OFF of the light receiving diode PD by the amplification factor A of the front stage mirror circuit 10 and the amplification factor B of the rear stage mirror circuit 20. Output from Vo. The amplification factor A is 7 and the amplification factor B is 3, for example.

【0004】[0004]

【発明が解決しようとする課題】しかし、従来回路によ
れば、受光ダイオードPDのオン時の信号電流は100n
A〜10μAであり、オフ時は暗電流分だけなので実質
的に0nAである。この検出をカレントミラー回路1
0,20で行う時、オンからオフに変化する時、トラン
ジスタのベース端子に注入されていた小数キャリアの蓄
積により(ベース蓄積時間)スイッチングの応答が非常
に遅くなるという課題があった。
However, according to the conventional circuit, the signal current when the light receiving diode PD is on is 100 n.
It is A to 10 μA, and is substantially 0 nA because it is only the dark current when it is off. This detection is performed by the current mirror circuit 1
When it is performed at 0 and 20, when switching from on to off, there is a problem that the switching response becomes very slow due to the accumulation of the minority carriers injected into the base terminal of the transistor (base accumulation time).

【0005】このベース蓄積時間の影響を解決する回路
として、図3の回路が使用されている。図2の回路に、
アイドリング回路40と微小定電流回路50が付設され
ている。アイドリング回路40は、一対のnpnトラン
ジスタQ41,Q42を有しており、エミッタ端子はコモン
に接続され、ベース端子は共通に接続されると共に、微
小定電流回路50を介して電源ラインVccと接続された
トランジスタQ41のコレクタ端子と接続されている。ト
ランジスタQ42のコレクタ端子は、トランジスタQ11の
コレクタ端子と接続されている。微小定電流回路50
は、受光ダイオードPDのしきい値電流Irefに対し
て、10%以下の微小電流を流して、カレントミラー回
路10,20のスイッチング応答を改善している。
The circuit of FIG. 3 is used as a circuit for solving the influence of the base accumulation time. In the circuit of Figure 2,
An idling circuit 40 and a minute constant current circuit 50 are attached. The idling circuit 40 has a pair of npn transistors Q41 and Q42. The emitter terminal is connected to common, the base terminal is connected in common, and the minute constant current circuit 50 is connected to the power supply line Vcc. Connected to the collector terminal of the transistor Q41. The collector terminal of the transistor Q42 is connected to the collector terminal of the transistor Q11. Micro constant current circuit 50
Supplies a minute current of 10% or less with respect to the threshold current Iref of the light receiving diode PD to improve the switching response of the current mirror circuits 10 and 20.

【0006】しかし、この改良された従来回路による
と、微小定電流回路50の微小電流値は、例えば10n
Aという値となり、通常の回路設計で用いる数μA程度
の定電流回路が採用できず、特殊な回路設計が必要にな
るという課題があった。また、アイドリング回路で改良
したスイッチング速度でも、現在の高速スイッチング動
作の要請に対しては応答が遅く、さらなる高速スイッチ
ング速度が求められていた。本発明はこのような課題を
解決したもので、簡単な回路設計で、スイッチング応答
が高速な光電変換装置を提供することを目的とする。
However, according to this improved conventional circuit, the minute current value of the minute constant current circuit 50 is, for example, 10 n.
The value becomes A, and there is a problem that a constant current circuit of about several μA used in a normal circuit design cannot be adopted and a special circuit design is required. Further, even with the switching speed improved by the idling circuit, the response is slow in response to the current request for high-speed switching operation, and further higher switching speed has been required. The present invention solves such a problem, and an object thereof is to provide a photoelectric conversion device having a simple circuit design and a high switching response.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成する本
発明は、受光素子PDに接続された第1のトランジスタ
Q11と、この第1のトランジスタに流れる電流を所定の
割合Aで増幅する第2のトランジスタQ12を有する前段
ミラー回路10と、この第2のトランジスタと接続され
る第3のトランジスタQ21と、この第3のトランジスタ
に流れる電流を所定の割合Bで増幅する第4のトランジ
スタQ22を有する後段ミラー回路20と、当該受光素子
のしきい値電流Irefを前段及び後段ミラー回路の定め
る増幅率AxBで増幅した定電流を出力する定電流回路
30と、前記受光素子のしきい値電流と同じ程度の定電
流Ioを出力するアイドリング定電流回路60と、この
アイドリング定電流回路に接続された第5のトランジス
タQ41と、この第5のトランジスタに流れる電流と同一
電流を前記第1のトランジスタと受光素子の接続点に供
給する第6のトランジスタQ42と、この第5のトランジ
スタに流れる電流を前記前段ミラー回路と同一増幅率で
増幅し、前記第2のトランジスタと第3のトランジスタ
の接続点に供給する第7のトランジスタQ43とを有する
アイドリング回路40とを具備することを特徴としてい
る。
According to the present invention for achieving the above object, there is provided a first transistor Q11 connected to a light receiving element PD and a first transistor Q11 for amplifying a current flowing through the first transistor at a predetermined ratio A. The front-stage mirror circuit 10 having the second transistor Q12, the third transistor Q21 connected to the second transistor, and the fourth transistor Q22 for amplifying the current flowing through the third transistor at a predetermined ratio B are provided. The rear-stage mirror circuit 20 having the same, the constant-current circuit 30 for outputting a constant current obtained by amplifying the threshold current Iref of the light-receiving element with an amplification factor AxB defined by the front-stage and rear-stage mirror circuits, and the threshold current of the light-receiving element The idling constant current circuit 60 that outputs a constant current Io of the same degree, the fifth transistor Q41 connected to the idling constant current circuit, and the fifth transistor Q41. A sixth transistor Q42 supplying the same current as the current flowing through the transistor to the connection point between the first transistor and the light receiving element, and the current flowing through the fifth transistor are amplified with the same amplification factor as that of the preceding stage mirror circuit, And an idling circuit 40 having a seventh transistor Q43 supplied to the connection point of the second transistor and the third transistor.

【0008】[0008]

【作用】本発明の構成によれば、受光素子のオン/オフ
のしきい値電流に対して、前段及び後段ミラー回路1
0,20によって増幅して、定電流回路30から増幅さ
れたオン/オフ信号電流を出力している。アイドリング
回路40は、しきい値電流と同じ程度の定電流をアイド
リング定電流回路60より入力して、前段ミラー回路の
入力側には同一のアイドリング電流を供給し、後段ミラ
ー回路には前段ミラー回路と同一割合で増幅したアイド
リング電流を供給する。すると、定電流回路30では、
アイドリング回路40の影響は差動的構成により消去さ
れ、前段ミラー回路はアイドリング電流によりベース蓄
積時間の影響を殆ど受けず、高速のスイッチング応答が
可能になる。
According to the structure of the present invention, the front-stage and rear-stage mirror circuits 1 with respect to the ON / OFF threshold current of the light receiving element
The amplified on / off signal current is output from the constant current circuit 30 after being amplified by 0 and 20. The idling circuit 40 inputs a constant current of the same level as the threshold current from the idling constant current circuit 60, supplies the same idling current to the input side of the front stage mirror circuit, and supplies the same idle current to the rear stage mirror circuit. Supply the idling current amplified at the same ratio as. Then, in the constant current circuit 30,
The influence of the idling circuit 40 is eliminated by the differential configuration, and the pre-stage mirror circuit is hardly affected by the base accumulation time due to the idling current, and high-speed switching response becomes possible.

【0009】[0009]

【実施例】以下図面を用いて、本発明を説明する。図1
は本発明の一実施例を示す光電変換装置の構成斜視図で
ある。なお、図1において前記図1及び図2と同一構成
構成要素には同一符号を付して説明を省略する。図にお
いて、アイドリング定電流回路60は、受光ダイオード
PDのしきい値電流Irefと同じ程度の定電流Ioを出力
するもので、数μA程度で差し支えない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG.
FIG. 3 is a configuration perspective view of a photoelectric conversion device showing an embodiment of the present invention. In FIG. 1, the same components as those in FIGS. 1 and 2 are designated by the same reference numerals and the description thereof will be omitted. In the figure, the idling constant current circuit 60 outputs a constant current Io that is about the same as the threshold current Iref of the light receiving diode PD, and may be about several μA.

【0010】アイドリング回路40には、一対のnpn
トランジスタQ41,Q42に加えて第3トランジスタQ43
を有しており、エミッタ端子はコモンに接続され、ベー
ス端子は共通に接続される。トランジスタQ41のコレク
タ端子は、アイドリング定電流回路60を介して電源ラ
インVccと接続されると共に、各トランジスタQ41,Q4
2,Q43のベース端子と接続されている。トランジスタQ
42のコレクタ端子は、トランジスタQ11のコレクタ端子
と接続されている。トランジスタQ43のコレクタ端子
は、トランジスタQ21のコレクタ端子と接続されてい
る。各トランジスタQ41,Q42,Q43の電流増幅率は1:1:
Aを充足するものとする。
The idling circuit 40 includes a pair of npns.
Third transistor Q43 in addition to transistors Q41 and Q42
And the emitter terminals are connected to common and the base terminals are connected in common. The collector terminal of the transistor Q41 is connected to the power supply line Vcc through the idling constant current circuit 60, and the transistors Q41 and Q4 are connected.
It is connected to the base terminal of 2, Q43. Transistor Q
The collector terminal of 42 is connected to the collector terminal of the transistor Q11. The collector terminal of the transistor Q43 is connected to the collector terminal of the transistor Q21. The current amplification factor of each transistor Q41, Q42, Q43 is 1: 1:
A shall be satisfied.

【0011】このように構成された装置の動作を次に説
明する。トランジスタQ42がトランジスタQ11のコレク
タ端子から引くアイドリング電流I41は、アイドリング
定電流Ioと同一であるから、しきい値電流と同じ程度
となっている。また、トランジスタQ43がトランジスタ
Q12のコレクタ端子から引くアイドリング電流I42は、
アイドリング定電流Ioを前段ミラー回路10で増幅し
た値となっている。ここで、後段ミラー回路20では、
アイドリング電流I41を前段ミラー回路10で増幅した
電流と、アイドリング電流I42とが相殺されて、定電流
回路30の出力電流ではアイドリング回路40の影響が
消去されている。
Next, the operation of the thus constructed apparatus will be described. Since the idling current I41 drawn by the transistor Q42 from the collector terminal of the transistor Q11 is the same as the idling constant current Io, it is about the same as the threshold current. Further, the idling current I42 drawn by the transistor Q43 from the collector terminal of the transistor Q12 is
It is a value obtained by amplifying the idling constant current Io by the pre-stage mirror circuit 10. Here, in the rear stage mirror circuit 20,
The current obtained by amplifying the idling current I41 by the pre-stage mirror circuit 10 and the idling current I42 are offset, and the output current of the constant current circuit 30 eliminates the influence of the idling circuit 40.

【0012】スイッチングの応答速度は、電流値の少な
い前段ミラー回路10が支配的になっている。ここで
は、前段ミラー回路10にアイドリング電流I41を供給
しているので、ベース蓄積時間の影響を殆ど受けないで
スイッチング動作を行えるので、応答速度が早くなる。
The switching response speed is dominated by the front stage mirror circuit 10 having a small current value. Here, since the idling current I41 is supplied to the front stage mirror circuit 10, the switching operation can be performed with almost no influence of the base accumulation time, so that the response speed becomes faster.

【0013】次に、シミュレーションによる応答時間の
相違を比較する。ここでは、しきい値電流Irefを10
0nAとして計算した。オンからオフへの応答時間TON
OFFは次のように、従来例に比較して数分の1と高速
化された。 図1(実施例) TONOFFは 〜5μS。 図2(従来例) TONOFFは20〜30μS。 図3(従来例) TONOFFは15〜20μS。
Next, the difference in response time by simulation will be compared. Here, the threshold current Iref is set to 10
Calculated as 0 nA. Response time from ON to OFF T ON
→ The OFF speed is increased to a fraction of that of the conventional example as follows. Figure 1 (Example) T ONOFF is ~ 5μS. Fig. 2 (Conventional example) T ONOFF is 20 to 30 μS. Figure 3 (Conventional example) T ONOFF is 15 to 20 μS.

【0014】[0014]

【発明の効果】以上説明したように、本発明によればア
イドリング回路40を設けて、前段ミラー回路の入力側
にはしきい値電流と同じ程度のアイドリング電流を供給
しているので、ベース蓄積時間の影響を殆ど受けない高
速のスイッチング動作を行うという効果がある。また、
後段ミラー回路には前段ミラー回路と同一割合で増幅し
たアイドリング電流を供給して、アイドリング回路40
の影響を差動的構成により消去しているので、信号の歪
曲もない。さらに、アイドリング定電流回路60は、通
常の定電流回路の構成で対応できるので、従来用いられ
ていた微小定電流回路に比較して回路設計が簡単になる
という効果がある。
As described above, according to the present invention, since the idling circuit 40 is provided and the idling current of the same level as the threshold current is supplied to the input side of the front stage mirror circuit, the base accumulation is performed. This has the effect of performing high-speed switching operation that is hardly affected by time. Also,
The idling current amplified by the same ratio as the former mirror circuit is supplied to the latter mirror circuit, and the idling circuit 40 is supplied.
Since the influence of is eliminated by the differential configuration, there is no signal distortion. Further, since the idling constant current circuit 60 can cope with the configuration of a normal constant current circuit, there is an effect that the circuit design becomes simple as compared with the conventionally used minute constant current circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す光電変換装置の構成斜
視図である。
FIG. 1 is a configuration perspective view of a photoelectric conversion device showing an embodiment of the present invention.

【図2】従来装置の回路図である。FIG. 2 is a circuit diagram of a conventional device.

【図3】改良された従来装置の回路図である。FIG. 3 is a circuit diagram of an improved conventional device.

【符号の説明】[Explanation of symbols]

10 前段ミラー回路 20 後段ミラー回路 30 定電流回路 40 アイドリング回路 60 アイドリング定電流回路 10 Front-stage mirror circuit 20 Rear-stage mirror circuit 30 Constant current circuit 40 Idling circuit 60 Idling constant current circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】受光素子(PD)に接続された第1のトラ
ンジスタ(Q11)と、この第1のトランジスタに流れる
電流を所定の割合(A)で増幅する第2のトランジスタ
(Q12)を有する前段ミラー回路(10)と、 この第2のトランジスタ(Q12)と接続される第3のト
ランジスタ(Q21)と、この第3のトランジスタに流れ
る電流を所定の割合(B)で増幅する第4のトランジス
タ(Q22)を有する後段ミラー回路(20)と、 当該受光素子のしきい値電流(Iref)を前段及び後段ミ
ラー回路の定める増幅率(AxB)で増幅した定電流を
出力する定電流回路(30)と、 前記受光素子のしきい値電流と同じ程度の定電流(Io)
を出力するアイドリング定電流回路(60)と、 このアイドリング定電流回路に接続された第5のトラン
ジスタ(Q41)と、この第5のトランジスタに流れる電
流と同一電流を前記第1のトランジスタと受光素子の接
続点に供給する第6のトランジスタ(Q42)と、この第
5のトランジスタに流れる電流を前記前段ミラー回路と
同一増幅率で増幅し、前記第2のトランジスタと第3の
トランジスタの接続点に供給する第7のトランジスタ
(Q43)とを有するアイドリング回路(40)と、 を具備することを特徴とする光電変換装置。
1. A first transistor (Q11) connected to a light receiving element (PD), and a second transistor (Q12) for amplifying a current flowing through the first transistor at a predetermined rate (A). The front-stage mirror circuit (10), the third transistor (Q21) connected to the second transistor (Q12), and the fourth transistor for amplifying the current flowing through the third transistor at a predetermined ratio (B). A rear stage mirror circuit (20) having a transistor (Q22), and a constant current circuit (aref) which outputs a constant current obtained by amplifying a threshold current (Iref) of the light receiving element with an amplification factor (AxB) determined by the front stage and rear stage mirror circuits. 30) and a constant current (Io) about the same as the threshold current of the light receiving element.
An idling constant current circuit (60) for outputting the current, a fifth transistor (Q41) connected to the idling constant current circuit, and the same current flowing through the fifth transistor as the first transistor and the light receiving element. The current flowing through the sixth transistor (Q42) and the fifth transistor supplied to the connection point of the second transistor is amplified with the same amplification factor as that of the previous stage mirror circuit, and is connected to the connection point of the second transistor and the third transistor. An idling circuit (40) having a supplying seventh transistor (Q43), and a photoelectric conversion device comprising:
JP7263929A 1995-10-12 1995-10-12 Optical-to-electrical transducer Pending JPH09107120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7263929A JPH09107120A (en) 1995-10-12 1995-10-12 Optical-to-electrical transducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7263929A JPH09107120A (en) 1995-10-12 1995-10-12 Optical-to-electrical transducer

Publications (1)

Publication Number Publication Date
JPH09107120A true JPH09107120A (en) 1997-04-22

Family

ID=17396229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7263929A Pending JPH09107120A (en) 1995-10-12 1995-10-12 Optical-to-electrical transducer

Country Status (1)

Country Link
JP (1) JPH09107120A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198341A (en) * 2001-12-27 2003-07-11 Fuji Electric Co Ltd Current-amplifying comparator
JP2007104177A (en) * 2005-10-03 2007-04-19 Matsushita Electric Ind Co Ltd Light-receiving amplifier circuit and optical pick-up device using the same
JP2012514424A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Optical transceiver IC
CN104880250A (en) * 2015-06-11 2015-09-02 烽火通信科技股份有限公司 Circuit and method for detecting the received optical signal intensity in wide dynamic range

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198341A (en) * 2001-12-27 2003-07-11 Fuji Electric Co Ltd Current-amplifying comparator
JP2007104177A (en) * 2005-10-03 2007-04-19 Matsushita Electric Ind Co Ltd Light-receiving amplifier circuit and optical pick-up device using the same
JP2012514424A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Optical transceiver IC
CN104880250A (en) * 2015-06-11 2015-09-02 烽火通信科技股份有限公司 Circuit and method for detecting the received optical signal intensity in wide dynamic range

Similar Documents

Publication Publication Date Title
EP0862264A2 (en) Feedback amplifier and optical receiver using the same
JPH09107120A (en) Optical-to-electrical transducer
JPH04227104A (en) Amplifier circuit
US4904860A (en) Optical signal detection circuit with constant current sources
JP3058998B2 (en) Semiconductor integrated circuit device
JP2599429Y2 (en) Photoelectric conversion circuit
JP3982964B2 (en) Photoreceiver / amplifier
JP2000068947A (en) Semiconductor integrated circuit for light reception
JPH06112737A (en) Through rate increasing circuit
JPH0537262A (en) Buffer amplifier
JPH06216946A (en) Nonlinear burst-mode-data receiver
US20080179492A1 (en) Light receiving circuit
JP3271617B2 (en) Pickup circuit
JPH07193474A (en) Waveform shaping circuit
JP3172310B2 (en) Buffer circuit
JPH1188068A (en) Light receiving amplifier circuit
KR830001980B1 (en) Power amplification circuit
JPH03283805A (en) Current amplifier circuit
US20020171491A1 (en) Non-linear signal processor
JPH0389704A (en) Optical integrated circuit
JPH06334451A (en) Current boost circuit
JP2004328545A (en) Decoding circuit, light-receiving amplifier circuit and optical pickup of disc recording/reproducing apparatus using the decoding circuit
JPH055653A (en) Photodetector
JPH05259760A (en) Input signal latch circuit
JPH0258803B2 (en)