JP3271617B2 - Pickup circuit - Google Patents

Pickup circuit

Info

Publication number
JP3271617B2
JP3271617B2 JP21421399A JP21421399A JP3271617B2 JP 3271617 B2 JP3271617 B2 JP 3271617B2 JP 21421399 A JP21421399 A JP 21421399A JP 21421399 A JP21421399 A JP 21421399A JP 3271617 B2 JP3271617 B2 JP 3271617B2
Authority
JP
Japan
Prior art keywords
bipolar transistor
circuit
base
pickup
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21421399A
Other languages
Japanese (ja)
Other versions
JP2001045591A (en
Inventor
元晴 貴志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21421399A priority Critical patent/JP3271617B2/en
Publication of JP2001045591A publication Critical patent/JP2001045591A/en
Application granted granted Critical
Publication of JP3271617B2 publication Critical patent/JP3271617B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ピックアップ回路
に関し、特に、信号再生装置用のピックアップ回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pickup circuit, and more particularly to a pickup circuit for a signal reproducing device.

【0002】[0002]

【従来の技術】従来のピックアップ回路を示す図3を参
照すると、このピックアップ回路は、ディスク(図示し
ていない)から反射してきたレーザ光による光信号をフ
ォトダイオード11で電流信号に変換し、帰還回路28
と差動回路17とプッシュプル回路25からなるオペア
ンプで電圧信号に変換している。フォトダイオード11
で発生する電流Ipは、殆どが帰還回路28に流れるた
め、オペアンプのゲインは、帰還回路28構成で決ま
り、帰還回路28は、通常、フィルタ回路で構成され
る。
2. Description of the Related Art Referring to FIG. 3 showing a conventional pickup circuit, this pickup circuit converts an optical signal by a laser beam reflected from a disk (not shown) into a current signal by a photodiode 11 and feeds it back. Circuit 28
And an operational amplifier comprising a differential circuit 17 and a push-pull circuit 25, and converts the voltage signal into a voltage signal. Photodiode 11
Since most of the current Ip generated by the current flows through the feedback circuit 28, the gain of the operational amplifier is determined by the configuration of the feedback circuit 28, and the feedback circuit 28 is usually configured by a filter circuit.

【0003】このピックアップ回路の節点Vcは、差動
回路17のトランジスタ13のベースにつながってお
り、トランジスタ14のベースは、定電源18につなが
っている。定電源18の電位Vrefとトランジスタ1
3のベース・エミッタ間電圧VBE(13)とトランジ
スタ14のベース・エミッタ間電圧VBE(14)と
で、ノードVcの電位を表すと、Vc=Vref−VB
E(14)+VBE(13) となり、ほぼ、Vref
となる。通常、フォトダイオード11は、エピタキシャ
ルサブストレートの構成になっているので、フォトダイ
オード11で発生する電流Ipが、フォトダイオード1
1のN極からP極に流れる。このとき、節点VB(出力
端子29)は、 VB=Vref+RFB*Ip・・・・(式1) で与えられる。電流Ipは、負荷26を流れる電流とプ
ッシュプル回路25から供給される電流の和になってい
る。
The node Vc of the pickup circuit is connected to the base of the transistor 13 of the differential circuit 17, and the base of the transistor 14 is connected to the constant power supply 18. Potential Vref of constant power supply 18 and transistor 1
3, the base-emitter voltage VBE (13) and the transistor 14 base-emitter voltage VBE (14) represent the potential at the node Vc, where Vc = Vref-VB
E (14) + VBE (13), which is almost equal to Vref
Becomes Usually, since the photodiode 11 has an epitaxial substrate configuration, the current Ip generated by the photodiode 11 is
1 flows from the N pole to the P pole. At this time, the node VB (output terminal 29) is given by: VB = Vref + RFB * Ip (1) The current Ip is the sum of the current flowing through the load 26 and the current supplied from the push-pull circuit 25.

【0004】理想的には、出力端子29の出力電圧は、
図4に示すように基準電圧以下とはならない。
[0004] Ideally, the output voltage at the output terminal 29 is
It does not fall below the reference voltage as shown in FIG.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、信号再
生装置において、信号を正確に再生するためにはディス
クの位置検出が必要になる。具体的には、例えば、4個
のピックアップ回路を使いディスクまでのフォーカス距
離を補正し、2個のピックアップ回路を使って、円軌道
の信号をトラッキングできるように構成されており、位
置補正用の制御信号には暗い光が入射したときの出力電
圧(式1により電流Ipがほぼ零であるから、定電源の
電圧Vrefとなる)を利用している。
However, in the signal reproducing apparatus, it is necessary to detect the position of the disk in order to reproduce the signal accurately. More specifically, for example, four pickup circuits are used to correct the focus distance to the disk, and two pickup circuits are used to track a circular orbit signal. As the control signal, the output voltage when dark light is incident (the voltage Vref of the constant power supply is used because the current Ip is substantially zero according to Equation 1) is used.

【0006】ところが、現実には負荷状態およびオペア
ンプ内部の位相補償用コンデンサ(図示していない)が
原因で、光が明から暗に変化したとき、出力電圧にアン
ダーシュートが起こり、基準電圧付近に安定するまでに
セトリング時間が必要となる問題があった。
However, in reality, when the light changes from bright to dark due to a load condition and a phase compensation capacitor (not shown) inside the operational amplifier, an undershoot occurs in the output voltage, and the output voltage undershoots around the reference voltage. There was a problem that a settling time was required until it became stable.

【0007】従って本発明の目的は、上記問題に鑑み、
セトリング時間の短いピックアップ回路を提供すること
にある。
Therefore, an object of the present invention is to solve the above problems,
An object of the present invention is to provide a pickup circuit having a short settling time.

【0008】[0008]

【課題を解決するための手段】本発明のピックアップ回
路は、高電位が供給される第1の電源線と、低電位が供
給される第2の電源線と、出力端子と、前記第1の電源
線と前記第2の電源線との間に接続され、一導電型の第
1のバイポーラトランジスタのエミッタと前記第1のバ
イポーラトランジスタのとは逆導電型の第2のバイポー
ラトランジスタのエミッタとを前記出力端子に接続して
ピックアップ出力信号を出力するプッシュプル回路と、
光信号を受けて前記光信号を電気信号に変換するフォト
ダイオードと、前記フォトダイオードの前記電気信号に
対応して前記出力端子の前記ピックアップ出力信号を帰
還して入力信号を生成する帰還回路と、前記入力信号を
受けて前記入力信号を増幅する差動回路と、前記差動回
路の差動出力信号を前記プッシュプル回路が受けて前記
ピックアップ出力信号を出力するピックアップ回路にお
いて、前記第2のバイポーラトランジスタのベースの電
位のアンダーシュートを防止するよう前記第2のバイポ
ーラトランジスタのベース電位を所定の電位でクランプ
するクリップ回路を備える構成である。
A pickup circuit according to the present invention comprises: a first power supply line to which a high potential is supplied; a second power supply line to which a low potential is supplied; an output terminal; An emitter of a first bipolar transistor of one conductivity type and an emitter of a second bipolar transistor of a conductivity type opposite to that of the first bipolar transistor are connected between a power supply line and the second power supply line. A push-pull circuit connected to the output terminal to output a pickup output signal;
A photodiode that receives an optical signal and converts the optical signal into an electric signal, and a feedback circuit that generates an input signal by feeding back the pickup output signal of the output terminal in response to the electric signal of the photodiode. A differential circuit that receives the input signal and amplifies the input signal; and a pickup circuit that receives the differential output signal of the differential circuit by the push-pull circuit and outputs the pickup output signal. A clip circuit is provided for clamping the base potential of the second bipolar transistor at a predetermined potential so as to prevent undershoot of the potential of the base of the transistor.

【0009】また、本発明のピックアップ回路の前記差
動回路は、前記入力信号をベースに受ける第3のバイポ
ーラトランジスタのエミッタと、定電位をベースに受け
る第4のバイポーラトランジスタのエミッタとを接続し
て構成することもでき、本発明のピックアップ回路の前
記クリップ回路は、前記定電位をベースに受ける第5の
バイポーラトランジスタと、前記第5のバイポーラトラ
ンジスタのコレクタと前記第1の電源線との間に接続さ
れた負荷抵抗とを有し、前記第5のバイポーラトランジ
スタのエミッタを前記第2のバイポーラトランジスタの
ベースに接続して構成することもでき、本発明のピック
アップ回路の前記プッシュプル回路は、前記差動回路の
差動出力信号をベースに受け、エミッタを前記第1のバ
イポーラトランジスタのベースに接続する第6のバイポ
ーラトランジスタと、前記差動回路の差動出力信号をベ
ースに受け、エミッタを前記第2のバイポーラトランジ
スタのベースに接続する第7のバイポーラトランジスタ
とを有する構成とすることもできる。
The differential circuit of the pickup circuit according to the present invention connects the emitter of a third bipolar transistor receiving the input signal at a base and the emitter of a fourth bipolar transistor receiving a constant potential at a base. The clip circuit of the pickup circuit of the present invention may further comprise a fifth bipolar transistor receiving the constant potential as a base, and a collector between the fifth bipolar transistor and the first power supply line. And the emitter of the fifth bipolar transistor may be connected to the base of the second bipolar transistor, and the push-pull circuit of the pickup circuit of the present invention may include: A differential output signal of the differential circuit is received at a base, and an emitter is connected to the first bipolar transistor. A sixth bipolar transistor connected to the base of the second bipolar transistor; and a seventh bipolar transistor receiving the differential output signal of the differential circuit at the base and connecting the emitter to the base of the second bipolar transistor. You can also.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。本発明の実施の形態のピッ
クアップ回路の回路図を図1に示す。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of a pickup circuit according to an embodiment of the present invention.

【0011】図1を参照すると、本発明の一実施の形態
のピックアップ回路は、高電位が供給される第1の電源
線VCCと、低電位が接地電位が供給される接地線GN
Dと、出力端子29と、電源線と接地線GNDとの間に
接続され、NPNバイポーラトランジスタ23のエミッ
タとPNPバイポーラトランジスタ24のエミッタとを
出力端子29に接続してピックアップ出力信号を出力す
るプッシュプル回路25と、光信号PDを受けて、この
光信号を電流に変換するフォトダイオード11と、フォ
トダイオード11に流れる電流に対応して、出力端子2
9のピックアップ出力信号を帰還して入力信号を生成す
る帰還回路28と、この入力信号を受けて、入力信号を
増幅する差動回路17と、差動回路17の差動出力信号
をプッシュプル回路25が受けてピックアップ出力信号
を出力する時、バイポーラトランジスタ24のベースの
電位のアンダーシュートを防止するようバイポーラトラ
ンジスタの24ベース電位を所定の電位でクランプする
クリップ回路32とを備える。
Referring to FIG. 1, a pickup circuit according to an embodiment of the present invention includes a first power supply line VCC supplied with a high potential and a ground line GN supplied with a low potential as a ground potential.
D, an output terminal 29, and a push terminal connected between the power supply line and the ground line GND, and connecting the emitter of the NPN bipolar transistor 23 and the emitter of the PNP bipolar transistor 24 to the output terminal 29 to output a pickup output signal. A pull circuit 25, a photodiode 11 that receives the optical signal PD and converts the optical signal into a current, and an output terminal 2 corresponding to the current flowing through the photodiode 11
9, a feedback circuit 28 that feeds back the pickup output signal to generate an input signal, a differential circuit 17 that receives the input signal, amplifies the input signal, and push-pulls the differential output signal of the differential circuit 17 A clip circuit 32 is provided for clamping the base potential of the bipolar transistor 24 at a predetermined potential so as to prevent undershoot of the potential of the base of the bipolar transistor 24 when receiving the pickup output signal upon receipt of the signal.

【0012】このクリップ回路32は、定電圧源18の
定電位Vrefをベースに受けるNPNバイポーラトラ
ンジスタ31と、バイポーラトランジスタ31のコレク
タと電源線VCCとの間に接続された負荷抵抗30とを
有し、バイポーラトランジスタ31のエミッタをプッシ
ュプル回路25のバイポーラトランジスタ24のベース
に接続して構成される。
The clipping circuit 32 has an NPN bipolar transistor 31 receiving the constant potential Vref of the constant voltage source 18 at its base, and a load resistor 30 connected between the collector of the bipolar transistor 31 and the power supply line VCC. , The emitter of the bipolar transistor 31 is connected to the base of the bipolar transistor 24 of the push-pull circuit 25.

【0013】すなわち、本発明のピックアップ回路は、
図3に示す従来のピックアップ回路に、クリップ回路3
2を追加した構成である。
That is, the pickup circuit of the present invention
A clip circuit 3 is added to the conventional pickup circuit shown in FIG.
2 is added.

【0014】クリップ回路32内のトランジスタ31
は、ベースが定電圧源に接続され、エミッタが出力端子
29(節点VB)からトランジスタ24のベース・エミ
ッタ間電圧VBE(24)だけ下がった節点VAに接続
されているため、節点VAの電位はトランジスタ31の
ベース・エミッタ間電圧VBE(31)以上には拡がら
ない。したがって、節点VAの電位の下限に制限をかけ
た事になる。同様に、出力端子29(節点VB)の電位
は、節点VAの電位にトランジスタのベース・エミッタ
間電圧VBE(24)を加えた電位なので、出力電圧に
も下限の制限をかけた事になる。その結果、出力のアン
ダーシュートが、図2に示すように、実質的になくなる
ので、セトリングタイムを短くできる。
The transistor 31 in the clip circuit 32
Has a base connected to a constant voltage source, and an emitter connected to a node VA that is lower than the output terminal 29 (node VB) by a base-emitter voltage VBE (24) of the transistor 24, so that the potential of the node VA is It does not spread beyond the base-emitter voltage VBE (31) of the transistor 31. Therefore, the lower limit of the potential of the node VA is limited. Similarly, since the potential of the output terminal 29 (node VB) is a potential obtained by adding the voltage VBE (24) between the base and the emitter of the transistor to the potential of the node VA, a lower limit is imposed on the output voltage. As a result, as shown in FIG. 2, the output undershoot is substantially eliminated, so that the settling time can be shortened.

【0015】シミュレーション結果によると定電圧源の
基準電圧を2.5Vにしたとき、アンダーシュートによ
り1.8Vまで出力電位が下がったが、2.4Vまで改
善され、セトリング時間も70nsから40nsまで改
善された。
According to the simulation result, when the reference voltage of the constant voltage source was set to 2.5 V, the output potential was lowered to 1.8 V due to undershoot, but the output potential was improved to 2.4 V, and the settling time was also improved from 70 ns to 40 ns. Was done.

【0016】[0016]

【発明の効果】以上の説明により、本発明のピックアッ
プ回路は、出力のアンダーシュートが、実質的になくな
るので、セトリングタイムを短くでき、高速の読み込み
が出来る効果を有する。
As described above, the pickup circuit of the present invention has an effect that the settling time can be shortened and high-speed reading can be performed since the output undershoot is substantially eliminated.

【0017】[0017]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態のピックアップ回路の回
路図である。
FIG. 1 is a circuit diagram of a pickup circuit according to an embodiment of the present invention.

【図2】図1に示すピックアップ回路の動作波形であ
る。
FIG. 2 is an operation waveform of the pickup circuit shown in FIG.

【図3】従来のピックアップ回路の回路図である。FIG. 3 is a circuit diagram of a conventional pickup circuit.

【図4】ピックアップ回路の原理を示す動作波形であ
る。
FIG. 4 is an operation waveform showing the principle of a pickup circuit.

【図5】図3に示す従来のピックアップ回路の動作波形
である。
5 is an operation waveform of the conventional pickup circuit shown in FIG.

【符号の説明】[Explanation of symbols]

11 フォトダイオード(PD) 12,19,22 定電流 13,14,20,23,31 NPNバイポーラト
ランジスタ 15,16,21,24 PNPバイポーラトランジ
スタ 17 差動回路 18,27 定電圧源 25 プッシュプル回路 26 負荷 28 帰還回路 29 端子 30 抵抗 32 クリップ回路
Reference Signs List 11 Photodiode (PD) 12, 19, 22 Constant current 13, 14, 20, 23, 31 NPN bipolar transistor 15, 16, 21, 24 PNP bipolar transistor 17 Differential circuit 18, 27 Constant voltage source 25 Push-pull circuit 26 Load 28 Feedback circuit 29 Terminal 30 Resistance 32 Clip circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04R 3/00 310 H03K 17/04 H03K 17/66 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04R 3/00 310 H03K 17/04 H03K 17/66

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高電位が供給される第1の電源線と、低
電位が供給される第2の電源線と、出力端子と、前記第
1の電源線と前記第2の電源線との間に接続され、一導
電型の第1のバイポーラトランジスタのエミッタと前記
第1のバイポーラトランジスタのとは逆導電型の第2の
バイポーラトランジスタのエミッタとを前記出力端子に
接続してピックアップ出力信号を出力するプッシュプル
回路と、光信号を受けて前記光信号を電気信号に変換す
るフォトダイオードと、前記フォトダイオードの前記電
気信号に対応して前記出力端子の前記ピックアップ出力
信号を帰還して入力信号を生成する帰還回路と、前記入
力信号を受けて前記入力信号を増幅する差動回路と、前
記差動回路の差動出力信号を前記プッシュプル回路が受
けて前記ピックアップ出力信号を出力するピックアップ
回路において、 前記第2のバイポーラトランジスタのベースの電位のア
ンダーシュートを防止するよう前記第2のバイポーラト
ランジスタのベース電位を所定の電位でクランプするク
リップ回路を備えることを特徴とするピックアップ回
路。
A first power supply line to which a high potential is supplied; a second power supply line to which a low potential is supplied; an output terminal; and a first power supply line and a second power supply line. The emitter of a first bipolar transistor of one conductivity type and the emitter of a second bipolar transistor of a conductivity type opposite to that of the first bipolar transistor are connected to the output terminal to generate a pickup output signal. A push-pull circuit for outputting, a photodiode for receiving the optical signal and converting the optical signal into an electric signal, and an input signal for feeding back the pickup output signal of the output terminal in response to the electric signal of the photodiode. A differential circuit that receives the input signal and amplifies the input signal; and the push-pull circuit receives a differential output signal of the differential circuit and the pickup circuit. A pickup circuit for outputting a loop output signal, comprising: a clip circuit for clamping a base potential of the second bipolar transistor at a predetermined potential so as to prevent an undershoot of the potential of the base of the second bipolar transistor. And the pickup circuit.
【請求項2】 前記差動回路は、前記入力信号をベース
に受ける第3のバイポーラトランジスタのエミッタと、
定電位をベースに受ける第4のバイポーラトランジスタ
のエミッタとを接続して構成される請求項1記載のピッ
クアップ回路。
2. The semiconductor device according to claim 1, wherein the differential circuit includes an emitter of a third bipolar transistor receiving the input signal at a base,
2. The pickup circuit according to claim 1, wherein the pickup circuit is configured by connecting the emitter of a fourth bipolar transistor receiving a constant potential to a base.
【請求項3】 前記クリップ回路は、前記定電位をベー
スに受ける第5のバイポーラトランジスタと、前記第5
のバイポーラトランジスタのコレクタと前記第1の電源
線との間に接続された負荷抵抗とを有し、前記第5のバ
イポーラトランジスタのエミッタを前記第2のバイポー
ラトランジスタのベースに接続して構成される請求項1
または2記載のピックアップ回路。
3. The clip circuit includes: a fifth bipolar transistor receiving the constant potential at a base;
And a load resistor connected between the collector of the bipolar transistor and the first power supply line. The emitter of the fifth bipolar transistor is connected to the base of the second bipolar transistor. Claim 1
Or the pickup circuit according to 2.
【請求項4】 前記プッシュプル回路は、前記差動回路
の差動出力信号をベースに受け、エミッタを前記第1の
バイポーラトランジスタのベースに接続する第6のバイ
ポーラトランジスタと、前記差動回路の差動出力信号を
ベースに受け、エミッタを前記第2のバイポーラトラン
ジスタのベースに接続する第7のバイポーラトランジス
タとを有する請求項1,2または3記載のピックアップ
回路。
4. The push-pull circuit receives a differential output signal of the differential circuit at a base, and connects a sixth bipolar transistor having an emitter connected to a base of the first bipolar transistor. 4. The pickup circuit according to claim 1, further comprising: a seventh bipolar transistor receiving a differential output signal at a base and connecting an emitter to a base of said second bipolar transistor.
【請求項5】 前記第1のバイポーラトランジスタはN
PNトランジスタで、前記第2のバイポーラトランジス
タはPNPトランジスタである請求項1,2,3または
4記載のピックアップ回路。
5. The method according to claim 1, wherein the first bipolar transistor is N
5. The pickup circuit according to claim 1, wherein said second bipolar transistor is a PNP transistor.
【請求項6】 前記第3のバイポーラトランジスタおよ
び前記第4のバイポーラトランジスタは、NPNバイポ
ーラトランジスタである請求項1,2,3,4または5
記載のピックアップ回路。
6. The transistor according to claim 1, wherein said third bipolar transistor and said fourth bipolar transistor are NPN bipolar transistors.
The described pickup circuit.
【請求項7】 前記第6のバイポーラトランジスタはP
NPトランジスタで、前記第7のバイポーラトランジス
タはNPNトランジスタである請求項1,2,3または
4記載のピックアップ回路。
7. The semiconductor device according to claim 6, wherein the sixth bipolar transistor is P
5. The pickup circuit according to claim 1, wherein said seventh bipolar transistor is an NP transistor, and said seventh bipolar transistor is an NPN transistor.
【請求項8】 前記帰還回路は、抵抗で構成される請求
項1,2,3,4,5,6または7記載のピックアップ
回路。
8. The pickup circuit according to claim 1, wherein said feedback circuit comprises a resistor.
JP21421399A 1999-07-28 1999-07-28 Pickup circuit Expired - Fee Related JP3271617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21421399A JP3271617B2 (en) 1999-07-28 1999-07-28 Pickup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21421399A JP3271617B2 (en) 1999-07-28 1999-07-28 Pickup circuit

Publications (2)

Publication Number Publication Date
JP2001045591A JP2001045591A (en) 2001-02-16
JP3271617B2 true JP3271617B2 (en) 2002-04-02

Family

ID=16652105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21421399A Expired - Fee Related JP3271617B2 (en) 1999-07-28 1999-07-28 Pickup circuit

Country Status (1)

Country Link
JP (1) JP3271617B2 (en)

Also Published As

Publication number Publication date
JP2001045591A (en) 2001-02-16

Similar Documents

Publication Publication Date Title
US7057423B2 (en) Current-voltage transforming circuit employing limiter circuit
JP2001358544A (en) Amplifier circuit
KR0152701B1 (en) Attenuated feedback type differential amplifier
US5708392A (en) Method and apparatus for providing limiting transimpedance amplification
EP0697766B1 (en) Buffer circuit with wide dynamic range
US5986481A (en) Peak hold circuit including a constant voltage generator
US6566955B1 (en) High bandwidth transresistance amplifier
US7414474B2 (en) Operational amplifier
JP3271617B2 (en) Pickup circuit
JP3404209B2 (en) Transimpedance amplifier circuit
JP4244913B2 (en) Receiver amplifier circuit
JP3844544B2 (en) Optical receiver circuit
US5450034A (en) Reflected plate amplifier
JPH0258803B2 (en)
JP2007049493A (en) Light receiving amplifier circuit and optical pickup apparatus using same
US6885247B2 (en) Current amplifier
JPH1188068A (en) Light receiving amplifier circuit
JP3469728B2 (en) Current-voltage conversion circuit
JP2002198748A (en) Light receiving amplifier circuit
JP4499061B2 (en) Light receiving amplifier circuit, light receiving IC and electronic device
JP3316353B2 (en) Clip detection circuit
JP2006166145A (en) Noninverting amplifier, light receiving amplifier element provided with it and optical pickup element
JP2004336268A (en) Difference signal forming apparatus and optical disc device using the same
JP2007019793A (en) Light receiving amplifier circuit and optical pickup device
JP2001126293A (en) Photodetecting amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011225

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees