JP2003197818A - 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法 - Google Patents

配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法

Info

Publication number
JP2003197818A
JP2003197818A JP2001396308A JP2001396308A JP2003197818A JP 2003197818 A JP2003197818 A JP 2003197818A JP 2001396308 A JP2001396308 A JP 2001396308A JP 2001396308 A JP2001396308 A JP 2001396308A JP 2003197818 A JP2003197818 A JP 2003197818A
Authority
JP
Japan
Prior art keywords
wiring
film
base material
insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001396308A
Other languages
English (en)
Inventor
Kazunori Abe
和則 阿部
Hirofumi Uchida
浩文 内田
Toshihiro Nomura
智弘 野村
Emi Yamazaki
恵美 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001396308A priority Critical patent/JP2003197818A/ja
Publication of JP2003197818A publication Critical patent/JP2003197818A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 両面上に高密度配線を容易に形成できると共
に、スルーホールを介した配線の接続の信頼性が高く、
かつ配線の剥がれが防止される配線基材を提供する。 【解決手段】 絶縁テープ１０と、絶縁テープ１０の両
面上にそれぞれ形成され、絶縁テープ１０側と反対の面
が粗面化された絶縁膜１２，１４と、絶縁膜１２，１４
及び絶縁テープ１０を貫通するスルーホール１０ａと、
スルーホール１０ａ内に埋め込まれた金属配線１６ａ，
１６ｂとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基材、配線基材
の製造方法、半導体装置及び半導体装置の製造方法に係
り、さらに詳しくは、ＴＢＧＡ（Tape Ball Grid Arra
y）パッケージなどに用いられる配線基材、配線基材の
製造方法、この配線基材に半導体素子などが搭載された
半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、マルチメディア機器を実現するた
めのキーテクノロジーであるＬＳＩ技術はデータ伝送の
高速化、大容量化に向かって着実に開発が進んでいる。
これに伴って、ＬＳＩと電子機器とのインターフェイス
となる実装技術の高密度化が進められている。
【０００３】高密度実装に対応するパッケージとして、
さまざまなものが開発されてきている。例えば、リード
端子の代わりにはんだボールの端子がパッケージの面上
にグリッドアレイ（格子配列）に設けられたＢＧＡ（Ba
ll Grid Array）タイプのパッケージがある。このＢＧ
Ａ（Ball Grid Array）タイプのパッケージには、パッ
ケージ基材にポリイミドテープを使用することにより高
性能多ピン化を狙ったＴＢＧＡ（Tape Ball Grid Arra
y）パッケージがある。
【０００４】図７は従来のＴＢＧＡパッケージの断面構
造の一例を示す断面図である（従来例１）。図７に示す
ように、従来例１のＴＢＧＡパッケージに用いられてい
る配線基材１１２では、ポリイミドテープ１００の片面
上にＣｕ箔からなる金属配線１０２が形成され、また、
ポリイミドテープ１００の所定位置にビア１００ａが形
成されている。このビア１００ａにははんだボール１０
４が搭載され、Ｃｕ配線１０２とはんだボール１０４と
が電気的に接続されている。
【０００５】Ｃｕ配線１０２上にはボンディングパッド
１０２ａを露出させる開口部１０６ａを有するソルダレ
ジスト膜１０６が形成され、このソルダレジスト膜１０
６上には接着層１０８を介して半導体素子１０９が接着
されている。そして、半導体素子１０９の接続電極とボ
ンディングパッド１０２ａとがワイヤ１０７で結線され
ている。さらに、配線基材１１２の半導体素子１０９が
搭載された面には、半導体素子１０９、ワイヤ１０７及
びボンディングパッド１０２ａなどを保護するモールド
樹脂１１０が形成されている。
【０００６】図８は従来の２メタルＴＢＧＡパッケージ
の断面構造の一例を示す断面図（従来例２）である。
【０００７】図８に示すように、従来の２メタルＴＢＧ
Ａパッケージの配線基材１１２ａでは、ポリイミドテー
プ１００の一方の面にＣｕ箔からなる第１Ｃｕ配線１０
２が形成され、また、ポリイミドテープ１００の所定位
置にビア１００ａが形成されている。ポリイミドテープ
１００の他方の面にはＣｕ箔からなる第２Ｃｕ配線１０
３が形成され、ビア１００ａを介して第１Ｃｕ配線１０
２と第２Ｃｕ配線１０３とが電気的に接続されている。
さらに、はんだボール１０４が、第２Ｃｕ配線１０３の
うちのビア１００ａを避けた部分、すなわちビア１００
ａからポリイミドテープ１００上に延在する部分に搭載
されている。
【０００８】このように、２メタルＴＢＧＡパッケージ
では、ポリイミドテープ１００の両面上に第１及び第２
Ｃｕ配線１０２，１０３がそれぞれ形成され、第１Ｃｕ
配線１０２が信号配線となり、第２Ｃｕ配線１０３がグ
ラウンド配線となる。
【０００９】そして、上記した従来例１と同様に、第１
Ｃｕ配線１０２上にソルダレジスト膜１０６が形成さ
れ、その上に接着層１０８を介して半導体素子１０９が
接着されている。この半導体素子１０９の接続電極とボ
ンディングパッド１０２ａとがワイヤ１０７で結線さ
れ、さらに、配線基材１１２の半導体素子１０９が搭載
された面にはモールド樹脂１１０が形成されている。
【００１０】図９は従来の２メタルＴＢＧＡパッケージ
の配線基材の製造方法を示す断面図である。図９（ａ）
に示すように、２メタルＴＢＧＡパッケージ１１４ａの
配線基材１１２ａの製造方法は、まず、一方の面に第１
Ｃｕ箔１０２ｂ、他方の面に第２Ｃｕ箔１０３ａが接着
されたポリイミドテープ１００を用意する。その後、図
９（ｂ）に示すように、第２Ｃｕ箔１０３ａに所定のパ
ターンを形成し、この第２Ｃｕ箔１０３ａをコンフォー
マルマスクとしてポリイミドテープ１００にレーザーを
照射することによりビア１００ａを形成する。
【００１１】次いで、図９（ｃ）に示すように、ビア１
００ａの内面上及び第２Ｃｕ箔１０３ａ上に無電界めっ
きによりシードＣｕ膜１０３ｂを形成し、続いて、シー
ドＣｕ膜１０３ｂ上に感光性樹脂１０５をパターニング
し、この感光性樹脂１０５をマスクにして電界めっきに
よりＣｕ配線膜１０３ｃを形成する。
【００１２】次いで、感光性樹脂１０５を除去した後、
Ｃｕ配線膜１０３ｃをマスクにして、シードＣｕ膜１０
３ｂ及び第２Ｃｕ箔１０３ａをエッチングすることによ
り第２金属配線１０３を形成する。続いて、一方の面の
第１Ｃｕ箔１０２ｂをパターニングすることにより第１
金属配線１０２を形成する。このように、従来の２メタ
ルＴＢＧＡパッケージ１１４ａの配線基材１１２ａはい
わゆるセミアディティブ法により形成される。
【００１３】
【発明が解決しようとする課題】しかしながら、従来例
１の片側配線の配線基材では、デザイン（設計）に制約
があるため、配線密度の増加や複数の半導体素子の実装
などに対応して配線をレイアウトするのは困難である。
配線密度の増加の要求に対しては、例えば、はんだボー
ルが搭載されるビア径を小さくして高密度配線を形成す
る方法があるが、はんだボールと金属配線とのビアを介
した電気的な接続の信頼性が低下しやすく、歩留りの低
下や製品コストの上昇を招く恐れがある。
【００１４】また、従来例２の２メタルＴＢＧＡパッケ
ージ用の配線基材は、前述したように、セミアディティ
ブ法などの製造方法を用いて製造されるため、その製造
方法が非常に複雑になるという問題がある。また、両面
上にＣｕ箔が接着されたポリイミドフィルムを使用する
ため、はんだボール搭載側のＣｕ配線がＣｕ箔の厚み分
だけ厚くなり、その結果、微細配線を形成するのが困難
になる。
【００１５】また、ビア内にＣｕ膜を電界めっきにより
成膜する工程（図９（ｃ））において、ビアの側壁上部
にはＣｕ箔が存在し、このＣｕ箔付近では電流密度が高
くなってめっきが施されやすくなる。このため、ビア内
でＣｕ膜の膜厚が不均一になり、第１及び第２金属配線
のビアを介した電気的な接続の信頼性が低下する。
【００１６】また、ビアを第２金属配線で完全に埋め込
むのは容易ではないのでビアを避けた位置の第２金属配
線にはんだボールを搭載する必要があり、このため、高
密度配線を形成することが困難になる。さらに、両面に
Ｃｕ箔が接着されたポリイミドフィルムはコストが高
く、また、熱処理が施されるとＣｕ箔がポリイミドフィ
ルムから剥離しやすく、密着性に問題がある。
【００１７】本発明は以上の問題点を鑑みて創作された
ものであり、両面上に高密度配線を容易に形成できると
共に、スルーホールを介した配線の接続の信頼性が高
く、かつ配線の剥がれが防止される配線基材、配線基材
の製造方法、半導体装置及び半導体装置の製造方法を提
供することを目的とする。
【００１８】
【課題を解決するための手段】上記問題を解決するた
め、本発明は配線基材に係り、絶縁テープと、前記絶縁
テープの両面上にそれぞれ形成され、前記絶縁テープ側
と反対の面が粗面化された絶縁膜と、前記絶縁膜及び前
記絶縁テープを貫通するスルーホールと、前記スルーホ
ール内に埋め込まれた金属配線とを有することを特徴と
する。
【００１９】本発明によれば、絶縁テープの両面上に露
出面が粗面化された絶縁膜がそれぞれ形成され、この絶
縁膜及び絶縁テープの所定部に一方の面から他方の面ま
で貫通するスルーホールが形成されている。そして、こ
のスルーホール内には例えばめっきにより形成された金
属膜が埋め込まれて金属配線を構成している。
【００２０】このように、スルーホールが金属膜によっ
て埋め込まれた構造を有するため、スルーホールを介し
た一方の面の金属配線と他方の面の金属配線との電気的
な接続の信頼性を向上させることができる。また、金属
配線は粗面化された絶縁膜上に形成されるので、金属配
線の密着性を向上させることができる。
【００２１】また、スルーホール内に埋め込まれた金属
膜は、絶縁テープの一方の面と他方の面との金属配線を
電気的に接続する機能ばかりではなく、放熱経路となる
ため、配線基材が放熱機能を併せもつようになる。これ
に加えて、スルーホール内に金属膜が埋め込まれた構造
を有する配線基材は、機械強度を向上させるという観点
からも都合がよい。
【００２２】上記した配線基材において、前記金属配線
は、前記スルーホールから前記絶縁テープの両面上の前
記絶縁膜上にそれぞれ延在して形成されていることが好
ましい。また、前記スルーホール上の前記金属配線と前
記絶縁膜上の前記金属配線とは、平坦な状態で繋がって
いることが好ましい。
【００２３】スルーホール上の金属配線に凹部が形成さ
れている場合、スルーホール上に対応する金属配線の位
置にはんだボールを設けることが困難になるため、配線
の高密度化の妨げになる場合が想定される。本発明の好
適な一態様においては、スルーホール上の金属配線には
凹部が殆ど存在せず平坦な状態で形成されているため、
スルーホール上の金属配線の位置にはんだボールを搭載
することができるようになる。これにより、スルーホー
ルを避けた位置にはんだボール搭載用パッドを延在させ
る必要がなくなるため、配線やパッドを高密度化するこ
とができるようになる。
【００２４】また、上記問題を解決するため、本発明は
配線基材の製造方法に係り、両面上に、露出面が粗面化
された絶縁膜をそれぞれ備えた絶縁テープを用意する工
程と、前記絶縁膜及び絶縁テープの所定部にスルーホー
ルを形成する工程と、前記スルーホールの内面及び前記
絶縁テープの両面上の絶縁膜上に、金属膜を形成して、
前記スルーホール内に前記金属膜を埋め込む工程と、前
記絶縁膜上に形成された前記金属膜をそれぞれパターニ
ングして金属配線を形成する工程とを有することを特徴
とする。
【００２５】本発明によれば、両面上に、露出面が粗面
化された絶縁膜を備えた絶縁テープを用意し、絶縁膜及
び絶縁テープを貫通するスルーホールを所定部に形成す
る。その後、スルーホール内面及び絶縁テープの両面上
の絶縁膜上に、スルーホール内を埋め込む程度の膜厚で
金属膜を例えばめっきにより形成する。次いで、絶縁テ
ープの両面上の絶縁膜上に形成された金属膜を所定のパ
ターンにそれぞれパターニングして金属配線を形成す
る。これにより、絶縁テープの両面上の絶縁膜上にそれ
ぞれ形成された金属配線がスルーホールを介して電気的
に接続される。
【００２６】このように、極めて簡易な製造工程によ
り、絶縁テープの両面上の絶縁膜上にそれぞれ金属配線
が形成され、かつそれらの金属配線がスルーホール内に
埋め込まれた金属プラグを介して電気的に接続された構
造を形成することができるようになる。しかも、金属膜
は絶縁膜の粗化された面上に形成されるため、十分な密
着強度を備えた金属配線とすることができる。
【００２７】また、金属膜の膜厚は、スルーホール内を
埋め込む程度の膜厚であればよいので、前述した従来例
（２）とは違って、不必要に金属膜の膜厚が厚くなるこ
とがないため、金属膜を微細加工しやすくなり、その結
果、配線やパッドの高密度化を行うことができるように
なる。
【００２８】
【発明の実施の形態】本発明の実施の形態について、図
を参照しながら説明する。
【００２９】（配線基材及びその製造方法）図１及び図
２は本発明の実施形態の配線基材の製造方法を示す断面
図、図３は本実施形態に係るスルーホール内にＣｕ膜が
埋め込まれた様子をＳＥＭ（Scanning Electron Micros
cope）により撮影したもの、図４は図２（ａ）の構造体
の上にＣｕ配線が複数積層された形態を示す断面図であ
る。
【００３０】本発明の実施形態の配線基板の製造方法
は、図１（ａ）に示すように、まず、厚みが例えば２５
μｍ程度のポリイミドテープ１０（絶縁テープ）を用意
し、このポリイミドテープ１０の一方の面（Ａ面）に第
１絶縁膜１２を形成し、他方の面（Ｂ面）に第２絶縁膜
１４を形成する。
【００３１】ポリイミドテープ１０としては、例えば東
レデュポン社製のＫａｐｔｏｎＥＮ（２５）を使用する
ことができる。また、第１及び第２絶縁膜１２，１４と
しては、膜厚１０μｍ程度の絶縁樹脂フィルムを使用す
ることができ、更に詳しくは、例えば味の素ファインテ
クノ社製のドライフィルムタイプのＡＢＦ−ＧＸ（１
０）を使用することができる。この工程では、例えば、
ポリイミドテープ１０の一方の面（Ａ面）及び他方の面
（Ｂ面）に上記したＡＢＦ−ＧＸ（１０）をそれぞれラ
ミネートすることにより、第１及び第２絶縁膜１２，１
４とすればよい。
【００３２】その後、第１及び第２絶縁膜１２，１４を
８０℃の水溶液に５分間、浸漬して膨潤（Sweller）処
理を行った後、８０℃のアルカリ水溶液（例えば過マン
ガン酸水溶液）に５分間、浸漬させることにより、第１
及び第２絶縁膜１２，１４の表層部をマイクロエッチン
グする。
【００３３】例えば、ＡＢＦ−ＧＸ（１０）からなる第
１及び第２絶縁膜１２，１４は、エポキシ樹脂が配合さ
れたものであって、エッチングされやすい部分とエッチ
ングされにくい部分が混在するようにして作成されたも
のである。このため、図１（ｂ）に示すように、上記条
件により第１及び第２絶縁膜１２，１４の表層部をマイ
クロエッチングすることにより、その露出面１２ａ，１
４ａに微細な凹凸が形成されて粗面化される。このよう
にして、第１及び第２絶縁膜１２，１４の表層部を粗面
化することにより、後の工程で第１及び第２絶縁膜１
２，１４上にそれぞれ形成されるＣｕ膜の密着性が向上
し、Ｃｕ膜の剥がれが防止されるようになる。
【００３４】次いで、表層部が粗面化された第１及び第
２絶縁膜１２，１４を例えば４０℃の硫酸系の酸性液に
５分間浸漬させることにより中和する。
【００３５】次いで、図１（ｃ）に示すように、一方の
面（Ａ面）及び他方の面（Ｂ面）に第１及び第２絶縁膜
１２，１４がそれぞれ形成されたポリイミドフィルム１
０の所定部に炭酸ガスレーザーなどのレーザーを照射す
ることにより、一方の面（Ａ面）から他方の面（Ｂ面）
まで貫通するスルーホール１０ａを形成する。本実施形
態では、両面にＣｕ箔が接着されたポリイミドテープを
使用しないので、Ｃｕ箔を予めパターニングする必要が
なく、極めて簡易にスルーホール１０ａを形成すること
ができる。
【００３６】次いで、図１（ｄ）に示すように、過マン
ガン酸カリウムなどを用いたデスミア処理を施してスル
ーホール１０ａ内をクリーニングした後、スルーホール
１０ａの内面上及び第１及び第２絶縁膜１２，１４上に
無電解めっきによりシードＣｕ膜１５を形成する。続い
て、シードＣｕ膜１５をめっき給電層に利用して、シー
ドＣｕ膜１５上に電解めっきにより所定の膜厚のＣｕ膜
を形成する。
【００３７】なお、上記した例では、第１及び第２絶縁
膜１２，１４をマイクロエッチング（粗面化）した後に
スルーホール１０ａを形成するようにしたが、スルーホ
ール１０ａを形成した後に、デスミア処理の工程で同時
に第１及び第２絶縁膜１２，１４をマイクロエッチング
するようにしてもよい。
【００３８】これにより、スルーホール１０ａ内にＣｕ
プラグ１６ｚが埋め込まれて形成されると同時に、この
Ｃｕプラグ１６ｚに繋がって一方の面（Ａ面）の第１の
絶縁膜１２上に延在する第１Ｃｕ膜１６ｘと、Ｃｕプラ
グ１６ｚに繋がって他方の面（Ｂ面）の第２の絶縁膜１
４上に延在する第２Ｃｕ膜１６ｙとが形成される。
【００３９】このとき、第１及び第２Ｃｕ膜１６ｘ，１
６ｙは、スルーホール１０ａ内に完全に埋め込まれる膜
厚で形成されることが好ましい。例えば、図３に示すよ
うに、スルーホール１０ａの径が２０μｍの場合、膜厚
１８μｍの第１及び第２Ｃｕ膜１６ｘ，１６ｙを形成す
ることにより、スルーホール１０ａがＣｕプラグ１６ｚ
により完全に埋めこまれて形成されることが確認され
た。
【００４０】しかも、コンタクトホール１０ａ上の第１
及び第２Ｃｕ膜１６ｘ，１６ｙには凹部は形成されず、
第１及び第２Ｃｕ膜１６ｘ，１６ｙはポリイミドフィル
ム１０の両面においてそれぞれ略平坦な状態で繋がって
形成されることが確認された。
【００４１】また、第１絶縁膜１２と第１Ｃｕ膜１６
ｘ、又は第２絶縁膜１４と第２Ｃｕ膜１６ｙとの密着性
を調査したところ、ピール強度が１．０ｋｇ／ｃｍ程度
であり密着性が高いことが確認された。つまり、シード
Ｃｕ膜１５及び第１、第２２Ｃｕ膜１６ｘ，１６ｙは、
粗面化された第１又は第２絶縁膜１２，１４の微細な凹
凸に食い込むようにして形成されるので、いわゆるアン
カー効果によりその密着性を向上させることができるよ
うになる。
【００４２】なお、スルーホール１０ａの径とＣｕ膜の
膜厚との組み合わせは、所定寸法の径のスルーホール内
にＣｕ膜が埋め込まれる程度の膜厚を適宜調整して決め
られることはもちろんである。また、本実施形態では、
スルーホール１０ａ上の第１及び第２Ｃｕ配線１６ｘ，
１６ｙに殆ど凹部が形成されていない形態を例示した
が、凹部が形成されている形態としてもよい。
【００４３】次いで、図２（ａ）に示すように、第１Ｃ
ｕ膜１６ｘ及び第２Ｃｕ膜１６上にフォトリソグラフィ
によりそれぞれレジスト膜（不図示）をパターニング
し、このレジスト膜をマスクにして、第１Ｃｕ膜１６ｘ
とその下地のシードＣｕ膜１５及び第２Ｃｕ膜１６ｙと
その下地のシードＣｕ膜１５をそれぞれエッチングす
る。
【００４４】これにより、ポリイミドテープ１０の一方
の面（Ａ面）上に第１Ｃｕ配線１６ａが形成され、ま
た、他方の面（Ｂ面）上に第２Ｃｕ配線１６ｂが形成さ
れる。そして、第１Ｃｕ配線１６ａと第２Ｃｕ配線１６
ｂとはそれらと同一材料で形成されたＣｕプラグ１６ｚ
を介して電気的に接続される。
【００４５】なお、図２（ａ）では、第１及び第２Ｃｕ
配線１６ａ，１６ｂがそれぞれスルーホール１０ａから
第１及び第２絶縁膜１２，１４上に延在して形成される
形態を例示したが、第１及び第２Ｃｕ配線１６ａ，１６
ｂには、第１及び第２絶縁膜１２，１４上に延在せずに
スルーホール１０ａの上のみに形成された部分があって
もよい。
【００４６】次いで、図２（ｂ）に示すように、図２
（ａ）の構造体の一方の面（Ａ面）及び他方の面（Ｂ
面）にそれぞれ所定のパターンの第１及び第２ソルダレ
ジスト膜１８ａ，１８ｂをスクリーン印刷などにより形
成する。これにより、第１Ｃｕ配線１６ａでは半導体素
子の接続電極と接続されるボンディングパッド１６ｃが
露出し、また、第２Ｃｕ配線１６ｂでははんだボール搭
載用パッド１６ｄが露出し、その他の部分はソルダレジ
スト膜１８ａ，１８ｂにより被覆される。なお、ソルダ
レジスト膜を必要としない場合は、ソルダレジスト膜１
８ａ，１８ｂを形成しない形態とすればよい。
【００４７】このようにして、図２（ｂ）に示される本
実施形態の配線基材２０が製造される。
【００４８】本実施形態の配線基材の製造方法によれ
ば、ポリイミドテープ１０の両面上に表層部が粗面化さ
れた第１及び第２絶縁膜１２，１４をそれぞれ形成し、
それらの所定部にスルーホール１０ａを形成した後、ス
ルーホール１０ａ内を埋め込む程度の膜厚のＣｕ膜をめ
っきにより形成する。
【００４９】これにより、スルーホール１０ａがＣｕプ
ラグ１６ｚによって埋め込まれると同時に、第１及び第
２Ｃｕ膜１６ｘ，１６ｙがそれぞれ第１絶縁膜１２及び
第２絶縁膜１４上に形成される。その後、第１及び第２
Ｃｕ膜１６ｘ，１６ｙをそれぞれパターニングして所定
の第１及び第２Ｃｕ配線１６ａ，１６ｂとする。
【００５０】このように、極めて簡易な製造方法によ
り、ポリイミドテープ１０の両面上の第１及び第２絶縁
膜１２，１４上に、スルーホール１０ａを介して電気的
に接続された第１Ｃｕ配線１６ａと第２Ｃｕ配線１６ｂ
とをそれぞれ形成することができるようになる。しか
も、第１及び第２Ｃｕ配線１６ａ，１６ｂはそれぞれ第
１及び第２絶縁膜１２，１４の粗化された面上に形成さ
れるため、十分な密着強度を備えたＣｕ配線とすること
ができる。
【００５１】また、第１及び第２Ｃｕ膜１６ｘ，１６ｙ
の膜厚は、スルーホール１０ａ内を埋め込む程度の膜厚
であればよいので、前述した従来技術（２）とは違っ
て、不必要にＣｕ膜の膜厚が厚くなることがない。この
ため、Ｃｕ膜を微細加工しやすくなり、Ｃｕ配線やパッ
ドの高密度化を行うことができるようになる。
【００５２】本実施形態の配線基材２０では、スルーホ
ール１０がＣｕプラグ１６ｚにより完全に埋め込まれた
構造を有するため、スルーホール１０ａを介した第１Ｃ
ｕ配線１６ａと第２Ｃｕ配線１６ｂとの電気的な接続の
信頼性を向上させることができる。
【００５３】また、スルーホール１０ａ内のＣｕプラグ
１６ｚはポリイミドテープ１０の一方の面の配線と他方
の面の配線とを電気的に接続する機能ばかりではなく、
Ｃｕプラグ１６ｚが放熱経路となるため、配線基材２０
が放熱機能を併せもつようになる。これに加えて、本実
施形態の配線基材２０はスルーホール１０ａ内がＣｕプ
ラグ１６ｚによって埋め込まれた構造を有するため、機
械強度を向上させるという観点からも都合がよい。
【００５４】さらには、第１及び第２Ｃｕ配線１６ａ，
１６ｂは、スルーホール１０ａ上においても凹部が形成
されておらず平坦であるため、スルーホール１０ａ上の
第１又は第２Ｃｕ配線１６ａ，１６ｂの部分にはんだボ
ールを搭載することができるようになる。これにより、
従来例２とは違って、スルーホール１０ａを避けた位置
にはんだボール搭載用パッドを延在させる必要がなくな
るため、配線密度を向上させることができる。
【００５５】次に、図２（ａ）の構造体の上にさらにＣ
ｕ配線が複数積層された形態の説明を行う。図４は図２
（ａ）の構造体の上にＣｕ配線が複数積層された形態を
示す断面図である。図４に示すように、前述した方法と
同様な方法により、図２（ａ）の構造体の一方の面（Ａ
面）上に第１又は第２絶縁膜１２，１４と同様なドライ
フィルムタイプの絶縁膜をラミネートすることにより第
３絶縁膜２２（層間絶縁膜）を形成した後、その表層部
の粗面化する。続いて、第１Ｃｕ配線１６ａ上の第３絶
縁膜２２の所定部にレーザーを照射することにより第１
ビア２２ａを形成する。
【００５６】次いで、第１ビア２２ａにデスミア処理を
行った後、第３絶縁膜２２上及び第１ビア２２ａの内面
上に、無電解めっきにより第２シードＣｕ膜２４ａを形
成し、続いて、第２シードＣｕ膜２４ａをめっき給電層
として電解めっきにより第３Ｃｕ膜２４ｂを形成する。
続いて、第３Ｃｕ膜２４ｂ及び第２シードＣｕ膜２４ａ
をフォトエッチングによりパターニングすることによ
り、第３Ｃｕ配線２４（上層金属配線）を形成する。
【００５７】第３Ｃｕ配線２４は、第１ビア２２ａ内に
埋め込まれると共に、第１ビア２２ａ上から他の部分に
わたってほぼ平坦な配線として形成される。なお、例え
ば、第１ビア２２ａの径を２０μｍ程度とする場合、第
３Ｃｕ膜２４の膜厚が１８μｍ程度で形成することによ
り、第１ビア２２ａが埋め込まれ、かつ第３Ｃｕ配線が
第１ビア２２ａ上を含めて略平坦な状態で形成される。
【００５８】次いで、上記した方法と同様な方法によ
り、第３Ｃｕ配線２４及び第３絶縁膜２２上に第３絶縁
膜２２と同一材料からなる第４絶縁膜２６（層間絶縁
膜）を形成し、第４絶縁膜２６の表層部を粗面化する。
続いて、第３Ｃｕ配線２４上の第４絶縁膜２６の所定部
にレーザーを照射して第２ビア２６ａを形成する。
【００５９】次いで、第２ビア２６ａにデスミア処理を
行った後、第３シードＣｕ膜２８ａを無電解めっきによ
り形成し、続いて、第３シードＣｕ膜２８ａ上に電解め
っきにより第４Ｃｕ膜２８ｂを形成する。次いで、第４
Ｃｕ膜２８ｂ及び第３シードＣｕ膜２８ａをフォトエッ
チングによりパターニングすることにより、第４Ｃｕ配
線２８（上層金属配線）を形成する。
【００６０】これにより、図４に示すように、図２
（ａ）の構造体にＣｕ配線が２層積層された配線基材２
０ａが製造される。
【００６１】以下、同様な製造方法により、所望の層数
のＣｕ配線が積層された配線基材を製造することができ
る。このように、本実施形態の配線基材の製造方法を用
いることにより、ファインピッチのＣｕ配線が複数積層
された配線基材を容易に製造することができる。しか
も、第３、第４Ｃｕ配線２４，２８は、それぞれ粗密化
された第３、第４絶縁膜２２，２６上に形成されるの
で、十分な密着強度を備えた配線とすることができる。
【００６２】また、各Ｃｕ配線はビア上に凹部が形成さ
れず、Ｃｕ配線全体にわたって平坦なものとすることが
できるので、ビアの上に垂直にビアが形成されたスタッ
クビア構造を有する配線基材を容易に製造することがで
きるようになる。これにより、配線基材の配線密度を容
易に向上させることができると共に、各配線間における
ビアを介した電気的接合の信頼性を向上させることがで
きる。
【００６３】なお、スタックビア構造としない形態とし
てもよい。この場合、第３Ｃｕ膜２４又は第４Ｃｕ膜２
８を、ビア２２ａ，２６ａ上に凹部が形成される程度の
薄い膜厚で形成するようにしてもよい。また、第１Ｃｕ
配線１６ａ上にＣｕ配線を積層する形態を例示したが、
第２Ｃｕ配線１６ｂ上にＣｕ配線を所定数積層してもよ
いし、第１及び第２Ｃｕ配線１６ａ、１６ｂの両方の上
にＣｕ配線を所定数積層してもよい。
【００６４】（配線基材に半導体素子が実装された半導
体装置）図５は本発明の実施形態の配線基材（ＴＢＧＡ
パッケージ用）に半導体素子が実装された半導体装置を
示す概略断面図、図６は本発明の実施形態の配線基材
（ＬＧＡパッケージ用）に半導体素子が実装された半導
体装置を示す概略断面図である。
【００６５】図５に示すように、本実施形態の半導体装
置４０の製造方法は、まず、図２（ｂ）に示す配線基材
２０を用意し、半導体素子３２をこの配線基材２０の中
央部のソルダレジスト膜１８ａ上に接着層３０を介して
接着する。その後、半導体素子３２の電極パッド３２ａ
と配線基材２０の第１Ｃｕ配線１６ａのボンディングパ
ッド１６ｃとをワイヤ３４で結線する。次いで、配線基
材２０の半導体素子３２が搭載された面に、半導体素子
３２、ワイヤ３４及びボンディングパッド１６ｃなどを
被覆するようにしてモールド樹脂３６を形成する。
【００６６】次いで、樹脂封止が行われた配線基材２０
のはんだ搭載用パッド１６ｄが上向きになるように搬送
治具上に配置し、予め下側にフラックスを塗布したはん
だボール３８を、配線基材２０のＡｕめっきが施された
はんだボール搭載用パッド１６ｄに機械的に搭載する。
その後、赤外線リフロー炉を通して全体を加熱し、はん
だボール３８を溶融させてはんだ搭載用パッド１６ｄに
接合する。その後、半導体素子３２が連なって実装され
た配線基材２０を切断分離して半導体装置４０が得られ
る。
【００６７】本実施形態の半導体装置４０は、２メタル
ＴＢＧＡパッケージ用の配線基材２０に半導体素子３２
が実装されたものであって、第１Ｃｕ配線１６ａが信号
配線となり、第２Ｃｕ配線１６ｂがグラウンド配線とな
る。このため、インピーダンス整合と低インダクタンス
化が図られ、高速特性に向くようになる。さらに、前述
したように、スルーホール１０ａ上に対応する第２Ｃｕ
配線１６ｂの部分にはんだボール３８を搭載することが
できるため、配線基材２０の配線のファインピッチ化が
可能になる。
【００６８】図６に示す半導体装置４０ａは、図５の半
導体装置４０の変形例であって、ＬＧＡパッケージ用の
配線基材（図２（ｂ）の配線基材２０において下側のソ
ルダレジスト膜１８ｂがないもの）に半導体素子３２が
実装されたものである。その他の構成要素は、図５の半
導体装置４０と同一であるのでその説明を省略する。
【００６９】このＬＧＡパッケージタイプの半導体装置
４０ａでは、はんだボールが搭載されていないので、そ
の分取り付け高さを低くすることができると共に、更な
る配線のファインピッチ化が可能で多ピン化に対応する
ことができる。
【００７０】なお、半導体装置４０，４０ａの配線基材
として、図４に示されるＣｕ配線を積層した配線基材２
０ａを使用してもよいことはもちろんである。
【００７１】
【発明の効果】以上説明したように、本発明によれば、
両面上に、露出面が粗面化された絶縁膜を備えた絶縁テ
ープを用意し、絶縁膜及び絶縁テープを貫通するスルー
ホールを所定部に形成する。その後、スルーホール内面
上及び絶縁テープの両面上の絶縁膜上に、スルーホール
内を埋め込む程度の膜厚で金属膜をめっきにより形成
し、この金属膜をパターニングして金属配線を形成す
る。
【００７２】このように、極めて簡易な製造工程によ
り、絶縁テープの両面上の絶縁膜上にそれぞれ金属配線
が形成され、それらの金属配線がスルーホール内に埋め
込まれた金属プラグを介して電気的に接続される構造を
製造することができる。
【００７３】この金属配線は絶縁膜の粗化された面上に
形成されるため、十分な密着強度を備えた配線とするこ
とができる。また、配線基材の表裏の金属配線がスルー
ホール内に埋め込まれた金属プラグを介して電気的に接
続されるので、それらの電気的な接続の信頼性を向上さ
せることができる。また、配線やパッドの高密度化を容
易に行うことができるようになる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態の配線基材の製造方法
を示す断面図（その１）である。
【図２】図２は本発明の実施形態の配線基材の製造方法
を示す断面図（その２）である。
【図３】図３は本実施形態に係るスルーホール内にＣｕ
膜が埋め込まれた様子をＳＥＭにより撮影したものであ
る。
【図４】図４は図２（ａ）の構造体の上にＣｕ配線が複
数積層された形態を示す断面図である。
【図５】図５は本発明の実施形態の配線基材（ＴＢＧＡ
パッケージ用）に半導体素子が実装された半導体装置を
示す概略断面図である。
【図６】図６は本発明の実施形態の配線基材（ＬＧＡパ
ッケージ用）に半導体素子が実装された半導体装置を示
す概略断面図である。
【図７】図７は従来例１に係るＴＢＧＡパッケージの断
面構造の一例を示す断面図である。
【図８】図８は従来例２に係る２メタルＴＢＧＡパッケ
ージの断面構造の一例を示す断面図である。
【図９】図９は従来の２メタルＴＢＧＡパッケージの配
線基材の製造方法を示す断面図である。
【符号の説明】
１０：ポリイミドテープ（絶縁テープ） １０ａ：スルーホール １２：第１絶縁膜 １４：第２絶縁膜 １２ａ，１４ａ：粗面化された面 １５：シードＣｕ膜 １６ｘ：第１Ｃｕ膜 １６ｙ：第２Ｃｕ膜 １６ｚ：Ｃｕプラグ １６ａ：第１Ｃｕ配線 １６ｂ：第２Ｃｕ配線 １６ｃ：ボンディングパッド １６ｄ：はんだボール搭載用パッド １８ａ，１８ｂ：ソルダレジスト膜 ２０、２０ａ：配線基材 ２２：第３絶縁膜 ２２ａ：第１ビア ２４ａ：第２シードＣｕ膜 ２４ｂ：第３Ｃｕ膜 ２４：第３Ｃｕ配線 ２６：第４絶縁膜 ２６ａ：第２ビア ２８ａ：第３シードＣｕ膜 ２８ｂ：第４Ｃｕ膜 ２８：第４Ｃｕ配線 ３０：接着層 ３２：半導体素子 ３２ａ：接続電極 ３４：ワイヤ ３６：モールド樹脂 ３８：はんだボール ４０，４０ａ：半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 智弘 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 山崎 恵美 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁テープと、 前記絶縁テープの両面上にそれぞれ形成され、前記絶縁
    テープ側と反対の面が粗面化された絶縁膜と、 前記絶縁膜及び前記絶縁テープを貫通するスルーホール
    と、 前記スルーホール内に埋め込まれた金属配線とを有する
    ことを特徴とする配線基材。
  2. 【請求項２】 前記金属配線は、前記スルーホールから
    前記絶縁テープの両面上の前記絶縁膜上にそれぞれ延在
    して形成されていることを特徴とする請求項１に記載の
    配線基材。
  3. 【請求項３】 前記スルーホール上の前記金属配線と前
    記絶縁膜上の前記金属配線とは、平坦な状態で繋がって
    いることを特徴とする請求項２に記載の配線基材。
  4. 【請求項４】 前記絶縁テープの両面上の絶縁膜上にそ
    れぞれ形成された前記金属配線のうちの少なくとも一方
    の上に、前記金属配線側と反対の面が粗面化され、かつ
    所定部にビアを備えた層間絶縁膜と、前記ビアを介して
    前記金属配線と電気的に接続された上層金属配線とによ
    り構成される層構造が、ｎ層（ｎは１以上の整数）積層
    されていることを特徴とする請求項１乃至３のいずれか
    一項に記載の配線基材。
  5. 【請求項５】 前記絶縁テープはポリイミドテープであ
    って、前記粗面化された絶縁膜は絶縁樹脂フィルムの表
    層部に微細な凹凸が形成されたものであることを特徴と
    する請求項１乃至４のいずれか一項に記載の配線基材。
  6. 【請求項６】 前記金属配線は、めっきにより形成され
    た銅配線であることを特徴とする請求項１乃至４のいず
    れか一項に記載の配線基材。
  7. 【請求項７】 請求項１乃至６のいずれか一項に記載さ
    れた配線基材と、 電極端子が前記配線基材の一方の面の前記金属配線の所
    定部に電気的に接続された半導体素子と、 前記配線基材の他方の面の前記金属配線の所定部に電気
    的に接続されたはんだボールとを有することを特徴とす
    る半導体装置。
  8. 【請求項８】 前記はんだボールは、前記金属配線の前
    記スルーホール上の位置に設けられていることを特徴と
    する請求項７に記載の半導体装置。
  9. 【請求項９】 両面上に、露出面が粗面化された絶縁膜
    をそれぞれ備えた絶縁テープを用意する工程と、 前記絶縁膜及び絶縁テープの所定部にスルーホールを形
    成する工程と、 前記スルーホールの内面及び前記絶縁テープの両面上の
    絶縁膜上に、金属膜を形成して、前記スルーホール内に
    前記金属膜を埋め込む工程と、 前記絶縁膜上に形成された前記金属膜をそれぞれパター
    ニングして金属配線を形成する工程とを有することを特
    徴とする配線基材の製造方法。
  10. 【請求項１０】 前記絶縁テープを用意する工程は、 絶縁テープの両面上にそれぞれ絶縁膜を形成する工程
    と、 前記絶縁膜の露出面をエッチングして微細な凹凸を形成
    する工程とを含むことを特徴とする請求項９に記載の配
    線基材の製造方法。
  11. 【請求項１１】 前記金属膜を埋め込む工程は、 銅膜をめっきにより形成する工程であることを特徴とす
    る請求項９又は１０に記載の配線基材の製造方法。
  12. 【請求項１２】 前記金属配線を形成する工程の後に、
    前記絶縁テープの両面上の前記絶縁膜上にそれぞれ形成
    された金属配線のうちの少なくとも一方の上に、前記金
    属配線側と反対の面が粗面化され、所定部にビアを備え
    た層間絶縁膜と、前記ビアを介して前記金属配線と電気
    的に接続される上層金属配線とを形成する工程をｎ回
    （ｎは１以上の整数）繰り返す工程を有することを特徴
    とする請求項９乃至１１のいずれか一項に記載の配線基
    材の製造方法。
  13. 【請求項１３】 前記絶縁テープはポリイミドテープで
    あって、前記絶縁膜は絶縁樹脂フィルムであることを特
    徴とする請求項９乃至１２のいずれか一項に記載の配線
    基材の製造方法。
  14. 【請求項１４】 請求項９乃至１３のいずれか一項に記
    載された配線基材の製造方法により製造された配線基材
    を用意する工程と、 前記配線基材の一方の面の前記金属配線の所定部と半導
    体素子の電極端子とを電気的に接続する工程と、 前記配線基材の他方の面の前記金属配線の所定部とはん
    だボールとを接続する工程とを有することを特徴とする
    半導体装置の製造方法。
JP2001396308A 2001-12-27 2001-12-27 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法 Withdrawn JP2003197818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001396308A JP2003197818A (ja) 2001-12-27 2001-12-27 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001396308A JP2003197818A (ja) 2001-12-27 2001-12-27 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003197818A true JP2003197818A (ja) 2003-07-11

Family

ID=27602437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001396308A Withdrawn JP2003197818A (ja) 2001-12-27 2001-12-27 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003197818A (ja)

Similar Documents

Publication Publication Date Title
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
TWI482542B (zh) 多層配線基板
US6281448B1 (en) Printed circuit board and electronic components
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US6852625B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP2004335704A (ja) プリント配線基板の製造方法およびプリント配線基板
JP3577421B2 (ja) 半導体装置用パッケージ
JP5221887B2 (ja) 配線基盤の製造方法
US6750404B1 (en) High density printed wiring board having in-via surface mounting, pads
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2001308484A (ja) 回路基板及びその製造方法
JP2011216519A (ja) 配線基板の製造方法
JP4589519B2 (ja) 半導体回路部品の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2003197818A (ja) 配線基材、配線基材の製造方法、半導体装置及び半導体装置の製造方法
JP4435380B2 (ja) 配線基板の製造方法
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JP3994952B2 (ja) 半導体装置
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2787230B2 (ja) 電子部品塔載用基板
JP2001274204A (ja) ２メタル基板とｂｇａ構造
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP2001068807A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301