JP2003197749A - マイクロ波増幅装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 スパイラルインダクタ素子の構造を変更する
ことで、電界効果素子のしきい値電圧の変動を抑え、ま
た、配線層を下部電極として用いるキャパシタ素子の構
造を変更して、同様に、電界効果素子のしきい値電圧の
変動を抑えることを可能とする、マイクロ波増幅装置お
よびその製造方法を提供する。 【解決手段】 第２配線層８の上方には、アルミ等の金
属材料からなる第３配線層を利用して引出配線層１０Ａ
が設けられている。巻き線領域の内側終端部１０１ｅ
と、引出配線層１０Ａとは、コンタクト領域において、
第３接続部９Ａにより電気的に連結されている。また、
第２配線層８と引出配線層１０Ａとは、コンタクト領域
において、第４接続部９Ｂにより電気的に連結されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波増幅
装置およびその製造方法に関し、より特定的には、増幅
器の入力整合回路に用いられるスパイラルインダクタ素
子の構造に関する。

【０００２】

【従来の技術】近年、携帯電話に代表される無線端末に
は、１ＧＨｚ以上の高周波信号を増幅するマイクロ波増
幅回路が用いられている。この回路を備えるマイクロ波
増幅装置には、電界効果型半導体素子と、電界効果型半
導体素子の入力整合回路である、インダクタ素子および
キャパシタ素子とが同一のシリコン基板上に作製されて
いる。

【０００３】シリコン基板上に作製されるインダクタ素
子として、スパイラルインダクタと呼ばれるものが用い
られる。ここで一例として、Ｊ．Ｎ．Ｂｕｒｇｈａｒｔ
ｚ，ｅｔ．ａｌ．，"Ｉｎｔｅｇｒａｔｅｄ ＲＦ Ｃ
ｏｍｐｏｎｅｎｔｓ ｉｎａ ＳｉＧｅ Ｂｉｐｏｌａ
ｒ Ｔｅｃｈｎｏｌｏｇｙ "，ＩＥＥＥ Ｊ．Ｓｏｌｉ
ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３２，ｎ
ｏ．９，ｐｐ．１４４０−１４４５（１９９７）に示さ
れているスパイラルインダクタ素子の平面模式図を図５
に示し、また、図５中のＶＩ−ＶＩ線矢視断面を図６に
示す。

【０００４】両図を参照して、シリコン基板２０１の所
定領域に活性領域を規定するように酸化膜２０２が設け
られ、活性領域においては、シリコン基板２０１の上に
ゲート絶縁膜２０３を介在してゲート電極２０４が設け
られ、また、ソース／ドレイン領域２１１，２１２が設
けられている。このゲート電極２０４、ソース／ドレイ
ン領域２１１，２１２により、電界効果半導体素子を構
成する。

【０００５】ゲート電極２０４の上方には、アルミ等の
金属材料からなる第１配線層２０６が形成され、ゲート
電極２０４と第１配線層２０６とは、第１接続部２０５
により電気的に連結されている。また、第１配線層２０
６の上方にはアルミ等の金属材料からなる第２配線層を
利用して引出配線層２０８が形成され、第１配線層２０
６と引出配線層２０８とは、第２接続部２０７により電
気的に連結されている。また、引出配線層２０８の上方
には、アルミ等の金属材料からなる第３配線層２１０を
利用してスパイラルインダクタ素子２００を構成する巻
き線領域２１３が形成され、巻き線領域２１３の内側終
端部２１０ｅと、引出配線層２０８とは、第３接続部２
０９により電気的に連結されている。

【０００６】なお、ゲート電極２０４と第１配線層２０
６との間、第１配線層２０６と引出配線層２０８との
間、内側終端部２１０ｅと引出配線層２０８との間には
それぞれ絶縁膜等からなる層間絶縁膜が設けられている
が、便宜上図示においては省略している。

【０００７】このように、スパイラルインダクタ素子２
００の巻き線領域２１３と、この巻き線領域２１３の内
側から、外側に引き出す引出配線層２０８とは、立体的
に交差している。即ち、引出配線層２０８は第２配線層
で形成され、スパイラルインダクタ素子２００の巻き線
領域２１３は、第３配線層２１０で形成されている。

【０００８】次に、本回路の動作について簡単に説明す
る。高周波信号（紙面の左から）が第３配線層２１０で
形成されたスパイラルインダクタ素子２００に入力さ
れ、巻き線領域２１３、第３接続部２０９、引出配線層
２０８、第２接続部２０７、第１配線層２０６、およ
び、第１接続部２０５を経由して、電界効果素子のゲー
ト電極２０４に到達する。その後、電界効果素子で高周
波信号が増幅され、出力信号が取り出される。

【０００９】ここで、スパイラルインダクタ素子２００
に求められる構造として、巻き線領域２１３は、シリコ
ン基板２０１との間に生じる寄生容量を小さくするた
め、できるだけ上層の配線層を用いること、および、配
線は低抵抗であることが求められる。したがって、図５
および図６で示した従来の構造においては、最上層に位
置する第３配線層２１０を用いて、巻き線領域２１３が
形成されていいる。また、第３配線層２１０は、シリコ
ン集積回路のプロセス上、最上層の配線層は容易に厚膜
化が可能で、低抵抗の配線層を作り易いという利点を有
している。

【００１０】

【発明が解決しようとする課題】しかし、上記構造から
なるマイクロ波増幅装置においては、各配線層をアルミ
ニウム系の材料を用いて形成する場合には、プロセス工
程である、アルミニウム配線のエッチング中に、この配
線につながる電界効果素子がダメージを受けてしまう問
題があった。

【００１１】この電界効果素子のエッチングダメージの
原因としては、いくつか考えられるが、たとえば大面積
を有するスパイラルインダクタ素子を構成する配線層等
に対しては、現実的には、プラズマの不均一性が少しは
あるため、シリコン基板面内の配線層上や、電流リター
ンの箇所の電位が異なるために、配線層を介して電流が
流れるため、電界効果素子のゲート酸化膜に電荷通過の
ストレスを起こさせることが挙げられる。

【００１２】特に、配線層形成のオーバエッチング時に
は、プラズマからイオン・電子が、スパイラルインダク
タ素子を構成する巻き線に、オーバーエッチング時間の
間流れ、これが、下層のアルミニウム配線を経由して電
界効果素子のゲート電極、特にゲート絶縁膜に流入す
る。

【００１３】スパイラルインダクタ素子は、外形、３０
０μｍ程度で、線幅が１０μｍ程度と、電界効果素子の
ゲート面積に比べて非常に大きく、通過する電荷量も多
く、これが大きなストレスとなって、電界効果素子のし
きい値変動も非常に大きくなる。

【００１４】同様に、マイクロ波増幅装置内に設けられ
るキャパシタ素子（図示省略）では、配線層の一部を電
極として用いているが、この電極の大きさも３０μｍ□
程度と、電界効果素子のゲート面積に比べて大きいた
め、この配線層のエッチング中に誘起される電荷で、電
界効果素子のしきい値電圧の変動も大きくなる。

【００１５】このように従来のスパイラルインダクタ素
子を用いたマイクロ波増幅装置においては、製造プロセ
ス中に配線層に流入する多量の電荷により、電界効果素
子のしきい値電圧を変動させてしまう問題があった。

【００１６】したがって、本願発明は、上記課題を解決
するためになされたもので、スパイラルインダクタ素子
の構造を変更することで、電界効果素子のしきい値電圧
の変動を抑え、また、配線層を下部電極として用いるキ
ャパシタ素子の構造を変更して、同様に、電界効果素子
のしきい値電圧の変動を抑えることを可能とする、マイ
クロ波増幅装置およびその製造方法を提供することを目
的とする。

【００１７】

【課題を解決するための手段】この発明に基づいたマイ
クロ波増幅装置の１つの局面においては、シリコン基板
上に形成された電界効果型半導体素子と、上記電界効果
型半導体素子の上方に設けられ螺旋状に巻かれたスパイ
ラルインダクタ素子とを備える、マイクロ波増幅装置で
あって、上記電界効果型半導体素子のゲート電極の上方
に設けられ、上記ゲート電極に電気的に接続される第１
配線層と、上記第１配線層の上層に設けられ、上記第１
配線層に電気的に接続される第２配線層と、上記第２配
線層と同一製造工程で形成される上記スパイラルインダ
クタ素子と、上記第２配線層および上記スパイラルイン
ダクタ素子の上方に設けられ、上記スパイラルインダク
タの巻き線の内側終端部と、上記第２配線層とを電気的
に接続するための第３配線層とを備える。

【００１８】また、この発明に基づいたマイクロ波増幅
装置の製造方法の１つの局面においては、シリコン基板
上に形成された電界効果型半導体素子と、上記電界効果
型半導体素子の上方に設けられ螺旋状に巻かれたスパイ
ラルインダクタ素子とを備える、マイクロ波増幅装置の
製造方法であって、上記ゲート電極に電気的に接続さ
れ、上記電界効果型半導体素子のゲート電極の上方に第
１配線層を形成する工程と、上記第１配線層に電気的に
接続され、上記第１配線層の上層に第２配線層を形成す
る工程と、上記第２配線層と同一製造工程で形成される
上記スパイラルインダクタ素子を形成する工程と、上記
スパイラルインダクタの巻き線の内側終端部と、上記第
２配線層とを電気的に接続するため、上記第２配線層お
よび上記スパイラルインダクタ素子の上方に第３配線層
を形成する工程とを備える。

【００１９】この構成からなるマイクロ波増幅装置およ
びその製造方法においては、シリコン基板上にスパイラ
ルインダクタ素子の巻き線領域を形成する場合に、この
巻き線領域と、電界効果型半導体素子のゲート電極が電
気的に接続されていない状態が得られるため、製造プロ
セス中に、この巻き線領域に誘起される電荷による電界
効果型半導体素子のしきい値変動を抑えることが可能と
なる。

【００２０】また、上記発明において好ましくは、当該
マイクロ波増幅装置は、第１配線層または第２配線層を
下部電極とするキャパシタ素子を含み、上記下部電極部
と上記第２配線層とを電気的に接続するための第３配線
層をさらに有する。この構成の場合においては、電界効
果素子の整合回路には、キャパシタ素子とスパイラルイ
ンダクタ素子とが用いられるが、このキャパシタ素子の
下部電極が、電界効果型半導体素子のゲート電極が電気
的に接続されていない状態が得られるため、プロセス中
に、このキャパシタ素子の下部電極に誘起される電荷に
よる電界効果素子のしきい値変動を抑えることが可能に
なる。

【００２１】この発明に基づいたマイクロ波増幅装置の
他の局面においては、シリコン基板上に形成された電界
効果型半導体素子と、上記電界効果型半導体素子の上方
に設けられ螺旋状に巻かれたスパイラルインダクタ素子
とを備える、マイクロ波増幅装置であって、上記電界効
果型半導体素子のゲート電極の上方に設けられる第１配
線層と、上記第１配線層の上層に設けられ、上記第１配
線層に電気的に接続される第２配線層と、上記第２配線
層と同一製造工程で形成され、上記第１配線層に電気的
に接続される上記スパイラルインダクタ素子と、上記第
２配線層の上方に設けられ、上記第２配線層に電気的に
接続される第３配線層とを備える。

【００２２】また、この発明に基づいたマイクロ波増幅
装置の製造方法の局面においては、シリコン基板上に形
成された電界効果型半導体素子と、上記電界効果型半導
体素子の上方に設けられ螺旋状に巻かれたスパイラルイ
ンダクタ素子とを備える、マイクロ波増幅装置の製造方
法であって、上記電界効果型半導体素子のゲート電極の
上方に第１配線層を形成する工程と、上記第１配線層に
電気的に接続され、上記第１配線層の上層に第２配線層
を形成する工程と、上記第１配線層に電気的に接続さ
れ、上記第２配線層と同一製造工程で上記スパイラルイ
ンダクタ素子を形成する工程と、上記第２配線層に電気
的に接続され、上記第２配線層の上方に第３配線層を形
成する工程と、上記ゲート電極と第３配線層とを、別の
位置に配置された上記第１および第２配線層を介して電
気的に接続するための接続部を形成する工程とを備え
る。

【００２３】この構成からなるマイクロ波増幅装置およ
びその製造方法においては、シリコン基板上にスパイラ
ルインダクタの巻き線領域を形成する場合に、この巻き
線と、電界効果型半導体素子のゲート電極が電気的に接
続されていない状態が得られるため、製造プロセス中
に、この巻き線に誘起される電荷による電界効果型半導
体素子のしきい値変動を抑えることが可能となる。

【００２４】

【発明の実施の形態】以下、本願発明に基づいた各実施
の形態におけるマイクロ波増幅装置について、図を参照
しながら説明する。

【００２５】（実施の形態１） （マイクロ波増幅装置の構造）まず、図１および図２を
参照して、本実施の形態におけるマイクロ波増幅装置つ
いて説明する。なお、図１は本実施の形態におけるマイ
クロ波増幅装置の構造を示す平面図であり、図２は図１
中ＩＩ−ＩＩ線矢視断面図である。

【００２６】両図を参照して、シリコン基板１の所定領
域に活性領域を規定するように酸化膜２が設けられ、活
性領域においては、シリコン基板１の上にゲート絶縁膜
３を介在してゲート電極４が設けられ、また、ソース／
ドレイン領域１１，１２が設けられている。このゲート
電極４、ソース／ドレイン領域１１，１２により、電界
効果半導体素子を構成する。

【００２７】ゲート電極４の上方には、アルミ等の金属
材料からなる第１配線層６が設けられ、ゲート電極４と
第１配線層６とは、第１接続部５により電気的に連結さ
れている。また、第１配線層６の上方にはアルミ等の金
属材料からなる第２配線層８Ａを利用してスパイラルイ
ンダクタ素子１００Ａを構成する巻き線領域１０１と、
第２配線層８とが同一製造工程において形成されてい
る。また、第１配線層６と第２配線層８とは、第２接続
部７により電気的に連結されている。

【００２８】第２配線層８の上方には、アルミ等の金属
材料からなる第３配線層を利用して引出配線層１０Ａが
設けられている。巻き線領域１０１の内側終端部１０１
ｅと、引出配線層１０Ａとは、コンタクト領域９ａにお
いて、第３接続部９Ａにより電気的に連結されている。
また、第２配線層８と引出配線層１０Ａとは、コンタク
ト領域９ｂにおいて、第４接続部９Ｂにより電気的に連
結されている。

【００２９】なお、ゲート電極４と第１配線層６との
間、第１配線層６と第２配線層８との間、スパイラルイ
ンダクタ素子１００Ａおよび第２配線層８と引出配線層
１０Ａとの間にはそれぞれ絶縁膜等からなる層間絶縁膜
が設けられているが、便宜上図示においては省略してい
る。

【００３０】このように、スパイラルインダクタ素子１
００Ａの巻き線領域１０１は、第２配線層８Ａを用いて
作製される。図では、１．５ターンのものを示してい
る。巻き線領域１０１は、外側から内側にまかれ、内側
から外側に向かうように引出配線層１０Ａが設けられ、
巻き線領域１０１と引出配線層１０Ａとを立体交差させ
ている。この引出配線層１０Ａには第３配線層が用いら
れ、図２に示されるように、第４接続部９Ｂ、第２配線
層８、第２接続部７、第１配線層６、および、第１接続
部５を経由して、電界効果素子のゲート電極４と接続さ
れている。

【００３１】なお、巻き線領域１０１と引出配線層１０
Ａとの立体交差において、引出配線層１０Ａが上側に配
置しているという点では、特開平１１−１２６８７３号
公報に開示される装置構造と同じである。しかし、特開
平１１−１２６８７３号公報に開示される装置構造は、
たとえば、第２および第３配線層で巻き線領域を構成す
るが、立体交差する巻き線領域は、第２配線層のみから
構成され、内側からの引出配線層が第３配線層となって
いる。これは、基本的に、従来例で述べたように、電界
効果素子のゲート電極に、第３配線層の巻き線領域が連
結した状態であるため、電界効果素子のしきい値電圧が
変動するものである。

【００３２】（マイクロ波増幅装置の製造方法）次に、
上記構成からなるマイクロ波増幅装置の製造方法につい
て説明する。まず、シリコン基板上１に、通常の半導体
集積化プロセスを用いて、活性領域を規定するように酸
化膜２を形成し、その後、ゲート絶縁膜３、ゲート電極
４、ソース／ドレイン領域１１，１２から構成される電
界効果素子を形成する。その後、ゲート電極４を覆うよ
うに層間絶縁膜（図示省略）を堆積し、ゲート電極４に
接続する第１接続部５を形成する。その後、この層間絶
縁膜の上に所定のパターン形状を有するアルミニウムか
らなる第１配線層６を形成する。なお、電界効果素子の
ゲート電極４、ソース／ドレイン領域１１，１２は、第
１配線層６の所定領域にそれぞれ接続されている。

【００３３】次に、第１配線層６上に層間絶縁膜（図示
省略）を堆積し、第１配線層６に接続する第２接続部７
を形成する。その後、この層間絶縁膜の上に所定のパタ
ーン形状を有するアルミニウムからなる第２配線層８お
よびスパイラルインダクタ素子１００Ａの巻き線領域１
０１のパターニングを、通常のプラズマエッチング法を
用いて形成する。プラズマエッチング中、特に、従来例
で述べたようなオーバーエッチング中には、プラズマか
ら電流が流入するが、巻き線領域１０１が絶縁されてい
る（電界効果素子や、シリコン基板にＤＣ的に接続され
ていない）ため、外部との等価キャパシタンスに電流が
蓄積され、巻き線領域１０１の電位を上昇させ、結果的
に電流が流れない電位となる。エッチング終了時には、
ほとんどの電荷が消失すると考えられる。

【００３４】次に、第２配線層８およびスパイラルイン
ダクタ素子１００Ａ上に層間絶縁膜（図示省略）を堆積
し、第２配線層８およびスパイラルインダクタ素子１０
０Ａに接続する第３接続部９Ａおよび第４接続部９Ｂを
形成する。その後、この層間絶縁膜の上に所定のパター
ン形状を有するアルミニウムからなる引出配線層１０Ａ
（第３配線層）を形成する。

【００３５】なお、上記各配線層は、アルミニウム系の
材料を用いて示したが、銅系の配線材料を使う場合は、
配線をプラズマエッチングで形成しないのが一般的であ
るが、この材料でも、プラズマスパッタ法などによるシ
ード層の形成や、引き続き行われる電解液中での配線層
の形成が行われるため、同様に巻き線領域１０１の形成
時には、電界効果素子と接続されていないことが望まし
い。

【００３６】（マイクロ波増幅装置の動作）次に、この
マイクロ波増幅装置の動作について示すが、この動作
は、従来例で述べたものと同じである。構造で、引出配
線層１０Ａが、巻き線領域１０１よりも上層に位置する
か下層に位置するかの違いである。

【００３７】なお、巻き線領域１０１が、従来技術の第
３配線層から、第２配線層に変更されたため、下地のシ
リコン基板との間において寄生容量が大きくなり、イン
ダクタ素子の性能を落とす場合には、巻き線領域１０１
を第３配線層で形成し、引出配線層１０Ａを第４配線層
とすることで、従来例と同じ、対シリコン基板間容量と
なる。

【００３８】また、この第３配線層をシリコン集積化プ
ロセス上厚膜化が困難であるため、巻き線領域１０１の
もつ抵抗値を更に下げたい場合には、巻き線領域１０１
を、第３および第４配線層を用いて形成し、各配線層を
接続部９Ａ等により、互いに接続しておく。この場合に
は、さらに、上層に第５配線層を形成して、この第５配
線層を利用して引出配線層１０Ａを形成する。

【００３９】（作用効果）以上、本実施の形態における
マイクロ波増幅装置においては、シリコン基板１上にス
パイラルインダクタ素子１００Ａの巻き線領域１０１を
形成する場合に、この巻き線領域１０１と、電界効果型
半導体素子のゲート電極４とが電気的に接続されていな
い状態が得られるため、製造プロセス中に、この巻き線
領域１０１に誘起される電荷による電界効果型半導体素
子のしきい値変動を抑えることが可能となる。

【００４０】（実施の形態２） （マイクロ波増幅装置の構造）まず、図３および図４を
参照して、本実施の形態におけるマイクロ波増幅装置つ
いて説明する。なお、図３は本実施の形態におけるマイ
クロ波増幅装置の構造を示す平面図であり、図４は図３
中ＩＶ−ＩＶ線矢視断面図である。なお、実施の形態１
と同一または相当部分については、同一の参照番号を付
して、詳細な説明は省略する。

【００４１】本実施の形態におけるマイクロ波増幅装置
においては、マイクロ波増幅装置の動作、製造方法につ
いては、上記実施の形態１と同じである。本実施の形態
におけるマイクロ波増幅装置の場合、スパイラルインダ
クタ素子１００Ｂの巻き線領域１０１は、第２配線層８
と同一工程で製造される。また、内側端部１０１ｅから
外側への引出配線層には、第１配線層６を用いて形成し
ている。（下側で立体交差させる）。次に、スパイラル
インダクタ素子１００Ｂの電界効果素子のゲート電極４
の接続構造については、第２配線層６、第２接続部７、
第２配線層８、第４接続部９Ｂ、上層の第３配線層１０
Ｂ、第６接続部９Ｄ、第２配線層８Ｂ、第５接続部９
Ｃ、第１配線層６Ａ、および、第１接続部５を経由させ
る構造とする。

【００４２】（作用効果）以上、本実施の形態における
マイクロ波増幅装置においては、上記実施の形態１にお
けるマイクロ波増幅装置と同様の作用効果を得ることが
可能となる。また、引出配線層６をスパイラルインダク
タ素子１００Ｂの下側で立体交差させる構造としている
ため、電界効果素子の接続する配線層の面積が最小とな
り、効果的にしきい値電圧の変動を抑えることが可能と
なる。

【００４３】（実施の形態３）マイクロ増幅装置の電界
効果素子の入力整合回路には、上記のスパイラルインダ
クタ素子の他に、キャパシタ素子が用いられる。このキ
ャパシタ素子の構造は、たとえば、実施の形態１の図２
で示したような、巻き線領域１０１を形成する第２配線
層８Ａを下部電極としたものが用いられる。第２配線層
８Ａ上に、厚さ、２０ｎｍ程度の層間絶縁膜を堆積し、
この絶縁膜の上に上部電極を配置し、この上部電極上
に、第３配線層１０Ａを形成して、上部電極と第３配線
層１０Ａとを接続する。なお、第２配線層８Ａと第３配
線層１０Ａとの間に配置される層間絶縁膜厚さは、５０
０ｎｍ程度である。

【００４４】下部電極は、例えば、大きさで、約３０μ
ｍ□程度と大きいため、巻き線領域と同様に、プロセス
中に下部電極に多量の電荷が流入されるため、スパイラ
ルインダクタ素子の場合と同様に、下部電極から第３配
線層１０Ａを経由して、電界効果素子のゲート電極４と
接続する。なお、上部電極は、接地電位に固定される。

【００４５】（作用効果）以上、本実施の形態における
マイクロ波増幅装置においては、第２配線層８Ａを下部
電極とするキャパシタ素子をさらに設けることにより、
電界効果素子の整合回路には、キャパシタ素子とスパイ
ラルインダクタ素子とが用いられるが、このキャパシタ
素子の下部電極が、電界効果型半導体素子のゲート電極
４が電気的に接続されていない状態が得られるため、プ
ロセス中に、このキャパシタ素子の下部電極に誘起され
る電荷による電界効果素子のしきい値変動を抑えること
が可能となる。

【００４６】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではない。本発明の範
囲は上記した実施の形態ではなくて特許請求の範囲によ
って画定され、特許請求の範囲と均等の意味および範囲
内でのすべての変更が含まれる。

【００４７】

【発明の効果】この発明に基づいたマイクロ波増幅装置
およびその製造方法によれば、シリコン基板上にスパイ
ラルインダクタ素子の巻き線領域を形成する場合に、こ
の巻き線領域と、電界効果型半導体素子のゲート電極が
電気的に接続されていない状態が得られるため、製造プ
ロセス中に、この巻き線領域に誘起される電荷による電
界効果型半導体素子のしきい値変動を抑えることが可能
となる。

【図面の簡単な説明】

【図１】 この発明に基づいた実施の形態１におけるマ
イクロ波増幅装置の構造を示す平面図である。

【図２】 図１中ＩＩ−ＩＩ線矢視断面図である。

【図３】 この発明に基づいた実施の形態２におけるマ
イクロ波増幅装置の構造を示す平面図である。

【図４】 図３中ＩＶ−ＩＶ線矢視断面図である。

【図５】 従来の技術におけるマイクロ波増幅装置の構
造を示す平面図である。

【図６】 図５中のＶＩ−ＶＩ線矢視断面図である。

【符号の説明】

１ シリコン基板、３ ゲート絶縁膜、４ ゲート電
極、５ 第１接続部、６第１配線層、７ 第２接続部、
８，８Ａ，８Ｂ 第２配線層、９Ａ 第３接続部、９Ｂ
第４接続部、９Ｃ 第５接続部、９Ｄ 第６接続部、
９ａ，９ｂ，９ｃ コンタクト領域、１０Ａ 引出配線
層、１０Ｂ 第３配線層、１１，１２ソース／ドレイン
領域、１００Ａ スパイラルインダクタ素子、１０１
巻き線領域、１０１ｅ 内側終端部、１００Ｂ スパイ
ラルインダクタ素子。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AC02 AC20 AZ04 BH11 CD18 DF02 EZ15 EZ20 5F048 AA07 AB10 AC10 BA01 BB01 BB14 BF01 BF02 BF12 BF15 BG14

Claims (5)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に形成された電界効果型
   半導体素子と、前記電界効果型半導体素子の上方に設け
   られ螺旋状に巻かれたスパイラルインダクタ素子とを備
   える、マイクロ波増幅装置であって、 前記電界効果型半導体素子のゲート電極の上方に設けら
   れ、前記ゲート電極に電気的に接続される第１配線層
   と、 前記第１配線層の上層に設けられ、前記第１配線層に電
   気的に接続される第２配線層と、 前記第２配線層と同一製造工程で形成される前記スパイ
   ラルインダクタ素子と、 前記第２配線層および前記スパイラルインダクタ素子の
   上方に設けられ、前記スパイラルインダクタの巻き線の
   内側終端部と、前記第２配線層とを電気的に接続するた
   めの第３配線層と、を備えるマイクロ波増幅装置。
2. 【請求項２】 当該マイクロ波増幅装置は、第１配線層
   または第２配線層を下部電極とするキャパシタ素子を含
   み、 前記下部電極部と前記第２配線層とを電気的に接続する
   ための第３配線層をさらに有する、請求項１に記載のマ
   イクロ波増幅装置。
3. 【請求項３】 シリコン基板上に形成された電界効果型
   半導体素子と、前記電界効果型半導体素子の上方に設け
   られ螺旋状に巻かれたスパイラルインダクタ素子とを備
   える、マイクロ波増幅装置であって、 前記電界効果型半導体素子のゲート電極の上方に設けら
   れる第１配線層と、 前記第１配線層の上層に設けられ、前記第１配線層に電
   気的に接続される第２配線層と、 前記第２配線層と同一製造工程で形成され、前記第１配
   線層に電気的に接続される前記スパイラルインダクタ素
   子と、 前記第２配線層の上方に設けられ、前記第２配線層に電
   気的に接続される第３配線層と、 前記ゲート電極と第３配線層と電気的に接続するための
   接続部と、を備えるマイクロ波増幅装置。
4. 【請求項４】 シリコン基板上に形成された電界効果型
   半導体素子と、前記電界効果型半導体素子の上方に設け
   られ螺旋状に巻かれたスパイラルインダクタ素子とを備
   える、マイクロ波増幅装置の製造方法であって、 前記ゲート電極に電気的に接続され、前記電界効果型半
   導体素子のゲート電極の上方に第１配線層を形成する工
   程と、 前記第１配線層に電気的に接続され、前記第１配線層の
   上層に第２配線層を形成する工程と、 前記第２配線層と同一製造工程で形成される前記スパイ
   ラルインダクタ素子を形成する工程と、 前記スパイラルインダクタの巻き線の内側終端部と、前
   記第２配線層とを電気的に接続するため、前記第２配線
   層および前記スパイラルインダクタ素子の上方に第３配
   線層を形成する工程と、を備えるマイクロ波増幅装置の
   製造方法。
5. 【請求項５】 シリコン基板上に形成された電界効果型
   半導体素子と、前記電界効果型半導体素子の上方に設け
   られ螺旋状に巻かれたスパイラルインダクタ素子とを備
   える、マイクロ波増幅装置の製造方法であって、 前記ゲート電極に電気的に接続され、前記電界効果型半
   導体素子のゲート電極の上方に第１配線層を形成する工
   程と、 前記第１配線層の上層に第２配線層を形成する工程と、 前記第１配線層に電気的に接続され、前記第２配線層と
   同一製造工程で前記スパイラルインダクタ素子を形成す
   る工程と、 前記第２配線層に電気的に接続され、前記第２配線層の
   上方に第３配線層を形成する工程と、 前記ゲート電極と第３配線層と電気的に接続するための
   接続部を形成する工程と、を備えるマイクロ波増幅装置
   の製造方法。