JP2003188521A - Hybrid mounting method for parts - Google Patents

Hybrid mounting method for parts

Info

Publication number
JP2003188521A
JP2003188521A JP2001384502A JP2001384502A JP2003188521A JP 2003188521 A JP2003188521 A JP 2003188521A JP 2001384502 A JP2001384502 A JP 2001384502A JP 2001384502 A JP2001384502 A JP 2001384502A JP 2003188521 A JP2003188521 A JP 2003188521A
Authority
JP
Japan
Prior art keywords
component
electrodes
chip
mounting
mounting position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001384502A
Other languages
Japanese (ja)
Other versions
JP4099329B2 (en
JP2003188521A5 (en
Inventor
健 ▲高▼野
Takeshi Takano
Kunio Sakurai
邦男 桜井
Minoru Yamamoto
実 山本
Yuichi Motokawa
裕一 本川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001384502A priority Critical patent/JP4099329B2/en
Publication of JP2003188521A publication Critical patent/JP2003188521A/en
Publication of JP2003188521A5 publication Critical patent/JP2003188521A5/ja
Application granted granted Critical
Publication of JP4099329B2 publication Critical patent/JP4099329B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a hybrid mounting method for parts wherein mounting density of each of a plurality of kinds of parts onto a circuit forming structure can be increased, and hence miniaturization of the circuit forming structure is ensured in a hybrid mounting method for parts for mixing and mounting the plurality of kinds of the parts. <P>SOLUTION: In a hybrid mounting method for parts, in which first parts 1 and second parts are mounted at respective mounting positions in a circuit forming structure 4 for hybrid mounting for the first parts and the second parts, a protective member 8 is deposited freely to be separated to cover respective electrodes at the second parts mounting position of the circuit forming structure, and then at the first parts mounting position 11 of the circuit forming structure a joint member 5 is supplied to the electrodes 4a, and thereafter the electrodes of the first parts are joined with the electrodes while intervening the foregoing joint member, and at the second mounting position 12 the foregoing protective member 8 is separated from the electrodes, and the foregoing junction electrodes of the second parts 2 are joined with the respective electrodes. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、複数の種類の部品
を回路形成体に混載して実装する部品混載実装方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a component mixed mounting method for mounting a plurality of types of components on a circuit-formed body in a mixed manner.

【0002】[0002]

【従来の技術】従来、この種の部品混載実装方法に関し
ては種々の実装方法が知られている。
2. Description of the Related Art Conventionally, various mounting methods have been known for this type of component mixed mounting method.

【0003】例えば、回路基板に実装される部品として
チップ部品とベアICチップの2種類の部品を回路基板
に混載して実装する部品混載実装方法においては、ベア
ICチップの接合面及び回路基板の表面におけるベアI
Cチップの実装位置には多数の電極が狭ピッチに形成さ
れているため、ベアICチップの実装面及び回路基板の
表面における上記実装位置に、チップ部品を実装するた
めのクリーム半田の塗布時に発生するクリーム半田のく
ず等の異物等が付着しやすく、この異物等の付着がベア
ICチップと回路基板との接合不良等を発生させるとい
う問題点を有している。従って、上記部品混載実装方法
においては、このような異物付着防止が考慮されている
必要があり、このような考慮が行われている従来の部品
混載実装方法について説明する。
For example, in a component mixed mounting method in which two types of components, a chip component and a bare IC chip, are mixedly mounted on a circuit board as components to be mounted on the circuit board, the bonding surface of the bare IC chip and the circuit board Bear I on the surface
Since a large number of electrodes are formed at a narrow pitch at the mounting position of the C chip, this occurs when applying cream solder for mounting the chip component at the mounting position on the mounting surface of the bare IC chip and the surface of the circuit board. There is a problem that foreign matter such as scraps of cream solder easily adheres, and the adhesion of the foreign matter causes defective bonding between the bare IC chip and the circuit board. Therefore, in the above component mixed mounting method, it is necessary to consider such foreign matter adhesion prevention, and a conventional component mixed mounting method in which such consideration is performed will be described.

【0004】まず、1つの実装方法としては、回路基板
の上面にチップ部品を実装し、回路基板の下面にベアI
Cチップを実装する混載実装方法である。このような混
載実装方法においては、2種類の部品夫々の実装エリア
を回路基板の上面と下面とに分け、上記クリーム半田の
塗布を回路基板の一方の面である上面においてのみ行う
ことにより、上記クリーム半田の塗布による異物付着を
回路基板の下面においては防止することができる。しか
しながら、このような混載実装方法においては、回路基
板の夫々の面において実装される部品の種類が限定され
るため、回路設計において部品の配置が制約されること
となり、回路設計を難しいものにするという問題点があ
る。
First, as one mounting method, the chip components are mounted on the upper surface of the circuit board and the bare I is mounted on the lower surface of the circuit board.
This is a mixed mounting method for mounting a C chip. In such a mixed mounting method, the mounting area of each of the two types of components is divided into an upper surface and a lower surface of the circuit board, and the cream solder is applied only on the upper surface, which is one surface of the circuit board. It is possible to prevent foreign matters from adhering to the lower surface of the circuit board due to the application of cream solder. However, in such a mixed mounting method, since the types of components to be mounted on each surface of the circuit board are limited, the arrangement of the components is restricted in the circuit design, which makes the circuit design difficult. There is a problem.

【0005】このような回路設計の困難さを解消する別
の1つの実装方法としては、上記2種類の部品をともに
回路基板の上面に実装するが、ベアICチップを接合し
た後に、クリーム半田の塗布を行って、チップ部品を接
合し、その後、ベアICチップ、チップ部品、及び回路
基板を加熱して、ベアICチップ及びチップ部品をとも
に回路基板へ実装するという部品混載実装方法である。
この従来の部品混載実装方法の手順について、図9を用
いて以下に説明する。
As another mounting method for solving such a difficulty in circuit design, the above-mentioned two types of components are both mounted on the upper surface of the circuit board. This is a component mixed mounting method in which coating is performed to bond chip components, and then the bare IC chip, the chip component, and the circuit board are heated to mount both the bare IC chip and the chip component on the circuit board.
The procedure of the conventional component mixed mounting method will be described below with reference to FIG.

【0006】図9(A)において、四角形プレート状の
回路基板4は、その上面にチップ部品1を実装可能な複
数のチップ部品実装位置11と、ベアICチップ2を実
装可能なベアICチップ実装位置12とを備えている。
各チップ部品実装位置11には、チップ部品1の電極と
接合可能な複数の電極4aが形成されており、ベアIC
チップ実装位置12には、ベアICチップ2の電極と接
合可能な複数の電極4bが形成されている。また、プレ
ート状のベアICチップ2は、回路基板4への接合面で
ある下面に備える複数の電極2a上に、接合電極として
半田バンプ3が形成されている。まず、ベアICチップ
2の各半田バンプ3が回路基板4の各電極4bの上方に
位置するように、ベアICチップ2と回路基板4とを位
置合せした後、ベアICチップ2の各半田バンプ3を回
路基板4の各電極4bに押圧して、ベアICチップ2の
各半田バンプ3を回路基板4の各電極4bに接合する。
In FIG. 9 (A), a rectangular plate-shaped circuit board 4 has a plurality of chip component mounting positions 11 on which the chip components 1 can be mounted, and bare IC chip mounting on which bare IC chips 2 can be mounted. Position 12 and.
At each chip component mounting position 11, a plurality of electrodes 4a that can be joined to the electrodes of the chip component 1 are formed.
A plurality of electrodes 4b that can be joined to the electrodes of the bare IC chip 2 are formed at the chip mounting position 12. Further, in the plate-shaped bare IC chip 2, solder bumps 3 are formed as bonding electrodes on a plurality of electrodes 2a provided on the lower surface which is a bonding surface to the circuit board 4. First, the bare IC chip 2 and the circuit board 4 are aligned so that the solder bumps 3 of the bare IC chip 2 are located above the electrodes 4b of the circuit board 4, and then the solder bumps of the bare IC chip 2 are aligned. 3 is pressed against each electrode 4b of the circuit board 4 to bond each solder bump 3 of the bare IC chip 2 to each electrode 4b of the circuit board 4.

【0007】次に、図9(B)に示すように、プレート
状のメタルマスク6は、回路基板4の各チップ部品実装
位置11における各電極4aに対応して複数の半田供給
用開口部6aを備え、各半田供給用開口部6aよりクリ
ーム半田5が供給可能となっているとともに、ベアIC
チップ実装位置12において、回路基板4に接合された
ベアICチップ2の上面及び側面を覆うことが可能な凹
状のエンボス部6bを備え、さらに、ベアICチップ2
とともに回路基板4の上面全体を覆うことが可能となっ
ている。メタルマスク6の各半田供給用開口部6aから
各チップ部品実装位置11における各電極4a上にクリ
ーム半田5が供給可能なように、各半田供給用開口部6
aと各電極4aを位置合わせし、メタルマスク6を回路
基板4上に設置する。このとき、ベアICチップ2は、
メタルマスク6と接触することなく、メタルマスク6の
エンボス部6bにより覆われる。
Next, as shown in FIG. 9B, the plate-shaped metal mask 6 has a plurality of solder supply openings 6a corresponding to the electrodes 4a at the chip component mounting positions 11 of the circuit board 4. And the cream solder 5 can be supplied from each solder supply opening 6a, and the bare IC
At the chip mounting position 12, a concave embossed portion 6b capable of covering the upper surface and the side surface of the bare IC chip 2 bonded to the circuit board 4 is provided, and the bare IC chip 2 is further provided.
At the same time, it is possible to cover the entire upper surface of the circuit board 4. Each solder supply opening 6 is provided so that the cream solder 5 can be supplied onto each electrode 4a at each chip component mounting position 11 from each solder supply opening 6a of the metal mask 6.
The metal mask 6 is placed on the circuit board 4 by aligning a with each electrode 4a. At this time, the bare IC chip 2 is
The metal mask 6 is covered with the embossed portion 6 b without coming into contact with the metal mask 6.

【0008】その後、スキージ7の先端をメタルマスク
6の上面に当て、エンボス部6bを避けて図示左向きに
滑らせて移動させることにより、クリーム半田5を各半
田供給用開口部6aに充填し、回路基板4の各チップ部
品実装位置11における各電極4a上にクリーム半田5
を塗布供給して、複数の半田部5aを形成する。その
後、回路基板4上のメタルマスク6を回路基板4から取
り除く。
After that, the tip of the squeegee 7 is applied to the upper surface of the metal mask 6 and is moved by sliding to the left in the drawing while avoiding the embossed portion 6b, so that the solder paste openings 6a are filled with the cream solder 5. The cream solder 5 is placed on each electrode 4a at each chip component mounting position 11 on the circuit board 4.
Is applied and supplied to form a plurality of solder portions 5a. Then, the metal mask 6 on the circuit board 4 is removed from the circuit board 4.

【0009】次に、図9(C)に示すように、回路基板
4の各チップ部品実装位置11における各電極4a上
に、半田部5aを介在させて、チップ部品1を接合す
る。その後、各チップ部品1及びベアICチップ2が接
合されている回路基板4全体を加熱することにより、各
半田部5a及び各半田バンプ3を溶融させ、その後冷却
して固化させる。これにより、図9(D)に示すよう
に、回路基板4において、各チップ部品実装位置11に
おけるチップ部品1との接合、ベアICチップ2実装位
置12におけるベアICチップ2との接合が、維持され
て実装されることとなる。
Next, as shown in FIG. 9C, the chip component 1 is bonded onto each electrode 4a at each chip component mounting position 11 on the circuit board 4 with the solder portion 5a interposed therebetween. Thereafter, the entire circuit board 4 to which the chip components 1 and the bare IC chip 2 are bonded is heated to melt the solder portions 5a and the solder bumps 3, and then to be cooled and solidified. As a result, as shown in FIG. 9D, in the circuit board 4, the bonding with the chip component 1 at each chip component mounting position 11 and the bonding with the bare IC chip 2 at the bare IC chip 2 mounting position 12 are maintained. Will be implemented.

【0010】このような部品混載実装方法においては、
回路基板4の各チップ部品実装位置11へのクリーム半
田の塗布供給の際に、既に接合されているベアICチッ
プ2は、メタルマスク6のエンボス部6bにより覆われ
て保護されているため、ベアICチップ2及びベアIC
チップ実装位置12への異物付着の問題を防止すること
ができる。
In such a component mixed mounting method,
At the time of applying and supplying the cream solder to each chip component mounting position 11 of the circuit board 4, the bare IC chip 2 already joined is covered and protected by the embossed portion 6b of the metal mask 6. IC chip 2 and bare IC
It is possible to prevent the problem of foreign matter adhering to the chip mounting position 12.

【0011】[0011]

【発明が解決しようとする課題】近年、このように回路
基板に複数の種類の部品が実装されることにより形成さ
れる電子回路組立体が内蔵される製品は、市場等の要望
により益々の小型化が望まれている。従って、電子回路
組立体自体の小型化も当然に要求されることとなり、回
路基板に実装可能な部品の点数の増加、すなわち、部品
の実装密度を高めていく必要がある。
In recent years, products having a built-in electronic circuit assembly formed by mounting a plurality of types of components on a circuit board in this way are becoming smaller and smaller due to market demands. Is desired. Therefore, the electronic circuit assembly itself is naturally required to be downsized, and it is necessary to increase the number of components that can be mounted on the circuit board, that is, to increase the mounting density of the components.

【0012】しかしながら、上記実装方法においては、
先に回路基板4に接合されたベアICチップを覆うため
に、メタルプレート6にエンボス部6bを設ける必要が
あり、このエンボス部6bの端部付近においては、メタ
ルプレート6が段部を形成しているため、半田供給用開
口部6aを設けることができず、また、スキージ7を滑
らせて移動させることができない部分でもあるため、図
9(B)及び(D)に示すこの部分に該当する回路基板
4上のスペースRにおいては、さらに追加してチップ部
品1を実装することができるスペースがあるにも拘らず
に、実装することができず、回路基板4上における無駄
なスペースRとなっているという問題点がある。例え
ば、スペースRとしてベアICチップの端部より横方向
に2mm程度存在する場合があり、このような場合に
は、スペースRにおいて、0.5mm幅のチップ部品1
を4個実装することができる。また、このスペースR
は、回路基板4上におけるベアICチップ2の実装位置
によっては、その周囲全体に存在し得る場合もあり、こ
のような場合には、スペースRに多数のチップ部品1を
実装することができるのにも拘らず、実装することがで
きず、回路基板への部品の実装密度を高めることを妨げ
る要因となっている。
However, in the above mounting method,
In order to cover the bare IC chip previously bonded to the circuit board 4, it is necessary to provide the metal plate 6 with the embossed portion 6b. In the vicinity of the end of the embossed portion 6b, the metal plate 6 forms a step. Therefore, the solder supply opening 6a cannot be provided, and the squeegee 7 cannot be slid and moved. Therefore, this part corresponds to this part shown in FIGS. 9B and 9D. In the space R on the circuit board 4 to be used, the chip component 1 cannot be mounted even though there is an additional space for mounting the chip component 1. There is a problem that it has become. For example, there may be a space R of about 2 mm in the lateral direction from the end of the bare IC chip.
4 can be mounted. Also, this space R
May exist all around the bare IC chip 2 depending on the mounting position of the bare IC chip 2 on the circuit board 4. In such a case, a large number of chip components 1 can be mounted in the space R. Nevertheless, they cannot be mounted, which is a factor that prevents the mounting density of components on the circuit board from being increased.

【0013】従って、本発明の目的は、上記問題を解決
することにあって、複数種類の部品を混載して実装する
部品混載実装方法において、回路形成体への上記各部品
の実装密度を高めることができ、上記回路形成体の小型
化を可能とする部品混載実装方法を提供することにあ
る。
Therefore, an object of the present invention is to solve the above-mentioned problem, and in a component mixed mounting method for mounting a plurality of types of components in a mixed manner, increasing the mounting density of each of the above-mentioned components on a circuit-formed body. Accordingly, it is an object of the present invention to provide a component-mixing mounting method that enables downsizing of the circuit-formed body.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
In order to achieve the above object, the present invention is configured as follows.

【0015】本発明の第1態様によれば、複数の電極を
備える第1部品が実装される第1部品実装位置、及び接
合電極が形成された複数の電極を備える第2部品が実装
される第2部品実装位置の夫々において複数の電極を備
える回路形成体に、上記第1部品及び上記第2部品を上
記夫々の実装位置に実装して上記第1部品及び上記第2
部品の混載実装を行う部品混載実装方法において、上記
回路形成体の上記第2部品実装位置において上記各電極
を覆うように保護部材を剥離可能に被着させ、その後、
上記回路形成体の上記第1部品実装位置において上記各
電極に接合材を供給した後、上記接合材を介在させて上
記各電極に上記第1部品の上記各電極を接合し、上記第
2実装位置において上記保護部材を上記各電極より剥離
して、上記各電極に上記第2部品の上記各接合電極を接
合し、上記接合材及び上記各接合電極を加熱して溶融固
化させることにより上記夫々の接合を維持して、上記第
1部品及び上記第2部品を上記回路形成体に実装するこ
とを特徴とする部品混載実装方法を提供する。
According to the first aspect of the present invention, the first component mounting position at which the first component having a plurality of electrodes is mounted and the second component having a plurality of electrodes on which the bonding electrodes are formed are mounted. The first component and the second component are mounted by mounting the first component and the second component at the respective mounting positions on a circuit forming body having a plurality of electrodes at each of the second component mounting positions.
In a component mixed mounting method for performing component mixed mounting, a protective member is detachably attached to cover the electrodes at the second component mounting position of the circuit formed body, and thereafter,
After supplying a bonding material to the electrodes at the mounting position of the first component of the circuit-formed body, the electrodes of the first component are bonded to the electrodes with the bonding material interposed, and the second mounting is performed. The protective member is peeled off from the electrodes at the position, the bonding electrodes of the second component are bonded to the electrodes, and the bonding material and the bonding electrodes are heated and melted and solidified, respectively. There is provided a component-mixing mounting method, characterized in that the first component and the second component are mounted on the circuit-formed body while maintaining the above-mentioned joining.

【0016】本発明の第2態様によれば、上記保護部材
は、上記第2部品実装位置における上記各電極を覆って
保護可能かつ剥離可能に被着可能な材料により構成され
るフィルム状の部材である第1態様に記載の部品混載実
装方法を提供する。
According to a second aspect of the present invention, the protective member is a film-like member made of a material that covers each of the electrodes at the second component mounting position and that can be protected and peelably attached. The mixed-component mounting method according to the first aspect is provided.

【0017】本発明の第3態様によれば、複数の電極を
備える第1部品が実装される第1部品実装位置、及び接
合電極が形成された複数の電極を備える第2部品が実装
される第2部品実装位置の夫々において複数の電極を備
える回路形成体に、上記第1部品及び上記第2部品を上
記夫々の実装位置に実装して上記第1部品及び上記第2
部品の混載実装を行う部品混載実装方法において、上記
回路形成体の上記第2部品実装位置において導電性粒子
が分布された絶縁性の樹脂シート若しくは樹脂ペースト
を上記各電極を覆うように被着させ、その後、上記回路
形成体の上記第1部品実装位置において上記各電極に接
合材を供給した後、上記接合材を介在させて上記各電極
に上記第1部品の上記各電極を接合し、上記第2実装位
置において上記各電極に上記第2部品の上記各接合電極
を上記導電性粒子を介在させて接合し、上記接合材及び
上記樹脂シート又は上記樹脂ペーストを加熱して、上記
接合材を溶融固化させるとともに、上記樹脂シート又は
上記樹脂ペーストを熱硬化させて、夫々の接合を維持す
ることにより、上記第1部品及び上記第2部品を上記回
路形成体に実装することを特徴とする部品混載実装方法
を提供する。
According to the third aspect of the present invention, the first component mounting position at which the first component having a plurality of electrodes is mounted, and the second component having a plurality of electrodes on which the bonding electrodes are formed are mounted. The first component and the second component are mounted by mounting the first component and the second component at the respective mounting positions on a circuit forming body having a plurality of electrodes at each of the second component mounting positions.
In the component mixed mounting method for performing component mixed mounting, an insulating resin sheet or resin paste having conductive particles distributed at the second component mounting position of the circuit forming body is applied to cover the electrodes. After that, after supplying a bonding material to the electrodes at the first component mounting position of the circuit formed body, the electrodes of the first component are bonded to the electrodes with the bonding material interposed therebetween, At the second mounting position, the bonding electrodes of the second component are bonded to the electrodes with the conductive particles interposed therebetween, and the bonding material and the resin sheet or the resin paste are heated to bond the bonding material. The first component and the second component are mounted on the circuit-formed body by melting and solidifying and thermosetting the resin sheet or the resin paste to maintain the respective joints. Providing component hybrid mounting method characterized by.

【0018】本発明の第4態様によれば、上記接合電極
は金属材料で形成されたバンプ、又は導電性樹脂で形成
されたバンプである第3態様に記載の部品混載実装方法
を提供する。
According to a fourth aspect of the present invention, there is provided the component mixed mounting method according to the third aspect, wherein the bonding electrode is a bump formed of a metal material or a bump formed of a conductive resin.

【0019】本発明の第5態様によれば、複数の電極を
備える第1部品が実装される第1部品実装位置、及び接
合電極が形成された複数の電極を備える第2部品が実装
される第2部品実装位置の夫々において複数の電極を備
える回路形成体に、上記第1部品及び上記第2部品を上
記夫々の実装位置に実装して上記第1部品及び上記第2
部品の混載実装を行う部品混載実装方法において、上記
回路形成体の上記第1部品実装位置において上記各電極
に接合材を供給した後、上記接合材を介在させて上記各
電極に上記第1部品の上記各電極を接合し、上記回路形
成体の上記第2部品実装位置において上記電極のクリー
ニング処理を行い、上記第2実装位置において上記各電
極に上記第2部品の上記各接合電極を接合し、上記接合
材及び上記各接合電極を加熱して溶融固化させることに
より上記夫々の接合を維持して、上記第1部品及び上記
第2部品を上記回路形成体に実装することを特徴とする
部品混載実装方法を提供する。
According to the fifth aspect of the present invention, the first component mounting position at which the first component having a plurality of electrodes is mounted and the second component having a plurality of electrodes on which the bonding electrodes are formed are mounted. The first component and the second component are mounted by mounting the first component and the second component at the respective mounting positions on a circuit forming body having a plurality of electrodes at each of the second component mounting positions.
In a component mixed mounting method for performing component mixed mounting, after a bonding material is supplied to the electrodes at the first component mounting position of the circuit formed body, the first component is provided to the electrodes with the bonding material interposed. The electrodes are joined, the electrodes are cleaned at the second component mounting position of the circuit forming body, and the joining electrodes of the second component are joined to the electrodes at the second mounting position. A component for mounting the first component and the second component on the circuit-formed body while maintaining the respective joints by heating and melting and solidifying the joint material and each joint electrode. Provide a mixed mounting method.

【0020】本発明の第6態様によれば、上記クリーニ
ング処理は、プラズマによる上記電極表面の洗浄処理で
ある第5態様に記載の部品混載実装方法を提供する。
According to a sixth aspect of the present invention, there is provided the component-mixing mounting method according to the fifth aspect, wherein the cleaning treatment is a cleaning treatment of the electrode surface with plasma.

【0021】本発明の第7態様によれば、上記接合電極
は半田バンプである第1態様、第2態様、第5態様又は
第6態様のいずれか1つに記載の部品混載実装方法を提
供する。
According to a seventh aspect of the present invention, there is provided the component-mixing mounting method according to any one of the first, second, fifth or sixth aspects, wherein the bonding electrode is a solder bump. To do.

【0022】本発明の第8態様によれば、上記第1部品
はチップ部品又はリード付部品であり、上記第2部品は
ベアICチップである第1態様から第7態様のいずれか
1つに記載の部品混載実装方法を提供する。
According to an eighth aspect of the present invention, the first component is a chip component or a leaded component, and the second component is a bare IC chip according to any one of the first to seventh aspects. A method for mounting components together is provided.

【0023】本発明の第9態様によれば、上記接合材は
半田である第1態様から第8態様のいずれか1つに記載
の部品混載実装方法を提供する。
According to a ninth aspect of the present invention, there is provided the component-mixing mounting method according to any one of the first to eighth aspects, wherein the joining material is solder.

【0024】本発明の第10態様によれば、1枚の回路
形成体上に、半田材料により接合される第1部品と突起
電極を有するベアICチップとを混載して実装する部品
混載実装方法であって、上記回路形成体上の上記ベアI
Cチップが実装される電極を覆うように剥離可能な保護
部材を被着させた状態で、上記回路形成体上の上記第1
部品が実装される電極に半田材料を供給して上記第1部
品を実装し、その後、上記保護部材を上記回路形成体上
の上記電極から剥離して上記ベアICチップを実装する
部品混載実装方法を提供する。
According to the tenth aspect of the present invention, the component mounting method for mounting the first component to be joined by the solder material and the bare IC chip having the protruding electrode on one circuit-formed body in a mixed manner. And the bare I on the circuit forming body
In a state in which a peelable protective member is attached so as to cover the electrode on which the C chip is mounted, the first member on the circuit formed body is attached.
A component mixed mounting method in which a solder material is supplied to an electrode on which a component is mounted to mount the first component, and then the protective member is peeled from the electrode on the circuit forming body to mount the bare IC chip. I will provide a.

【0025】本発明の第11態様によれば、上記第1部
品はチップ部品やリード付部品である第10に記載の部
品混載実装方法を提供する。
According to an eleventh aspect of the present invention, there is provided the mixed component mounting method according to the tenth aspect, wherein the first component is a chip component or a leaded component.

【0026】[0026]

【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings.

【0027】本発明の第1の実施形態にかかる部品混載
実装方法は、回路形成体の一例である回路基板4におい
て、第1部品を第1部品実装位置に、第2部品を第2部
品実装位置に実装し、上記第1部品及び上記第2部品の
2種類の部品を上記回路基板4へ混載して実装する部品
混載実装方法であり、この部品混載実装方法の手順を図
1に示す。
In the component mixed mounting method according to the first embodiment of the present invention, the first component is mounted at the first component mounting position and the second component is mounted at the second component on the circuit board 4 which is an example of the circuit forming body. This is a component mixed mounting method in which two types of components, that is, the first component and the second component are mixedly mounted on the circuit board 4 and mounted at a position, and the procedure of this component mixed mounting method is shown in FIG.

【0028】なお、ここで、回路形成体とは、樹脂基
板、紙−フェノール基板、セラミック基板、ガラス・エ
ポキシ(ガラエポ)基板、フィルム基板などの回路基
板、単層基板若しくは多層基板などの回路基板、部品、
筐体、又は、フレームなど、回路が形成されている対象
物を意味する。
Here, the circuit-formed body means a circuit board such as a resin board, a paper-phenol board, a ceramic board, a glass / epoxy (glass epoxy) board, a film board, a single-layer board or a multi-layer board. ,parts,
It means an object on which a circuit is formed, such as a housing or a frame.

【0029】また、上記第1部品とは、小型に作られた
抵抗、直方体のコンデンサ等の単独部品でリードレスで
単独で使われるチップ部品、又はQFP、SOP、SO
J等のリード付部品等であり、以降の実施形態において
は一例としてチップ部品1とし、上記第2部品とは、パ
ッケージに収容されていない半導体素子や半導体チップ
等のベアICチップと呼ばれている部品等であり、以降
の実施形態においては一例としてベアICチップ2とす
る。なお、この場合、回路基板4における上記第1部品
実装位置はチップ部品実装位置11と、上記第2部品実
装位置はベアICチップ実装位置12となる。
The above-mentioned first component is a single component such as a resistor made into a small size, a rectangular parallelepiped capacitor or the like, which is used alone in leadless, or QFP, SOP, SO.
In the following embodiments, the chip component 1 is an example of a leaded component such as J. The second component is referred to as a bare IC chip such as a semiconductor element or a semiconductor chip not housed in a package. In the following embodiments, the bare IC chip 2 is used as an example. In this case, the first component mounting position on the circuit board 4 is the chip component mounting position 11, and the second component mounting position is the bare IC chip mounting position 12.

【0030】上記第1実施形態においては、回路基板4
にチップ部品1を接合した後に、ベアICチップを接合
して、その後、チップ部品1、ベアICチップ、及び回
路基板4を加熱して、チップ部品1及びベアICチップ
2をともに回路基板4へ実装するという部品混載実装方
法であるが、チップ部品1の接合のためのチップ部品実
装位置11への接合材の供給よるベアICチップ2及び
ベアICチップ実装位置12への異物付着防止対策が施
されている。以下、詳細な手順を図1を用いて説明す
る。なお、以降の説明において、図9に示す従来の部品
混載実装方法で用いたチップ部品1、ベアICチップ
2、回路基板4、及びこれらに付属する部位(電極、半
田バンプ、実装位置等)については、同じ構成のものを
用いるため、同じ符号を用いて以下説明を行うものとす
る。
In the first embodiment, the circuit board 4
After the chip component 1 is bonded to the chip component, the bare IC chip is bonded, and then the chip component 1, the bare IC chip, and the circuit board 4 are heated so that the chip component 1 and the bare IC chip 2 are both attached to the circuit substrate 4. This is a mixed component mounting method of mounting, but measures are taken to prevent foreign matter from adhering to the bare IC chip 2 and the bare IC chip mounting position 12 by supplying a bonding material to the chip component mounting position 11 for bonding the chip component 1. Has been done. The detailed procedure will be described below with reference to FIG. In the following description, the chip component 1, the bare IC chip 2, the circuit board 4, and the parts (electrodes, solder bumps, mounting positions, etc.) attached to these used in the conventional mixed component mounting method shown in FIG. 9 will be described. Have the same configuration, the following description will be given using the same reference numerals.

【0031】まず、図1(A)に示すように、複数のチ
ップ部品実装位置11とベアICチップ実装位置12を
備える回路基板4において、保護部材の一例である保護
シール8を、ベアICチップ実装位置12における各電
極4bを覆うように、回路基板4に貼付ける。ここで、
保護シール8は、各電極4bを覆うことにより各電極4
bを保護して、異物の侵入を防止する機能と、各電極4
bへ剥離可能に被着可能である機能、及び絶縁性とが備
えらているフィルム状の部材により構成されており、例
えば、保護シール8の材質としては、ポリイミド等が用
いられ、保護シール8の厚さとしては、5〜20μm程
度のものが用いられる。ここで、異物とは、例えば、回
路基板4における電極へのクリーム半田の供給時に発生
する半田くず等のようなものである。また、さらに保護
シール8には耐熱性が備えられている場合であってもよ
い。以降において説明する接合材の供給やチップ部品1
の接合の際等において、熱が発生するような場合で、さ
らに発生した熱が保護シール8に伝わるような場合にあ
っては、その熱に耐えることができるからである。さら
に、保護シール8の上記剥離性及び被着性の機能によ
り、保護シール8は、その下面を回路基板4上へ配置す
ることにより、容易に貼付け可能であるとともに、貼付
けられた保護シールの端部を把持して引上げることによ
り、回路基板4上から容易に剥離可能となっており、ま
た、保護シール8に粘着剤等が用いられているような場
合であっても、保護シール8が剥離された後の回路基板
4上には、上記粘着剤等が残るようなことはない。
First, as shown in FIG. 1A, in a circuit board 4 having a plurality of chip component mounting positions 11 and bare IC chip mounting positions 12, a protective seal 8 which is an example of a protective member is attached to a bare IC chip. It is attached to the circuit board 4 so as to cover each electrode 4b at the mounting position 12. here,
The protective seal 8 covers the electrodes 4b so that the electrodes 4b
The function of protecting b and preventing the intrusion of foreign matter, and each electrode 4
It is composed of a film-shaped member having a function of being detachably attached to b and an insulating property. For example, as the material of the protective seal 8, polyimide or the like is used, and the protective seal 8 is used. The thickness is about 5 to 20 μm. Here, the foreign matter is, for example, solder scrap or the like generated when cream solder is supplied to the electrodes on the circuit board 4. Further, the protective seal 8 may be provided with heat resistance. Supply of bonding material and chip component 1 described below
This is because, in the case of joining, etc., when heat is generated, and when the generated heat is further transmitted to the protective seal 8, the heat can be endured. Further, by virtue of the above-mentioned peeling and adhesion properties of the protective seal 8, the protective seal 8 can be easily attached by disposing the lower surface of the protective seal 8 on the circuit board 4, and the end of the attached protective seal 8 By grasping and pulling up the portion, it can be easily peeled off from the circuit board 4, and even when an adhesive or the like is used for the protective seal 8, the protective seal 8 can be removed. The adhesive or the like does not remain on the circuit board 4 after being peeled off.

【0032】また、保護シール8は、回路基板4のベア
ICチップ実装位置12における各電極4b及び夫々の
電極4b間における回路基板4の表面部分に、異物が侵
入し付着しないように覆うことができる最小限の大きさ
を有する形状とされている。例えば、ベアICチップ実
装位置12の端部における電極4bの端部から0.5m
m外側までを覆うような大きさの場合がある。予め、保
護シール8がこの形状に切断されている場合であっても
よいし、回路基板4への貼付け作業の直前に、例えば、
ロール状に巻かれた保護シートロールより、必要な大き
さに切断して用いるような場合であってもよい。
Further, the protective seal 8 covers the electrodes 4b at the bare IC chip mounting position 12 of the circuit board 4 and the surface portion of the circuit board 4 between the electrodes 4b so that foreign matter does not enter and adhere. It is shaped to have the smallest possible size. For example, 0.5 m from the end of the electrode 4b at the end of the bare IC chip mounting position 12
In some cases, the size may cover the outside. The protective seal 8 may be cut in this shape in advance, or, for example, immediately before the attaching operation to the circuit board 4,
There may be a case where a protective sheet roll wound in a roll shape is used after being cut into a required size.

【0033】次に、図1(B)に示すように、回路基板
4のチップ部品実装位置11における各電極4a上への
接合材の一例であるクリーム半田5の供給を行う。この
図1(B)の状態における回路基板4の断面図を図2に
示す。図2にも示すように、回路基板4の上面全体を覆
うことが可能な四角形プレート状のメタルマスク9は、
複数の半田供給用開口部9aを備え、各半田供給部9a
よりクリーム半田5が供給可能となっている。メタルマ
スク9の各半田供給部9aから各チップ部品実装位置1
1における各電極4a上にクリーム半田5が供給可能な
ように、各半田供給用開口部9aと各電極4aとを位置
合せし、メタルマスク9を回路基板4の上面に設置す
る。なお、メタルマスク9における回路基板4のベアI
Cチップ実装位置12に対応する部分には、開口部は設
けられていない。
Next, as shown in FIG. 1B, cream solder 5, which is an example of a bonding material, is supplied onto each electrode 4a at the chip component mounting position 11 of the circuit board 4. A sectional view of the circuit board 4 in the state of FIG. 1 (B) is shown in FIG. As shown in FIG. 2, the rectangular plate-shaped metal mask 9 capable of covering the entire upper surface of the circuit board 4 is
Each solder supply part 9a is provided with a plurality of solder supply openings 9a.
More cream solder 5 can be supplied. Each chip component mounting position 1 from each solder supply portion 9a of the metal mask 9
The solder supply openings 9a are aligned with the electrodes 4a so that the cream solder 5 can be supplied onto the electrodes 4a in FIG. 1, and the metal mask 9 is placed on the upper surface of the circuit board 4. The bare I of the circuit board 4 in the metal mask 9
No opening is provided in the portion corresponding to the C-chip mounting position 12.

【0034】その後、スキージ7の先端をメタルマスク
9の上面に当てて滑らせて移動させる等により、クリー
ム半田5を各半田供給用開口部9aに充填し、回路基板
4の各チップ部品実装位置11における各電極4a上に
クリーム半田5を塗布供給して、複数の半田部5aを形
成する。このとき、回路基板4におけるベアICチップ
実装位置12は、保護シール8で覆われて保護されてい
るため、メタルマスク9と直接接触することはなく、ま
た、クリーム半田5の塗布供給の際に発生する異物等が
付着することもない。その後、回路基板4上のメタルマ
スク9は上方に移動される。
Thereafter, the tip of the squeegee 7 is brought into contact with the upper surface of the metal mask 9 and slid to move the cream solder 5 into the solder supply openings 9a to mount the chip components on the circuit board 4. The cream solder 5 is applied and supplied onto each electrode 4a in 11 to form a plurality of solder portions 5a. At this time, since the bare IC chip mounting position 12 on the circuit board 4 is covered and protected by the protective seal 8, it does not come into direct contact with the metal mask 9, and when the cream solder 5 is applied and supplied. No foreign matter will be attached. After that, the metal mask 9 on the circuit board 4 is moved upward.

【0035】次に、図1(C)に示すように、回路基板
4の各チップ部品実装位置11における各電極4a上
に、半田部5aを介在させて、チップ部品1を接合す
る。ここで、この接合とは、チップ部品1等の部品又は
回路基板4に外力を加えることにより、上記部品及び回
路基板4を破壊することなく、上記部品と回路基板4の
接合を解除することが可能な接合を示す。
Next, as shown in FIG. 1C, the chip component 1 is bonded onto each electrode 4a at each chip component mounting position 11 on the circuit board 4 with the solder portion 5a interposed therebetween. Here, this joining means that the joining of the component and the circuit board 4 can be released without destroying the component and the circuit board 4 by applying an external force to the component such as the chip component 1 or the circuit board 4. Shows possible joints.

【0036】その後、図1(D)において、回路基板4
のベアICチップ実装位置12に貼付けられていた保護
シール8の1つの端部を把持して上方に引上げることに
より、保護シール8を回路基板4の上面より剥離する。
このとき、クリーム半田5の塗布供給の際に保護シール
8の上面に異物等が付着しているような場合にあって
も、保護シール8の剥離により保護シール8とともに異
物等が除去されるため、保護シール8が剥離されたあと
のベアICチップ実装位置は、異物等の付着もなく、清
浄な状態に保たれている。
Then, in FIG. 1D, the circuit board 4
The protective seal 8 is peeled from the upper surface of the circuit board 4 by grasping one end of the protective seal 8 attached to the bare IC chip mounting position 12 and pulling the protective seal 8 upward.
At this time, even if foreign matter or the like adheres to the upper surface of the protective seal 8 when the cream solder 5 is applied and supplied, the foreign matter or the like is removed together with the protective seal 8 by peeling off the protective seal 8. The bare IC chip mounting position after the protective seal 8 is peeled off is kept in a clean state without any foreign matter or the like adhering thereto.

【0037】図3はベアICチップ2を回路基板4上に
接合した後におけるチップ部品1、ベアICチップ2、
及び回路基板4の断面図であるが、図3に示すように、
ベアICチップ2の各電極2a上には、突起状の接合電
極(突起電極)の一例である半田バンプ3が予め形成さ
れている。図1(E)に示すように、ベアICチップ2
の各半田バンプ3が回路基板4のベアICチップ実装位
置12における各電極4bの上方へと位置するように、
ベアICチップ2と回路基板4とを位置合せした後、ベ
アICチップ2の各半田バンプ3を各電極4bに押圧し
て、ベアICチップ2の各半田バンプ3を回路基板4の
各電極4bに接合する。これにより、回路基板4におい
ては、図3に示すような状態となる。
FIG. 3 shows the chip component 1, the bare IC chip 2, and the bare IC chip 2 after the bare IC chip 2 is bonded onto the circuit board 4.
3 is a cross-sectional view of the circuit board 4 and, as shown in FIG.
On each electrode 2a of the bare IC chip 2, a solder bump 3 which is an example of a protruding bonding electrode (projecting electrode) is formed in advance. As shown in FIG. 1E, the bare IC chip 2
So that each solder bump 3 is located above each electrode 4b at the bare IC chip mounting position 12 of the circuit board 4,
After the bare IC chip 2 and the circuit board 4 are aligned with each other, the solder bumps 3 of the bare IC chip 2 are pressed against the electrodes 4b so that the solder bumps 3 of the bare IC chip 2 are contacted with the electrodes 4b of the circuit board 4. To join. As a result, the circuit board 4 is brought into a state as shown in FIG.

【0038】その後、図1(F)に示すように、各チッ
プ部品1及びベアICチップ2が接合されている回路基
板4全体を加熱することにより、各半田部5a及び各半
田バンプ3を加熱して、各半田部5a及び各半田バンプ
3を溶融させ、その後、冷却して固化させる。これによ
り、図1(G)に示すように、回路基板4において、各
チップ部品実装位置11におけるチップ部品1との接
合、ベアICチップ実装位置12におけるベアICチッ
プ2との接合が維持されて、各チップ部品1及びベアI
Cチップ2が回路基板4へ実装される。その後、回路基
板4への各チップ部品1及びベアICチップ2の実装状
態等の検査が行われる。
Thereafter, as shown in FIG. 1F, the entire circuit board 4 to which the chip components 1 and the bare IC chip 2 are bonded is heated to heat the solder portions 5a and the solder bumps 3. Then, the solder portions 5a and the solder bumps 3 are melted, and then cooled and solidified. As a result, as shown in FIG. 1G, in the circuit board 4, the bonding with the chip component 1 at each chip component mounting position 11 and the bonding with the bare IC chip 2 at the bare IC chip mounting position 12 are maintained. , Each chip component 1 and bare I
The C chip 2 is mounted on the circuit board 4. After that, the mounting state of each chip component 1 and the bare IC chip 2 on the circuit board 4 is inspected.

【0039】なお、各半田部5a及び各半田バンプ3を
溶融させるための加熱においては、上記のように各チッ
プ部品1及びベアICチップ2が接合されている回路基
板4全体を加熱するような場合に代えて、回路基板4の
下面より回路基板4を加熱するような場合、各半田部5
a及び各半田バンプ3への遠赤外線等の熱線の照射によ
り各半田部5a及び各半田バンプ3を加熱するような場
合、又は、各チップ部品1とベアICチップ2への個別
的な上記熱線の照射を行うような場合であってもよい。
何れの場合においても、各半田部5a及び各半田バンプ
3を加熱して溶融させることができるからである。
In the heating for melting the solder portions 5a and the solder bumps 3, the entire circuit board 4 to which the chip components 1 and the bare IC chip 2 are bonded as described above is heated. Instead of the case, when the circuit board 4 is heated from the lower surface of the circuit board 4, each solder portion 5
In the case where each solder portion 5a and each solder bump 3 is heated by irradiating a heat ray such as far infrared rays to the a and each solder bump 3, or the above-mentioned individual heat ray to each chip component 1 and the bare IC chip 2 The irradiation may be performed.
This is because in each case, each solder portion 5a and each solder bump 3 can be heated and melted.

【0040】上記第1実施形態によれば、回路基板4の
ベアチップ実装位置12に保護シール8を貼り付けて、
ベアICチップ実装位置8を保護した状態で、チップ部
品実装位置11へのクリーム半田5の塗布供給を行うこ
とにより、上記塗布供給の際に発生する異物等をベアチ
ップ実装位置12への付着を防止することができる。
According to the first embodiment, the protective seal 8 is attached to the bare chip mounting position 12 of the circuit board 4,
By applying and supplying the cream solder 5 to the chip component mounting position 11 with the bare IC chip mounting position 8 protected, foreign substances and the like generated during the coating and supplying are prevented from adhering to the bare chip mounting position 12. can do.

【0041】また、この保護シール8を用いることによ
り、回路基板4へのベアICチップ2の接合作業を、上
記クリーム半田5の塗布供給の後とすることができ、ま
た、保護シール8自体がフィルム状の材料で構成されて
いることにより、上記クリーム半田5の塗布供給に用い
られるメタルマスク9を平坦なプレート状の形状とする
ことができる。
By using the protective seal 8, the work of bonding the bare IC chip 2 to the circuit board 4 can be performed after the application of the cream solder 5 and the protective seal 8 itself. By being made of a film-shaped material, the metal mask 9 used for applying and supplying the cream solder 5 can have a flat plate-like shape.

【0042】これにより、従来において必要であったメ
タルマスクのエンボス部をなくすことができるため、保
護シール8の大きさをベアICチップ実装位置12を覆
うことができる最小限の大きさとすることで、回路基板
4上におけるベアICチップ実装位置12の周囲に無駄
なスペースRをなくすことができ、回路基板4への部品
の実装密度を高めることができ、部品が実装された回路
基板の小型化を可能とする部品混載実装方法を提供する
ことが可能となる。
As a result, the embossed portion of the metal mask, which has been necessary in the past, can be eliminated, so that the size of the protective seal 8 is set to the minimum size that can cover the bare IC chip mounting position 12. The useless space R around the bare IC chip mounting position 12 on the circuit board 4 can be eliminated, the mounting density of components on the circuit board 4 can be increased, and the circuit board on which the components are mounted can be downsized. It is possible to provide a component mixed mounting method that enables the above.

【0043】また、保護シール8は、回路基板4へ容易
に貼付けることができ、また、容易に剥離することがで
きるため、円滑な部品混載実装方法を提供することが可
能となる。
Further, since the protective seal 8 can be easily attached to the circuit board 4 and can be easily peeled off, it is possible to provide a smooth component mounting method.

【0044】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。例え
ば、本発明の第2の実施形態にかかる部品混載実装方法
は、上記第1実施形態と同様に第1部品の一例としてチ
ップ部品1と、第2部品の一例としてベアICチップ2
を回路基板4に混載して実装する部品混載実装方法であ
るが、上記第1実施形態において用いられるベアICチ
ップ実装位置12を覆うための保護シール8に代えて、
導電性粒子が分布された樹脂シート若しくは樹脂ペース
トを用いる点において相違している。この部品混載実装
方法の手順を示す図4を用いて、以下に説明する。
The present invention is not limited to the above embodiment, but can be implemented in various other modes. For example, in the component mixed mounting method according to the second embodiment of the present invention, the chip component 1 is an example of the first component and the bare IC chip 2 is an example of the second component as in the first embodiment.
Is a component mixed mounting method of mounting and mounting the same on the circuit board 4, instead of the protective seal 8 for covering the bare IC chip mounting position 12 used in the first embodiment,
The difference is that a resin sheet or resin paste in which conductive particles are distributed is used. This will be described below with reference to FIG. 4 showing the procedure of this component mixed mounting method.

【0045】まず、図4(A)に示すように、複数のチ
ップ部品実装位置11とベアICチップ実装位置12と
を備える回路基板4において、上記導電性粒子が分布さ
れた樹脂シートの一例である異方性導電膜18を、ベア
ICチップ実装位置12における各電極4bを覆うよう
に、回路基板4に貼付ける。ここで、異方性導電膜18
とは、図5に示すように、絶縁性を有する樹脂シート内
に多数の導電性粒子18aを分散して混入させたもので
ある。この異方性導電膜18を電極間で挟み込むように
圧接した場合に、上記電極間において絶縁性を有する樹
脂部分が押し退けられ、上記各電極を導電性粒子18a
を介在させて接合することができる。なお、上記導電性
粒子が分布された樹脂シートを用いる場合に代えて、導
電性粒子が分布された樹脂ペーストを用いる場合であっ
てもよい。
First, as shown in FIG. 4A, in a circuit board 4 having a plurality of chip component mounting positions 11 and bare IC chip mounting positions 12, an example of a resin sheet in which the conductive particles are distributed will be described. An anisotropic conductive film 18 is attached to the circuit board 4 so as to cover each electrode 4b at the bare IC chip mounting position 12. Here, the anisotropic conductive film 18
As shown in FIG. 5, a large number of conductive particles 18a are dispersed and mixed in an insulating resin sheet. When the anisotropic conductive film 18 is pressure-contacted so as to be sandwiched between the electrodes, the resin portion having an insulating property is pushed away between the electrodes, and the respective electrodes are electrically conductive particles 18a.
Can be interposed. Instead of using the resin sheet in which the conductive particles are distributed, a case in which a resin paste in which the conductive particles are distributed may be used.

【0046】次に、図4(B)に示すように、メタルマ
スク9の各半田供給部9aから各チップ部品実装位置1
1における各電極4a上にクリーム半田5が供給可能な
ように、各半田供給用開口部9aと各電極4aとを位置
合せし、メタルマスク9を回路基板4の上面に設置す
る。
Next, as shown in FIG. 4B, from the solder supply portions 9a of the metal mask 9 to the chip component mounting positions 1
The solder supply openings 9a are aligned with the electrodes 4a so that the cream solder 5 can be supplied onto the electrodes 4a in FIG. 1, and the metal mask 9 is placed on the upper surface of the circuit board 4.

【0047】その後、スキージの先端をメタルマスク9
の上面に当てて滑らせて移動させること等により、クリ
ーム半田5を各半田供給用開口部9aに充填し、回路基
板4の各チップ部品実装位置11における各電極4a上
にクリーム半田5を塗布供給して、複数の半田部5aを
形成する。このとき、回路基板4におけるベアICチッ
プ実装位置12は、異方性導電膜18で覆われて保護さ
れているため、メタルマスク9と直接接触することはな
く、また、クリーム半田5の塗布供給の際に発生する異
物等が付着することもない。その後、回路基板4上のメ
タルマスク9は上方に移動される。
Thereafter, the tip of the squeegee is attached to the metal mask 9
The cream solder 5 is filled in each solder supply opening 9a by sliding on the upper surface of the substrate and moving the same, and the cream solder 5 is applied on each electrode 4a at each chip component mounting position 11 of the circuit board 4. It is supplied to form a plurality of solder portions 5a. At this time, since the bare IC chip mounting position 12 on the circuit board 4 is covered and protected by the anisotropic conductive film 18, it does not come into direct contact with the metal mask 9, and the cream solder 5 is applied and supplied. No foreign matter or the like generated at the time of adhesion is attached. After that, the metal mask 9 on the circuit board 4 is moved upward.

【0048】次に、図4(C)に示すように、回路基板
4の各チップ部品実装位置11における各電極4a上
に、半田部5aを介在させて、チップ部品1を接合す
る。
Next, as shown in FIG. 4C, the chip component 1 is bonded onto each electrode 4a at each chip component mounting position 11 on the circuit board 4 with the solder portion 5a interposed therebetween.

【0049】図5に、ベアICチップ2接合前の回路基
板4のベアICチップ実装位置12における部分断面図
を示す。図4(D)及び図5に示すように、ベアICチ
ップ2の各電極2a上には、突起状の接合電極の一例で
あるAuバンプ13が予め形成されている。ベアICチ
ップ2の各Auバンプ13が回路基板4のベアICチッ
プ実装位置12における各電極4bの上方へと位置する
ように、ベアICチップ2と回路基板4とを位置合せを
する。その後、図6のベアICチップ2及び回路基板4
の断面図に示すように、ベアICチップ2の各Auバン
プ13を異方性導電膜18を介して各電極4bに押圧
し、各Auバンプ13により異方性導電膜18内の樹脂
部分を押し退けて、ベアICチップ2の各Auバンプ1
3を回路基板4の各電極4bに、異方性導電膜18内の
導電性粒子18aを介在させて接合する。なお、ベアI
Cチップ2の各電極2a上に、Auバンプ13が形成さ
れている場合に代えて、例えば、Cuバンプや半田バン
プ等の他の金属材料により形成されている場合、又は、
導電性の樹脂により形成されたバンプである場合であっ
てもよい。
FIG. 5 shows a partial sectional view of the bare IC chip mounting position 12 of the circuit board 4 before the bare IC chip 2 is joined. As shown in FIGS. 4D and 5, Au bumps 13, which are an example of a protruding bonding electrode, are formed in advance on each electrode 2 a of the bare IC chip 2. The bare IC chip 2 and the circuit board 4 are aligned so that the Au bumps 13 of the bare IC chip 2 are located above the electrodes 4b at the bare IC chip mounting position 12 of the circuit board 4. After that, the bare IC chip 2 and the circuit board 4 of FIG.
As shown in the cross-sectional view of FIG. 1, each Au bump 13 of the bare IC chip 2 is pressed against each electrode 4b through the anisotropic conductive film 18, and each Au bump 13 causes the resin portion in the anisotropic conductive film 18 to be removed. Push away, each Au bump 1 of bare IC chip 2
3 is bonded to each electrode 4b of the circuit board 4 with the conductive particles 18a in the anisotropic conductive film 18 interposed. Bear I
Instead of the case where the Au bump 13 is formed on each electrode 2a of the C chip 2, for example, the case where the Au bump 13 is formed of another metal material such as a Cu bump or a solder bump, or
It may be a bump formed of a conductive resin.

【0050】その後、図4(E)に示すように、各チッ
プ部品1及びベアICチップ2が接合されている回路基
板4全体を加熱することにより、各半田部5aを加熱し
て、各半田部5aを溶融させた後冷却して固化させると
ともに、異方性導電膜18を加熱して、熱硬化させる。
これにより、図4(F)に示すように、回路基板4にお
いて、各チップ部品実装位置11におけるチップ部品1
との接合、ベアICチップ実装位置12におけるベアI
Cチップ2との接合が維持されて、各チップ部品1及び
ベアICチップ2が回路基板4へ実装される。その後、
回路基板4への各チップ部品1及びベアICチップ2の
実装状態等の検査が行われる。
Thereafter, as shown in FIG. 4 (E), the entire circuit board 4 to which the respective chip components 1 and the bare IC chip 2 are bonded is heated, thereby heating the respective solder portions 5a and the respective solders. The part 5a is melted and then cooled to be solidified, and the anisotropic conductive film 18 is heated and thermoset.
As a result, as shown in FIG. 4F, the chip component 1 at each chip component mounting position 11 on the circuit board 4
And the bare I at the bare IC chip mounting position 12
The chip component 1 and the bare IC chip 2 are mounted on the circuit board 4 while maintaining the bonding with the C chip 2. afterwards,
The mounting state of each chip component 1 and the bare IC chip 2 on the circuit board 4 is inspected.

【0051】上記第2実施形態によれば、上記第1実施
形態における保護シート8に代えて異方性導電膜18を
用いて、ベアICチップ実装位置12を保護しているた
め、上記第1実施形態による効果と同様な効果を得るこ
とができ、回路基板4上におけるベアICチップ実装位
置12の周囲に無駄なスペースRを無くすことができ、
回路基板4への部品の実装密度を高めることができ、部
品が実装された回路基板の小型化を可能とする部品混載
実装方法を提供することができる。
According to the second embodiment, the bare IC chip mounting position 12 is protected by using the anisotropic conductive film 18 instead of the protective sheet 8 in the first embodiment. The same effect as that of the embodiment can be obtained, and the useless space R can be eliminated around the bare IC chip mounting position 12 on the circuit board 4,
It is possible to increase the mounting density of components on the circuit board 4, and to provide a component mixed mounting method that enables miniaturization of a circuit board on which components are mounted.

【0052】さらに、加えて、異方性導電膜18を用い
てベアICチップ実装位置12を保護しているため、ベ
アICチップ実装位置12にベアICチップ2を実装す
る際に、異方性導電膜18を剥離させる必要を無くすこ
とができ、上記第1実施形態における部品混載実装方法
よりもさらに作業工程を短縮させることができる部品混
載実装方法を提供することができる。
In addition, since the bare IC chip mounting position 12 is protected by using the anisotropic conductive film 18, when the bare IC chip 2 is mounted at the bare IC chip mounting position 12, the anisotropic conductive film 18 is anisotropic. It is possible to provide a component mixed mounting method that can eliminate the need to peel off the conductive film 18 and can further shorten the work process as compared with the component mixed mounting method in the first embodiment.

【0053】また、本発明の第3の実施形態にかかる部
品混載実装方法は、上記第1実施形態及び上記第2実施
形態と同様に第1部品の一例としてチップ部品1と、第
2部品の一例としてベアICチップ2を回路基板4に混
載して実装する部品混載実装方法であるが、ベアICチ
ップ実装位置12を保護部材等により覆わずに、ベアI
Cチップ2の接合作業の直前において、ベアICチップ
実装位置12にクリーニング処理を施す点において相違
している。この部品混載実装方法の手順を示す図7、及
びこの部品混載実装方法を行う部品混載実装装置101
の斜視図を示す図8を用いて、以下に説明する。
Further, in the component mixed mounting method according to the third embodiment of the present invention, the chip component 1 and the second component as an example of the first component are used as in the first and second embodiments. As an example, there is a component mixed mounting method in which the bare IC chip 2 is mixedly mounted on the circuit board 4, and the bare IC chip mounting position 12 is not covered with a protective member or the like, but the bare I
The difference is that a cleaning process is performed on the bare IC chip mounting position 12 immediately before the bonding operation of the C chip 2. FIG. 7 showing the procedure of this component mixed mounting method, and component mixed mounting apparatus 101 for performing this component mixed mounting method.
This will be described below with reference to FIG. 8 showing a perspective view of FIG.

【0054】まず、図8に示すように、部品混載実装装
置101は、複数の作業装置を備えており、図示右側よ
り順に、回路基板4のチップ部品実装位置11におい
て、クリーム半田5の印刷による塗布供給を行う印刷装
置31と、クリーム半田5が塗布供給されたチップ部品
実装位置11にチップ部品1の接合を行うマウンター3
2及び33と、回路基板4のベアICチップ実装位置1
2のクリーニング処理を行うクリーニング装置34と、
クリーニング処理が行われたベアICチップ実装位置1
2にベアICチップ2を接合するIC接合装置35、及
びチップ部品1及びベアICチップ2が接合された回路
基板4を加熱して、半田をリフローさせることにより、
チップ部品1及びベアICチップ2を回路基板4へ実装
するリフロー装置36とを備えている。また、部品混載
実装装置101が備えるこれら各作業装置は、個々に回
路基板4を搬送可能な搬送装置を備えており、さらに、
これら各搬送装置は互いに連結されて、部品混載実装装
置101として、1つの搬送ラインが形成されている。
印刷装置31からリフロー装置36まで、この搬送ライ
ンにより順次回路基板4が各作業装置内に搬送されてい
くことにより、各作業装置において、各回路基板4に対
して所定の作業が施され、チップ部品1及びベアICチ
ップ2の回路基板4への混載実装作業が行われる。
First, as shown in FIG. 8, the component mixed mounting apparatus 101 is provided with a plurality of working devices, and by printing the cream solder 5 at the chip component mounting position 11 of the circuit board 4 in order from the right side of the drawing. A printing device 31 for applying and supplying, and a mounter 3 for joining the chip component 1 to the chip component mounting position 11 to which the cream solder 5 is applied and supplied.
2 and 33, and a bare IC chip mounting position 1 on the circuit board 4
A cleaning device 34 for performing the cleaning process 2;
Bare IC chip mounting position 1 after cleaning process
The IC bonding device 35 for bonding the bare IC chip 2 to 2 and the circuit board 4 to which the chip component 1 and the bare IC chip 2 are bonded are heated to reflow the solder,
A reflow device 36 for mounting the chip component 1 and the bare IC chip 2 on the circuit board 4 is provided. Further, each of these working devices included in the component mixed mounting apparatus 101 includes a transfer device capable of individually transferring the circuit board 4, and
Each of these transfer devices is connected to each other, and one transfer line is formed as the component mixed mounting apparatus 101.
From the printing device 31 to the reflow device 36, the circuit board 4 is sequentially transported into each working device by this transport line, whereby each working device performs a predetermined work on each circuit substrate 4, A mixed mounting work of the component 1 and the bare IC chip 2 on the circuit board 4 is performed.

【0055】次に、このような部品混載実装装置101
を用いる部品混載実装方法の手順について説明する。
Next, such a component mixed mounting apparatus 101
The procedure of the component mixed mounting method using is explained.

【0056】まず、部品混載実装装置101において、
複数のチップ部品実装位置11とベアICチップ実装位
置12とを備える回路基板4が印刷装置31に供給され
る。印刷装置31において、図7(A)に示すように、
メタルマスク9の各半田供給部9aから各チップ部品実
装位置11における各電極4a上にクリーム半田5が供
給可能なように、各半田供給用開口部9aと各電極4a
とを位置合せし、メタルマスク9を回路基板4の上面に
設置する。
First, in the component mixed mounting apparatus 101,
The circuit board 4 including the plurality of chip component mounting positions 11 and the bare IC chip mounting positions 12 is supplied to the printing device 31. In the printing device 31, as shown in FIG.
Each solder supply opening 9a and each electrode 4a so that the cream solder 5 can be supplied from each solder supply portion 9a of the metal mask 9 onto each electrode 4a at each chip component mounting position 11.
Are aligned and the metal mask 9 is placed on the upper surface of the circuit board 4.

【0057】その後、スキージの先端をメタルマスク9
の上面に当てて滑らせて移動させることにより、クリー
ム半田5を各半田供給用開口部9aに充填し、回路基板
4の各チップ部品実装位置11における各電極4a上に
クリーム半田5を塗布供給して、複数の半田部5aを形
成する。このとき、回路基板4におけるベアICチップ
実装位置12は、保護部材等により覆われておらず、保
護された状態ではないため、クリーム半田5の塗布供給
の際に発生する異物等が付着する場合もある。その後、
回路基板4上のメタルマスク9は上方に移動された後、
印刷装置31における搬送装置により、次の作業装置で
あるマウンター32に回路基板4が搬送される。
Then, the tip of the squeegee is attached to the metal mask 9
The cream solder 5 is filled in the solder supply openings 9a by sliding on the upper surface of the circuit board 4 and moved, and the cream solder 5 is applied and supplied onto the electrodes 4a at the chip component mounting positions 11 of the circuit board 4. Then, a plurality of solder portions 5a are formed. At this time, since the bare IC chip mounting position 12 on the circuit board 4 is not covered with a protective member or the like and is not in a protected state, when foreign matter or the like generated when applying and supplying the cream solder 5 is attached. There is also. afterwards,
After the metal mask 9 on the circuit board 4 is moved upward,
The circuit board 4 is transported to the mounter 32, which is the next working device, by the transport device in the printing device 31.

【0058】回路基板4が印刷装置31より搬送されて
きた後、マウンター32において、図7(B)に示すよ
うに、回路基板4の各チップ部品実装位置11における
各電極4a上に、半田部5aを介在させて、チップ部品
1が接合される。なお、複数の種類のチップ部品1が回
路基板4へ接合されるような場合にあっては、マウンタ
ー33においても同様な作業が行われ、上記各種類のチ
ップ部品1の回路基板4への接合作業が行われる。その
後、マウンター33における搬送装置により、次の作業
装置であるクリーニング装置34に回路基板4が搬送さ
れる。
After the circuit board 4 has been conveyed from the printing device 31, as shown in FIG. 7B, the mounter 32 has solder parts on the electrodes 4a at the chip component mounting positions 11 of the circuit board 4. Chip component 1 is joined with 5a interposed. In addition, when a plurality of types of chip components 1 are bonded to the circuit board 4, the same work is performed in the mounter 33 to bond the chip components 1 of each type to the circuit board 4. Work is done. Then, the circuit board 4 is carried to the cleaning device 34 which is the next working device by the carrying device in the mounter 33.

【0059】回路基板4がクリーニング装置34に搬送
されてきた後、クリーニング装置34において、図7
(C)に示すように、回路基板4におけるベアICチッ
プ実装位置12に対してのクリーニング処理が行われ
る。このクリーニング処理は、ベアICチップ実装位置
12における各電極4b表面をプラズマで洗浄すること
により行われ、各電極4b表面に付着した異物等を除去
することができる。なお、このプラズマ洗浄によるクリ
ーニング処理は、回路基板4におけるベアICチップ実
装位置12に対してのみ施されるため、チップ部品実装
位置11における各チップ部品1の接合及び各チップ部
品1本体に影響を与えることはない。このクリーニング
処理が行われ、ベアICチップ実装位置12に付着した
異物等が除去された後、クリーニング装置34における
搬送装置により、次の作業装置であるIC接合装置35
に回路基板4が搬送される。なお、このクリーニング処
理は、ベアICチップ実装位置12における全ての電極
4bの表面に対して行われる場合に代えて、ベアICチ
ップ実装位置12におけるクリーニング処理が必要な電
極4bの表面に対して行われる場合であってもよい。回
路基板4において、ベアICチップ実装位置12が、チ
ップ部品実装位置11に比べて、広い範囲を占めている
ような場合にあっては、チップ部品実装位置11へのク
リーム半田5の供給等によっても、明らかに異物の付着
が起こらない電極が部分的にある場合があるからであ
る。
After the circuit board 4 is conveyed to the cleaning device 34, the cleaning device 34 is operated as shown in FIG.
As shown in (C), a cleaning process is performed on the bare IC chip mounting position 12 on the circuit board 4. This cleaning process is performed by cleaning the surface of each electrode 4b at the bare IC chip mounting position 12 with plasma, and it is possible to remove foreign substances and the like attached to the surface of each electrode 4b. Since the cleaning process by the plasma cleaning is performed only on the bare IC chip mounting position 12 on the circuit board 4, the bonding of each chip component 1 at the chip component mounting position 11 and the main body of each chip component 1 are affected. Never give. After this cleaning process is performed to remove foreign matters and the like attached to the bare IC chip mounting position 12, the IC joining device 35, which is the next working device, is moved by the carrying device in the cleaning device 34.
The circuit board 4 is conveyed to. Note that this cleaning process is performed on the surfaces of the electrodes 4b that require cleaning at the bare IC chip mounting position 12, instead of being performed on the surfaces of all the electrodes 4b at the bare IC chip mounting position 12. This may be the case. In the case where the bare IC chip mounting position 12 occupies a wider area than the chip component mounting position 11 on the circuit board 4, by supplying the cream solder 5 to the chip component mounting position 11 or the like. This is also because there may be a part of the electrode that obviously does not cause foreign matter to adhere.

【0060】回路基板4がIC接合装置35に搬送され
てきた後、IC接合装置35において、図7(D)に示
すように、ベアICチップ2の各半田バンプ3が回路基
板4のベアICチップ実装位置12における各電極4b
の上方へと位置するように、ベアICチップ2と回路基
板4とが位置合された後、ベアICチップ2の各半田バ
ンプ3が各電極4bに押圧されて、ベアICチップ2の
各半田バンプ3が回路基板4の各電極4bに接合され
る。その後、IC接合装置35における搬送装置によ
り、次の作業装置であるリフロー装置36に回路基板4
が搬送される。
After the circuit board 4 is conveyed to the IC bonding apparatus 35, in the IC bonding apparatus 35, as shown in FIG. 7D, each solder bump 3 of the bare IC chip 2 has a bare IC on the circuit board 4. Each electrode 4b at the chip mounting position 12
After the bare IC chip 2 and the circuit board 4 are aligned so as to be located above, the solder bumps 3 of the bare IC chip 2 are pressed against the electrodes 4b, and the solder of the bare IC chip 2 is soldered. The bump 3 is bonded to each electrode 4b of the circuit board 4. Then, the circuit board 4 is transferred to the reflow device 36, which is the next working device, by the transfer device in the IC bonding device 35.
Is transported.

【0061】リフロー装置において、図7(E)に示す
ように、各チップ部品1及びベアICチップ2が接合さ
れている回路基板4全体が加熱されることにより、各半
田部5a及び各半田バンプ3が加熱され、各半田部5a
及び各半田バンプ3が溶融され、その後冷却されて固化
される。これにより、図7(F)に示すように、回路基
板4において、各チップ部品実装位置11におけるチッ
プ部品1との接合、ベアICチップ実装位置12におけ
るベアICチップ2との接合が維持されて、各チップ部
品1及びベアICチップ2が回路基板4へ実装される。
In the reflow apparatus, as shown in FIG. 7E, the entire circuit board 4 to which the chip components 1 and the bare IC chip 2 are bonded is heated, so that the solder portions 5a and the solder bumps 3 is heated, and each solder part 5a
And each solder bump 3 is melted and then cooled and solidified. As a result, as shown in FIG. 7F, in the circuit board 4, the bonding with the chip component 1 at each chip component mounting position 11 and the bonding with the bare IC chip 2 at the bare IC chip mounting position 12 are maintained. The chip components 1 and the bare IC chip 2 are mounted on the circuit board 4.

【0062】上記第3実施形態によれば、上記第1実施
形態においてのように保護部材等を用いて、ベアICチ
ップ実装位置12を保護し、ベアICチップ実装位置1
2に異物等が付着しないようにするのではなく、チップ
部品1の接合作業とベアICチップ2の接合作業との間
において、プラズマ洗浄によるクリーニング処理の作業
を行うことにより、ベアICチップ実装位置12に異物
等が付着したような場合であっても、洗浄除去すること
ができる。
According to the third embodiment, the bare IC chip mounting position 12 is protected and the bare IC chip mounting position 1 is protected by using the protective member or the like as in the first embodiment.
2 does not prevent foreign matters from adhering to the bare IC chip 2, but by performing a cleaning process by plasma cleaning between the bonding work of the chip component 1 and the bonding work of the bare IC chip 2, Even if foreign matter or the like adheres to 12, it can be removed by washing.

【0063】従って、上記第1実施形態による効果と同
様な効果を得ることができ、回路基板4上におけるIC
実装位置12の周囲に無駄なスペースRを無くすことが
でき、回路基板4への部品の実装密度を高めることがで
き、部品が実装された回路基板の小型化を可能とする部
品混載実装方法を提供することができる。
Therefore, the same effects as those of the first embodiment can be obtained, and the IC on the circuit board 4 can be obtained.
It is possible to eliminate a wasteful space R around the mounting position 12, increase the density of mounting the components on the circuit board 4, and reduce the size of the circuit board on which the components are mounted. Can be provided.

【0064】さらに、加えて、上記保護部材等を回路基
板4へ貼付けるという作業工程と貼り付けた上記保護部
材等を回路基板4から剥離するという作業工程とに代え
て、クリーニング処理を施す作業工程を行うこととなる
ため、上記第1実施形態における部品混載実装方法より
もさらに作業工程を短縮させることができる部品混載実
装方法を提供することができる。
Further, in addition to the work process of sticking the protective member and the like to the circuit board 4 and the work process of peeling the stuck protective member and the like from the circuit board 4, a work of performing a cleaning process. Since the steps are performed, it is possible to provide the component mixed mounting method which can further shorten the work process as compared with the component mixed mounting method in the first embodiment.

【0065】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
It is to be noted that, by properly combining the arbitrary embodiments of the aforementioned various embodiments, the effects possessed by them can be produced.

【0066】[0066]

【発明の効果】本発明の上記第1態様によれば、回路路
形成体の第2部品実装位置に保護部材を被着させて、上
記第2部品実装位置を保護した状態で、第1部品実装位
置への接合材の供給を行うことにより、上記接合材の供
給の際に発生する異物等の上記第2部品実装位置への付
着を防止することができる。
According to the first aspect of the present invention, a protective member is attached to the mounting position of the second component of the circuit path forming member to protect the mounting position of the second component while the first component is protected. By supplying the bonding material to the mounting position, it is possible to prevent foreign matters or the like generated when the bonding material is supplied from adhering to the second component mounting position.

【0067】また、この上記保護部材を用いることによ
り、上記回路形成体への上記第2部品の接合作業を、上
記第1部品実装位置への上記接合材の供給の後とするこ
とができ、上記接合材の供給に用いられるメタルマスク
を平坦なプレート状の形状とすることができる。
Further, by using this protective member, the operation of joining the second component to the circuit forming body can be performed after the supply of the joining material to the first component mounting position, The metal mask used for supplying the bonding material can have a flat plate shape.

【0068】これにより、従来において必要であったメ
タルマスクのエンボス部をなくすことができるため、上
記保護部材の大きさを上記第2部品実装位置を覆うこと
ができる最小限の大きさとすることで、上記回路形成体
における上記第2部品実装位置の周囲に無駄なスペース
をなくすことができ、回路形成体への部品の実装密度を
高めることができ、部品が実装された回路形成体の小型
化を可能とする部品混載実装方法を提供することが可能
となる。
Since the embossed portion of the metal mask, which is conventionally required, can be eliminated, the size of the protection member is set to the minimum size that can cover the mounting position of the second component. It is possible to eliminate useless space around the second component mounting position in the circuit forming body, increase the mounting density of components on the circuit forming body, and reduce the size of the circuit forming body on which the components are mounted. It is possible to provide a component mixed mounting method that enables the above.

【0069】本発明の上記第2態様によれば、上記保護
部材は、確実に上記第2部品実装位置における上記各電
極を覆って保護することができるとともに、上記回路形
成体へ容易に貼付けることができ、容易に剥離すること
ができるため、円滑な部品混載実装方法を提供すること
が可能となる。
According to the second aspect of the present invention, the protective member can surely cover and protect the electrodes at the second component mounting position, and can be easily attached to the circuit-formed body. Since it can be peeled off easily, it is possible to provide a smooth component mixed mounting method.

【0070】本発明の上記第3態様によれば、上記第1
態様における上記保護部材に代えて、導電性粒子が分布
された絶縁性の樹脂シート若しくは樹脂ペーストを用い
て、上記第2部品実装位置を保護することとなるため、
上記第1態様による効果と同様な効果を得ることがで
き、上記回路形成体における上記第2部品実装位置の周
囲に無駄なスペースを無くすことができ、回路形成体へ
の部品の実装密度を高めることができ、部品が実装され
た回路形成体の小型化を可能とする部品混載実装方法を
提供することができる。
According to the third aspect of the present invention, the first aspect
In place of the protective member in the aspect, an insulating resin sheet or resin paste in which conductive particles are distributed is used to protect the second component mounting position,
It is possible to obtain the same effects as the effects of the first aspect, eliminate unnecessary space around the second component mounting position in the circuit forming body, and increase the mounting density of components on the circuit forming body. Therefore, it is possible to provide a component mixed mounting method that enables downsizing of a circuit formed body on which components are mounted.

【0071】さらに、加えて、上記樹脂シート若しくは
樹脂ペーストを用いて上記第2部品実装位置を保護して
いるため、上記第2部品実装位置に上記第2部品を実装
する際に、上記樹脂シート若しくは樹脂ペーストを剥離
させる必要を無くすことができ、上記第1態様における
部品混載実装方法よりもさらに作業工程を短縮させるこ
とができる部品混載実装方法を提供することができる。
In addition, since the second component mounting position is protected by using the resin sheet or the resin paste, the resin sheet is mounted when the second component is mounted at the second component mounting position. Alternatively, it is possible to provide a component mixed mounting method that can eliminate the need to peel off the resin paste and can further shorten the work process as compared with the component mixed mounting method in the first aspect.

【0072】本発明の上記第4態様によれば、上記第2
部品における上記接合電極が、金属材料で形成されたバ
ンプ、又は導電性樹脂で形成されたバンプであっても、
上記第3態様における部品混載実装方法を提供すること
ができる。
According to the fourth aspect of the present invention, the second aspect
Even if the bonding electrode in the component is a bump formed of a metal material or a bump formed of a conductive resin,
It is possible to provide the component mixed mounting method according to the third aspect.

【0073】本発明の上記第5態様又は第6態様によれ
ば、上記第1態様においてのように上記保護部材等を用
いて、上記第2部品実装位置を保護し、上記第2部品実
装位置に異物等が付着しないようにするのではなく、上
記第1部品の接合作業と上記第2部品の接合作業との間
において、上記第2部品実装位置における上記電極表面
のプラズマによるクリーニング処理の作業を行うことに
より、上記第2部品実装位置に異物等が付着したような
場合であっても、洗浄除去することができる。
According to the fifth or sixth aspect of the present invention, the second component mounting position is protected by using the protective member or the like as in the first aspect, and the second component mounting position is protected. Rather than preventing foreign substances from adhering to the surface, the work of cleaning the electrode surface with plasma at the second component mounting position between the work of joining the first component and the work of joining the second component. By performing the above, even if a foreign matter or the like is attached to the second component mounting position, it can be washed and removed.

【0074】従って、上記第1態様による効果と同様な
効果を得ることができ、上記回路形成体における上記第
2部品実装位置の周囲に無駄なスペースを無くすことが
でき、回路形成体への部品の実装密度を高めることがで
き、部品が実装された回路形成体の小型化を可能とする
部品混載実装方法を提供することができる。
Therefore, it is possible to obtain the same effect as that of the first aspect, it is possible to eliminate a wasteful space around the mounting position of the second component in the circuit forming body, and the component to the circuit forming body can be eliminated. It is possible to provide a component-mixing mounting method that can increase the mounting density and reduce the size of the circuit-formed body on which the components are mounted.

【0075】さらに、加えて、上記保護部材を上記回路
形成体へ被着させるという作業工程と被着させた上記保
護部材を上記回路形成体から剥離するという作業工程と
に代えて、上記クリーニング処理を施す作業工程を行う
こととなるため、上記第1態様における部品混載実装方
法よりもさらに作業工程を短縮させることができる部品
混載実装方法を提供することができる。
In addition, instead of the work process of applying the protective member to the circuit forming body and the work process of peeling the adhered protective member from the circuit forming body, the cleaning process is performed. Since the work process of performing the component mounting process is performed, it is possible to provide the component mixed mounting method that can further shorten the work process compared to the component mixed mounting method in the first aspect.

【0076】本発明の上記第7態様によれば、上記第2
部品における上記接合電極が、半田バンプである場合で
あっても、上記第1態様、第2態様、第5態様又は第6
態様のいずれか1つにおける部品混載実装方法を提供す
ることができる。
According to the seventh aspect of the present invention, the second aspect
Even when the bonding electrode in the component is a solder bump, the first aspect, the second aspect, the fifth aspect or the sixth aspect
The component mixed mounting method according to any one of the aspects can be provided.

【0077】本発明の上記第8態様によれば、上記第1
部品がチップ部品又はリード付部品であり、上記第2部
品がベアICチップであることにより、上記各態様によ
る効果を得ながら、上記回路形成体に上記チップ部品と
上記ベアICチップとを混載して実装することができる
部品混載実装方法を提供することができる。
According to the eighth aspect of the present invention, the first
Since the component is a chip component or a leaded component and the second component is a bare IC chip, the chip component and the bare IC chip are mixedly mounted on the circuit forming body while obtaining the effects of the above aspects. Thus, it is possible to provide a component mixed mounting method that can be mounted as a package.

【0078】本発明の上記第9態様によれば、上記第1
部品実装位置の上記各電極上に供給される上記接合材
が、半田である場合であっても、上記各態様における部
品混載実装方法を提供することができる。
According to the ninth aspect of the present invention, the first aspect
Even when the bonding material supplied onto the electrodes at the component mounting position is solder, it is possible to provide the component mixed mounting method in each of the above aspects.

【0079】本発明の上記第10態様によれば、回路路
形成体のベアICチップが実装される電極を覆うように
保護部材を被着させて上記電極を保護した状態で、第1
部品が実装される電極への半田材料の供給を行うことに
より、上記半田材料の供給の際に発生する異物等の上記
ベアICチップが実装される上記電極への付着を防止す
ることができる。
According to the tenth aspect of the present invention, the protection member is attached to cover the electrode on which the bare IC chip of the circuit path forming member is mounted, and the electrode is protected in the first state.
By supplying the solder material to the electrode on which the component is mounted, it is possible to prevent foreign matters or the like generated during the supply of the solder material from adhering to the electrode on which the bare IC chip is mounted.

【0080】また、この上記保護部材を用いることによ
り、上記回路形成体への上記ベアICチップの実装作業
を、上記第1部品が実装される上記電極への上記半田材
料の供給の後とすることができ、上記半田材料の供給に
用いられるメタルマスクを平坦なプレート状の形状とす
ることができる。
By using the protective member, the work of mounting the bare IC chip on the circuit forming body is performed after the solder material is supplied to the electrode on which the first component is mounted. Therefore, the metal mask used for supplying the solder material can have a flat plate shape.

【0081】これにより、従来において必要であったメ
タルマスクのエンボス部をなくすことができるため、上
記保護部材の大きさを上記ベアICチップが実装される
上記電極を覆うことができる最小限の大きさとすること
で、上記回路形成体における上記ベアICチップが実装
される周囲に無駄なスペースをなくすことができ、回路
形成体への部品の実装密度を高めることができ、部品が
実装された回路形成体の小型化を可能とする部品混載実
装方法を提供することが可能となる。
Since the embossed portion of the metal mask, which is conventionally required, can be eliminated, the protective member has a minimum size that can cover the electrode on which the bare IC chip is mounted. By doing so, it is possible to eliminate a wasteful space around the bare IC chip in the circuit forming body, increase the mounting density of components on the circuit forming body, and the circuit on which the components are mounted. It is possible to provide a component mixed mounting method that enables miniaturization of a formed body.

【0082】本発明の上記第11態様によれば、上記第
1部品がチップ部品又はリード付部品であることによ
り、上記第10態様による効果を得ながら、上記回路形
成体に上記チップ部品又は上記リード付部品と上記ベア
ICチップとを混載して実装することができる部品混載
実装方法を提供することができる。
According to the eleventh aspect of the present invention, since the first component is the chip component or the leaded component, the circuit component has the chip component or the lead component while the effect of the tenth aspect is obtained. It is possible to provide a component mixed mounting method capable of mounting the leaded component and the bare IC chip in a mixed manner.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施形態にかかる部品混載実装
方法の手順を示す図である。
FIG. 1 is a diagram showing a procedure of a component mixed mounting method according to a first embodiment of the present invention.

【図2】 上記第1実施形態の部品混載実装方法におい
て、クリーム半田が供給されている状態の回路基板の断
面図である。
FIG. 2 is a cross-sectional view of the circuit board in a state where cream solder is being supplied in the component mixed mounting method according to the first embodiment.

【図3】 上記第1実施形態の部品混載実装方法におい
て、チップ部品及びベアICチップが接合された状態の
回路基板の断面図である。
FIG. 3 is a cross-sectional view of the circuit board in the state where the chip component and the bare IC chip are joined in the component mixed mounting method of the first embodiment.

【図4】 本発明の上記第2実施形態にかかる部品混載
実装方法の手順を示す図である。
FIG. 4 is a diagram showing a procedure of a component mixed mounting method according to the second embodiment of the present invention.

【図5】 上記第2実施形態の部品混載実装方法におい
て、ベアICチップが接合される直前のベアICチップ
及び回路基板の断面図である。
FIG. 5 is a cross-sectional view of the bare IC chip and the circuit board immediately before the bare IC chip is joined in the component mixed mounting method of the second embodiment.

【図6】 上記第2実施形態の部品混載実装方法におい
て、ベアICチップが接合された後のベアICチップ及
び回路基板の断面図である。
FIG. 6 is a cross-sectional view of the bare IC chip and the circuit board after the bare IC chips have been joined in the component mixed mounting method according to the second embodiment.

【図7】 本発明の第3実施形態にかかる部品混載実装
方法の手順を示す図である。
FIG. 7 is a diagram showing a procedure of a component mixed mounting method according to a third embodiment of the present invention.

【図8】 上記第3実施形態の部品混載実装方法を行う
部品混載実装装置の斜視図である。
FIG. 8 is a perspective view of a component mixed mounting apparatus for performing the component mixed mounting method according to the third embodiment.

【図9】 従来の部品混載実装方法の手順を示す図であ
る。
FIG. 9 is a diagram showing a procedure of a conventional component mixed mounting method.

【符号の説明】[Explanation of symbols]

1…チップ部品、1a…電極、2…ベアICチップ、2
a…電極、3…半田バンプ、4…回路基板、4a…電
極、4b…電極、5…クリーム半田、5a…半田部、6
…メタルプレート、6a…半田供給用開口部、6b…エ
ンボス部、7…スキージ、8…保護シール、9…メタル
プレート、9a…半田供給用開口部、11…チップ部品
実装位置、12…ベアICチップ実装位置、13…Au
バンプ、18…異方性導電膜、18a…導電性粒子、3
1…印刷装置、32…マウンター、33…マウンター、
34…クリーニング装置、35…IC接合装置、36…
リフロー装置、101…部品混載実装装置。
1 ... Chip component, 1a ... Electrode, 2 ... Bare IC chip, 2
a ... Electrode, 3 ... Solder bump, 4 ... Circuit board, 4a ... Electrode, 4b ... Electrode, 5 ... Cream solder, 5a ... Solder part, 6
... metal plate, 6a ... solder supply opening, 6b ... embossed portion, 7 ... squeegee, 8 ... protective seal, 9 ... metal plate, 9a ... solder supply opening, 11 ... chip component mounting position, 12 ... bare IC Chip mounting position, 13 ... Au
Bumps, 18 ... anisotropic conductive film, 18a ... conductive particles, 3
1 ... Printing device, 32 ... Mounter, 33 ... Mounter,
34 ... Cleaning device, 35 ... IC joining device, 36 ...
Reflow apparatus, 101 ... Component mixed mounting apparatus.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 本川 裕一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E319 AA03 AA06 AB01 AB05 AC01 AC11 BB05 BB11 CC33 CD01 CD29 5E336 AA04 AA09 AA12 BB01 BB03 BC31 CC34 CC51 CC58 DD28 DD30 DD32 EE03 GG05 GG09   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Minoru Yamamoto             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Yuichi Honkawa             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F term (reference) 5E319 AA03 AA06 AB01 AB05 AC01                       AC11 BB05 BB11 CC33 CD01                       CD29                 5E336 AA04 AA09 AA12 BB01 BB03                       BC31 CC34 CC51 CC58 DD28                       DD30 DD32 EE03 GG05 GG09

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 複数の電極(1a)を備える第1部品
(1)が実装される第1部品実装位置(11)、及び接
合電極(3)が形成された複数の電極(2a)を備える
第2部品(2)が実装される第2部品実装位置(12)
の夫々において複数の電極(4a、4b)を備える回路
形成体(4)に、上記第1部品(1)及び上記第2部品
(2)を上記夫々の実装位置(11、12)に実装して
上記第1部品(1)及び上記第2部品(2)の混載実装
を行う部品混載実装方法において、 上記回路形成体(4)の上記第2部品実装位置(12)
において上記各電極(4b)を覆うように保護部材
(8)を剥離可能に被着させ、 その後、上記回路形成体(4)の上記第1部品実装位置
(11)において上記各電極(4a)に接合材(5a)
を供給した後、上記接合材(5a)を介在させて上記各
電極(4a)に上記第1部品(1)の上記各電極(1
a)を接合し、 上記第2実装位置(12)において上記保護部材(8)
を上記各電極(4b)より剥離して、上記各電極(4
b)に上記第2部品(2)の上記各接合電極(3)を接
合し、 上記接合材(5a)及び上記各接合電極(3)を加熱し
て溶融固化させることにより上記夫々の接合を維持し
て、上記第1部品(1)及び上記第2部品(2)を上記
回路形成体(4)に実装することを特徴とする部品混載
実装方法。
1. A first component mounting position (11) on which a first component (1) having a plurality of electrodes (1a) is mounted, and a plurality of electrodes (2a) having bonding electrodes (3) formed thereon. Second component mounting position (12) where the second component (2) is mounted
The first component (1) and the second component (2) are mounted at the respective mounting positions (11, 12) on the circuit formed body (4) having a plurality of electrodes (4a, 4b) in each of the above. In the component mixed mounting method for performing mixed mounting of the first component (1) and the second component (2), the second component mounting position (12) of the circuit formed body (4)
In order to cover each of the electrodes (4b), the protective member (8) is detachably attached, and then, in the first component mounting position (11) of the circuit formed body (4), the electrodes (4a) are attached. Bonding material (5a)
Of the electrode (1), the electrode (1) of the first part (1) is inserted into the electrode (4a) through the bonding material (5a).
a) are joined together, and the protective member (8) is attached at the second mounting position (12).
From the electrodes (4b),
b) is joined to each of the joining electrodes (3) of the second component (2), and the joining material (5a) and each of the joining electrodes (3) are heated to be melted and solidified so that the respective joining is performed. A component-mixing mounting method comprising maintaining and mounting the first component (1) and the second component (2) on the circuit-formed body (4).
【請求項2】 上記保護部材(8)は、上記第2部品実
装位置(12)における上記各電極(4b)を覆って保
護可能かつ剥離可能に被着可能な材料により構成される
フィルム状の部材である請求項1に記載の部品混載実装
方法。
2. The protective member (8) is in the form of a film, made of a material that covers the electrodes (4b) at the second component mounting position (12) and can be protected and peelably attached. The component mixed mounting method according to claim 1, which is a member.
【請求項3】 複数の電極(1a)を備える第1部品
(1)が実装される第1部品実装位置(11)、及び接
合電極(13)が形成された複数の電極(2a)を備え
る第2部品(2)が実装される第2部品実装位置(1
2)の夫々において複数の電極(4a、4b)を備える
回路形成体(4)に、上記第1部品(1)及び上記第2
部品(2)を上記夫々の実装位置(11、12)に実装
して上記第1部品(1)及び上記第2部品(2)の混載
実装を行う部品混載実装方法において、 上記回路形成体(4)の上記第2部品実装位置(12)
において導電性粒子(18a)が分布された絶縁性の樹
脂シート(18)若しくは樹脂ペーストを上記各電極
(4b)を覆うように被着させ、 その後、上記回路形成体(4)の上記第1部品実装位置
(11)において上記各電極(4a)に接合材(5a)
を供給した後、上記接合材(5a)を介在させて上記各
電極(4a)に上記第1部品(1)の上記各電極(1
a)を接合し、 上記第2実装位置(12)において上記各電極(4b)
に上記第2部品(2)の上記各接合電極(13)を上記
導電性粒子(18a)を介在させて接合し、 上記接合材(5a)及び上記樹脂シート(18)又は上
記樹脂ペーストを加熱して、上記接合材(5a)を溶融
固化させるとともに、上記樹脂シート(18)又は上記
樹脂ペーストを熱硬化させて、夫々の接合を維持するこ
とにより、上記第1部品(1)及び上記第2部品(2)
を上記回路形成体(4)に実装することを特徴とする部
品混載実装方法。
3. A first component mounting position (11) on which a first component (1) having a plurality of electrodes (1a) is mounted, and a plurality of electrodes (2a) having bonding electrodes (13) formed thereon. Second component mounting position (1
In the circuit forming body (4) including a plurality of electrodes (4a, 4b) in each of 2), the first component (1) and the second
In the component mixed mounting method for mounting the component (2) at the respective mounting positions (11, 12) to perform the mixed mounting of the first component (1) and the second component (2), the circuit forming body ( 4) The second component mounting position (12)
Insulating resin sheet (18) or resin paste in which conductive particles (18a) are distributed is applied so as to cover the electrodes (4b), and then the first of the circuit-formed body (4). A bonding material (5a) is attached to each of the electrodes (4a) at the component mounting position (11).
Of the electrode (1), the electrode (1) of the first part (1) is inserted into the electrode (4a) through the bonding material (5a).
a) are joined together, and the electrodes (4b) are placed at the second mounting position (12).
The bonding electrodes (13) of the second component (2) are bonded to each other via the conductive particles (18a), and the bonding material (5a) and the resin sheet (18) or the resin paste are heated. Then, the bonding material (5a) is melted and solidified, and the resin sheet (18) or the resin paste is heat-cured to maintain the respective bonding, whereby the first component (1) and the first component (1) 2 parts (2)
Is mounted on the circuit-formed body (4).
【請求項4】 上記接合電極(13)は、金属材料で形
成されたバンプ、又は導電性樹脂で形成されたバンプで
ある請求項3に記載の部品混載実装方法。
4. The component mixed mounting method according to claim 3, wherein the bonding electrode (13) is a bump made of a metal material or a bump made of a conductive resin.
【請求項5】 複数の電極(1a)を備える第1部品
(1)が実装される第1部品実装位置(11)、及び接
合電極(3)が形成された複数の電極(2a)を備える
第2部品(2)が実装される第2部品実装位置(12)
の夫々において複数の電極(4a、4b)を備える回路
形成体(4)に、上記第1部品(1)及び上記第2部品
(2)を上記夫々の実装位置(11、12)に実装して
上記第1部品(1)及び上記第2部品(2)の混載実装
を行う部品混載実装方法において、 上記回路形成体(4)の上記第1部品実装位置(11)
において上記各電極(4a)に接合材(5a)を供給し
た後、上記接合材(5a)を介在させて上記各電極(4
a)に上記第1部品(1)の上記各電極(1a)を接合
し、 上記回路形成体(4)の上記第2部品実装位置(12)
において上記電極(4b)のクリーニング処理を行い、 上記第2実装位置(12)において上記各電極(4b)
に上記第2部品(2)の上記各接合電極(3)を接合
し、 上記接合材(5a)及び上記各接合電極(3)を加熱し
て溶融固化させることにより上記夫々の接合を維持し
て、上記第1部品(1)及び上記第2部品(2)を上記
回路形成体(4)に実装することを特徴とする部品混載
実装方法。
5. A first component mounting position (11) for mounting a first component (1) having a plurality of electrodes (1a), and a plurality of electrodes (2a) having bonding electrodes (3) formed thereon. Second component mounting position (12) where the second component (2) is mounted
The first component (1) and the second component (2) are mounted at the respective mounting positions (11, 12) on the circuit formed body (4) having a plurality of electrodes (4a, 4b) in each of the above. In the component mixed mounting method for performing mixed mounting of the first component (1) and the second component (2), the first component mounting position (11) of the circuit formed body (4)
After supplying the bonding material (5a) to the electrodes (4a), the electrodes (4) are inserted through the bonding material (5a).
The electrodes (1a) of the first component (1) are joined to a), and the second component mounting position (12) of the circuit formed body (4).
At the second mounting position (12), the electrodes (4b) are cleaned at the second mounting position (12).
The bonding electrodes (3) of the second component (2) are bonded to the above, and the bonding material (5a) and the bonding electrodes (3) are heated and melted and solidified to maintain the respective bonding. Then, the first component (1) and the second component (2) are mounted on the circuit formed body (4).
【請求項6】 上記クリーニング処理は、プラズマによ
る上記電極(4b)表面の洗浄処理である請求項5に記
載の部品混載実装方法。
6. The component mixed mounting method according to claim 5, wherein the cleaning process is a cleaning process of the surface of the electrode (4b) with plasma.
【請求項7】 上記接合電極(3)は、半田バンプであ
る請求項1、2、5又は6のいずれか1つに記載の部品
混載実装方法。
7. The component mixed mounting method according to claim 1, 2, 5 or 6, wherein the bonding electrode (3) is a solder bump.
【請求項8】 上記第1部品(1)はチップ部品(1)
又はリード付部品であり、上記第2部品(2)はベアI
Cチップ(2)である請求項1から7のいずれか1つに
記載の部品混載実装方法。
8. The first component (1) is a chip component (1).
Alternatively, it is a leaded component, and the second component (2) is bare I.
The component mixed mounting method according to any one of claims 1 to 7, which is a C chip (2).
【請求項9】 上記接合材(5a)は、半田である請求
項1から8のいずれか1つに記載の部品混載実装方法。
9. The component mixed mounting method according to claim 1, wherein the joining material (5a) is solder.
【請求項10】 1枚の回路形成体(4)上に、半田材
料(5)により接合される第1部品(1)と突起電極
(3)を有するベアICチップ(2)とを混載して実装
する部品混載実装方法であって、 上記回路形成体(4)上の上記ベアICチップ(2)が
実装される電極(4b)を覆うように剥離可能な保護部
材(8)を被着させた状態で、上記回路形成体(4)上
の上記第1部品(1)が実装される電極(4a)に半田
材料(5)を供給して上記第1部品(1)を実装し、 その後、上記保護部材(8)を上記回路形成体(4)上
の上記電極(4b)から剥離して上記ベアICチップ
(2)を実装する部品混載実装方法。
10. A bare IC chip (2) having a protrusion electrode (3) and a first component (1) joined by a solder material (5) is mixedly mounted on one circuit forming body (4). A component mixed mounting method for mounting by mounting a protective member (8) which can be peeled off so as to cover an electrode (4b) on which the bare IC chip (2) is mounted on the circuit formed body (4). In this state, the solder material (5) is supplied to the electrode (4a) on which the first component (1) is mounted on the circuit formed body (4) to mount the first component (1), Then, the component mixed mounting method of mounting the bare IC chip (2) by peeling off the protection member (8) from the electrode (4b) on the circuit formed body (4).
【請求項11】 上記第1部品(1)はチップ部品やリ
ード付部品である請求項10に記載の部品混載実装方
法。
11. The component mixed mounting method according to claim 10, wherein the first component (1) is a chip component or a component with leads.
JP2001384502A 2001-12-18 2001-12-18 Component mixed mounting method Expired - Fee Related JP4099329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384502A JP4099329B2 (en) 2001-12-18 2001-12-18 Component mixed mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384502A JP4099329B2 (en) 2001-12-18 2001-12-18 Component mixed mounting method

Publications (3)

Publication Number Publication Date
JP2003188521A true JP2003188521A (en) 2003-07-04
JP2003188521A5 JP2003188521A5 (en) 2005-07-21
JP4099329B2 JP4099329B2 (en) 2008-06-11

Family

ID=27594218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384502A Expired - Fee Related JP4099329B2 (en) 2001-12-18 2001-12-18 Component mixed mounting method

Country Status (1)

Country Link
JP (1) JP4099329B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021843A (en) * 2006-07-13 2008-01-31 Seiko Epson Corp Method of manufacturing wiring circuit and multilayer wiring circuit board
JP2018037406A (en) * 2016-08-29 2018-03-08 鴻海精密工業股▲ふん▼有限公司 Backlight system and manufacturing method thereof
CN112018143A (en) * 2019-05-28 2020-12-01 云谷(固安)科技有限公司 Micro light-emitting diode display substrate, display panel, manufacturing method of display panel and display device
JP2021531644A (en) * 2018-08-21 2021-11-18 ノースロップ グラマン システムズ コーポレーション Methods for forming superconducting structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021843A (en) * 2006-07-13 2008-01-31 Seiko Epson Corp Method of manufacturing wiring circuit and multilayer wiring circuit board
JP2018037406A (en) * 2016-08-29 2018-03-08 鴻海精密工業股▲ふん▼有限公司 Backlight system and manufacturing method thereof
JP2021531644A (en) * 2018-08-21 2021-11-18 ノースロップ グラマン システムズ コーポレーション Methods for forming superconducting structures
JP7431758B2 (en) 2018-08-21 2024-02-15 ノースロップ グラマン システムズ コーポレーション Method for forming superconducting structures
CN112018143A (en) * 2019-05-28 2020-12-01 云谷(固安)科技有限公司 Micro light-emitting diode display substrate, display panel, manufacturing method of display panel and display device

Also Published As

Publication number Publication date
JP4099329B2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4809761B2 (en) Method for attaching area array device to electric substrate and patterned underfill film
JP2949490B2 (en) Semiconductor package manufacturing method
JPH07183333A (en) Electronic package and manufacture thereof
TWI461118B (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2003188521A (en) Hybrid mounting method for parts
JPH11297890A (en) Forming method of solder bump
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2007035832A (en) Packaging/bonding method of circuit board
US20110006417A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2003209141A (en) Flexible wiring board and packaging method of semiconductor element
JPH07302970A (en) Printed-wiring board
JP2005005494A (en) Method of mounting chip component, and mount substrate
JP2005159227A (en) Circuit component contained module, and method for manufacturing the same
JP3279225B2 (en) Electronic component having bump and its mounting structure
KR20120085208A (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
JP2003188521A5 (en)
JPH0837278A (en) Manufacture of pin grid array
JP3994327B2 (en) Electronic component mounting method and anti-contamination chip used therefor
JP3489489B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH11168123A (en) Substrate for disposing conductive particle and method therefor
JP2001345592A (en) Electronic component and manufacturing method therefor
JP3848011B2 (en) BGA type electronic components
JPH1197574A (en) Electronic parts with bump
JP2006093178A (en) Method for manufacturing electronic equipment
JP2004022712A (en) Method of mounting electronic component, bonding sheet for electronic component, and electronic component

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A621 Written request for application examination

Effective date: 20041206

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Effective date: 20071012

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080219

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110321

LAPS Cancellation because of no payment of annual fees