JP2003179882A - エッジに基づく補間方法 - Google Patents

エッジに基づく補間方法

Info

Publication number
JP2003179882A
JP2003179882A JP2002322729A JP2002322729A JP2003179882A JP 2003179882 A JP2003179882 A JP 2003179882A JP 2002322729 A JP2002322729 A JP 2002322729A JP 2002322729 A JP2002322729 A JP 2002322729A JP 2003179882 A JP2003179882 A JP 2003179882A
Authority
JP
Japan
Prior art keywords
value
edge
angle
absolute value
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002322729A
Other languages
English (en)
Inventor
Christopher J Orlick
ジェイ． オーリック クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JP2003179882A publication Critical patent/JP2003179882A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 垂直線のちらつき、または結果的に生じるフ
レームイメージを劣化させる垂直方向における細部の欠
損等の歪んだアーチファクトをなくす方法を提供するこ
と。 【解決手段】 水平方向および垂直方向の勾配輝度を判
定し、次いで、勾配輝度を比較することにより、エッジ
角度を算出する。補間されたピクセルの値は、特定され
た角度に沿って存在し、対象ピクセル位置の近くにあ
る、飛越し走査イメージのサンプルから算出される。本
方法は、勾配強度およびその勾配強度の間の差分値をビ
ットストリングとして表わし、より大きな勾配値の最上
位の非ゼロビットの位置を確認し、差分ストリングの対
応するビット位置、および所定数の後続の位置の値を増
加する２のベキ乗で除算し、その結果を合計し、１．０
からその合計を減算し、逆正接関数を用いてエッジ角度
を算出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、飛越し走
査映像信号を順次走査映像信号に変換する方法に関し、
詳細には、飛越し走査映像イメージの視覚的に明確な領
域間のエッジに存在する、ピクセルの割込み行（ｉｎｔ
ｅｒｓｔｉｔｉａｌ ｒｏｗ ｏｆ ｐｉｘｅｌｓ）の
画素（ピクセル）の値を補間する方法に関する。
【０００２】
【従来の技術】テレビ画面上のイメージは、水平方向に
おいて行で構成され、一般に、垂直方向に１つのピクセ
ル位置だけ相互にオフセットする、ピクセルから構成さ
れる。各ピクセルには、そのピクセルの赤色成分、緑色
成分、および青色成分のそれぞれの輝度を示す、３つの
値が割り当てられる。映像イメージは、ピクセルの行を
イメージの水平線として連続的に表示することにより生
成される。
【０００３】ＮＴＳＣ、ＰＡＬ、およびＳＥＣＡＭ等の
既存のアナログ放送規格は、２つの映像フィールドを用
いて、単一の映像フレームを生成する。各フィールド
は、イメージフレームを構成する水平線の半分を含む。
一方のフィールドは、フレームの奇数番目の線の全てを
含み、他方のフィールドは、偶数番目の線の全てを含
む。飛越しイメージは、垂直線のちらつき、または結果
的に生じるフレームイメージを劣化させる垂直方向にお
ける細部の欠損等の歪んだアーチファクトを表す。これ
らのアーチファクトをなくす１つの方法は、飛越し走査
されたフィールドを順次走査フレームに変換することで
ある。順次走査フレームでは、奇数および偶数のイメー
ジ線の両方が単一のイメージとして連続的に表示され
る。
【０００４】飛越し走査−順次走査変換システムは、よ
り多くのテレビ視聴者が順次走査信号を表示することが
できる高精細度テレビモニタを購入するにつれて重要性
を増している。放送設備および消費者の両方が、飛越し
走査イメージの歪んだアーチファクトを防ぐために、飛
越し走査−順次走査変換能力を有することを求め得る。
【０００５】飛越し走査フィールドから順次走査フレー
ムを生成する１つの方法は、各フィールド内の割込み線
を補間することである。よって、奇数のフィールドの線
が、偶数番目の線を補間するために用いられ、偶数のフ
ィールドの線が、奇数番目の線を補間するために用いら
れる。
【０００６】補間された線の各ピクセル（すなわち「補
間ピクセル」）は、隣接する飛越し走査線における近接
するピクセルの値に基づいて算出される。補間ピクセル
を生成する最も簡便な方法は、先に受け取られた走査線
の対応する位置からピクセルを単に複製することであ
る。対角線のエッジにあるピクセルについて、これは、
結果的に、ジャギー（ｊａｇｇｉｅｓ）（滑らかではな
く、ギザギザまたは段々に見える線）を生じ得る。エッ
ジ上にないピクセルについて、このような複製は、結果
的に、表示されているイメージに対応しないピクセルを
生じ得、結果的に、視聴者に対する表示の質が悪くな
る。この方法はまた、飛越し走査イメージと比較して、
イメージの垂直方向の解像度を低減し、３０Ｈｚの速度
でちらつく領域をそのイメージに生じ得る。
【０００７】他の簡便な方法は、補間ピクセルの値を２
つの垂直方向に隣接するピクセルの平均値として設定す
ることである。しかしながら、２つの視覚的に明確な領
域のエッジ上のピクセルについて、そのような平均化
は、隣接するピクセルのいずれとも整合しないピクセル
を生じ得る。例えば、青色ピクセルと緑色ピクセルとの
間の補間ピクセルに対して生成された値は、シアンであ
り得、これは、視聴者に提示されることが所望されるイ
メージとはならない。
【０００８】
【発明が解決しようとする課題】図１は、２つの視覚的
に明確な領域１０２および１０４を含む、テレビイメー
ジ１００上のイメージを示す。本明細書中において、こ
れら２つの視覚的に明確な領域の境界１０３をエッジと
呼ぶ。テレビ画面上のイメージは、２つ以上の視覚的に
明確な領域から構成され得、図示されるように、１つ以
上の任意の視覚的に明確な領域は、テレビ画面内には完
全に収まり得るわけではない。
【０００９】（色のぼかしを有し得る）壁の上の（グレ
ーおよび黒の階調を有し得る）陰または光等のより漸次
的な変化とは対照的に、視覚的に明確な領域は、それら
の間のエッジ１０３により規定される。エッジ上に存在
する補間ピクセル１０８を生成する際、エッジの視覚的
な平滑性を考慮することが望ましい。補間された線１０
６上のピクセル１０８の値が、受け取られた走査線１０
５および１０７の近接するピクセルのみに基づく場合、
算出された値は、２つの領域を分ける明確なエッジでは
なく、その２つの視覚的に明確な領域の値の組み合わせ
であり得る。その結果、２つの領域を識別するために十
分な明瞭さを有さないエッジ、視覚的に滑らかでない
線、またはエッジの正しい値を有するが誤ったピクセル
位置に表示されるピクセルとなり得る。
【００１０】従って、本発明は、垂直線のちらつき、ま
たは結果的に生じるフレームイメージを劣化させる垂直
方向における細部の欠損等の歪んだアーチファクトをな
くす方法、すなわち、飛越し操作されたフィールドを順
次操作フレームに変換することを提供し、さらには、飛
越し走査イメージの２つの連続する線の間の対象ピクセ
ル位置に補間画素（ピクセル）を生成する装置を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】このおよび他の要求を満
たすため、かつその目的を鑑みて、本発明は、飛越し−
順次変換システムで補間ピクセルを生成する方法を提供
し、本方法は、飛越し走査信号から対象ピクセルを選択
する工程、水平方向および垂直方向の勾配輝度（ｇｒａ
ｄｉｅｎｔ ｉｎｔｅｎｓｉｔｙ）を判定することによ
り、対象ピクセルが第１の視覚的に明確な領域と第２の
視覚的に明確な領域との間のエッジ上に存在するかどう
かを判定する工程、組合せ論理を用いて勾配輝度値を組
み合わせることにより、エッジ角度を算出する工程、な
らびに算出されたエッジの方向の対象ピクセルに近いピ
クセルの平均値として、順次走査信号からピクセルの値
を算出する工程を包含する。
【００１２】本発明は、飛越し走査イメージの２つの連
続する線の間の対象ピクセル位置に補間画素（ピクセ
ル）を生成する方法であって、該対象ピクセル位置の周
りの所定の領域において、第１の方向の第１の勾配輝度
値を判定し、該判定された第１の勾配輝度値の第１の絶
対値を判定する工程と、該対象ピクセル位置の周りの該
所定の領域において、該第１の方向と異なる第２の方向
の第２の勾配輝度値を判定し、該判定された第２の勾配
輝度値の第２の絶対値を判定する工程と、該第１の絶対
値および該第２の絶対値のうちの少なくとも１つが所定
の閾値を越えるかどうかを判定することにより、該対象
ピクセル位置をエッジピクセル位置として規定する工程
と、該対象ピクセル位置がエッジピクセル位置である場
合、該第１の勾配輝度値と該第２の勾配輝度値とを比較
することにより、該エッジの近似角度を判定する工程
と、該対象ピクセル位置がエッジピクセル位置である場
合、該対象ピクセルに隣接し、該判定された近似角度に
沿って存在する該飛越し走査イメージ内のピクセルの値
から該対象ピクセル位置の値を補間する工程とを包含す
る、方法であり、これにより上記目的が達成される。
【００１３】本発明の１つの実施形態は、前記第１の勾
配輝度値と前記第２の勾配輝度値とを比較する工程は、
前記第１の絶対値および前記第２の絶対値のうちの１つ
が、他方の絶対値より大きいことを特定し、該より大き
な絶対値と該他方の絶対値の差分値を算出する工程と、
該第１の絶対値、該第２の絶対値、および該差分値をビ
ットストリングとして表わす工程と、該より大きな絶対
値を表わすビットストリングの最上位の非ゼロビット位
置を特定する工程と、該差分値を表わすビットストリン
グのビット位置を特定する工程であって、該特定された
ビット位置は、該より大きな勾配輝度値を表わすビット
ストリングで特定されたビット位置に対応する、工程
と、該第１の勾配輝度値と該第２の勾配輝度値との差分
値を表わすビットストリングの特定されたビット位置、
および所定数の下位ビット位置のバイナリ値のそれぞれ
を増加する２のベキ乗で除算することによりそれぞれの
結果を算出し、該結果を加算することにより合計する工
程と、１から該合計を減算することにより、正接値を生
成する工程と、該正接値を逆正接関数に適用することに
より、前記エッジの近似角度を判定する工程とを包含す
る、上記に記載の方法である。
【００１４】本発明の１つの実施形態は、前記第１の勾
配輝度値と第２の勾配輝度値とを比較することにより、
エッジの近似角度を判定する工程は、前記第１の絶対値
が前記第２の絶対値より大きい場合、該エッジ角度を所
定の基準角度の周りに示す工程をさらに包含する、上記
に記載の方法である。
【００１５】本発明の１つの実施形態は、前記第１の勾
配輝度値と前記第２の勾配輝度値とを比較し、該第１の
勾配輝度値および該第２の勾配輝度値の向きが反対であ
る場合、前記エッジ角度の向きを正から負へと変更する
工程をさらに包含する、上記に記載の方法である。
【００１６】本発明の１つの実施形態は、上記に記載の
方法であって、エッジを規定すると判定された複数のピ
クセル位置を含むエッジマップを生成する工程と、第１
のエッジフィルタおよび第２のエッジフィルタを用いて
該エッジマップをフィルタリングする工程であって、該
第１のエッジフィルタは、正の角度を有するエッジに対
応し、該第２のエッジフィルタは、負の角度を有するエ
ッジに対応する、工程と、前記対象ピクセル位置で、該
第２のエッジフィルタの出力信号が該第１のエッジフィ
ルタより大きな出力信号となる場合、該対象ピクセル位
置のエッジ角度が負の角度であると判定する工程とをさ
らに包含する、方法である。
【００１７】本発明の１つの実施形態は、上記に記載の
方法であって、第１のエッジフィルタおよび第２のエッ
ジフィルタを用いて前記飛越し走査イメージをフィルタ
リングする工程であって、該第１のエッジフィルタは、
正の角度を有するエッジに対応し、該第２のエッジフィ
ルタは、負の角度を有するエッジに対応する、工程と、
前記対象ピクセル位置で、該第２のエッジフィルタの出
力信号が該第１のエッジフィルタより大きな出力信号と
なる場合、該対象ピクセル位置のエッジ角度が負の角度
であると判定する工程とをさらに包含する、方法であ
る。
【００１８】本発明の１つの実施形態は、前記第１の勾
配輝度値と第２の勾配輝度値とを比較する工程は、前記
第１の絶対値および前記第２の絶対値のうちの１つをよ
り大きな値として特定し、該第１の絶対値と該第２の絶
対値の差分値を算出する工程と、該第１の絶対値、該第
２の絶対値、および該第１の絶対値と該第２の絶対値と
の差分値をビットストリングとして表わす工程と、該よ
り大きな絶対値を表わすビットストリングの最上位の非
ゼロビット位置を特定する工程と、該第１の絶対値と該
第２の絶対値との差分値を表わすビットストリングのビ
ット位置を特定する工程であって、該特定されたビット
位置は、該より大きな絶対値を表わすビットストリング
で特定されたビット位置に対応する、工程と、該より大
きな絶対値に応答して、複数の係数のセットから１つの
係数のセットを選択する工程であって、各係数のセット
は複数の係数値を含む、工程と、該第１の絶対値と該第
２の絶対値との差分値を表わすビットストリングで特定
されたビット位置、および所定数の下位ビット位置に対
応する各１ビット値に、該選択された係数のセット内の
それぞれの異なる１つの係数値を掛けることにより、複
数の結果を算出する工程と、該複数の結果を加算するこ
とにより前記エッジ角度を判定する工程とを包含する、
上記に記載の方法である。
【００１９】本発明の１つの実施形態は、前記第１の勾
配輝度値と第２の勾配輝度値とを比較することにより、
エッジ角度を判定する工程が、前記第１の絶対値が前記
第２の絶対値より大きい場合、該エッジ角度を所定の基
準角度の周りに示す工程をさらに包含する、上記に記載
の方法である。
【００２０】本発明の１つの実施形態は、前記第１の勾
配輝度値と前記第２の勾配輝度値とを比較し、該第１の
勾配輝度値および該第２の勾配輝度値の向きが反対であ
る場合、前記エッジ角度の向きを正から負へと変更する
工程をさらに包含する、上記に記載の方法である。
【００２１】本発明の１つの実施形態は、上記に記載の
方法であって、エッジを規定すると判定された複数のピ
クセル位置を含むエッジマップを生成する工程と、第１
のエッジフィルタおよび第２のエッジフィルタを用いて
該エッジマップをフィルタリングする工程であって、該
第１のエッジフィルタは、正の角度を有するエッジに対
応し、該第２のエッジフィルタは、負の角度を有するエ
ッジに対応する、工程と、前記対象ピクセル位置で、該
第２のエッジフィルタの出力信号が該第１のエッジフィ
ルタより大きな出力信号となる場合、該対象ピクセル位
置のエッジ角度が負の角度であると判定する工程とをさ
らに包含する、方法である。
【００２２】本発明の１つの実施形態は、前記第１の勾
配輝度値と第２の勾配輝度値とを比較する工程は、前記
第１の絶対値および前記第２の絶対値のうちの１つが、
他方の絶対値より大きいことを特定し、該より大きな絶
対値と該他方の絶対値との差分値を算出する工程と、該
第１の絶対値、該第２の絶対値、および該差分値をビッ
トストリングとして表わす工程と、該より大きな絶対値
を表わすビットストリングの最上位の非ゼロビット位置
を特定する工程と、該差分値を表わすビットストリング
のビット位置を特定する工程であって、該特定されたビ
ット位置は、該より大きな勾配輝度値を表わすビットス
トリングで特定されたビット位置に対応する、工程と、
該差分値を表わすビットストリングの該特定されたビッ
ト位置および複数の下位ビット位置を組合せ論理に適用
することにより、前記エッジの近似角度を判定する工程
とを包含する、上記に記載の方法である。
【００２３】本発明の１つの実施形態は、前記第１の勾
配輝度値と第２の勾配輝度値とを比較することにより、
エッジの角度を判定する工程は、前記第１の絶対値が前
記第２の絶対値より大きい場合、該エッジ角度を所定の
基準角度の周りに示す工程をさらに包含する、上記に記
載の方法である。
【００２４】本発明の１つの実施形態は、前記第１の勾
配輝度値と前記第２の勾配輝度値とを比較し、該第１の
勾配輝度値および該第２の勾配輝度値の向きが反対であ
る場合、前記エッジ角度の向きを正から負へと変更する
工程をさらに包含する、上記に記載の方法である。
【００２５】本発明の１つの実施形態は、上記に記載の
方法であって、エッジを規定すると判定された複数のピ
クセル位置を含むエッジマップを生成する工程と、第１
のエッジフィルタおよび第２のエッジフィルタを用いて
該エッジマップをフィルタリングする工程であって、該
第１のエッジフィルタは、正の角度を有するエッジに対
応し、該第２のエッジフィルタは、負の角度を有するエ
ッジに対応する、工程と、前記対象ピクセル位置で、該
第２のエッジフィルタの出力信号が該第１のエッジフィ
ルタより大きな出力信号となる場合、該対象ピクセル位
置のエッジ角度が負の角度であると判定する工程とをさ
らに包含する、方法である。
【００２６】さらに、本発明は、飛越し走査イメージの
２つの連続する線の間の対象ピクセル位置に補間画素
（ピクセル）を生成する装置であって、該対象ピクセル
位置の周りの領域において、該飛越し走査イメージの連
続する線をフィルタリングすることにより、第１の絶対
値および第１の向きの値を有する第１の勾配輝度値を生
成するように構成された第１のフィルタと、該対象ピク
セル位置の周りの領域において、該飛越し走査イメージ
の連続する線をフィルタリングすることにより、第２の
絶対値および第２の向きの値を有する第２の勾配輝度値
を生成するように構成された第２のフィルタであって、
該第２の勾配輝度値は、該第１の勾配輝度値とは異なる
角度に関する、第２のフィルタと、該第１の絶対値およ
び該第２の絶対値のうちの少なくとも１つが所定の閾値
を越えるかどうかを判定することにより、該対象ピクセ
ル位置をエッジピクセル位置として規定するコンパレー
タと、該第１の勾配輝度値および該第２の勾配輝度値を
組み合わせることにより、該エッジの角度を判定する組
合せ論理と、該対象ピクセルに隣接し、該判定された角
度に沿って存在する該飛越し走査イメージ内のピクセル
の値を組み合わせることにより、該補間ピクセルを生成
する補間器とを備える、装置であり、これにより上記目
的が達成される。
【００２７】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の絶対値と前記第２の絶対値とを比較す
ることにより、より大きな絶対値、およびより小さな絶
対値を特定するコンパレータと、該より大きな絶対値か
ら該より小さな絶対値を減算することにより、差分値を
生成する減算器であって、少なくとも該より大きな絶対
値および該差分値がビットストリングとして表わされ
る、減算器と、該より大きな絶対値を受け取るように結
合され、該より大きな絶対値の最上位の非ゼロビット位
置を特定する論理回路と、該差分値を表わすビットスト
リングの特定されたビット位置、および所定数の下位ビ
ット位置の１ビット値のそれぞれを増加する２のベキ乗
で除算することによりそれぞの結果を算出し、該結果を
合計し、１から該合計を減算することにより、正接値を
生成する演算回路と、該正接値に応答して、該エッジ角
度を返すようにプログラムされたルックアップテーブル
とを備える、上記に記載の装置である。
【００２８】本発明の１つの実施形態は、前記ルックア
ップテーブルは、前記第１の絶対値が前記第２の絶対値
より大きいことを示す信号に応答して、前記エッジ角度
を所定の基準角度の周りに示す、上記に記載の装置であ
る。
【００２９】本発明の１つの実施形態は、前記ルックア
ップテーブルは、前記第１の向きの値が前記第２の向き
の値と異なることを示す信号に応答して、前記エッジ角
度を正から負へと変更する、上記に記載の装置である。
【００３０】本発明の１つの実施形態は、上記に記載の
装置であって、各ピクセル位置ごとにバイナリ値を保持
するように構成されたエッジマップメモリであって、エ
ッジを規定すると判定された、該エッジマップメモリの
ピクセル位置に第１の値が割当てられ、エッジを規定す
ると判定されなかった、ピクセル位置に該第１の値とは
異なる第２の値が割当てられる、エッジマップメモリ
と、負の角度を有するエッジに対応する第１のエッジフ
ィルタであって、該エッジマップをフィルタリングする
ことにより、負の角度出力値を生成する、第１のエッジ
フィルタと、正の角度を有するエッジに対応する第２の
エッジフィルタであって、該エッジマップをフィルタリ
ングすることにより、正の角度出力値を生成する、第２
のエッジフィルタとをさらに備える、装置である。
【００３１】本発明の１つの実施形態は、上記に記載の
装置であって、負の角度を有するエッジに対応する第１
のエッジフィルタであって、前記飛越し走査イメージを
フィルタリングすることにより、負の角度出力値を生成
する、第１のエッジフィルタと、正の角度を有するエッ
ジに対応する第２のエッジフィルタであって、該飛越し
走査イメージをフィルタリングすることにより、正の角
度出力値を生成する、第２のエッジフィルタとを備え
る、装置である。
【００３２】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の絶対値と前記第２の絶対値とを比較す
ることにより、より大きな絶対値、およびより小さな絶
対値を特定するコンパレータと、該より大きな絶対値か
ら該より小さな絶対値を減算することにより、差分値を
生成する減算器であって、少なくとも該より大きな絶対
値および該差分値がビットストリングとして表わされ
る、減算器と、該より大きな絶対値を受け取るように結
合され、該より大きな絶対値の最上位の非ゼロビット位
置を特定する論理回路と、該より大きな絶対値に応答し
て、複数の係数のセットから単一の係数のセットを選択
するセレクタであって、各係数のセットは、複数の係数
値を含む、セレクタと、該差分値を表わすビットストリ
ングの特定されたビット位置、および所定数の下位ビッ
ト位置の１ビット値のそれぞれに該選択された係数のセ
ットの該複数の係数値のうちの異なる１つを掛け、結果
を合計することにより、前記エッジの角度を判定する演
算回路とをさらに備える、上記に記載の装置である。
【００３３】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の絶対値が前記第２の絶対値よりも大き
い場合、第１の値を有し、前記第１の絶対値が前記第２
の絶対値よりも大きくない場合、該第１の値と異なる第
２の値を有する１ビット値を生成する、さらなるコンパ
レータをさらに備え、該生成された１ビット値は、前記
判定されたエッジ角度に連結されることにより、所定の
基準角度よりも大きな角度、および所定の基準角度より
も小さな角度を表わす、上記に記載の装置である。
【００３４】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の向きの値が前記第２の向きの値と異な
る場合、第１の値を有する、さらなる１ビット値を生成
する、さらなる論理回路をさらに備え、該さらなる１ビ
ット値は、サインビットとして、前記判定された角度と
連結される、上記に記載の装置である。
【００３５】本発明の１つの実施形態は、上記に記載の
装置であって、各ピクセル位置ごとにバイナリ値を保持
するように構成されたエッジマップメモリであって、エ
ッジを規定すると判定された、該エッジマップメモリの
ピクセル位置に第１の値が割当てられ、エッジを規定す
ると判定されなかった、ピクセル位置に該第１の値とは
異なる第２の値が割当てられる、エッジマップメモリ
と、負の角度を有するエッジに対応する第１のエッジフ
ィルタであって、該エッジマッメモリに保持された値を
フィルタリングすることにより、負の角度出力値を生成
する、第１のエッジフィルタと、正の角度を有するエッ
ジに対応する第２のエッジフィルタであって、該エッジ
マップメモリに保持された値をフィルタリングすること
により、正の角度出力値を生成する、第２のエッジフィ
ルタとをさらに備える、装置である。
【００３６】本発明の１つの実施形態は、上記に記載の
装置であって、負の角度を有するエッジに対応する第１
のエッジフィルタであって、前記飛越し走査イメージを
フィルタリングすることにより、負の角度出力値を生成
する、第１のエッジフィルタと、正の角度を有するエッ
ジに対応する第２のエッジフィルタであって、該飛越し
走査イメージをフィルタリングすることにより、正の角
度出力値を生成する、第２のエッジフィルタとをさらに
備える、装置である。
【００３７】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の絶対値と前記第２の絶対値とを比較す
ることにより、より大きな絶対値、およびより小さな絶
対値を特定するコンパレータと、該より大きな絶対値か
ら該より小さな絶対値を減算することにより、差分値を
生成する減算器であって、少なくとも該より大きな絶対
値および該差分値がビットストリングとして表わされ
る、減算器と、該より大きな絶対値を受け取るように結
合され、該より大きな絶対値の最上位の非ゼロビット位
置を特定する論理回路と、該差分値の特定されたビット
位置、および該差分値の複数の下位ビット位置に応答し
て、前記エッジ角度を表わす、多ビット出力値を生成す
る、さらなる論理回路とを備える、上記に記載の装置で
ある。
【００３８】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の絶対値が前記第２の絶対値よりも大き
い場合、第１の値を有し、該第１の絶対値が該第２の絶
対値よりも大きくない場合、該第１の値と異なる第２の
値を有する１ビット値を生成する、さらなるコンパレー
タをさらに備え、該生成された１ビット値は、前記エッ
ジ角度を表わす多ビット値に連結されることにより、所
定の基準角度よりも大きな角度、および所定の基準角度
よりも小さな角度を表わす、上記に記載の装置である。
【００３９】本発明の１つの実施形態は、前記組合せ論
理は、前記第１の向きの値が前記第２の向きの値と異な
る場合、第１の値を有する、さらなる１ビット値を生成
する、さらなる論理回路をさらに備え、該さらなる１ビ
ット値は、サインビットとして、前記所定の基準角度よ
りも大きな角度、および該所定の基準角度よりも小さな
角度を表わす、前記多ビット値と連結される、上記に記
載の装置である。
【００４０】さらに、本発明は、飛越し走査イメージの
２つの連続する線の間の対象ピクセル位置に補間画素
（ピクセル）を生成する方法をコンピュータに実行させ
るコンピュータプログラム命令を含むコンピュータ読出
し可能キャリアであって、該方法は、該対象ピクセル位
置の周りの所定の領域において、第１の方向の第１の勾
配輝度値を判定し、該判定された第１の勾配輝度値の第
１の絶対値を判定する工程と、該対象ピクセル位置の周
りの該所定の領域において、該第１の方向と異なる第２
の方向の第２の勾配輝度値を判定し、該判定された第２
の勾配輝度値の第２の絶対値を判定する工程と、該第１
の絶対値および該第２の絶対値のうちの少なくとも１つ
が所定の閾値を越えるかどうかを判定することにより、
該対象ピクセル位置をエッジピクセル位置として規定す
る工程と、該対象ピクセル位置がエッジピクセル位置で
ある場合、該第１の勾配輝度値と該第２の勾配輝度値と
を比較することにより、該エッジの近似角度を判定する
工程と、該対象ピクセル位置がエッジピクセル位置であ
る場合、該対象ピクセルに隣接し、該判定された近似角
度に沿って存在する該飛越し走査イメージ内のピクセル
の値から該対象ピクセル位置の値を補間する工程とを包
含する、コンピュータ読出し可能キャリアであり、これ
により上記目的が達成される。
【００４１】本発明の１つの実施形態は、前記第１の勾
配輝度値と前記第２の勾配輝度値とを比較する工程をコ
ンピュータに実行させるコンピュータプログラム命令
は、前記第１の絶対値および前記第２の絶対値のうちの
１つが、他方の絶対値より大きいことを特定し、該より
大きな絶対値と該他方の絶対値との差分値を算出する工
程と、該第１の絶対値、該第２の絶対値、および該差分
値をビットストリングとして表わす工程と、該より大き
な絶対値を表わすビットストリングの最上位の非ゼロビ
ット位置を特定する工程と、該差分値を表わすビットス
トリングのビット位置を特定する工程であって、該特定
されたビット位置は、該より大きな勾配輝度値を表わす
ビットストリングで特定されたビット位置に対応する、
工程と、該第１の勾配輝度値と該第２の勾配輝度値との
差分値を表わすビットストリングの特定されたビット位
置、および所定数の下位ビット位置のバイナリ値のそれ
ぞれを増加する２のベキ乗で除算することによりそれぞ
れの結果を算出し、該結果を加算することにより合計す
る工程と、１から該合計を減算することにより、正接値
を生成する工程と、該正接値を逆正接関数に適用するこ
とにより、前記エッジ角度を判定する工程とを該コンピ
ュータに実行させる、上記に記載のコンピュータ読出し
可能キャリアである。
【００４２】上記の一般的な説明、および下記の詳細な
説明はともに本発明の例示であり、限定的なものではな
いことが理解されるべきである。
【００４３】
【発明の実施の形態】本発明は、飛越し走査映像信号を
順次走査映像信号に変換する方法および装置に関し、詳
細には、飛越しフィールドイメージ内に割込み線の画素
（ピクセル）（飛越しフィールド内の視覚的に明確な領
域の間のエッジ上にあるピクセル）を生成する方法およ
び装置に関する。
【００４４】図２Ａに示す本発明の１つの例示的な実施
形態では、演算近似技術を用いて、特定のピクセル位置
のエッジ角度を判定することにより、十分に容認できる
許容範囲レベル内にある補間ピクセルを得る一方で、算
術計算またはメモリの使用のオーバーヘッドを防ぐ。演
算近似は、組合わせ論理を用いて達成される。本発明の
例示的な実施形態はまた、その結果に異なる度合いの精
度を許容する。
【００４５】例示的な実施形態は、飛越し走査映像信号
とともに用いられるように具体的に設計され、ノイズ低
減フィルタとしても機能する、水平方向エッジ検出器１
１０、および垂直方向エッジ検出器１２０を用いる。水
平方向エッジ検出器１１０、および垂直方向エッジ検出
器１２０は、対象ピクセルに隣接する走査された行内の
ピクセルの値の変化の度合いを表す、「エッジ強度（ｅ
ｄｇｅ ｓｔｒｅｎｇｔｈ）」と呼ばれる数値を判定す
る働きをする。
【００４６】例示的な水平方向エッジ検出器１１０は、
２つの有限インパルス応答（ＦＩＲ）フィルタ１１０Ａ
および１１０Ｂを備える。本発明の例示的な実施形態で
は、これらＦＩＲフィルタの各々は、図２に示す係数を
有する５タップフィルタ（ｆｉｖｅ−ｔａｐ ｆｉｌｔ
ｅｒ）である。フィルタの各々は、飛越し映像信号の１
つの線上の５つの連続するピクセルをそれぞれの係数と
掛け合わせ、その結果を合計する。
【００４７】水平方向エッジ検出器１１０の２つのフィ
ルタは、１つの飛越しフィールドの連続する線に対して
作用する。フィルタにより提供される出力信号は、線１
１０Ｃの中心位置である、補間ピクセル位置１１０Ｄの
水平方向エッジ強度を示す。
【００４８】同様に、垂直方向エッジ検出器１２０は、
２つのＦＩＲフィルタ１２０Ａおよび１２０Ｂを用い
て、線１２０Ｃの中心位置である、補間ピクセル位置１
２０Ｄの垂直方向エッジ強度を表わす出力信号を生成す
る。フィルタ１２０Ａおよび１２０Ｂはまた、飛越しフ
ィールドの連続する線に対して作用する。
【００４９】対象ピクセルの周囲の領域の水平方向１１
５および垂直方向１２５のエッジ強度は、それぞれ、エ
ッジ検出器１１０および１２０の出力信号である。水平
方向エッジ強度１１５および垂直方向エッジ強度１２５
は、エッジが存在するかどうかを判定するためにエッジ
判定論理１３０で評価される。水平方向エッジ強度値１
１５および垂直方向エッジ強度値１２５のいずれかまた
は両方が閾値を越える場合、エッジが存在する。
【００５０】水平方向勾配輝度と垂直方向勾配輝度との
比率が、エッジ角度を判定するために、論理１３０によ
り用いられる。ブロック１３０のエッジ判定コンポーネ
ント１３２が、エッジの存在を示すようにエッジフラグ
１３５を設定する。ブロック１３０の組合わせ論理コン
ポーネント１３３は、エッジ角度１３６の値を算出す
る。ブロック１３０のエッジ判定コンポーネント１３２
は、図２Ｃ、および図３の工程２３０〜２３５に対応す
る。ブロック１３０の組合わせ論理素子１３３は、図２
Ｂ、および後述する図３の工程２４０〜２７０に対応す
る。
【００５１】エッジフィルタ１４０は、例えば、「エッ
ジマップ」（イメージ内のエッジ上にある全てのピクセ
ルが論理１により表わされる一方で、全ての他のピクセ
ルが論理０により表わされるバイナリイメージ）を評価
することにより、表示されるイメージを処理し得る。こ
のエッジマップは、エッジが実際に検出されることを確
実にするため、およびノイズをフィルタリングして除去
するために、実際のイメージピクセルとともに処理され
る。対象ピクセルがエッジ上にはないが、イメージ内の
ノイズのアーチファクトであると判定された場合、例え
ば、フィルタ１４０は、そのピクセルのエッジフラグ１
４５をリセットし、そのピクセルのエッジ角度１４６を
所定値に設定し得る。エッジフラグ１４５およびエッジ
角度１４６は、後述するように、対象ピクセルの値を算
出するために、エッジ補間器１５０により用いられる。
エッジ補間器１５０は、補間ピクセルのエッジフラグ１
５５および値１５６を提供する。
【００５２】本発明の例示的な実施形態の方法を図３に
示す。工程２１０で、水平方向エッジ強度が、図２Ａに
示すフィルタ１１０を用いて算出される。工程２２０
で、垂直方向エッジ強度が、図２Ａに示すフィルタ１２
０を用いて算出される。水平方向エッジ検出器および垂
直方向エッジ検出器は、対象ピクセルに近接する飛越し
走査行のピクセルを調べて、ピクセルの輝度の変化の相
対的な大きさを判定する。例えば、赤から緑への急激な
変化が、エッジを示し得る。エッジ検出器に対して選択
された値は、各方向において、この変化の強度に関する
数値を返す。その数値が所定の閾値より大きい場合（工
程２３０）、輝度の急激な変化が検出されており、エッ
ジが示される。その数値が所定の閾値より小さい場合、
変化がないかまたは段階的な変化であり、エッジは示さ
れない（工程２３５）。この数値の相対的な大きさが、
エッジが主に水平方向または垂直方向にあるかを示し、
後述するように、勾配輝度の比較により、エッジ角度が
得られ得る。対象ピクセルに隣接する走査された行のピ
クセル全体にわたる変化の度合いを用いることにより、
ピクセルごとの比較によるオーバーヘッドなしに、エッ
ジが動的に判定され得る。
【００５３】エッジ判定部１３２の１つの出力信号は、
対象ピクセルがイメージ内のエッジ上にあるかどうかを
示すフラグである。後述するように、エッジフィルタリ
ングプロセス１４０は、これらのエッジフラグを回収す
ることにより、イメージのエッジマップを生成し得る。
例示的な実施形態では、エッジマップは、補間されてい
るイメージフィールドに対応する１ビット値のアレイで
あり、各ビットは、それぞれのピクセルがエッジピクセ
ルであるかどうかを示す。工程２３０〜２３５のエッジ
判定方法は、図２Ａに示すブロック１３０のエッジ判定
コンポーネント１３２に対応する。
【００５４】後述するように、水平方向エッジおよび垂
直方向エッジの相対的なエッジ強度が、対象ピクセル位
置のエッジ角度を判定するために用いられ得る。このプ
ロセスの第１の工程（工程２４０）は、水平方向エッジ
強度値および垂直方向エッジ強度値の大きさをビットス
トリングとして表わす。これらのビットストリング間の
差が算出され、そしてこれもまた工程２４０でビットス
トリングとして格納される。本発明は、水平方向エッジ
強度値と垂直方向エッジ強度値のうちのより大きな値か
ら選択されたビット、ならびにその差分値（ｄｉｆｆｅ
ｒｅｎｃｅ ｖａｌｕｅ）を調べることを行う。例示的
な実施形態の方法に従って、工程２５０で、より大きな
勾配値ビットストリングの最上位の非ゼロビットの位置
が確認される。工程２６０で、対応するビット位置が、
差分値ビットストリング内で確認される。工程２６２
で、位置確認されたビット位置、および所定の下位ビッ
ト位置が、エッジ角度を判定するために調べられる。調
べられた下位ビット位置の数は、所望される精度のレベ
ルに応じて変化する。
【００５５】第１の近似として、各差分ビットは、２つ
の値の明確なレベルの差を表わす。これらのレベルは、
連続的な２のベキ乗に対応する。すなわち、最上位ビッ
トは２−１（または０．５）であるので、この位置にお
ける１は、水平方向エッジ強度値、および垂直方向エッ
ジ強度値が少なくとも５０％相違することを示す。残り
のビットは、水平方向エッジ強度値と垂直方向エッジ強
度値との間の差を減少する２のベキ乗（すなわち、２
−２、２−３、２−４等、すなわち、０．２５、０．１
２５、０．０６２５等）で表わす。これらの値を合計す
ることにより、２つのエッジ強度値の間の比率の近似が
行われ、近似の精度は、調べるビット数とともに変化す
る。例えば、約６％の精度は、４ビットをチェックする
ことにより達成され得る。さらに精度が必要である場
合、ビット数が増加され得、さらなるビットの各々がエ
ラーを半減する。差分レベルを合計することにより、差
分とより大きな勾配値との比率が得られる。
【００５６】逆正接関数が、対象ピクセルのエッジ角度
を算出するために用いられ得る。逆正接関数について、
必要な比率は、水平方向エッジ強度対垂直方向エッジ強
度の比率である。これを近似するために、工程２６４
で、上記で算出されたパーセントの差分の合計が１．０
から減算され、工程２７０で、逆正接が適用されること
により、エッジ角度が得られる。工程２４０〜２７０の
エッジ算出方法は、図２Ａのブロック１３０の組合せ論
理コンポーネント１３３に対応する。本発明の１つの例
示的な実施形態では、逆正接関数はルックアップテーブ
ルを用いて適用される。このルックアップテーブルによ
り提供される出力値は、実際の角度ではないが、特定の
エッジ角度を示す、符号化された値である。例えば、値
ｘ「００１」は、２２．５°の角度を示し、値ｘ「０１
０」は、３０°の角度を示し、値ｘ「０１１」は、４５
°の角度を示し、値ｘ「１１０」は、６０°の角度を示
し得る。
【００５７】図６Ａ〜図６Ｄを参照して後述するよう
に、より大きなエッジ強度と差分値との比率は、垂直方
向エッジ強度および水平方向エッジ強度のどちらがより
大きいかに応じて、それぞれ、４５°より小さな角度、
または４５°より大きな角度を表わし得る。組合せ論理
１３３は、比較工程で用いられたより大きな値が垂直方
向エッジであるかどうか、または水平方向エッジである
かどうかに基づいて、適切な角度を判定する。さらに、
この角度は、正または負であり得る。水平方向勾配およ
び垂直方向勾配のサインが同じである場合、その角度は
正である可能性があり、それ以外の場合は、負である可
能性がある。その角度が正または負であるかの判定はま
た、図５Ａおよび５Ｂを参照して後述されるように、エ
ッジマスクを用いて行われ得る。
【００５８】例示的な実施形態では、工程２８０で、後
述される特有のエッジマスクが、正の角度および負の角
度を特定すること、およびエッジとして誤って分類され
たが、イメージノイズ、またはエッジ補間器により適切
に処理され得ない小さなエッジ領域を表わす、ピクセル
を補償することの両方のために用いられ得る。エッジマ
スクをフィルタとして用いることが飛越し走査イメージ
に最適であり、これにより補間ピクセルが意図された視
覚イメージに対応することが確実になる。図３の工程２
８０は、図２Ａに示すエッジフィルタリングブロック１
４０により実行される処理を表わす。工程２９０で、対
象ピクセルの値が提供され得、エッジ検出フラグが設定
され得る。工程２９０は、図２Ａのブロック１５０によ
り実行される処理を表わす。
【００５９】図２Ｂおよび図２Ｃは、エッジ判定組合せ
論理１３０としての使用に適した回路のブロック図であ
る。図２Ｂは、エッジ角度判定組合せ論理の一例であ
り、図２Ｃは、エッジ判定論理の一例である。図２Ｂに
示すように、水平勾配（ＨＧ）１１５、および垂直勾配
（ＶＧ）１２５は、それぞれのマルチプレクサ１６２お
よび１６４の対応する入力端子に印加される、絶対値信
号｜ＨＧ｜および｜ＶＧ｜を生成する、それぞれの絶対
値回路１６１および１６３に印加される。水平勾配値お
よび垂直勾配値のサインビットＨＧＳおよびＶＧＳは、
それぞれ、個別の信号として利用可能になる。
【００６０】信号｜ＨＧ｜および｜ＶＧ｜はまた、コン
パレータ１６０に印加される。コンパレータ１６０は、
水平勾配１１５の絶対値が垂直勾配１２５の絶対値より
大きい場合に論理ハイである、出力信号Ｈ＞を生成す
る。この出力信号は、マルチプレクサ１６２の選択入力
端子、およびマルチプレクサ１６４の反転選択入力端子
に印加される。結果的に、マルチプレクサ１６２の出力
信号が、常に、水平勾配１１５および垂直勾配１２５の
絶対値のうちのより大きな絶対値である一方、マルチプ
レクサ１６４の出力信号は、常に、より小さな絶対値で
ある。マルチプレクサ１６２の出力信号が、減算器１６
６の被減数入力ポートに印加される一方、マルチプレク
サ１６４の出力信号は、減算器１６６の減数入力ポート
に印加される。よって、減算器１６６は、水平勾配と垂
直勾配との間の差を提供する。この信号は、演算論理装
置（ＡＬＵ）１７２の１つの入力ポートに印加される。
マルチプレクサ１６２により提供されるより大きな勾配
値は、そのより大きな値の最上位の非ゼロビット位置を
判定する、論理回路１６８に印加される。このビット値
は、ＡＬＵ１７２の第２の入力ポートに印加される。
【００６１】上述のとおり、ＡＬＵ１７２は、減算器１
６６およびＮ個の下位ビット位置における値により提供
される差分値における、論理回路１６８により示される
ビット位置のバイナリ値に、減少する２のベキ乗（すな
わち、０．５、０．２５、０．１２５など）を掛け、そ
の結果を合計する。本発明の代替的な実施形態では、論
理回路１６８は、出力ビット位置より下位のビット位置
を調べ、ＡＬＵ１７２に、いくつかの係数のセットの中
から１つの係数セットを選択させて、差分値のビット位
置の値に選択された係数を掛けさせる、第２の値（図示
せず）をＡＬＵ１７２に提供する。これらの乗算の結果
もまた合計される。ＡＬＵ１７２の動作は、プログラム
メモリ１７０内のプログラムにより制御される。
【００６２】差分値の選択されたビットに減少する２の
ベキ乗を掛ける場合、ＡＬＵ１７２により提供される出
力値は、エッジ角度の正接を表わす。この値は、ルック
アップテーブル（ＬＵＴ）１７４に印加され、角度に変
換され得る。係数のセットが用いられる場合、ＡＬＵ１
７２により提供された値がエッジ角度であるため、ＬＵ
Ｔ１７４は必要とされない。
【００６３】上述のとおり、ＡＬＵ１７２および／また
はＬＵＴ１７４により提供された角度は４５°未満であ
る。水平勾配値１１５が垂直勾配値１２５より大きい場
合、その角度は４５°より大きい。従って、例示的な実
施形態では、信号Ｈ＞はまた、ＬＵＴ１７に印加され、
４５°より大きな角度、および４５°より小さな角度の
両方を生成し得る。上述のとおり、信号Ｈ＞は、コンパ
レータ１６０により提供される。排他的ＯＲゲート１７
６は、エッジ角度が負または正のいずれであるかを判定
する。水平勾配値１１５および垂直勾配値１２５のそれ
ぞれのサインビットＨＧＳおよびＶＧＳは、排他的ＯＲ
ゲート１７６の入力端子に印加される。これら２つの値
が同じである場合、角度は正である。これらの値が異な
る場合、角度は負である。排他的ＯＲゲート１７６の出
力信号もまた、ＬＵＴ１７４に印加され、正の角度およ
び負の角度の両方を生成し得る。
【００６４】ＡＬＵ１７２が係数のセットを用いてエッ
ジ角度を判定し、ＬＵＴ１７４が用いられない場合、Ａ
ＬＵは、例えば、その角度の値の２つの最下位ビット位
置を提供し得、信号Ｈ＞の値は、その次に下位にあるビ
ットであり得、排他的ＯＲゲート１７６の出力信号は、
サインビットであり得る。これらの値を下記の表２に示
す。この例示的な構成では、角度値が、サイン−絶対値
フォーマットで表わされる。
【００６５】図２Ｃは、例示的なエッジ判定回路のブロ
ック図である。この回路は、２つのコンパレータ１８６
および１８８、ならびにＯＲゲート１９２を備える。コ
ンパレータ１８６は、信号｜ＨＧ｜（水平勾配値１１５
の絶対値）と閾値１９０とを比較し、コンパレータ１８
８は、信号｜ＶＧ｜（垂直勾配値１２５の絶対値）と閾
値１９０とを比較する。これらの値のいずれかが閾値
（例えば、３２）を越える場合、コンパレータは、論理
ハイ出力信号を生成する。コンパレータ１８６および１
８８の出力信号は、ＯＲゲート１９２に印加され、ＯＲ
ゲートの出力信号は、図２Ａに示す、エッジフラグ信号
１３５である。
【００６６】本発明の例示的な実施形態による一例を図
４に示す。例示の目的のため、水平エッジ検出フィル
タ、および垂直エッジ検出フィルタは、対象ピクセルに
ついて（図４に、それぞれ、「勾配Ｘ」、および「勾配
Ｙ」と示す）バイナリ値を生成した。例示の目的のため
に、これらの値は、所定の閾値より大きいと判定されて
いる。本例では、水平方向エッジ強度値は、６３、すな
わち、ｘ“００１１１１１１”である。垂直方向エッジ
強度値は、４４、すなわち、ｘ“００１０１１００”で
あり、閾値は３２である。水平方向エッジ強度と垂直方
向エッジ強度との差は、１９、すなわち、ｘ“０００１
００１１”である。より大きな勾配輝度値の最上位非ゼ
ロビット（この場合、水平勾配輝度値）は、左から３番
目の位置である。差分ビットストリングにおける対応す
る位置の値は、ｘ“０”である。示した例について、精
度は、４つのビット位置が所望されるため、この差分ビ
ットストリングの関連するサブストリングは、ｘ“０１
００”である。上述のように、各位置の値と減少する２
のベキ乗を掛け、その結果を合計することにより、（０
×０．５）＋（１×０．２５）＋（０×０．１２５）＋
（０×０．０６２５）＝０．２５が得られる。１．０か
らこの結果を減算すると、予想値は０．７５となる。本
発明に従って算出を終了するが、図４の例には示さな
い。（例えば、ルックアップテーブルを用いて算出され
た）０．７５の逆正接により、約３６°の角度が得られ
る。本発明の例示的な実施形態では、この角度は、３０
°に近似され得る。この方法は正確な結果を生じ得る
が、より高い精度が所望され得る場合があり得る。これ
らの場合、各エッジ強度値について、より多数のビット
を処理することにより、精度が所望のとおり改善され
る。
【００６７】図６Ａ〜６Ｄは、それぞれ、エッジ６１
０、６１２、６１４、および６１６を示す、イメージ図
である。これらのエッジの各々は二重線として示され、
勾配が存在する領域を示す。矢印６１１、６１３、６１
５、および６１７は、増加するピクセル値を示す。図６
Ａは、４５°より小さな負の角度を有するエッジを示
し、図６Ｂは、４５°より小さな正の角度を有するエッ
ジを示し、図６Ｃは、４５°より大きな負の角度を有す
るエッジを示し、図６Ｄは、４５°より大きなの正の角
度を有するエッジを示す。図示するように、水平勾配の
サイン（ΔＸ）および垂直勾配のサイン（ΔＹ）は、正
の角度については同じであり、負の角度については異な
る。よって、勾配値の相対的なサインが、エッジにより
形成される角度の向き（正または負）を判定するために
用いられ得る。
【００６８】上述のとおり、本発明の１つの実施形態で
は、エッジ角度は、ルックアップテーブルを用いること
なく、エッジ強度値から直接的に算出され得る。後述す
るように、これは、組合せ論理１３３において、最小限
の処理を追加することにより行われ得る。より大きな値
（すなわち、選択された最上位ビットにより近接した
値）が２のベキ乗の範囲内で変化し得るため、差分ビッ
トのビットパターンの評価も変わり得る。この変化を効
果的かつ正確に近似する方法は、より大きな勾配の中間
の２ビットを評価し、（本質的に、より大きな値が
２Ｎ、２Ｎ−１、またはその間にある値により近接して
いるかどうかを示す）３つの範囲のうちの１つを選択す
ることである。パターンの単純な真理表がこれを示す。
【００６９】 ｘ“１１”：２Ｎに近接 ｘ“０１”：２Ｎと２Ｎ−１との間 ｘ“１０”：２Ｎと２Ｎ−１との間 ｘ“００”：２Ｎ−１に近接 表１は、これらの場合のそれぞれについて、ビットの補
間を示す係数のセットを表にしている。
【００７０】
【表１】 その結果が１から減算される場合、出力値の第１の２ビ
ットは、０°（ｘ“００”）、２２．５°（ｘ“０
１”）、３０°（ｘ“１０”）、または４５°（ｘ“１
１”）により近接している角度を規定する。水平方向エ
ッジ強度値がより大きい場合、第３のビット（より上位
のビット）が設定され、その他の場合は、リセットされ
る。水平方向エッジ強度値および垂直方向エッジ強度値
が反対のサインを有する場合、サインビットが設定さ
れ、その他の場合はリセットされる。これにより、表２
に示すエッジ角度の近似が提供される。
【００７１】
【表２】 角度は、ＬＵＴおよび加算法を用いる、この方法で効率
的に判定され得るが、判定される角度の数が限られてい
る場合、より単純なアプローチが用いられ得る。少数の
角度のみ判定する場合、差分値から選択されたビット
は、各角度に対応する出力値を生成する、最小化された
組合せ論理に印可され得る。これは、あらゆる可能なビ
ットの組み合わせを網羅し、ビットパターンと同数の一
意な角度を許容する、ＬＵＴと対照をなす。
【００７２】このプロセスの第１の工程は、各可能なビ
ットパターンを表にし（４ビットが用いられる場合、１
６のビットパターン）、表１の係数に従って、各パター
ンの値をインタープリットすることにより、対応する角
度を判定することである。所望の角度に近接する、角度
（およびそれらが対応するビットパターン）は、共にグ
ループ化される。当業者に周知の標準的な最小化技術
（例えば、カーナウ図表等）を用いて、小さな組合せ論
理回路が判定される。例えば、係数の先頭のセットを用
いると、ビットパターン「００１１」は、３６°の角度
に対応し、ビットパターン「０１００」は、３２°の角
度に対応し、ビットパターン「０１０１」は、２８°の
角度に対応する。これらのパターンは、３０°の角度を
表わすように組み合せられ得る。同様に、さらなる角度
の各々が、ビットパターンのセットに関連づけられる。
無関係な角度に分類された残りのパターンのセットとと
もに、角度に対応するパターンのセットを用いて、最小
化技術が、各角度について、最小化された組合せ論理回
路を判定するために適用され得る。本発明の例示的な実
施形態では、最適化された組合せ論理は、図２ＢのＡＬ
Ｕ１７２、プログラムメモリ１７０、およびＬＵＴ１７
４を含む、点線のボックス１７１により表わされる。
【００７３】組合せ論理アプローチは、いくつかの用途
に対して利点を有するが、多くの異なる角度が区別され
る場合、ＬＵＴまたは明示的な加算がより効率的な実現
であり得る。
【００７４】各位置でのエッジの存在の判定により、エ
ッジマップが生じる。エッジは、本質的に、微分演算子
であるため、エッジマップは、ノイズを含む傾向にあ
り、明確なイメージの境界には属さない、「誤った」エ
ッジを多く含み得る。さらに、比較的に少数のピクセル
を有するエッジが規定され得る。エッジ補間器はある一
定のカーネルサイズを用いて補間値を算出するため、こ
れらのエッジは、エッジ補間器を用いて処理することが
困難である。このため、エッジマップは、ノイズピクセ
ル、およびエッジ補間器を用いて効率的に処理するには
小さすぎるエッジをなくす、空間フィルタリングアルゴ
リズムを通される。上述のように、エッジフィルタはま
た、正の角度と負の角度とを区別する。本発明の例示的
な実施形態により用いられるエッジフィルタの例を図５
Ａおよび図５Ｂに示す。空間フィルタリングアルゴリズ
ムは、先に選択された角度の方向にほぼ従う、これらの
成形エッジフィルタ（ｓｈａｐｅｄ ｅｄｇｅ ｆｉｌ
ｔｅｒ）を利用して（個別のフィルタが負の角度および
正の角度に対して用いられる）、エッジピクセルが視覚
的に明確なエッジ領域に沿っているかどうかを判定す
る。
【００７５】本発明の例示的な実施形態では、それぞ
れ、４５°の角度および−４５°の角度に対応する、２
つのフィルタのみを用いる。しかしながら、他の角度に
対応するエッジフィルタが、これらのフィルタに加え
て、あるいはそれらの代わりに用いられ得ることが企図
される。
【００７６】補間ピクセル（単数または複数）が意図さ
れる視覚イメージに対応することを確実にするために
は、エッジフィルタの使用が飛越し走査イメージに最適
である。本発明によるエッジフィルタは、（少なくとも
２つの飛越し走査行および１つの補間行に対応する）３
つ以上の行にわたる、種々の予め選択された角度のマス
クである。各マスクは、所定数の行にわたる、予め選択
された角度のピクセルパターンである。エッジフィルタ
１４０の各々は、例えば、整合フィルタとして動作し得
る。イメージピクセルまたはエッジマップがエッジフィ
ルタに適合する場合、比較的に大きな出力値が生成され
る。出力値の大きさは、エッジマップに表わされるよう
に、フィルタとエッジとの整合とともに変化する。４５
°のエッジフィルタは、負の角度を有するエッジに対し
てより、正の角度を有するエッジに対してより大きな応
答を生成し、−４５°のエッジフィルタは、正の角度を
有するエッジに対してより、負の角度を有するエッジに
対してより大きな応答を生成するため、フィルタは、正
の角度と負の角度とを区別する。
【００７７】本発明の１つの例示的な実施形態では、負
の角度のエッジのみが負の角度フィルタに適用され、正
の角度のエッジのみが正の角度フィルタに適用される。
本実施形態では、適切なフィルタが比較的に大きな出力
値を生成しない場合、ピクセルはエッジピクセルでない
と判定される。
【００７８】代替的な実施形態では、全てのエッジピク
セルが、全てのエッジフィルタによりフィルタリングさ
れる。少なくとも１つのフィルタにより提供される出力
値が閾値を越える（すなわち、そのピクセル位置で、フ
ィルタとエッジマップとがおおよそ整合していることを
示す）場合、そのピクセルは、実際のエッジピクセルで
ある可能性がある。エッジフィルタに整合するものが見
つからない場合、そのピクセルはエッジピクセルではな
く、イメージ内のノイズのアーチファクトであり、エッ
ジフラグがリセットされる。上述のように、エッジフィ
ルタはまた、エッジの向きを判定するために用いられ得
る。例えば、負のエッジピクセルが正のエッジフィルタ
から比較的に高い出力値を生成し、負のエッジフィルタ
から比較的に低い出力値を生成する場合、本発明の１つ
の実施形態では、エッジの向きは、負から正へと変更さ
れ得る。しかしながら、ピクセルが、正のエッジフィル
タおよび負のエッジフィルタの両方から比較的に高い出
力値を生成する場合、ピクセルがエッジピクセルでない
可能性があり、そのエッジフラグはリセットされる。
【００７９】フィルタリングの後、連続するエッジの一
部であると判定されたピクセルは、そのエッジに沿って
補間され、順次的な出力イメージにおいて鮮明さを維持
する。
【００８０】対象ピクセルの値は、例えば、対象ピクセ
ルに隣接する走査行で、エッジの算出された角度に沿っ
て存在する２つのピクセルの値を平均することにより算
出され得る。対象ピクセルの値は、補間ピクセル値とし
て提供される。エッジ補間器１５０は、補間エッジピク
セルの実際の値、およびその値がエッジピクセルである
ことを示すフラグの両方を提供する。
【００８１】本発明の１つの実施形態では、エッジ角度
が判定されると、算出されたエッジの向きのエッジ値の
みが、エッジ補間器により提供される。第１の代替的な
実施形態では、エッジ角度が判定されるとすぐに、２つ
の値（一方の値は正の角度に関し、他方の値は負の角度
に関する）が各エッジピクセルについて算出され得る。
これらの２つの値の間の選択は、エッジマップが図５Ａ
および図５Ｂに示すエッジフィルタを介して処理された
後に行われ得る。別の代替的な実施形態では、エッジ角
度は各ピクセルごとに記憶され得、補間ピクセルは、エ
ッジピクセル入力または対応するエッジマップの入力が
エッジフィルタを介して処理され、そのエッジの角度を
正または負であると確認した後にのみ算出される。
【００８２】代替的な実施形態では、本発明は、共に用
いられる装置に応じて、順次走査変換装置の他のコンポ
ーネントの処理と平行して、あるいはその処理に続い
て、エッジピクセルを生成し得る。前者の場合、いくつ
かのフラグおよび中間値が、順次走査変換装置の他のコ
ンポーネントへ、および順次走査変換装置の他のコンポ
ーネントから処理のために送られ得、本発明のコンポー
ネントが適宜に利用され得る。後者の場合、本発明は、
既述の工程およびコンポーネントのいくつかまたは全て
を所望のとおりに実現し得る。
【００８３】エッジを検出し、飛越し走査イメージの２
つの連続する線の間の対象ピクセル位置に補間されたエ
ッジピクセルを生成する方法は、まず、水平方向および
垂直方向の勾配輝度を判定し、次いで、勾配輝度を比較
することにより、エッジ角度を算出する。補間されたピ
クセルの値は、特定された角度に沿って存在し、対象ピ
クセル位置の近くにある、飛越し走査イメージのサンプ
ルから算出される。本方法は、勾配強度およびその勾配
強度の間の差分値をビットストリングとして表わし、よ
り大きな勾配値の最上位の非ゼロビットの位置を確認
し、差分ストリングの対応するビット位置、および所定
数の後続の位置の値を増加する２のベキ乗で除算し、そ
の結果を合計し、１．０からその合計を減算し、逆正接
関数を用いてエッジ角度を算出する。
【００８４】本発明は、ハードウェアおよびソフトウェ
アを組み合わせた実施形態に関して説明されたが、全体
的にハードウェアで、または全体的にソフトウェアで実
行され得ることが企図される。本発明のソフトウェアの
実施形態、もしくはハードウェアおよびソフトウェアが
組み合わされた実施形態のソフトウェアコンポーネント
は、メモリカード、磁気ディスク、光ディスク、可聴周
波数搬送波、無線周波数搬送波、または光搬送波等のコ
ンピュータ読出し可能キャリア上で実現され得る。
【００８５】ある特定の実施形態を参照して上記で例示
および説明したが、本発明は、示された細部に限定され
ることを意図するものではなく、種々の改変が、特許請
求の範囲の等価物の範疇および範囲内で、本発明から逸
脱することなく、細部において行われ得る。
【００８６】
【発明の効果】本発明により、垂直線のちらつき、また
は結果的に生じるフレームイメージを劣化させる垂直方
向における細部の欠損等の歪んだアーチファクトをなく
す方法、すなわち、飛越し操作されたフィールドを順次
操作フレームに変換することを提供することが可能とな
った。さらには、飛越し走査イメージの２つの連続する
線の間の対象ピクセル位置に補間画素（ピクセル）を生
成する装置を提供することが可能となった。
【図面の簡単な説明】
【図１】図１は、視覚的に明確な領域の一例である。
【図２Ａ】図２Ａは、本発明の１つの例示的な実施形態
のブロック図である。
【図２Ｂ】図２Ｂは、図２Ａに示す本発明の実施形態で
の使用に適したエッジ判定組合せ論理の論理図の形態の
部分的ブロック図である。
【図２Ｃ】図２Ｃは、図２Ａに示す本発明の実施形態で
の使用に適したエッジ判定組合せ論理の論理図の形態の
部分的ブロック図である。
【図３】図３は、本発明の１つの例示的な実施形態のフ
ローチャートである。
【図４】図４は、本発明の１つの例示的な実施形態によ
る角度の算出を説明するために有用なデータ図である。
【図５Ａ】図５Ａは、本発明の１つの例示的な実施形態
で用いられ得る例示的なエッジマスクである。
【図５Ｂ】図５Ｂは、本発明の１つの例示的な実施形態
で用いられ得る例示的なエッジマスクである。
【図６Ａ】図６Ａは、本発明での使用に適した角度の算
出を説明するために有用なイメージエッジを示す図であ
る。
【図６Ｂ】図６Ｂは、本発明での使用に適した角度の算
出を説明するために有用なイメージエッジを示す図であ
る。
【図６Ｃ】図６Ｃは、本発明での使用に適した角度の算
出を説明するために有用なイメージエッジを示す図であ
る。
【図６Ｄ】図６Ｄは、本発明での使用に適した角度の算
出を説明するために有用なイメージエッジを示す図であ
る。
【符号の説明】
１１０ 水平方向エッジ検出器 １２０ 垂直方向エッジ検出器 １３０ エッジ判定論理 １４０ エッジフィルタ １５０ エッジ補間器

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 飛越し走査イメージの２つの連続する線
    の間の対象ピクセル位置に補間画素（ピクセル）を生成
    する方法であって、 該対象ピクセル位置の周りの所定の領域において、第１
    の方向の第１の勾配輝度値を判定し、該判定された第１
    の勾配輝度値の第１の絶対値を判定する工程と、 該対象ピクセル位置の周りの該所定の領域において、該
    第１の方向と異なる第２の方向の第２の勾配輝度値を判
    定し、該判定された第２の勾配輝度値の第２の絶対値を
    判定する工程と、 該第１の絶対値および該第２の絶対値のうちの少なくと
    も１つが所定の閾値を越えるかどうかを判定することに
    より、該対象ピクセル位置をエッジピクセル位置として
    規定する工程と、 該対象ピクセル位置がエッジピクセル位置である場合、
    該第１の勾配輝度値と該第２の勾配輝度値とを比較する
    ことにより、該エッジの近似角度を判定する工程と、 該対象ピクセル位置がエッジピクセル位置である場合、
    該対象ピクセルに隣接し、該判定された近似角度に沿っ
    て存在する該飛越し走査イメージ内のピクセルの値から
    該対象ピクセル位置の値を補間する工程と、を包含す
    る、方法。
  2. 【請求項２】 前記第１の勾配輝度値と前記第２の勾配
    輝度値とを比較する工程は、 前記第１の絶対値および前記第２の絶対値のうちの１つ
    が、他方の絶対値より大きいことを特定し、該より大き
    な絶対値と該他方の絶対値の差分値を算出する工程と、 該第１の絶対値、該第２の絶対値、および該差分値をビ
    ットストリングとして表わす工程と、 該より大きな絶対値を表わすビットストリングの最上位
    の非ゼロビット位置を特定する工程と、 該差分値を表わすビットストリングのビット位置を特定
    する工程であって、該特定されたビット位置は、該より
    大きな勾配輝度値を表わすビットストリングで特定され
    たビット位置に対応する、工程と、 該第１の勾配輝度値と該第２の勾配輝度値との差分値を
    表わすビットストリングの特定されたビット位置、およ
    び所定数の下位ビット位置のバイナリ値のそれぞれを増
    加する２のベキ乗で除算することによりそれぞれの結果
    を算出し、該結果を加算することにより合計する工程
    と、 １から該合計を減算することにより、正接値を生成する
    工程と、 該正接値を逆正接関数に適用することにより、前記エッ
    ジの近似角度を判定する工程と、 を包含する、請求項１に記載の方法。
  3. 【請求項３】 前記第１の勾配輝度値と第２の勾配輝度
    値とを比較することにより、エッジの近似角度を判定す
    る工程は、前記第１の絶対値が前記第２の絶対値より大
    きい場合、該エッジ角度を所定の基準角度の周りに示す
    工程をさらに包含する、請求項２に記載の方法。
  4. 【請求項４】 前記第１の勾配輝度値と前記第２の勾配
    輝度値とを比較し、該第１の勾配輝度値および該第２の
    勾配輝度値の向きが反対である場合、前記エッジ角度の
    向きを正から負へと変更する工程をさらに包含する、請
    求項３に記載の方法。
  5. 【請求項５】 請求項３に記載の方法であって、 エッジを規定すると判定された複数のピクセル位置を含
    むエッジマップを生成する工程と、 第１のエッジフィルタおよび第２のエッジフィルタを用
    いて該エッジマップをフィルタリングする工程であっ
    て、該第１のエッジフィルタは、正の角度を有するエッ
    ジに対応し、該第２のエッジフィルタは、負の角度を有
    するエッジに対応する、工程と、 前記対象ピクセル位置で、該第２のエッジフィルタの出
    力信号が該第１のエッジフィルタより大きな出力信号と
    なる場合、該対象ピクセル位置のエッジ角度が負の角度
    であると判定する工程と、をさらに包含する、方法。
  6. 【請求項６】 請求項３に記載の方法であって、 第１のエッジフィルタおよび第２のエッジフィルタを用
    いて前記飛越し走査イメージをフィルタリングする工程
    であって、該第１のエッジフィルタは、正の角度を有す
    るエッジに対応し、該第２のエッジフィルタは、負の角
    度を有するエッジに対応する、工程と、 前記対象ピクセル位置で、該第２のエッジフィルタの出
    力信号が該第１のエッジフィルタより大きな出力信号と
    なる場合、該対象ピクセル位置のエッジ角度が負の角度
    であると判定する工程と、をさらに包含する、方法。
  7. 【請求項７】 前記第１の勾配輝度値と第２の勾配輝度
    値とを比較する工程は、 前記第１の絶対値および前記第２の絶対値のうちの１つ
    をより大きな値として特定し、該第１の絶対値と該第２
    の絶対値の差分値を算出する工程と、 該第１の絶対値、該第２の絶対値、および該第１の絶対
    値と該第２の絶対値との差分値をビットストリングとし
    て表わす工程と、 該より大きな絶対値を表わすビットストリングの最上位
    の非ゼロビット位置を特定する工程と、 該第１の絶対値と該第２の絶対値との差分値を表わすビ
    ットストリングのビット位置を特定する工程であって、
    該特定されたビット位置は、該より大きな絶対値を表わ
    すビットストリングで特定されたビット位置に対応す
    る、工程と、 該より大きな絶対値に応答して、複数の係数のセットか
    ら１つの係数のセットを選択する工程であって、各係数
    のセットは複数の係数値を含む、工程と、 該第１の絶対値と該第２の絶対値との差分値を表わすビ
    ットストリングで特定されたビット位置、および所定数
    の下位ビット位置に対応する各１ビット値に、該選択さ
    れた係数のセット内のそれぞれの異なる１つの係数値を
    掛けることにより、複数の結果を算出する工程と、 該複数の結果を加算することにより前記エッジ角度を判
    定する工程と、を包含する、請求項１に記載の方法。
  8. 【請求項８】 前記第１の勾配輝度値と第２の勾配輝度
    値とを比較することにより、エッジ角度を判定する工程
    が、前記第１の絶対値が前記第２の絶対値より大きい場
    合、該エッジ角度を所定の基準角度の周りに示す工程を
    さらに包含する、請求項７に記載の方法。
  9. 【請求項９】 前記第１の勾配輝度値と前記第２の勾配
    輝度値とを比較し、該第１の勾配輝度値および該第２の
    勾配輝度値の向きが反対である場合、前記エッジ角度の
    向きを正から負へと変更する工程をさらに包含する、請
    求項８に記載の方法。
  10. 【請求項１０】 請求項８に記載の方法であって、 エッジを規定すると判定された複数のピクセル位置を含
    むエッジマップを生成する工程と、 第１のエッジフィルタおよび第２のエッジフィルタを用
    いて該エッジマップをフィルタリングする工程であっ
    て、該第１のエッジフィルタは、正の角度を有するエッ
    ジに対応し、該第２のエッジフィルタは、負の角度を有
    するエッジに対応する、工程と、 前記対象ピクセル位置で、該第２のエッジフィルタの出
    力信号が該第１のエッジフィルタより大きな出力信号と
    なる場合、該対象ピクセル位置のエッジ角度が負の角度
    であると判定する工程と、をさらに包含する、方法。
  11. 【請求項１１】 前記第１の勾配輝度値と第２の勾配輝
    度値とを比較する工程は、 前記第１の絶対値および前記第２の絶対値のうちの１つ
    が、他方の絶対値より大きいことを特定し、該より大き
    な絶対値と該他方の絶対値との差分値を算出する工程
    と、 該第１の絶対値、該第２の絶対値、および該差分値をビ
    ットストリングとして表わす工程と、 該より大きな絶対値を表わすビットストリングの最上位
    の非ゼロビット位置を特定する工程と、 該差分値を表わすビットストリングのビット位置を特定
    する工程であって、該特定されたビット位置は、該より
    大きな勾配輝度値を表わすビットストリングで特定され
    たビット位置に対応する、工程と、 該差分値を表わすビットストリングの該特定されたビッ
    ト位置および複数の下位ビット位置を組合せ論理に適用
    することにより、前記エッジの近似角度を判定する工程
    と、 を包含する、請求項１に記載の方法。
  12. 【請求項１２】 前記第１の勾配輝度値と第２の勾配輝
    度値とを比較することにより、エッジの角度を判定する
    工程は、前記第１の絶対値が前記第２の絶対値より大き
    い場合、該エッジ角度を所定の基準角度の周りに示す工
    程をさらに包含する、請求項１１に記載の方法。
  13. 【請求項１３】 前記第１の勾配輝度値と前記第２の勾
    配輝度値とを比較し、該第１の勾配輝度値および該第２
    の勾配輝度値の向きが反対である場合、前記エッジ角度
    の向きを正から負へと変更する工程をさらに包含する、
    請求項１１に記載の方法。
  14. 【請求項１４】 請求項１１に記載の方法であって、 エッジを規定すると判定された複数のピクセル位置を含
    むエッジマップを生成する工程と、 第１のエッジフィルタおよび第２のエッジフィルタを用
    いて該エッジマップをフィルタリングする工程であっ
    て、該第１のエッジフィルタは、正の角度を有するエッ
    ジに対応し、該第２のエッジフィルタは、負の角度を有
    するエッジに対応する、工程と、 前記対象ピクセル位置で、該第２のエッジフィルタの出
    力信号が該第１のエッジフィルタより大きな出力信号と
    なる場合、該対象ピクセル位置のエッジ角度が負の角度
    であると判定する工程と、をさらに包含する、方法。
  15. 【請求項１５】 飛越し走査イメージの２つの連続する
    線の間の対象ピクセル位置に補間画素（ピクセル）を生
    成する装置であって、 該対象ピクセル位置の周りの領域において、該飛越し走
    査イメージの連続する線をフィルタリングすることによ
    り、第１の絶対値および第１の向きの値を有する第１の
    勾配輝度値を生成するように構成された第１のフィルタ
    と、 該対象ピクセル位置の周りの領域において、該飛越し走
    査イメージの連続する線をフィルタリングすることによ
    り、第２の絶対値および第２の向きの値を有する第２の
    勾配輝度値を生成するように構成された第２のフィルタ
    であって、該第２の勾配輝度値は、該第１の勾配輝度値
    とは異なる角度に関する、第２のフィルタと、 該第１の絶対値および該第２の絶対値のうちの少なくと
    も１つが所定の閾値を越えるかどうかを判定することに
    より、該対象ピクセル位置をエッジピクセル位置として
    規定するコンパレータと、 該第１の勾配輝度値および該第２の勾配輝度値を組み合
    わせることにより、該エッジの角度を判定する組合せ論
    理と、 該対象ピクセルに隣接し、該判定された角度に沿って存
    在する該飛越し走査イメージ内のピクセルの値を組み合
    わせることにより、該補間ピクセルを生成する補間器
    と、を備える、装置。
  16. 【請求項１６】 前記組合せ論理は、 前記第１の絶対値と前記第２の絶対値とを比較すること
    により、より大きな絶対値、およびより小さな絶対値を
    特定するコンパレータと、 該より大きな絶対値から該より小さな絶対値を減算する
    ことにより、差分値を生成する減算器であって、少なく
    とも該より大きな絶対値および該差分値がビットストリ
    ングとして表わされる、減算器と、 該より大きな絶対値を受け取るように結合され、該より
    大きな絶対値の最上位の非ゼロビット位置を特定する論
    理回路と、 該差分値を表わすビットストリングの特定されたビット
    位置、および所定数の下位ビット位置の１ビット値のそ
    れぞれを増加する２のベキ乗で除算することによりそれ
    ぞの結果を算出し、該結果を合計し、１から該合計を減
    算することにより、正接値を生成する演算回路と、 該正接値に応答して、該エッジ角度を返すようにプログ
    ラムされたルックアップテーブルと、 を備える、請求項１５に記載の装置。
  17. 【請求項１７】 前記ルックアップテーブルは、前記第
    １の絶対値が前記第２の絶対値より大きいことを示す信
    号に応答して、前記エッジ角度を所定の基準角度の周り
    に示す、請求項１６に記載の装置。
  18. 【請求項１８】 前記ルックアップテーブルは、前記第
    １の向きの値が前記第２の向きの値と異なることを示す
    信号に応答して、前記エッジ角度を正から負へと変更す
    る、請求項１７に記載の装置。
  19. 【請求項１９】 請求項１７に記載の装置であって、 各ピクセル位置ごとにバイナリ値を保持するように構成
    されたエッジマップメモリであって、エッジを規定する
    と判定された、該エッジマップメモリのピクセル位置に
    第１の値が割当てられ、エッジを規定すると判定されな
    かった、ピクセル位置に該第１の値とは異なる第２の値
    が割当てられる、エッジマップメモリと、 負の角度を有するエッジに対応する第１のエッジフィル
    タであって、該エッジマップをフィルタリングすること
    により、負の角度出力値を生成する、第１のエッジフィ
    ルタと、 正の角度を有するエッジに対応する第２のエッジフィル
    タであって、該エッジマップをフィルタリングすること
    により、正の角度出力値を生成する、第２のエッジフィ
    ルタと、をさらに備える、装置。
  20. 【請求項２０】 請求項１７に記載の装置であって、 負の角度を有するエッジに対応する第１のエッジフィル
    タであって、前記飛越し走査イメージをフィルタリング
    することにより、負の角度出力値を生成する、第１のエ
    ッジフィルタと、 正の角度を有するエッジに対応する第２のエッジフィル
    タであって、該飛越し走査イメージをフィルタリングす
    ることにより、正の角度出力値を生成する、第２のエッ
    ジフィルタと、を備える、装置。
  21. 【請求項２１】 前記組合せ論理は、 前記第１の絶対値と前記第２の絶対値とを比較すること
    により、より大きな絶対値、およびより小さな絶対値を
    特定するコンパレータと、 該より大きな絶対値から該より小さな絶対値を減算する
    ことにより、差分値を生成する減算器であって、少なく
    とも該より大きな絶対値および該差分値がビットストリ
    ングとして表わされる、減算器と、 該より大きな絶対値を受け取るように結合され、該より
    大きな絶対値の最上位の非ゼロビット位置を特定する論
    理回路と、 該より大きな絶対値に応答して、複数の係数のセットか
    ら単一の係数のセットを選択するセレクタであって、各
    係数のセットは、複数の係数値を含む、セレクタと、 該差分値を表わすビットストリングの特定されたビット
    位置、および所定数の下位ビット位置の１ビット値のそ
    れぞれに該選択された係数のセットの該複数の係数値の
    うちの異なる１つを掛け、結果を合計することにより、
    前記エッジの角度を判定する演算回路と、をさらに備え
    る、請求項１５に記載の装置。
  22. 【請求項２２】 前記組合せ論理は、前記第１の絶対値
    が前記第２の絶対値よりも大きい場合、第１の値を有
    し、前記第１の絶対値が前記第２の絶対値よりも大きく
    ない場合、該第１の値と異なる第２の値を有する１ビッ
    ト値を生成する、さらなるコンパレータをさらに備え、
    該生成された１ビット値は、前記判定されたエッジ角度
    に連結されることにより、所定の基準角度よりも大きな
    角度、および所定の基準角度よりも小さな角度を表わ
    す、請求項２１に記載の装置。
  23. 【請求項２３】 前記組合せ論理は、前記第１の向きの
    値が前記第２の向きの値と異なる場合、第１の値を有す
    る、さらなる１ビット値を生成する、さらなる論理回路
    をさらに備え、該さらなる１ビット値は、サインビット
    として、前記判定された角度と連結される、請求項２２
    に記載の装置。
  24. 【請求項２４】 請求項２２に記載の装置であって、 各ピクセル位置ごとにバイナリ値を保持するように構成
    されたエッジマップメモリであって、エッジを規定する
    と判定された、該エッジマップメモリのピクセル位置に
    第１の値が割当てられ、エッジを規定すると判定されな
    かった、ピクセル位置に該第１の値とは異なる第２の値
    が割当てられる、エッジマップメモリと、 負の角度を有するエッジに対応する第１のエッジフィル
    タであって、該エッジマッメモリに保持された値をフィ
    ルタリングすることにより、負の角度出力値を生成す
    る、第１のエッジフィルタと、 正の角度を有するエッジに対応する第２のエッジフィル
    タであって、該エッジマップメモリに保持された値をフ
    ィルタリングすることにより、正の角度出力値を生成す
    る、第２のエッジフィルタと、をさらに備える、装置。
  25. 【請求項２５】 請求項２２に記載の装置であって、 負の角度を有するエッジに対応する第１のエッジフィル
    タであって、前記飛越し走査イメージをフィルタリング
    することにより、負の角度出力値を生成する、第１のエ
    ッジフィルタと、 正の角度を有するエッジに対応する第２のエッジフィル
    タであって、該飛越し走査イメージをフィルタリングす
    ることにより、正の角度出力値を生成する、第２のエッ
    ジフィルタと、をさらに備える、装置。
  26. 【請求項２６】 前記組合せ論理は、 前記第１の絶対値と前記第２の絶対値とを比較すること
    により、より大きな絶対値、およびより小さな絶対値を
    特定するコンパレータと、 該より大きな絶対値から該より小さな絶対値を減算する
    ことにより、差分値を生成する減算器であって、少なく
    とも該より大きな絶対値および該差分値がビットストリ
    ングとして表わされる、減算器と、 該より大きな絶対値を受け取るように結合され、該より
    大きな絶対値の最上位の非ゼロビット位置を特定する論
    理回路と、 該差分値の特定されたビット位置、および該差分値の複
    数の下位ビット位置に応答して、前記エッジ角度を表わ
    す、多ビット出力値を生成する、さらなる論理回路と、
    を備える、請求項１５に記載の装置。
  27. 【請求項２７】 前記組合せ論理は、前記第１の絶対値
    が前記第２の絶対値よりも大きい場合、第１の値を有
    し、該第１の絶対値が該第２の絶対値よりも大きくない
    場合、該第１の値と異なる第２の値を有する１ビット値
    を生成する、さらなるコンパレータをさらに備え、該生
    成された１ビット値は、前記エッジ角度を表わす多ビッ
    ト値に連結されることにより、所定の基準角度よりも大
    きな角度、および所定の基準角度よりも小さな角度を表
    わす、請求項２６に記載の装置。
  28. 【請求項２８】 前記組合せ論理は、前記第１の向きの
    値が前記第２の向きの値と異なる場合、第１の値を有す
    る、さらなる１ビット値を生成する、さらなる論理回路
    をさらに備え、該さらなる１ビット値は、サインビット
    として、前記所定の基準角度よりも大きな角度、および
    該所定の基準角度よりも小さな角度を表わす、前記多ビ
    ット値と連結される、請求項２７に記載の装置。
  29. 【請求項２９】 飛越し走査イメージの２つの連続する
    線の間の対象ピクセル位置に補間画素（ピクセル）を生
    成する方法をコンピュータに実行させるコンピュータプ
    ログラム命令を含むコンピュータ読出し可能キャリアで
    あって、該方法は、 該対象ピクセル位置の周りの所定の領域において、第１
    の方向の第１の勾配輝度値を判定し、該判定された第１
    の勾配輝度値の第１の絶対値を判定する工程と、 該対象ピクセル位置の周りの該所定の領域において、該
    第１の方向と異なる第２の方向の第２の勾配輝度値を判
    定し、該判定された第２の勾配輝度値の第２の絶対値を
    判定する工程と、 該第１の絶対値および該第２の絶対値のうちの少なくと
    も１つが所定の閾値を越えるかどうかを判定することに
    より、該対象ピクセル位置をエッジピクセル位置として
    規定する工程と、 該対象ピクセル位置がエッジピクセル位置である場合、
    該第１の勾配輝度値と該第２の勾配輝度値とを比較する
    ことにより、該エッジの近似角度を判定する工程と、 該対象ピクセル位置がエッジピクセル位置である場合、
    該対象ピクセルに隣接し、該判定された近似角度に沿っ
    て存在する該飛越し走査イメージ内のピクセルの値から
    該対象ピクセル位置の値を補間する工程と、 を包含する、コンピュータ読出し可能キャリア。
  30. 【請求項３０】 前記第１の勾配輝度値と前記第２の勾
    配輝度値とを比較する工程をコンピュータに実行させる
    コンピュータプログラム命令は、 前記第１の絶対値および前記第２の絶対値のうちの１つ
    が、他方の絶対値より大きいことを特定し、該より大き
    な絶対値と該他方の絶対値との差分値を算出する工程
    と、 該第１の絶対値、該第２の絶対値、および該差分値をビ
    ットストリングとして表わす工程と、 該より大きな絶対値を表わすビットストリングの最上位
    の非ゼロビット位置を特定する工程と、 該差分値を表わすビットストリングのビット位置を特定
    する工程であって、該特定されたビット位置は、該より
    大きな勾配輝度値を表わすビットストリングで特定され
    たビット位置に対応する、工程と、 該第１の勾配輝度値と該第２の勾配輝度値との差分値を
    表わすビットストリングの特定されたビット位置、およ
    び所定数の下位ビット位置のバイナリ値のそれぞれを増
    加する２のベキ乗で除算することによりそれぞれの結果
    を算出し、該結果を加算することにより合計する工程
    と、 １から該合計を減算することにより、正接値を生成する
    工程と、 該正接値を逆正接関数に適用することにより、前記エッ
    ジ角度を判定する工程と、を該コンピュータに実行させ
    る、請求項２９に記載のコンピュータ読出し可能キャリ
    ア。
JP2002322729A 2001-11-19 2002-11-06 エッジに基づく補間方法 Withdrawn JP2003179882A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/988,934 2001-11-19
US09/988,934 US7245326B2 (en) 2001-11-19 2001-11-19 Method of edge based interpolation

Publications (1)

Publication Number Publication Date
JP2003179882A true JP2003179882A (ja) 2003-06-27

Family

ID=25534611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002322729A Withdrawn JP2003179882A (ja) 2001-11-19 2002-11-06 エッジに基づく補間方法

Country Status (3)

Country Link
US (1) US7245326B2 (ja)
EP (1) EP1313312A3 (ja)
JP (1) JP2003179882A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147937A (ja) * 2007-12-13 2009-07-02 Thomson Licensing ビデオピクチャにおけるエッジの方向を表す距離を生成する方法、対応する装置、およびデインタレースまたはフォーマット変換のための方法の使用
JP2009290608A (ja) * 2008-05-29 2009-12-10 Fujitsu Ten Ltd 動画出力装置および動画出力方法
JP2010515381A (ja) * 2006-12-27 2010-05-06 インテル・コーポレーション 角度方向付けされた空間デインタレーサ用の方法および装置
JP2012506646A (ja) * 2008-09-22 2012-03-15 サムスン エレクトロニクス カンパニー リミテッド 領域区分を用いた映像補間装置およびその方法
JP2013522771A (ja) * 2010-03-15 2013-06-13 アナログ デバイシス， インコーポレイテッド 二次導関数エッジ検出方法のためのエッジオリエンテーション
KR101679857B1 (ko) * 2010-05-20 2016-11-25 엘지디스플레이 주식회사 재깅 위치 검출 기반 보간 방법과 이를 이용한 표시장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527824B (en) * 2002-03-12 2003-04-11 Via Tech Inc Adative-deflicker processing method and adaptive deflicker filter
TW563353B (en) * 2002-03-12 2003-11-21 Via Tech Inc Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal
TW561783B (en) * 2002-03-12 2003-11-11 Via Tech Inc Image processing method and device
JP4060748B2 (ja) * 2002-05-07 2008-03-12 松下電器産業株式会社 画像角度検出装置それを備えた走査線補間装置
US7099509B2 (en) * 2002-10-11 2006-08-29 Samsung Electronics Co., Ltd. Method of edge direction detection based on the correlations between pixels of a vector and an edge direction detection system
US7764839B2 (en) * 2003-08-14 2010-07-27 Fujifilm Corporation Edge detecting apparatus and method, and image size enlarging and reducing apparatus and method
US20050036711A1 (en) * 2003-08-14 2005-02-17 Fuji Photo Film Co., Ltd. Image interpolation apparatus and method, and edge detecting apparatus and method
JP3767593B2 (ja) * 2003-10-07 2006-04-19 三菱電機株式会社 画素補間回路及び画素補間方法
US7525526B2 (en) * 2003-10-28 2009-04-28 Samsung Electronics Co., Ltd. System and method for performing image reconstruction and subpixel rendering to effect scaling for multi-mode display
JP3833212B2 (ja) * 2003-11-19 2006-10-11 シャープ株式会社 画像処理装置、画像処理プログラムおよび可読記録媒体
NO320114B1 (no) 2003-12-05 2005-10-24 Tandberg Telecom As Forbedret utregning av interpolerte pixelverdier
US7265766B2 (en) * 2003-12-17 2007-09-04 Texas Instruments Incorporated Method and system for adaptive bit depth enhancement for displays
US7440016B2 (en) * 2003-12-22 2008-10-21 Hewlett-Packard Development Company, L.P. Method of processing a digital image
US7412096B2 (en) * 2004-01-30 2008-08-12 Broadcom Corporation Method and system for interpolator direction selection during edge detection
US7349028B2 (en) * 2004-01-30 2008-03-25 Broadcom Corporation Method and system for motion adaptive deinterlacer with integrated directional filter
CN100369478C (zh) * 2004-02-18 2008-02-13 华亚微电子（上海）有限公司 基于方向性插值的图像边缘平滑方法
US7397973B2 (en) * 2004-02-27 2008-07-08 Mediatek Inc. Method for controlling interpolation direction and related device
JP4641438B2 (ja) * 2004-03-16 2011-03-02 キヤノン株式会社 画素補間装置及び画素補間方法
EP1592249B1 (en) * 2004-04-30 2007-06-13 Matsushita Electric Industrial Co., Ltd. Reverse film mode extrapolation
EP1592254A1 (en) * 2004-04-30 2005-11-02 Matsushita Electric Industrial Co., Ltd. Film mode extrapolation
ITVA20040038A1 (it) * 2004-10-04 2005-01-04 St Microelectronics Srl Metodo di interpolazione del colore di una immagine acquisita da un sensore digitale mediante il filtraggio direzionale
US20060072038A1 (en) * 2004-10-05 2006-04-06 Wyman Richard H Method and system for detecting deinterlaced moving thin diagonal lines
US7362378B2 (en) * 2005-01-10 2008-04-22 Matsushita Electric Industrial Co., Ltd. Method of edge based pixel location and interpolation
GB0500805D0 (en) * 2005-01-14 2005-02-23 Snell & Wilcox Ltd Image processing
US8254462B2 (en) * 2005-01-28 2012-08-28 Broadcom Corporation Method and system for block noise reduction
US8325273B2 (en) * 2005-06-06 2012-12-04 Broadcom Corporation System and method for vertical gradient detection in video processing
US7405767B2 (en) * 2005-07-01 2008-07-29 Himax Technologies, Inc. Video image conversion method for interlaced image to progressive image and system thereof
US7538824B1 (en) * 2005-08-18 2009-05-26 Magnum Semiconductor, Inc. Systems and methods for reducing noise during video deinterlacing
TWI342157B (en) * 2006-09-19 2011-05-11 Realtek Semiconductor Corp De-interlacing methods and related apparatuses
US20090046202A1 (en) * 2007-08-17 2009-02-19 Himax Technologies Limited De-interlace method and apparatus
US20090092338A1 (en) * 2007-10-05 2009-04-09 Jeffrey Matthew Achong Method And Apparatus For Determining The Direction of Color Dependency Interpolating In Order To Generate Missing Colors In A Color Filter Array
FR2925200A1 (fr) * 2007-12-13 2009-06-19 Thomson Licensing Sas Procede de conversion de format d'image video et dispositif correspondant
US8306261B2 (en) * 2008-06-13 2012-11-06 International Business Machines Corporation Detection of an object in an image
US8045826B2 (en) * 2008-07-03 2011-10-25 Seiko Epson Corporation Detecting edges in a digital images
US8228429B2 (en) * 2008-09-29 2012-07-24 Intel Corporation Reducing artifacts as a result of video de-interlacing
US8049817B2 (en) * 2008-10-02 2011-11-01 Interra Systems Inc. Method and system for calculating interlace artifact in motion pictures
GB201105463D0 (en) * 2011-03-31 2011-05-18 Optos Plc Identifying and correcting anomalies in an optical image
US9549147B2 (en) * 2014-02-13 2017-01-17 Nvidia Corporation System and method for creating a video frame from a single video field
JP2016085628A (ja) * 2014-10-27 2016-05-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画像処理装置、画像処理方法、およびプログラム
CN108346138B (zh) * 2017-12-04 2021-04-09 广东嘉铭智能科技有限公司 一种基于图像处理的表面缺陷检测方法及系统
KR102435316B1 (ko) * 2018-03-29 2022-08-23 후아웨이 테크놀러지 컴퍼니 리미티드 이미지 처리 장치 및 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731648A (en) * 1986-09-29 1988-03-15 Rca Corporation Interstitial signal generating system
US4774581A (en) * 1987-04-14 1988-09-27 Rca Licensing Corporation Television picture zoom system
NL8802365A (nl) 1988-09-27 1990-04-17 Philips Nv Werkwijze en schakeling voor het verwerken van een beeldsignaal.
JP2732650B2 (ja) * 1989-02-28 1998-03-30 株式会社東芝 垂直エッジ検出回路
US5373322A (en) 1993-06-30 1994-12-13 Eastman Kodak Company Apparatus and method for adaptively interpolating a full color image utilizing chrominance gradients
US5519451A (en) * 1994-04-14 1996-05-21 Texas Instruments Incorporated Motion adaptive scan-rate conversion using directional edge interpolation
US5886745A (en) * 1994-12-09 1999-03-23 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
US5631706A (en) * 1995-06-07 1997-05-20 Mitsubishi Consumer Electronics America, Inc. Converter and method for converting video signals of interlace format to video signals of progressive format
MY117289A (en) 1996-01-17 2004-06-30 Sharp Kk Image data interpolating apparatus
KR0176568B1 (ko) * 1996-01-27 1999-05-01 김광호 모션과 공간적인 상관도를 이용한 비월순차 변환장치 및 그 방법
US5805217A (en) 1996-06-14 1998-09-08 Iterated Systems, Inc. Method and system for interpolating missing picture elements in a single color component array obtained from a single color sensor
US5793435A (en) * 1996-06-25 1998-08-11 Tektronix, Inc. Deinterlacing of video using a variable coefficient spatio-temporal filter
US6037986A (en) * 1996-07-16 2000-03-14 Divicom Inc. Video preprocessing method and apparatus with selective filtering based on motion detection
US6408109B1 (en) * 1996-10-07 2002-06-18 Cognex Corporation Apparatus and method for detecting and sub-pixel location of edges in a digital image
US6055018A (en) * 1997-11-04 2000-04-25 Ati Technologies, Inc. System and method for reconstructing noninterlaced captured content for display on a progressive screen
US6229578B1 (en) * 1997-12-08 2001-05-08 Intel Corporation Edge-detection based noise removal algorithm
KR100282397B1 (ko) * 1998-12-31 2001-02-15 구자홍 디지탈 영상 데이터의 디인터레이싱 장치
JP3644874B2 (ja) * 1999-07-15 2005-05-11 シャープ株式会社 画像補間装置
KR100327396B1 (ko) * 1999-09-03 2002-03-13 구자홍 모서리 방향검출을 기반으로 하는 격행주사 영상의 디인터레이싱 방법
US6731342B2 (en) * 2000-01-06 2004-05-04 Lg Electronics Inc. Deinterlacing apparatus and method using edge direction detection and pixel interplation
US6707937B1 (en) * 2000-07-14 2004-03-16 Agilent Technologies, Inc. Interpolation of edge portions of a digital image

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515381A (ja) * 2006-12-27 2010-05-06 インテル・コーポレーション 角度方向付けされた空間デインタレーサ用の方法および装置
JP2009147937A (ja) * 2007-12-13 2009-07-02 Thomson Licensing ビデオピクチャにおけるエッジの方向を表す距離を生成する方法、対応する装置、およびデインタレースまたはフォーマット変換のための方法の使用
KR101509552B1 (ko) 2007-12-13 2015-04-06 톰슨 라이센싱 비디오 화상에서 가장자리 방위를 나타내는 거리들을 생성하는 방법, 대응하는 디바이스, 및 디인터레이싱이나 포맷 전환을 위한 방법의 용도
JP2009290608A (ja) * 2008-05-29 2009-12-10 Fujitsu Ten Ltd 動画出力装置および動画出力方法
JP2012506646A (ja) * 2008-09-22 2012-03-15 サムスン エレクトロニクス カンパニー リミテッド 領域区分を用いた映像補間装置およびその方法
KR101527409B1 (ko) * 2008-09-22 2015-06-09 삼성전자주식회사 영역 구분을 이용한 영상 보간 장치 및 그 방법
JP2013522771A (ja) * 2010-03-15 2013-06-13 アナログ デバイシス， インコーポレイテッド 二次導関数エッジ検出方法のためのエッジオリエンテーション
US9639949B2 (en) 2010-03-15 2017-05-02 Analog Devices, Inc. Edge orientation for second derivative edge detection methods
KR101679857B1 (ko) * 2010-05-20 2016-11-25 엘지디스플레이 주식회사 재깅 위치 검출 기반 보간 방법과 이를 이용한 표시장치

Also Published As

Publication number Publication date
EP1313312A2 (en) 2003-05-21
EP1313312A3 (en) 2004-05-19
US20030098925A1 (en) 2003-05-29
US7245326B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
JP2003179882A (ja) エッジに基づく補間方法
US7423691B2 (en) Method of low latency interlace to progressive video format conversion
JP3328934B2 (ja) 像を融合する方法およびその装置
JP3836159B2 (ja) エッジ相関を用いてインタレース動画をプログレッシブ動画に変換するシステム
JP4097815B2 (ja) 画像処理装置および画像処理方法
US7755682B2 (en) Color interpolation method for Bayer filter array images
EP0540762A1 (en) Method for detecting moving vector and apparatus therefor, and system for processing image signal using the apparatus
JPH0884321A (ja) ビデオデータ処理方法
JPH02162475A (ja) 画像輪郭修正方法
KR20040052195A (ko) 인터레이스 대 프로그레시브 변환을 위한 개량형 에지적응 보간 방법 및 시스템
US20080129875A1 (en) Motion and/or scene change detection using color components
JP2006203884A (ja) エッジに基づく画素の配置及び補間の方法
GB2458934A (en) Detection of linear boundary between image border and picture regions based on pixel spatial gradients
JPH10191100A (ja) 映像信号処理方法
US7525599B2 (en) System and method for blending of spatial interpolation and weaving
KR101024731B1 (ko) 디지털 이미지의 모스키토 노이즈를 감소시키기 위한 방법 및 시스템
JPH09121366A (ja) 色信号に含まれた輪郭を補正する方法及びこれをカラービデオ機器で具現するための回路
JP4369030B2 (ja) 画像補正方法および装置ならびに画像補正プログラムを記録したコンピュータ読取可能な記録媒体
JP2003046807A (ja) 画像表示装置および画像表示方法
US9008463B2 (en) Image expansion apparatus for performing interpolation processing on input image data, and image expansion method thereof
CN113129389B (zh) 判断摩尔纹的方法、抑制摩尔纹的方法与电路系统
JPH0816773A (ja) 画像処理方法
JP3277818B2 (ja) 多値画像２値化装置
US20210201449A1 (en) Method for determining moire pattern, method for suppressing moire pattern and circuit system thereof
JPH1042313A (ja) 信号処理システムおよびイメージ処理装置、ならびに信号を変換するための回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110