JP2003179155A - 半導体デバイス中に二つの仕事関数を持つゲート電極を形成する方法とシステム - Google Patents

半導体デバイス中に二つの仕事関数を持つゲート電極を形成する方法とシステム

Info

Publication number
JP2003179155A
JP2003179155A JP2002282478A JP2002282478A JP2003179155A JP 2003179155 A JP2003179155 A JP 2003179155A JP 2002282478 A JP2002282478 A JP 2002282478A JP 2002282478 A JP2002282478 A JP 2002282478A JP 2003179155 A JP2003179155 A JP 2003179155A
Authority
JP
Japan
Prior art keywords
layer
silicon
germanium
metal
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002282478A
Other languages
English (en)
Inventor
Antonio L P Rotondaro
エル、ピー、ロトンダロ アントニオ
Mark R Visokay
アール、ヴィソケイ マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2003179155A publication Critical patent/JP2003179155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイス中のゲート電極を形成するに
あたり、二つの仕事関数を与え、かつ、一つの仕事関数
の値が調整可能であることが求められる。 【解決手段】 基板、誘電体層、金属層、シリコン−ゲ
ルマニウム層を包含する構造の半導体デバイスにおい
て、シリコン−ゲルマニウム層の第１の部分が除去され
金属層の第１の部分が露出し、シリコン−ゲルマニウム
層の第２の部分が金属層の第２の部分の上に残る。金属
層の第１の部分を包含する第１ゲート電極及び、シリコ
ン−ゲルマニウム層の第２の部分と金属層の第２の部分
から形成したシリコン−ゲルマニウム−金属組成物を包
含する第２ゲート電極を形成し、後者の仕事関数を調整
可能とすることでゲート電極に二つの仕事関数を与える
ことができる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は一般には半導体の製
造に関し、特に半導体デバイス中に二つの仕事関数を持
つ（dual work function:二重仕事関数を持つ）ゲート
電極を形成する方法とシステムに関する。 【０００２】 【従来の技術】テレビジョン、電話、ラジオ及びコンピ
ューターのような現代の電子機器は一般に固体デバイス
から作られている。電子機器において集積回路が好まれ
るのは、極端に小さく、相対的に安価なためである。加
えて、集積回路は可動部品が無く、電荷キャリアの動き
に基づいているので信頼性が高い。 【０００３】典型として、集積回路の加工が改善される
につれて、集積回路中に形成される多くの層の厚みが低
減された。例えば、比較的最近、従来型のトランジスタ
のゲート誘電体層は１００Åのオーダーの厚さであっ
た。しかし、ごく最近ではこれらの層は２０Åのオーダ
ーの厚さで形成されるようになった。より薄い層にする
ことで、デバイスの大きさは縮小され、デバイスの性能
の改善も容易になるので、ゲート誘電体層をより薄くし
ようという傾向は続くであろう。 【０００４】しかし、ゲート誘電体層を薄くすることに
伴う不利益の中には、ゲート誘電体層と、ゲート誘電体
層上に形成されるポリシリコンゲート層の界面間にある
空乏領域（depletion region）に対応する比例的に増大
する誘電作用が含まれる。典型的には、この空乏領域は
約３Å厚さの絶縁体と電気的に等価である。 【０００５】したがって、前項の例を続けると、１００
Å厚さのゲート誘電体層では、３Åの空乏領域は、ゲー
トと下層のトランジスタチャネルの全体の絶縁を、事実
上１００Åから１０３Åに増大させる。したがって厚い
ゲート誘電体層の場合は空乏領域の効果はゲート誘電体
層に無視し得る程度の影響しか与えないとみなされるで
あろう。しかし、対照的に２０Å厚さのゲート誘電体層
にとっては３Åの空乏領域はゲートの絶縁を２３Åに増
大させ、これは約１５％の増大になる。これは、より薄
いゲート誘電体層にすることでもたらされる利益を大幅
に損なう可能性がある。 【０００６】一つの方法では、金属をトランジスタゲー
トの代替材料として用いているが、これは金属では、も
しあるとしても、問題になるような空乏領域が現れない
ためである。この方法の問題点には、金属はそれぞれ単
一の相応する仕事関数を持っているという事実が含まれ
ている。しかし、異なるトランジスタの形式により望ま
れる仕事関数の値は同一ではない。したがって金属ゲー
トは、ＰＭＯＳ及びＮＭＯＳトランジスタを含むＣＭＯ
Ｓ回路の場合問題が起こる。具体的には金属ゲートでは
単一の仕事関数しか与えないので、１種類の金属による
ＰＭＯＳ及びＮＭＯＳデバイス類では２つの異なる仕事
関数は与えられない。 【０００７】 【発明が解決しようとする課題】ポリシリコントランジ
スタゲートにおいて空乏領域作用を避けるさらに最近の
方法は、一つのゲートは金属で作られ、他方のゲートは
相応する金属ケイ化物で作られる一組のトランジスタゲ
ートを作るというものである。したがってそれぞれのト
ランジスタゲートは異なる仕事関数を持つことができ
る。しかし、この方法では、上述の金属と相応する金属
ケイ化物によって与えられる仕事関数は調整できない可
能性がある。 【０００８】 【課題を解決するための手段】本発明により、半導体デ
バイス中に二つの仕事関数を持つゲート電極を形成する
方法とシステムが提供され、これにより従前開発された
諸システム及び諸方法に伴う不利益と問題点が除去ある
いは低減される。具体的には、金属か他の適当な元素及
び相応するシリコン−ゲルマニウム−金属組成物（comp
ound：化合物）を用いて、二つの異なる種類のゲート電
極に対し、一つの仕事関数はシリコン対ゲルマニウムの
比率を変えることにより調整可能であるように、二つの
仕事関数を与える。 【０００９】本発明の一つの実施例では、半導体デバイ
ス中に二つの仕事関数を持つゲート電極を形成する方法
が提供される。誘電体層は基板から外側に形成される。
金属層は誘電体層から外側に形成される。シリコン−ゲ
ルマニウム層は金属層から外側に形成される。シリコン
−ゲルマニウム層の第１の部分が除去され金属層の第１
の部分が露出し、シリコン−ゲルマニウム層の第２の部
分が金属層の第２の部分の上に残る。シリコン−ゲルマ
ニウム層の第２の部分と金属層の第２の部分からシリコ
ン−ゲルマニウム−金属組成物層が形成される。金属層
の第１の部分を含む第１のゲート電極が形成される。シ
リコン−ゲルマニウム−金属組成物層を含む第２のゲー
ト電極が形成される。 【００１０】本発明の他の実施例では、二つの仕事関数
を持つゲート電極を含む集積回路が提供されている。こ
の集積回路には第１のゲート電極及び第２のゲート電極
がある。第１のゲート電極は金属層を具備しており、第
１の仕事関数を有する。第２のゲート電極はシリコン−
ゲルマニウム−金属組成物層を具備しており、第２の仕
事関数を有する。シリコン−ゲルマニウム−金属組成物
層は、シリコン−ゲルマニウム層及び金属層から形成さ
れる。 【００１１】本発明の技術的な利点には、半導体デバイ
ス中に二つの仕事関数を持つゲート電極を形成する、改
良された方法を提供することが含まれる。ある特定の実
施例では、金属又は他の適当な元素及び相応するシリコ
ン−ゲルマニウム−金属組成物が二つの異なる種類のゲ
ート電極として使用される。その結果、シリコン−ゲル
マニウム−金属組成物中のシリコン対ゲルマニウムの比
率により、仕事関数の内の一つが調整可能となる。した
がって、二つの内一つが希望の値に微調整できる、二つ
の仕事関数が、二つの異なる種類のゲート電極に対して
与えられる。 【００１２】他の技術的な利点は、当業者には添付図
面、説明及び特許請求の範囲の記述から容易に明瞭とな
る。本発明とその利点をより完全に理解するために、添
付の図面と共に以下の詳細な説明が参照されるべきであ
る。同じ符号は同じ部品を表わす。 【００１３】 【発明の実施の形態】図１Ａについて説明すると、電子
回路用の初期構造１０は、基板２０、誘電体層３０、金
属層４０及びシリコン−ゲルマニウム層５０を包含す
る。基板２０は半導体ウェーハ又は他の適当な構造を、
集積回路を形成する基礎として包含してもよい。一つの
実施例によれば、基板２０はシリコンを包含する。 【００１４】誘電体層３０は基板２０上に形成される。
誘電体層３０はＣＶＤ（chemical vapor deposition：
化学蒸着法）又は他の適当な手段で形成することができ
るコンフォーマル層（conformal layer）である。誘電
体層３０は、相補的（complementary）ＰＭＯＳ及びＮ
ＭＯＳトランジスタのためのゲート誘電体として機能す
ることのできる材料を包含する。例えば、誘電体層３０
は、二酸化ケイ素、ＨｆＳｉＯＮのような酸窒化ケイ素
（silicon oxynitride）又は他の適当な誘電体材料を包
含することができる。誘電体層３０は約６〜約８０Åの
厚さでよい。 【００１５】金属層４０は誘電体層３０上に形成され
る。一つの実施例によれば、金属層４０はコバルトを含
む。しかし、金属層４０は、本発明の範囲を逸脱するこ
となく適当な金属のいずれか又は他の導電材料を含むこ
とが理解できよう。金属層４０は約１５〜約１０００Å
の厚さでよい。 【００１６】シリコン−ゲルマニウム層５０は金属層４
０上に形成される。シリコン−ゲルマニウム層５０は約
１５〜約２５００Åの厚さでよい。シリコン−ゲルマニ
ウム層５０はシリコンとゲルマニウムを含む。シリコン
−ゲルマニウム層５０中のシリコン対ゲルマニウムの比
率は、金属層４０を含む材料及び所望の仕事関数を基礎
に選択される。したがって、シリコン−ゲルマニウム層
５０中のシリコン対ゲルマニウムの比率を変えることに
より、相当するゲート電極の仕事関数を所望の値に調整
することができる。 【００１７】一つの実施例によれば、シリコン−ゲルマ
ニウム層５０は多結晶又はアモルファスである。シリコ
ン−ゲルマニウム層５０は、好ましくはシリコン−ゲル
マニウム層５０と金属層４０の間に反応が起こらない
か、起こっても微小であることを確実にするような適当
な手段で、形成することができる、コンフォーマル層で
ある。例えば、比較的低温で実施できるスパッタ技術を
使用できる。これに代わる方法としては、同様に比較的
低温で実施できるプラズマ−強化（plasma-enhanced）
ＣＶＤを使用できる。加えて、熱ＣＶＤ法も、この工程
により金属層４０とシリコン−ゲルマニウム層５０の反
応が起こらないことを確実にする水準に温度を保てるな
らば、使用できる。 【００１８】図１Ｂについて説明すると、マスク６０は
従来法でシリコン−ゲルマニウム層５０の外側に形成さ
れる。マスク６０は、感光性の材料を包含するが、一般
にフォトリソグラフィー及びエッチングを包含する工程
でパターンを描く。マスク６０は、詳細に付いては以下
に記述するように形成されるゲート電極に対応するパタ
ーンを形成するが、それは、マスク６０の材料が、第１
の仕事関数を持つゲート電極相当部分の上部の構造１０
からは除かれ、第２の仕事関数を持つゲート電極相当部
分の上部の構造１０には残されることによる。図１Ｂに
は示されていないが、マスク６０は、もしあるならば、
構造１０に形成されるべき他のゲート電極に対応するパ
ターンも形成する。 【００１９】マスク６０によって露出されたシリコン−
ゲルマニウム層５０の部分は、金属層４０まで選択的な
エッチング工程により除かれる。一方、シリコン−ゲル
マニウム層５０の残りの部分はマスク６０によって保護
される。一つの実施例によれば、エッチングはＨＢｒベ
ースのドライエッチングのようなドライエッチングであ
る。しかし、本発明の範囲から逸脱することなく、適当
なエッチング法のいずれも使用できることは理解される
であろう。 【００２０】図１Ｃについて説明すると、マスク６０は
レジスト剥離工程（resist-stripping process））によ
り除去される。例えば、レジスト剥離工程は酸素または
水素アッシング（hydrogen ash）工程のどちらかを包含
してもよい。しかし、酸素工程は金属層４０が露出して
いると、金属層４０を酸化する危険を冒すことがある。
他の例としては、溶剤を使用してもよい。この場合、こ
の溶剤は、シリコン−ゲルマニウム層５０又は露出した
金属層４０のどちらも損なわないような材料を包含す
る。 【００２１】マスク６０を除いた後、残っているシリコ
ン−ゲルマニウム層５０が露出され、アニール工程が実
施される。アニール工程は種々の温度で、時間を変えて
実施することが出来る。たとえば、短時間加熱工程（Ｒ
ＴＰ）は、５００℃以上で相対的に短時間のアニールを
実施するのに用いることが出来る。しかし、本発明の範
囲から逸脱することなく、適当なアニール法のいずれも
実施できることは理解されるであろう。 【００２２】アニール工程の間、シリコン−ゲルマニウ
ム層５０は、シリコン−ゲルマニウム層５０の下にある
金属層４０の部分と反応し、図１Ｄに示すようにシリコ
ン−ゲルマニウム−金属組成物７０を形成する。アニー
ル工程に用いる温度によりシリコン−ゲルマニウム−金
属組成物７０の組成を定めることが出来る。 【００２３】シリコン−ゲルマニウム層５０の厚さによ
って金属層４０中の材料がどの程度ゲルマニウムケイ化
物に変換されるかに影響を与えることが出来る。したが
って、一つの実施例によれば、シリコン対ゲルマニウム
の比率、厚さ及び後続するシリコン−ゲルマニウム層５
０のアニール工程を、あらかじめ定めたシリコン−ゲル
マニウム−金属組成物７０の組成を達成するように選ぶ
ことが出来る。もう一つの実施例では、シリコン−ゲル
マニウム層５０がアニール工程中に全部は消費されない
程度にシリコン−ゲルマニウム層５０が相対的に厚く出
来る。この方法を用いて、シリコン−ゲルマニウム層５
０の消費されなかった部分を除去するために、構造１０
の一部分はアニール工程の後エッチングされ、その結
果、図１Ｄに示すようにシリコン−ゲルマニウム−金属
組成物７０が出来る。 【００２４】図１Ｅについて説明すると、フォトレジス
ト層が形成され、構造１０の上にパターンが描かれその
結果金属層４０及びシリコン−ゲルマニウム−金属組成
物７０上にマスク８０が出来る。次いでエッチングが下
方の誘電体層３０に至るまで実行されることができる。
出来た構造はそれぞれゲート電極９０及び９２を含む。 【００２５】ゲート電極９０はシリコン−ゲルマニウム
−金属組成物層７０及び誘電体層３０の一部を包含し、
この誘電体層はシリコン−ゲルマニウム−金属組成物層
７０を基板２０から分離している。したがってこの誘電
体層３０の一部はゲート電極９０のためのゲート絶縁体
として働いている。ゲート電極９２は金属層４０及び誘
電体層３０の一部を包含し、この誘電体層は金属層４０
を基板２０から分離している。したがってこの誘電体層
３０の一部はゲート電極９２のためのゲート絶縁体とし
て働いている。 【００２６】ゲート電極９０及び９２は二つの異なるト
ランジスタを形成することができる構造を包含してお
り、ここでは、それぞれのゲート電極９０及び９２が異
なる材料であることに基づいて、それぞれのトランジス
タのゲートは、異なる仕事関数を有する。例えば、ＮＭ
ＯＳトランジスタを、シリコン−ゲルマニウム−金属組
成物層７０の仕事関数を持つゲートのあるゲート電極９
０により作ることができ、他方ＰＭＯＳトランジスタ
を、金属層４０の仕事関数を持つゲートのあるゲート電
極９２により作ることができる。あるいは、ＰＭＯＳト
ランジスタを、シリコン−ゲルマニウム−金属組成物層
７０の仕事関数を持つゲートのあるゲート電極９０によ
り作ることができ、他方ＮＭＯＳトランジスタを、金属
層４０の仕事関数を持つゲートのあるゲート電極９２に
より作ることができる。前述のように、シリコン−ゲル
マニウム−金属組成物層７０の仕事関数はシリコン−ゲ
ルマニウム層５０中のシリコン対ゲルマニウムの比率を
変えることにより所望の値に調整することが出来る。 【００２７】マスク８０は除去することが出来、絶縁側
壁９４をゲート材料とその下側のゲート絶縁物のために
形成することも出来る。加えて、当業者には容易に確か
められるような、種々の付加的なトランジスタの側面は
示されてないが、ｎ−ウエル（ｎ-wells）又はｐ−ウェ
ル（p-wells）、ソース／ドレイン領域、チャネル注
入、分離酸化物及びこれらの類似物を含むがそれらに限
定されないゲート電極９０及び９２に関して、実施でき
る。さらに、ゲート電極９０及び９２の形成の前に、こ
れらの領域の内のあるものは形成することが出来る。例
えば、ソース／ドレイン注入、及びＰＭＯＳトランジス
タのためのｎ−ウエルのような一定の導電率の型のウエ
ルの境界を定義するために分離領域を形成することがで
き、他方、ソース／ドレイン領域のように、これらの領
域の他のものはゲート電極９０及び９２の後で形成する
ことが出来る。 【００２８】ゲート電極９０および９２中において、シ
リコン−ゲルマニウム−金属組成物層７０とマスク８０
の間及び金属層４０とマスク８０の間にクラッド層１０
０を、場合により、形成することが出来る。クラッド層
１００を具備することは種々の目的のために用いること
が出来る。例えば、ゲート電極９０及び９２の厚さが不
足しているならば、ゲート電極９０及び９２の高さを増
すためにクラッド層１００を具備させることが出来る。
もう一つの例としては、クラッド層１００が無い時に達
成された抵抗より低いシート抵抗が望まれるならば、シ
ート抵抗を変えるためにクラッド層１００を具備させる
ことが出来る。この例では、クラッド層１００は、シー
ト抵抗を全体として低減する適当な材料を包含すること
が出来る。これらの材料には金属のような導電性材料を
包含することが出来る。一つの実施例によれば、クラッ
ド層１００は、タングステン、タンタル、チタン、窒化
タングステン、窒化タンタル、窒化チタン、及び類似品
のような耐火性の金属を包含する。 【００２９】得られた構造１０により、一つのゲートが
金属又は他の適当な元素で形成され、他方のゲートが対
応するシリコン−ゲルマニウム−金属組成物で形成され
る一組のトランジスタゲート電極９０及び９２が与えら
れる。このようにして、それぞれのトランジスタゲート
電極９０及び９２は異なる仕事関数を持つことが出来、
シリコン−ゲルマニウム−金属組成物の仕事関数は、シ
リコン−ゲルマニウム層５０の組成に基づいて所望の値
に調整することが出来る。加えて、相対的に薄いゲート
誘電体を有するこれらのゲート電極９０及び９２を用い
てトランジスタを作ることが出来、上にある金属又はシ
リコン−ゲルマニウム−金属組成物ゲートには実質的な
空乏領域が存在しないであろう。 【００３０】本発明はいくつかの実施例により記述され
ているが、種々の変更及び修正が当業者には示唆されて
いるであろう。このような変更及び修正は、請求項の範
囲に含まれるとして、本発明が包含していることを意味
している。 【００３１】以上の説明に関して更に以下の項を開示す
る。 （１） 基板から外側へ誘電体層を形成すること；該誘
電体層から外側へ金属層を形成すること；該金属層から
外側へシリコン−ゲルマニウム層を形成すること；該シ
リコン−ゲルマニウム層の第２の部分が該金属層の第２
の部分の上に残る状態で、該金属層の第１の部分が露出
するように該シリコン−ゲルマニウム層の第１の部分を
除去すること；アニール工程によって、該シリコン−ゲ
ルマニウム層の該第２の部分と該金属層の該第２の部分
からシリコン−ゲルマニウム−金属組成物層を形成する
こと；第１の仕事関数を有し、該金属層の該第１の部分
を含む第１のゲート電極を形成すること；及び第２の仕
事関数を有し、該シリコン−ゲルマニウム−金属組成物
層を含む第２のゲート電極を形成すること；を包含す
る、基板上に形成された半導体デバイス中に二つの（二
重）仕事関数を持つ（複数の）ゲート電極を形成する方
法。 （２） 誘電体層が約６Å〜約８０Åの厚さである第１
項記載の方法。 （３） 金属層が約１５Å〜約１０００Åの厚さである
第１項記載の方法。 （４） 金属層がコバルトを含む第１項記載の方法。 （５） シリコン−ゲルマニウム層の第２の部分が金属
層の第２の部分の上に残る状態で、金属層の第１の部分
が露出するようにシリコン−ゲルマニウム層の第１の部
分を除去することが：金属層の第１の部分を露出させる
マスクを形成すること；及びＨＢｒベースのドライエッ
チングを用いてシリコン−ゲルマニウム層の第１の部分
を除去すること；を包含する第１項記載の方法。 （６） シリコン−ゲルマニウム層が約１５Åから約２
５００Åの厚さである第１項記載の方法。 （７） シリコン−ゲルマニウム層がアモルファスシリ
コン−ゲルマニウムを含む第１項記載の方法。 （８） シリコン−ゲルマニウム層が多結晶層を含む第
１項記載の方法。 （９） シリコン−ゲルマニウム層が金属層の組成に基
づくシリコン対ゲルマニウムの比率を含む第１項記載の
方法。 （１０） シリコン−ゲルマニウム層が第２の仕事関数
の所望の値に基づくシリコン対ゲルマニウムの比率を含
む第１項記載の方法。 （１１） 二つの仕事関数を持つゲート電極（９０，９
２）を形成する方法が提供される。誘電体層（３０）は
基板（２０）から外側に形成される。金属層（４０）は
誘電体層（３０）から外側に形成される。シリコン−ゲ
ルマニウム層（５０）は金属層（４０）から外側に形成
される。シリコン−ゲルマニウム層（５０）の第１の部
分が除去され金属層（４０）の第１の部分が露出し、シ
リコン−ゲルマニウム層（５０）の第２の部分が金属層
（４０）の第２の部分の上に残る。シリコン−ゲルマニ
ウム層（５０）の第２の部分と金属層（４０）の第２の
部分からシリコン−ゲルマニウム−金属組成物層（７
０）が形成される。金属層（４０）の第１の部分を含む
第１のゲート電極（９２）が形成される。シリコン−ゲ
ルマニウム−金属組成物層（７０）を含む第２のゲート
電極（９０）が形成される。
【図面の簡単な説明】 【図１Ａ】本発明の一つの実施例による半導体デバイス
中に二つの仕事関数を持つゲート電極を形成する方法を
説明する断面略図である。 【図１Ｂ】本発明の一つの実施例による半導体デバイス
中に二つの仕事関数を持つゲート電極を形成する方法を
説明する断面略図である。 【図１Ｃ】本発明の一つの実施例による半導体デバイス
中に二つの仕事関数を持つゲート電極を形成する方法を
説明する断面略図である。 【図１Ｄ】本発明の一つの実施例による半導体デバイス
中に二つの仕事関数を持つゲート電極を形成する方法を
説明する断面略図である。 【図１Ｅ】本発明の一つの実施例による半導体デバイス
中に二つの仕事関数を持つゲート電極を形成する方法を
説明する断面略図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/49 (72)発明者 マーク アール、ヴィソケイ アメリカ合衆国 テキサス、リチャードソ ン、ミルウッド ドライブ 2705 Ｆターム(参考） 4M104 BB04 BB36 BB37 CC05 DD37 DD43 DD65 DD78 DD80 DD83 FF13 GG09 GG10 GG14 HH16 5F048 AC01 AC03 BA01 BB04 BB05 BB10 BB11 BB12 BB13 BB15

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 基板から外側へ誘電体層を形成するこ
    と；該誘電体層から外側へ金属層を形成すること；該金
    属層から外側へシリコン−ゲルマニウム層を形成するこ
    と；該シリコン−ゲルマニウム層の第２の部分が該金属
    層の第２の部分の上に残る状態で、該金属層の第１の部
    分が露出するように該シリコン−ゲルマニウム層の第１
    の部分を除去すること；アニール工程によって、該シリ
    コン−ゲルマニウム層の該第２の部分と該金属層の該第
    ２の部分からシリコン−ゲルマニウム−金属組成物層を
    形成すること；第１の仕事関数を有し、該金属層の該第
    １の部分を含む第１のゲート電極を形成すること；及び
    第２の仕事関数を有し、該シリコン−ゲルマニウム−金
    属組成物層を含む第２のゲート電極を形成すること；を
    包含する、基板上に形成された半導体デバイス中に二つ
    の（二重）仕事関数を持つゲート電極を形成する方法。
JP2002282478A 2001-09-28 2002-09-27 半導体デバイス中に二つの仕事関数を持つゲート電極を形成する方法とシステム Pending JP2003179155A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32579101P 2001-09-28 2001-09-28
US325791 2001-09-28

Publications (1)

Publication Number Publication Date
JP2003179155A true JP2003179155A (ja) 2003-06-27

Family

ID=23269462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002282478A Pending JP2003179155A (ja) 2001-09-28 2002-09-27 半導体デバイス中に二つの仕事関数を持つゲート電極を形成する方法とシステム

Country Status (3)

Country Link
US (2) US6794252B2 (ja)
EP (1) EP1298722B1 (ja)
JP (1) JP2003179155A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191545A (ja) * 2003-12-05 2005-07-14 Toshiba Corp 半導体装置
TWI420659B (zh) * 2006-12-01 2013-12-21 Omnivision Tech Inc 成像器轉移閘極裝置中之矽化物帶

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316950B2 (en) * 2003-04-22 2008-01-08 National University Of Singapore Method of fabricating a CMOS device with dual metal gate electrodes
US7226826B2 (en) * 2004-04-16 2007-06-05 Texas Instruments Incorporated Semiconductor device having multiple work functions and method of manufacture therefor
US7449782B2 (en) 2004-05-04 2008-11-11 International Business Machines Corporation Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7361538B2 (en) 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP2007214436A (ja) * 2006-02-10 2007-08-23 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置
US7449735B2 (en) * 2006-10-10 2008-11-11 International Business Machines Corporation Dual work-function single gate stack
UY30892A1 (es) 2007-02-07 2008-09-02 Smithkline Beckman Corp Inhibidores de la actividad akt
US7666730B2 (en) * 2007-06-29 2010-02-23 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
US7445981B1 (en) * 2007-06-29 2008-11-04 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
EP2400964A4 (en) * 2009-01-30 2012-08-01 Glaxosmithkline Llc CRYSTALLINE FORM OF N - {(1-5) -2-AMINO-1 - [(3-FLUOROPHENYL) METHYL] ETHYL} -5-CHLORO-4- (4-CHLORO-1-METHYL-1H-PYRAZOL) CHLOROHYDRATE 5-YL) -2-THIOPHENE CARBOXAMIDE
US8900899B2 (en) * 2012-07-02 2014-12-02 Payam Rabiei Method for production of optical waveguides and coupling and devices made from the same
WO2019066775A1 (en) * 2017-09-26 2019-04-04 Intel Corporation INTEGRATED CIRCUIT STRUCTURES COMPRISING DIFFERENTIATED WORKING FUNCTION LAYERS

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US6130123A (en) * 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6383879B1 (en) * 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6689676B1 (en) * 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191545A (ja) * 2003-12-05 2005-07-14 Toshiba Corp 半導体装置
TWI420659B (zh) * 2006-12-01 2013-12-21 Omnivision Tech Inc 成像器轉移閘極裝置中之矽化物帶

Also Published As

Publication number Publication date
US20050006711A1 (en) 2005-01-13
EP1298722A2 (en) 2003-04-02
EP1298722B1 (en) 2016-02-17
US7432566B2 (en) 2008-10-07
EP1298722A3 (en) 2008-08-13
US20030062577A1 (en) 2003-04-03
US6794252B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
JP2003179155A (ja) 半導体デバイス中に二つの仕事関数を持つゲート電極を形成する方法とシステム
US5656524A (en) Method of forming a polysilicon resistor using an oxide, nitride stack
JP4994585B2 (ja) シリサイド化された電極を有する半導体装置の製造方法及び該半導体装置
US6642094B2 (en) Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide
US7091118B1 (en) Replacement metal gate transistor with metal-rich silicon layer and method for making the same
US6949455B2 (en) Method for forming a semiconductor device structure a semiconductor layer
JP2008527743A (ja) Ｃｍｏｓデバイスの自己形成金属シリサイド化ゲート
JP2001102443A (ja) 半導体装置およびその製造方法
US7094694B2 (en) Semiconductor device having MOS varactor and methods for fabricating the same
JP3190858B2 (ja) 半導体装置およびその製造方法
JP2006041339A (ja) Ｃｍｏｓ集積回路
JP2006073846A (ja) 絶縁ゲート型電界効果トランジスタの製法
JP2005519468A (ja) 半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法
JPH08264769A (ja) 半導体装置の製造方法
JP2000307060A (ja) 抵抗素子の製造方法
JPH1098186A (ja) 半導体装置及びその製造方法
US6858908B2 (en) Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide
JP3805751B2 (ja) 半導体装置の製造方法
KR100353528B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2002208706A (ja) 半導体装置及び半導体装置の製造方法
JPH10303422A (ja) 半導体装置の製造方法
JP2006203237A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置
JP2001007218A (ja) 半導体装置およびその製造方法
JP2005116864A (ja) 半導体装置の製造方法
JP2000332130A (ja) 半導体集積回路装置の製造方法