JP2003177742A - アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム - Google Patents

Abstract

(57)【要約】 【課題】 複数のアクチュエータを同時に駆動する場合
において、大きなスパイクノイズの発生や電圧降下によ
る影響を抑制することが可能なアクチュエータ駆動制御
装置等を提供する。 【解決手段】 ＰＷＭ信号生成回路は、コントローラ２
４０からの指令に基づき、ソレノイドを駆動するための
ＰＷＭ信号を生成し、これを対応するｎチャネルＭＯＳ
ＦＥＴに供給する。ＰＷＭ信号生成回路２５０は、コン
トローラ２４０から複数のソレノイドを同時に駆動すべ
き指令を受け取った場合、対応するｎチャネルＭＯＳＦ
ＥＴに供給する複数のＰＷＭ信号を同時に立ち上げるこ
となく、２μｓの時間間隔で順次立ち上げることによ
り、ｎチャネルＭＯＳＦＥＴを２μｓの時間間隔で順次
オフ状態からオン状態へ切り換えていく。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アクチュエータ
駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエ
ータ駆動制御方法及びアクチュエータ駆動制御プログラ
ムに関する。

【０００２】

【従来の技術】ピアノ等の鍵盤楽器においては、各鍵毎
に設けられた複数のアクチュエータ（ソレノイド等）が
供給される電源電圧に応じて鍵を突き上げ駆動すること
により自動演奏を行う、いわゆる自動演奏機能を備えた
ものが広く普及している。

【０００３】図９は、自動演奏機能を備えた鍵盤楽器に
おける鍵駆動制御装置１００の概略構成を示す図であ
る。ソレノイド１１０−ｋ（ｋ＝１〜ｎ）は、鍵盤楽器
の複数の鍵（例えば、８８鍵）毎に設けられ、対応する
鍵を突き上げ駆動する。ソレノイド１１０−ｋの一端
は、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconduc
tor FET）１３０−ｋ（ｋ＝１〜ｎ）のドレインに接続
され、他端には電源電圧Ｖが印可される。ダイオード１
２０−ｋ（ｋ＝１〜ｎ）は、ソレノイド１１０−ｋに並
列接続され、ｎチャネルＭＯＳＦＥＴ１３０−ｋがオフ
状態に切り換えられた場合、既にソレノイド１１０−ｋ
に流れていた電流をキックバック電流としてループさせ
る。

【０００４】ｎチャネルＭＯＳＦＥＴ１３０−ｋは、Ｐ
ＷＭ信号生成回路１５０から供給されるＰＷＭ信号に応
じてスイッチング状態を切り換えることにより、該ソレ
ノイド１１０−ｋに対する電源電圧Ｖの供給を制御す
る。ｎチャネルＭＯＳＦＥＴ１３０−ｋのソースは、接
地され、ゲートには抵抗１４０−ｋ（ｋ＝１〜ｎ）を介
してＰＷＭ信号が入力される。なお、ソレノイド１１０
−ｋ、ダイオード１２０−ｋ、ｎチャネルＭＯＳＦＥＴ
１３０−ｋ、抵抗１４０−ｋに関し、特に区別する必要
がない場合には、単にソレノイド１１０、ダイオード１
２０、ｎチャネルＭＯＳＦＥＴ１３０、抵抗１４０とい
う。

【０００５】ＰＷＭ信号生成回路１５０は、図示せぬコ
ントローラによる制御の下、各ソレノイド１１０に流す
べき平均電流の目標値に応じたデューティ比となるよう
にパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ
ｎ）を生成し、これらを対応する各ｎチャネルＭＯＳＦ
ＥＴ１３０に供給する。これにより、当該デューティ比
に応じたタイミングでｎチャネルＭＯＳＦＥＴ１３０の
オン／オフ状態が切り換えられ、ｎチャネルＭＯＳＦＥ
Ｔ１３０がオン状態にある場合には電源電圧Ｖによる電
流がソレノイド１１０に流れ、オフ状態に切り換えられ
た場合にはソレノイド１１０に流れていた電流はキック
バック電流としてループされ、徐々に減衰していく。こ
の結果、各ソレノイド１１０には、目標値に一致あるい
は近似した平均電流が流れ、対応する鍵が目標値に対応
した強度で駆動される。

【０００６】図１０は、コントローラからＰＷＭ信号生
成回路１５０に複数のソレノイド１１０を同時に駆動す
べき指令が送出された場合、当該ＰＷＭ信号生成回路１
５０からｎチャネルＭＯＳＦＥＴ１３０に供給されるＰ
ＷＭ信号と、ｎチャネルＭＯＳＦＥＴ１３０のスイッチ
ング状態を切り換えるためにＰＷＭ信号生成回路１５０
に供給されるスイッチング電流のタイミングチャートを
示す図である。ＰＷＭ信号生成回路１５０は、例えばコ
ントローラから複数のソレノイド１１０−１〜ｎを同時
に駆動すべき指令を受け取ると、これら各ソレノイドに
対応するＰＷＭ信号（ＣＨ１〜ＣＨｎ）を同時にローレ
ベルからハイレベルに切り換え、ｎチャネルＭＯＳＦＥ
Ｔ１３０−１〜ｎをオフ状態からオン状態へ切り換える
ことで、ソレノイド１１０−１〜ｎを同時に駆動する。
このため、例えばｎ＝３２であり、３２チャネル分のｎ
チャネルＭＯＳＦＥＴ１３０を同時にオフ状態からオン
状態へ切り換える際には、３２＊ｉ（１つのｎチャネル
ＭＯＳＦＥＴ１２０のスイッチをスイッチングするため
に必要な電流をｉとする）の電流がＰＷＭ信号生成回路
１５０に供給されることとなる。

【０００７】

【発明が解決しようとする課題】このように、複数のソ
レノイド１１０を同時に駆動する際に、複数のＰＷＭ信
号を同時に立ち上げると、その立ち上がるタイミングに
おいてｎチャネルＭＯＳＦＥＴ１３０の寄生容量等によ
りＰＷＭ信号生成回路１５０に流れる電流に大きなスパ
イクノイズが発生する。また、複数のＰＷＭ信号を同時
に立ち上げることにより、各ソレノイド１１０を駆動す
る電源にかかる負荷が大きくなり、電圧降下の影響が大
きくなるといった問題があった。

【０００８】本発明は以上説明した事情を鑑みてなされ
たものであり、複数のアクチュエータを同時に駆動する
場合において、大きなスパイクノイズの発生や電圧降下
による影響を抑制することが可能なアクチュエータ駆動
制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ
駆動制御方法及びアクチュエータ駆動制御プログラムを
提供することを目的とする。

【０００９】

【課題を解決するための手段】上述した問題を解決する
ため、本発明に記載のアクチュエータ駆動制御装置は、
複数のアクチュエータのそれぞれに対応して設けられ、
供給される駆動信号に応じてオン／オフ状態を切り換え
る複数のスイッチ手段と、前記複数のアクチュエータの
うち、同時に少なくとも２つ以上のアクチュエータの駆
動状態を変化させるべき指令が入力された場合、駆動状
態を変化させるべきアクチュエータに対応して設けられ
た各スイッチ手段のスイッチング状態を切り換えるため
の前記駆動信号を生成し、生成した駆動信号を前記各ス
イッチ手段にタイミングをずらして供給するスイッチン
グ制御手段とを具備することを特徴とする。

【００１０】かかるアクチュエータ駆動制御装置によれ
ば、複数のアクチュエータのうち、同時に少なくとも２
つ以上のアクチュエータの駆動状態を変化させるべき指
令が入力された場合、駆動状態を変化させるべきアクチ
ュエータに対応して設けられた各スイッチ手段のスイッ
チング状態を切り換えるための前記駆動信号を、対応す
る各スイッチ手段にタイミングをずらして供給する。こ
れにより、前記駆動信号を各スイッチ手段に同時に供給
する場合と比較して、複数のアクチュエータを同時に駆
動する際に発生するスパイクノイズを小さくすることが
可能となる。

【００１１】また、本発明に記載の鍵駆動制御装置は、
鍵盤楽器の各鍵に対応して設けられ、供給される電源電
圧に応じて対応する鍵を突き上げ駆動する複数のアクチ
ュエータと、複数のアクチュエータのそれぞれに対応し
て設けられ、供給される駆動信号に応じてオン／オフ状
態を切り換えることにより、対応するアクチュエータに
対する電源電圧の供給を制御する複数のスイッチ手段
と、前記複数のアクチュエータのうち、同時に少なくと
も２つ以上のアクチュエータの駆動状態を変化させるべ
き指令が入力された場合、駆動状態を変化させるべきア
クチュエータに対応して設けられた各スイッチ手段のス
イッチング状態を切り換えるための前記駆動信号を生成
し、生成した駆動信号を前記各スイッチ手段にタイミン
グをずらして供給するスイッチング制御手段とを具備す
ることを特徴とする。

【００１２】また、本発明に記載のアクチュエータ駆動
制御装置は、複数のアクチュエータのそれぞれに対応し
て設けられた各スイッチ手段に対し、駆動信号を供給し
て当該スイッチ手段のオン／オフ状態を切り換えること
により、各アクチュエータの駆動を制御するアクチュエ
ータ駆動制御装置であって、前記複数のアクチュエータ
のうち、同時に少なくとも２つ以上のアクチュエータの
駆動状態を変化させるべき指令が入力された場合、駆動
状態を変化させるべきアクチュエータに対応して設けら
れた各スイッチ手段のスイッチング状態を切り換えるた
めの前記駆動信号を生成し、生成した駆動信号を前記各
スイッチ手段にタイミングをずらして供給するスイッチ
ング制御手段を具備することを特徴とする。

【００１３】また、本発明に記載のアクチュエータ駆動
制御方法は、複数のアクチュエータのそれぞれに対応し
て設けられた各スイッチ手段に対し、駆動信号を供給し
て当該スイッチ手段のオン／オフ状態を切り換えること
により、各アクチュエータの駆動を制御するアクチュエ
ータ駆動制御方法であって、前記複数のアクチュエータ
のうち、同時に少なくとも２つ以上のアクチュエータの
駆動状態を変化させるべき指令が入力された場合、駆動
状態を変化させるべきアクチュエータに対応して設けら
れた各スイッチ手段のスイッチング状態を切り換えるた
めの前記駆動信号を生成し、生成した駆動信号を前記各
スイッチ手段にタイミングをずらして供給することを特
徴とする。

【００１４】かかるアクチュエータ駆動制御方法によれ
ば、複数のアクチュエータのうち、同時に少なくとも２
つ以上のアクチュエータの駆動状態を変化させるべき指
令が入力された場合、駆動状態を変化させるべきアクチ
ュエータに対応して設けられた各スイッチ手段のスイッ
チング状態を切り換えるための前記駆動信号を、対応す
る各スイッチ手段にタイミングをずらして供給する。こ
れにより、前記駆動信号を各スイッチ手段に同時に供給
する場合と比較して、複数のアクチュエータを同時に駆
動する際に発生するスパイクノイズを小さくすることが
可能となる。

【００１５】また、本発明に記載のアクチュエータ駆動
制御プログラムは、複数のアクチュエータのそれぞれに
対応して設けられた各スイッチ手段に対し、駆動信号を
供給して当該スイッチ手段のオン／オフ状態を切り換え
ることにより、各アクチュエータの駆動を制御するアク
チュエータ駆動制御装置のコンピュータに、前記複数の
アクチュエータのうち、同時に少なくとも２つ以上のア
クチュエータの駆動状態を変化させるべき指令が入力さ
れた場合、駆動状態を変化させるべきアクチュエータに
対応して設けられた各スイッチ手段のスイッチング状態
を切り換えるための前記駆動信号を生成し、生成した駆
動信号を前記各スイッチ手段にタイミングをずらして供
給する機能を実現させることを特徴とする。

【００１６】かかるアクチュエータ駆動制御プログラム
によれば、複数のアクチュエータのうち、同時に少なく
とも２つ以上のアクチュエータの駆動状態を変化させる
べき指令が入力された場合、駆動状態を変化させるべき
アクチュエータに対応して設けられた各スイッチ手段の
スイッチング状態を切り換えるための前記駆動信号を、
対応する各スイッチ手段にタイミングをずらして供給す
る。これにより、前記駆動信号を各スイッチ手段に同時
に供給する場合と比較して、複数のアクチュエータを同
時に駆動する際に発生するスパイクノイズを小さくする
ことが可能となる。

【００１７】

【発明の実施の形態】以下、本発明をさらに理解しやす
くするため、実施の形態について説明する。かかる実施
の形態は、本発明の一態様を示すものであり、この発明
を限定するものではなく、本発明の範囲で任意に変更可
能である。

【００１８】Ａ．本実施形態 （１）実施形態の構成 図１は、自動演奏機能を備えたピアノ（以下、自動ピア
ノという）２００の構成を説明するための図である。

【００１９】＜自動ピアノ２００の機械的構成＞自動ピ
アノ２００は、複数の鍵（例えば、８８鍵）１と、各鍵
１の運動をハンマ２に伝達するアクション機構３と、ハ
ンマ２によって打撃される弦４と、前掲図９に示すソレ
ノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦ
ＥＴ１３０等によって構成されたソレノイドユニット５
と、弦４の振動を止めるダンパ６と、コントローラ２４
０による制御の下、ハンマ２の移動を規制するストッパ
８（図中矢印方向に移動可能）からなる消音機構とを備
えている。そのほかにも、この自動ピアノ２００は、従
来のピアノに搭載される機構（例えば、ハンマ２の暴れ
を防止するバックチェック７等）とほぼ同様のものを備
えている。

【００２０】＜自動ピアノ２００の電気的構成＞この自
動ピアノ２００は、ＣＰＵ（Central Processing Uni
t）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Ac
cess Memory）等から構成されるコントローラ２４０
と、磁気ディスク、光ディスク等からなる記録メディア
に演奏データを記憶する記憶装置２１１と、コントロー
ラ２４０から送出される指令に基づいてＰＷＭ信号を生
成し、ソレノイドユニット５に供給するＰＷＭ信号生成
回路２５０とを具備している。

【００２１】コントローラ２４０は、ＲＯＭ等に格納さ
れている各種制御プログラムに基づいて自動ピアノ２０
０の各部を制御するほか、記憶装置２１１等から供給さ
れる演奏データに基づいてＰＷＭ信号生成回路２５０に
指令を送出し、各鍵１に対応して設けられている各ソレ
ノイド１１０の位置制御を行うことで、打弦による機械
的な楽音発生制御を行う。ここで、本実施形態に係る鍵
駆動制御装置３００は、ＰＷＭ信号生成回路１５０の代
わりにＰＷＭ信号生成回路２５０を設けた点を除けば、
前掲図９に示す鍵駆動制御装置１００とほぼ同様の構成
である。従って、以下ではＰＷＭ信号生成回路２５０の
構成を中心に説明を行う。

【００２２】ＰＷＭ信号生成回路２５０は、鍵（例え
ば、８８鍵）１に対応する各ソレノイド１１０に流すべ
き平均電流の目標値に応じたデューティー比となるよう
にパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ８
８）を生成し、これらを対応する各ｎチャネルＭＯＳＦ
ＥＴ１３０に供給する回路であり、第１ＰＷＭ信号生成
回路２６０と、第２ＰＷＭ信号生成回路２７０と、第３
ＰＷＭ信号生成回路２８０とによって構成されている。

【００２３】第１ＰＷＭ信号生成回路２６０は、パルス
幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）を生
成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０
−１〜３２に供給する。同様に、第２ＰＷＭ信号生成回
路２７０及び第３ＰＷＭ信号生成回路２８０は、それぞ
れパルス幅変調を施した各ＰＷＭ信号（ＣＨ３３〜ＣＨ
６５）及びＰＷＭ信号（ＣＨ６６〜ＣＨ８８）を生成
し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−
３３〜６５及びｎチャネルＭＯＳＦＥＴ１３０−６６〜
８８に供給する。このように、本実施形態では、第１〜
第３ＰＷＭ信号生成回路を利用して８８チャンネル分の
ＰＷＭ信号を生成するが、幾つのＰＷＭ信号生成回路を
利用して８８チャンネル分のＰＷＭ信号を生成するか
は、鍵駆動制御装置３００の設計等に応じて適宜変更可
能である。

【００２４】以下、図２を参照しながら第１ＰＷＭ信号
生成回路２６０の構成について説明する。なお、第２Ｐ
ＷＭ信号生成回路２７０及び第３信号生成回路２８０に
ついては、第１ＰＷＭ信号生成回路２６０と制御するチ
ャンネルが異なるものの、制御自体は同様であるため、
説明を省略する。

【００２５】図２は、第１ＰＷＭ信号生成回路２６０の
構成を示す図である。第１ＰＷＭ信号生成回路２６０
は、ラッチ回路２６１−ｋ（ｋ＝１〜３２）と、９ビッ
トカウンタ２６２と、演算回路２６３−ｋ（ｋ＝１〜３
１）と、コンパレータ２６４−ｋ（ｋ＝１〜３２）とに
より構成されている。なお、ラッチ回路２６１−ｋ、演
算回路２６３−ｋ、コンパレータ２６４−ｋについて、
特に区別する必要がない場合には、ラッチ回路２６１、
演算回路２６３、コンパレータ２６４という。

【００２６】ラッチ回路２６１は、コントローラ２４０
から送出される指令に含まれる各ソレノイド１１０に流
すべき平均電流の目標値に応じた駆動指示値（駆動指示
値の範囲；「０」〜「５１１」）をコンパレータ２６４
−ｋに出力する。詳述すると、コントローラ２４０は、
各ソレノイド１１０−ｋに流すべき平均電流の目標値に
応じたデューティー比を大きくする場合には、該駆動指
示値を大きな値（例えば、「４００」等）に設定し、一
方該デューティー比を小さくする場合には、該駆動指示
値を小さな値（例えば、「１００」等）に設定する。９
ビットカウンタ２６２は、コントローラ２４０から入力
される８ＭＨｚのクロックをカウントするカウンタであ
り、該クロックが入力される毎に、カウント値を「１」
ずつインクリメントし、カウント結果（詳細には、
「０」〜「５１１」のカウント値）をコンパレータ２６
４−１及び演算回路２６３−１に出力する。

【００２７】演算回路２６３は、９ビットカウンタ２６
２からカウント値が入力される毎に、若しくは前段に設
けられた演算回路２６３から演算値が入力される毎に図
３に示す演算処理を実行する。図３は、演算回路２６３
によって実行される演算処理のフローを示す図であり、
図４は、９ビットカウンタ２６２及び演算回路２６３か
ら出力されるカウント値及び演算値を示す図である。な
お、説明の理解を容易にするために、以下では演算回路
２６３−１による演算処理を例に説明を行う。

【００２８】演算回路２６３−１は、例えば９ビットカ
ウンタ２６２からカウント値「０」を受け取ると（ステ
ップＳ１）、該カウント値「０」から「１６」を減算し
（ステップＳ２）、減算結果が正であるか否かを判断す
る（ステップＳ３）。ここでは、減算結果が負（「−１
６」）となるため、演算回路２６３−１は「ＮＯ」と判
断し、ステップＳ５に進む。演算回路２６３−１は、ス
テップＳ５において該減算結果に「５１２」を加算する
と、ステップＳ４に進み、加算結果「４９６」をを演算
値としてコンパレータ２６４−２及び後段の演算回路２
６３−２に出力し、演算処理を終了する。

【００２９】一方、演算回路２６３−１は、例えば９ビ
ットカウンタ２６２からカウント値「５０」を受け取る
と（ステップＳ１）、該カウント値「５０」から「１
６」を減算し（ステップＳ２）、減算結果が正であるか
否かを判断する（ステップＳ３）。ここでは、減算結果
が正（「３４」）となるため、演算回路２６３−１は、
「ＹＥＳ」と判断し、ステップＳ４に進む。演算回路２
６３−１は、ステップＳ４において、減算結果「３４」
を演算値としてコンパレータ２６４−２及び後段の演算
回路２６３−２に出力し、演算処理を終了する。

【００３０】各演算回路２６３は、上記と同様な演算処
理を行うことにより、図４に示す演算値（演算値の範
囲；「０」〜「５１１」）を得る。なお、カウント値の
代わりに、演算値が入力される演算回路２６３−２〜３
２の具体的な動作については、上記とほぼ同様に説明す
ることができるため、割愛する。

【００３１】コンパレータ２６４は、９ビットカウンタ
２６２から出力されるカウント値若しくは演算回路２６
３から出力される演算値と、ラッチ回路２６１から出力
される駆動指示値とを比較し、比較結果に基づきＰＷＭ
信号を制御する。図５は、カウント値若しくは演算値
と、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）との関係を示すタ
イミングチャートである。なお、図５に示すタイミング
チャートは、各ラッチ回路２６１から駆動指示値「２５
６」が出力された場合を想定する。

【００３２】９ビットカウンタ２６２のカウント値は、
図５（ａ）に示すように、８ＭＨｚのクロックが入力さ
れる毎に「０」から「５１１」まで「１」ずつ単調に増
加する。コンパレータ２６４−１は、９ビットカウンタ
２６２から出力されるカウント値とラッチ回路２６１−
１から出力される駆動指示値「２５６」とを比較し、当
該カウント値が駆動指示値以下である期間（詳述する
と、当該カウント値が「０」〜「２５６」である期
間）、ＰＷＭ信号（ＣＨ１）をハイレベルに維持する。
ｎチャネルＭＯＳＦＥＴ１３０−１（図９参照）は、該
ＰＷＭ信号（ＣＨ１）がハイレベルに立ち上がってから
（カウント値；「０」に対応）、再びローレベルに立ち
下がるまで（カウント値；「２５６」に対応）、オン状
態を維持し、これにより対応するソレノイド１１０−１
が駆動される。

【００３３】なお、その他のコンパレータ２６４−２〜
３３の具体的な動作については、カウント値の代わりに
演算値が入力される点を除けば、コンパレータ２６４−
１と同様に説明することができるため、割愛する。以
下、図２等を参照しながらコントローラ２４０から複数
のソレノイド１１０を同時に駆動すべき指令が送出され
た場合のＰＷＭ信号生成回路２５０の動作について説明
する。なお、説明の理解を容易にするため、以下では第
１ＰＷＭ信号生成回路２６０を例に説明を行う。

【００３４】（２）実施形態の動作 例えば複数のソレノイド１１０−１〜３２を同時に駆動
する場合、コントローラ２４０は、各ラッチ回路２６１
−１〜３２に設定すべき駆動指示値（便宜上、各ラッチ
回路に設定する駆動指示値は、全て「２５６」とする）
を含む駆動指令を第１ＰＷＭ信号生成回路２６０へ送出
する。各ラッチ回路２６１−１〜３２は、コントローラ
２４０から駆動指示値を受け取ると、これを対応するコ
ンパレータ２６４−１〜３２に出力する。９ビットカウ
ンタ２６２は、８ＭＨｚのクロックが入力される毎にカ
ウント値を「１」ずつインクリメントし、インクリメン
ト後のカウント値を順次コンパレータ２６４−１及び演
算回路２６３−１に出力する。この結果、９ビットカウ
ンタ２６２のカウント値は、８ＭＨｚのクロックが入力
される毎に「０」から「５１１」まで「１」ずつ単調に
増加する（図５（ａ）に示す、斜線部参照）。

【００３５】一方、９ビットカウンタ２６２の後段に設
けられた演算回路２６３−１は、該９ビットカウンタ２
６２からカウント値が入力される毎に、図３に示す演算
処理を実行する。この結果、演算回路２６３−１の演算
値は、９ビットカウンタ２６２からカウント値「１６」
が入力されたとき（９ビットカウンタ２６２のカウント
値；「１６」）、「０」となり、以後「５１１」まで
「１」ずつ単調に増加する（図５（ｂ）に示す、斜線部
参照）。同様に、演算回路２６３−１の後段に設けられ
た演算回路２６３−２は、該演算回路２６３−１から演
算値が入力される毎に、図３に示す演算処理を実行す
る。この結果、演算回路２６３−２の演算値は、演算回
路２６３−１から演算値「１６」が入力されたとき（９
ビットカウンタ２６２のカウント値；「３２」）、
「０」となり、以後「５１１」まで「１」ずつ単調に増
加する（図５（ｃ）に示す、斜線部参照）。

【００３６】各演算回路２６３−ｋは、上記と同様な処
理を実行し、この結果、第１ＰＷＭ信号生成回路２６０
の最終段に設けられた各演算回路２６３−３１の演算値
は、演算回路２６３−３０から演算値「１６」が入力さ
れたとき（９ビットカウンタ２６２のカウント値；「４
９６」）、「０」となり、以後「５１１」まで「１」ず
つ単調に増加する（図５（ｄ）に示す、斜線部参照）。

【００３７】第１ＰＷＭ信号生成回路２６０に設けられ
た各コンパレータ２６４−１〜３２は、９ビットカウン
タ２６２から出力されるカウント値若しくは演算回路２
６３−ｋから出力される演算値と、ラッチ回路２６１−
ｋから出力される駆動指示値とを比較し、比較結果に基
づきＰＷＭ信号を制御する。

【００３８】上述したように、各コンパレータ２６４−
１〜３２は、当該カウント値若しくは演算値が駆動指示
値以下である期間（詳述すると、当該カウント値若しく
は演算値が「０」〜「２５６」である期間）、ＰＷＭ信
号（ＣＨ１〜ＣＨ３２）をハイレベルに維持する。この
結果、図６に示すように、ＰＷＭ信号（ＣＨ１）が立ち
上がってから、ずらし時間である２μｓ経過した後に、
ＰＷＭ信号（ＣＨ２）が立ち上がり、さらにＰＷＭ信号
（ＣＨ２）が立ち上がってからずらし時間である２μｓ
経過した後に、ＰＷＭ信号（ＣＨ３）が立ち上がり、・・
・、ＰＷＭ信号（ＣＨ３１）が立ち上がってからずらし
時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３
２）が立ち上がる。

【００３９】このように、ずらし時間を２μｓに設定し
たのは、各ｎチャネルＭＯＳＦＥＴ１３０のスイッチン
グ状態を切り換えるために必要な通電時間が５０〜２０
０ｎｓであり、上記ずらし時間を通電時間以上に設定す
ることで、大きなスパイクノイズ（従来技術の項参照）
の発生を抑制することができるからである。なお、以下
の説明は、ずらし時間を２μｓに設定した場合を想定す
るが、ずらし時間をどのような値に設定するかは、該通
電時間を考慮して任意に変更可能である。

【００４０】さて、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）
は、上述した２μｓの時間間隔で順次立ち上がってい
き、ＰＷＭ信号（ＣＨ１）が立ち上がってから６２μｓ
（＜６４μｓ；ＰＷＭ信号の周期）経過した後にＰＷＭ
信号（ＣＨ３２）が立ち上がる。この結果、各ＰＷＭ信
号（ＣＨ１〜ＣＨ３２）が供給されるｎチャネルＭＯＳ
ＦＥＴ１３０−１〜３２においては、２μｓの時間間隔
で順次オフ状態からオン状態へ切り換えられ、対応する
ソレノイド１１０−１〜３２が２μｓの時間間隔で順次
駆動される。これにより、対応する複数の鍵が目標値に
対応した強度で同時に駆動され、複数の音がほとんど同
時に発音されることとなるが、この際に第１ＰＷＭ信号
生成回路２６０に流れる電流は１チャネル分（第２及び
第３ＰＷＭ信号生成回路２７０、２８０を同じ周期で使
用したとしても、３チャネル分）で済む（図６に示す、
スイッチング電流参照）。

【００４１】ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３
２）の立ち上がり時間差は、上記のように最大６２μｓ
となるため、各ソレノイド１１０−１〜３２を駆動する
ことによって発生される複数音の立ち上がり時間差は、
最大６２μｓになる。しかしながら、この時間差は人間
の耳において識別可能な複数音の立ち上がり時間差（通
常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレ
ノイド１１０−１〜３２を２μｓずつずらして駆動した
場合であっても、聴取者には同時に発音されているよう
に聞こえるため、問題は生じない。

【００４２】以上説明したように、本実施形態に係る第
１ＰＷＭ信号生成回路２６０は、コントローラ２４０か
ら複数のソレノイド１１０−１〜３２を同時に駆動すべ
き指令を受け取った場合、対応するｎチャネルＭＯＳＦ
ＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（Ｃ
Ｈ１〜ＣＨ３２）を同時に立ち上げることなく、２μｓ
の時間間隔で順次立ち上げ、ｎチャネルＭＯＳＦＥＴ１
３０−１〜３２を２μｓの時間間隔で順次オフ状態から
オン状態へ切り換えていく。この結果、ｎチャネルＭＯ
ＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号
（ＣＨ１〜ＣＨ３２）を同時に立ち上げる場合と比較し
て、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２のスイッ
チング状態を切り換える際に発生するスパイクノイズを
小さくすることが可能となる。

【００４３】ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３
２）の立ち上がり時間差は、上記のように最大６２μｓ
となるため、各ソレノイド１１０−１〜３２を駆動する
ことによって発生される複数音の立ち上がり時間差は、
最大６２μｓになる。しかしながら、この時間差は人間
の耳において識別可能な複数音の立ち上がり時間差（通
常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレ
ノイド１１０−１〜３２を２μｓずつずらして駆動した
場合であっても、同時に発音されているように聞こえる
ため、問題は生じない。なお、本発明は、あくまで複数
音を同時に発生させることを目的としている。すなわ
ち、ＭＩＤＩ音源等を用いて複数音を発生させる際、発
音タイミングを微妙にずらして生演奏のような表現豊か
な演奏を可能にする発明等（例えば、特開平７−２４４
４７９号公報に開示された発明等）とは、着想等が異な
ることに留意されたい。

【００４４】また、上記のようにｎチャネルＭＯＳＦＥ
Ｔ１３０−１〜３２を２μｓの時間間隔でオフ状態から
オン状態に切り換え、ソレノイド１１０−１〜３２を駆
動するため、ｎチャネルＭＯＳＦＥＴ１３０のスイッチ
ング状態を切り換える際にＰＷＭ信号生成回路に流れる
スイッチング電流は、１チャネルずつ分散され、スイッ
チング状態を切り換えるべきｎチャネルＭＯＳＦＥＴ１
３０の数（すなわち、チャネル数）によらず一定に保た
れる。一方、ＰＷＭ信号の生成に必要な電力は、徐々に
増大していくため、ｎチャネルＭＯＳＦＥＴ１３０−１
〜３２を同時にオフ状態からオン状態へ切り換えてソレ
ノイド１１０−１〜３２を駆動する場合と比較して、電
圧降下による影響を小さくすることが可能となる。

【００４５】Ｂ．変形例 以上この発明の一実施形態について説明したが、上記実
施形態はあくまで例示であり、上記実施形態に対して
は、本発明の趣旨から逸脱しない範囲で様々な変形を加
えることができる。変形例としては、例えば以下のよう
なものが考えられる。

【００４６】＜変形例１＞図７（ａ）は、本実施形態に
係る第１ＰＷＭ信号生成回路２６０の概略構成を示す図
であり、図７（ｂ）は、変形例１に係る第１ＰＷＭ信号
生成回路３６０の概略構成を示す図である。なお、図７
においては、説明の理解を容易にするために、各第１Ｐ
ＷＭ信号生成回路を構成する９ビットカウンタ及び演算
回路のみを図示し、他の構成要素（コンパレータ等）は
省略している。

【００４７】上述した本実施形態では、図７（ａ）に示
すように３１個の演算回路２６３−１〜３１を直列に接
続して第１ＰＷＭ信号生成回路２６０を形成した場合に
ついて説明を行った。しかしながら、このように多数の
演算回路２６３を直列に接続した場合には、演算による
遅延時間が無視できない程度に大きくなり、また後段の
演算回路２６３に入力される信号波形が大きく乱れてし
まう等の問題が生じる。そこで、変形例１では、図７
（ｂ）に示すように直列に接続する演算回路の個数を最
大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成す
ることで、上記問題を解消する。

【００４８】図７（ｂ）に示すように、第１ＰＷＭ信号
生成回路３６０には、演算回路３６３−１〜７が設けら
れている。なお、各演算回路３６３−ｋ（ｋ＝１〜７）
は、それぞれ前掲図２に示す演算回路２６３−４＊ｋ
（ｋ＝１〜７）の代わりに設けられた演算回路である。
演算回路３６３−１には、演算回路２６３−５〜７が直
列に接続され、演算回路３６３−２には、演算回路２６
３−９〜１１が直列に接続され、・・・、演算回路３６３
−７には、演算回路２６３−２９〜３１が直列に接続さ
れ、各演算回路３６３−１〜７にはそれぞれ９ビットカ
ウンタ２６２のカウント値が入力される。

【００４９】各演算回路３６３−ｋ（ｋ＝１〜７）は、
９ビットカウンタ２６２のカウント値を受け取ると、そ
れぞれカウント値から「６４＊ｋ（ｋ＝１〜７）」を減
算する処理を実行する。具体的には、演算回路３６３−
１は、９ビットカウンタ２６２のカウント値を受け取る
と、前掲図３に示すステップＳ２の代わりに、カウント
値から「６４」を減算するステップを実行し、同様に、
演算回路３６３−２は、９ビットカウンタ２６２のカウ
ント値を受け取ると、ステップＳ２の代わりに、カウン
ト値から「１２８」を減算するステップを実行し、・・
・、演算回路３６３−７は、９ビットカウンタ２６２の
カウント値を受け取ると、ステップＳ２の代わりに、カ
ウント値から「４４８」を減算するステップを実行す
る。なお、各演算回路３６３−１〜７が実行する他のス
テップ（例えば、ステップＳ３等）については、上述し
た本実施形態と同様に説明することができるため、割愛
する。

【００５０】各演算回路３６３−１〜７がこのような処
理を実行することにより、前掲図４に示す演算値と同様
の演算値を得ることができ、これにより前掲図６に示す
ＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（Ｃ
Ｈ１〜ＣＨ３２）を得ることができる。以上説明したよ
うに、直列に接続する演算回路の個数を最大４個に抑え
て第１ＰＷＭ信号生成回路３６０を形成することも可能
である。なお、直列に接続する演算回路の個数を最大何
個に設定するか等（例えば、直列に接続する演算回路の
個数を不均一に設定する等）は、ＰＷＭ信号生成回路の
設計等に応じて任意に変更可能である。

【００５１】＜変形例２＞図８は、変形例２に係る第１
ＰＷＭ生成信号回路４６０の構成を示す図である。第１
ＰＷＭ生成信号回路４６０は、前掲図２に示す演算回路
２６３−ｋ（ｋ＝１〜３１）の代わりに遅延回路４６３
−ｋ（ｋ＝１〜３１）を設けた構成となっている。その
他の構成は、図２に示す第１ＰＷＭ信号生成回路２６０
と同様であるため、対応する部分には同一符号を付し、
説明を省略する。

【００５２】各遅延回路４６３は、それぞれ１６個の遅
延器を直列接続することによって構成されている。遅延
回路４６３−１は、９ビットカウンタ２６２からカウン
ト値「１６」を受け取ると、最終段の遅延器（図示略）
に格納されているカウント値「０」をコンパレータ２６
４−２及び遅延回路４６３−２に出力し、遅延回路４６
３−２は、遅延回路４６３−１からカウント値「１６」
を受け取ると、最終段の遅延器（図示略）に格納されて
いるカウント値「０」をコンパレータ２６４−３及び遅
延回路４６３−３に出力し、・・・、遅延回路４６３−３
１は、遅延回路４６３−３０からカウント値「１６」を
受け取ると、最終段の遅延器（図示略）に格納されてい
るカウント値「０」をコンパレータ２６４−３２に出力
する。

【００５３】各遅延回路４６３−１〜３１がこのような
処理を実行することにより、各遅延回路４６３−１〜３
１から出力されるカウント値は、それぞれ前掲図４に示
す各演算回路２６４−１〜３１から出力される演算値と
同様となり、これにより前掲図６に示すＰＷＭ信号（Ｃ
Ｈ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３
２）を得ることができる。以上説明したように、演算回
路２６３の代わりに遅延回路４６３を設けて第１ＰＷＭ
信号生成回路４６０を構成することも可能である。

【００５４】上述した本実施形態では、各ＰＷＭ信号
（ＣＨ１〜ＣＨ３２）が２μｓの時間間隔で順次立ち上
がっていく場合について説明したが、この時間間隔をど
のように設定するかは、ＰＷＭ信号生成回路２５０の設
計等に応じて任意に変更可能である。また、スイッチン
グ素子のスイッチング状態を切り換えるために必要な時
間や時間間隔は、必ずしも均一である必要はなく、不均
一に設定することも可能である。また、各ＰＷＭ信号
（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、最大６２
μｓになるように設定したが、この立ち上がり時間差の
最大値をどのような値に設定するかは、ＰＷＭ信号生成
回路２５０の設計等に応じて任意に変更可能である。

【００５５】また、スイッチング素子として、トランジ
スタを利用した場合には、スイッチング状態を切り換え
るために必要な通電時間が１０数μｓ程度であるため、
各チャネルについて１０数μｓ以上の時間をずらすよう
にすれば良い。また、本実施形態では、全てのチャネル
（３２チャネル）を制御したが、例えば５つ程度のチャ
ネルを制御してずらし時間を確保するようにしても良
い。また、本実施形態では、自動ピアノ２００に設けら
れた全てのソレノイド１１０を同時に駆動する場合につ
いて説明したが、必ずしも全てのソレノイド１１０を同
時に駆動する場合に限定する趣旨ではない。すなわち、
本発明は、複数のソレノイドのうち、同時に少なくとも
２つ以上のソレノイドを駆動する場合であれば、どのよ
うな場合にも適用可能である。また、上述した本実施形
態では、１チャネル毎に２μｓのずらし時間を設定した
が、２チャネル毎、４チャネル毎等、数チャネル毎に該
ずらし時間を設定しても良い。また、２チャネル毎にず
らした後、４チャネル毎にずらす等、ずらすチャネルの
数を適宜変更するようにしても良い。

【００５６】また、上述した本実施形態では、ＰＷＭ信
号信号生成回路２５０から供給されるＰＷＭ信号に応じ
てスイッチング状態を切り換えるスイッチ手段として、
ｎチャネルＭＯＳＦＥＴ１３０を例示したが、寄生容量
を有するスイッチング素子であれば、どのようなスイッ
チング素子にも適用可能である。また、本実施形態で
は、９ビットカウンタ２６２を例示したが、何ビットカ
ウンタを用いるかは、ＰＷＭ信号生成回路の設計等に応
じて適宜変更可能である。

【００５７】また、上述した本実施形態では、各鍵１を
突き上げ駆動するアクチュエータとして、ソレノイド１
１０を例示したが、供給される電源電圧に応じて各鍵１
を突き上げ駆動するものであれば、どのようなものにも
適用可能である。また、ソレノイドの駆動対象として、
該鍵１のほか、例えば自動ピアノ２００のペダル（図示
略）等にも適用可能である。

【００５８】また、上述した本実施形態では、自動ピア
ノ２００を例に説明したが、オルガン、チェンバロ等、
複数のアクチュエータを用いて自動演奏が可能なあらゆ
る鍵盤楽器に適用可能である。なお、本発明は、鍵盤楽
器に限らず、例えば複数のアクチュエータを用いて複数
の部材を同時に駆動することが可能な電子楽器等、あら
ゆる電子機器に適用可能である。

【００５９】また、上述した自動ピアノ２００に係る諸
機能（例えば、ＰＷＭ信号生成回路２５０に係る機能
等）をソフトウェアによって実現することも可能であ
る。具体的には、記録媒体（例えば、ＣＤ−ＲＯＭ等）
から自動ピアノ２００に演算処理（図３等参照）に係る
プログラムをインストールする、あるいは該ソフトウェ
アを備えたサーバから種々のネットワーク（例えば、イ
ンターネット等）を介して自動ピアノ２００にインスト
ールする。このように、上述した諸機能をソフトウェア
によって実現することも可能である。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
複数のアクチュエータを同時に駆動する場合において、
大きなスパイクノイズの発生や電圧降下による影響を抑
制することが可能となる。

【図面の簡単な説明】

【図１】 本実施形態における自動ピアノの構成を示す
図である。

【図２】 同実施形態に係る第１ＰＷＭ信号生成回路の
構成を示す図である。

【図３】 同実施形態に係る演算処理のフローを示す図
である。

【図４】 同実施形態に係る９ビットカウンタ及び演算
回路から出力されるカウント値及び演算値を示す図であ
る。

【図５】 同実施形態に係るカウント値若しくは演算値
と、ＰＷＭ信号との関係を示すタイミングチャートであ
る。

【図６】 同実施形態に係るＰＷＭ信号のタイミングチ
ャートを示す図である。

【図７】 変形例１に係る第１ＰＷＭ信号生成回路を説
明するための図である。

【図８】 変形例２に係る第１ＰＷＭ信号生成回路を説
明するための図である。

【図９】 鍵駆動制御装置の構成を示す図である。

【図１０】 ＰＷＭ信号のタイミングチャートを示す図
である。

【符号の説明】

１１０・・・ソレノイド、１３０・・・ｎチャネルＭＯ
ＳＦＥＴ、２００・・・自動ピアノ、２１１・・・記憶
装置、２４０・・・コントローラ、２５０・・・ＰＷＭ
信号生成回路、２６０、３６０、４６０・・・第１ＰＷ
Ｍ信号生成回路、２７０・・・第２ＰＷＭ信号生成回
路、２８０・・・第３ＰＷＭ信号生成回路、３００・・
・鍵駆動制御装置、２６１・・・ラッチ回路、２６２・
・・９ビットカウンタ、２６３、３６３・・・演算回
路、２６４・・・コンパレータ、４６３・・・遅延回
路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のアクチュエータのそれぞれに対応
   して設けられ、供給される駆動信号に応じてオン／オフ
   状態を切り換える複数のスイッチ手段と、 前記複数のアクチュエータのうち、同時に少なくとも２
   つ以上のアクチュエータの駆動状態を変化させるべき指
   令が入力された場合、駆動状態を変化させるべきアクチ
   ュエータに対応して設けられた各スイッチ手段のスイッ
   チング状態を切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給するスイッチング制御手段とを具備するこ
   とをアクチュエータ駆動制御装置。
2. 【請求項２】 前記駆動信号は、パルス幅変調された駆
   動信号であり、 前記スイッチング制御手段は、複数のアクチュエータの
   うち、同時に少なくとも２つ以上のアクチュエータを駆
   動すべき指令が入力された場合、駆動すべきアクチュエ
   ータに対応して設けられた各スイッチ手段をオフ状態か
   らオン状態に切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給することを特徴とする請求項１に記載のア
   クチュエータ駆動制御装置。
3. 【請求項３】 鍵盤楽器の各鍵に対応して設けられ、供
   給される電源電圧に応じて対応する鍵を突き上げ駆動す
   る複数のアクチュエータと、 複数のアクチュエータのそれぞれに対応して設けられ、
   供給される駆動信号に応じてオン／オフ状態を切り換え
   ることにより、対応するアクチュエータに対する電源電
   圧の供給を制御する複数のスイッチ手段と、 前記複数のアクチュエータのうち、同時に少なくとも２
   つ以上のアクチュエータの駆動状態を変化させるべき指
   令が入力された場合、駆動状態を変化させるべきアクチ
   ュエータに対応して設けられた各スイッチ手段のスイッ
   チング状態を切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給するスイッチング制御手段とを具備するこ
   とを特徴とする鍵盤楽器の鍵駆動制御装置。
4. 【請求項４】 複数のアクチュエータのそれぞれに対応
   して設けられた各スイッチ手段に対し、駆動信号を供給
   して当該スイッチ手段のオン／オフ状態を切り換えるこ
   とにより、各アクチュエータの駆動を制御するアクチュ
   エータ駆動制御装置であって、 前記複数のアクチュエータのうち、同時に少なくとも２
   つ以上のアクチュエータの駆動状態を変化させるべき指
   令が入力された場合、駆動状態を変化させるべきアクチ
   ュエータに対応して設けられた各スイッチ手段のスイッ
   チング状態を切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給するスイッチング制御手段を具備すること
   を特徴とするアクチュエータ駆動制御装置。
5. 【請求項５】 複数のアクチュエータのそれぞれに対応
   して設けられた各スイッチ手段に対し、駆動信号を供給
   して当該スイッチ手段のオン／オフ状態を切り換えるこ
   とにより、各アクチュエータの駆動を制御するアクチュ
   エータ駆動制御方法であって、 前記複数のアクチュエータのうち、同時に少なくとも２
   つ以上のアクチュエータの駆動状態を変化させるべき指
   令が入力された場合、駆動状態を変化させるべきアクチ
   ュエータに対応して設けられた各スイッチ手段のスイッ
   チング状態を切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給することを特徴とするアクチュエータ駆動
   制御方法。
6. 【請求項６】 複数のアクチュエータのそれぞれに対応
   して設けられた各スイッチ手段に対し、駆動信号を供給
   して当該スイッチ手段のオン／オフ状態を切り換えるこ
   とにより、各アクチュエータの駆動を制御するアクチュ
   エータ駆動制御装置のコンピュータに、 前記複数のアクチュエータのうち、同時に少なくとも２
   つ以上のアクチュエータの駆動状態を変化させるべき指
   令が入力された場合、駆動状態を変化させるべきアクチ
   ュエータに対応して設けられた各スイッチ手段のスイッ
   チング状態を切り換えるための前記駆動信号を生成し、
   生成した駆動信号を前記各スイッチ手段にタイミングを
   ずらして供給する機能を実現させることを特徴とするア
   クチュエータ駆動制御プログラム。