JP2003174363A

JP2003174363A - センサ信号処理装置およびセンサ信号処理方法

Info

Publication number: JP2003174363A
Application number: JP2001370571A
Authority: JP
Inventors: Koji Shirai; 浩司白井; Hikari Watanabe; 光渡辺
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2001-12-04
Filing date: 2001-12-04
Publication date: 2003-06-20
Anticipated expiration: 2021-12-04
Also published as: JP3896832B2

Abstract

(57)【要約】【課題】本発明は、センサ信号処理装置およびセンサ
信号処理方法に関し、ＡＤ変換後の出力の信頼性を確保
することを目的とする。【解決手段】センサ素子２２〜２６の出力する各アナ
ログ信号がそれぞれ変換された各１ビットディジタル信
号とクロックパルス信号とを重畳した４ビットディジタ
ルデータを多値のアナログ多重信号に変換し、Ａ／Ｄ変
換器６２に供給する。Ａ／Ｄ変換器６２に、そのアナロ
グ多重信号が一定値に維持されるべき期間である一のト
リガから次のトリガまでの期間中に、複数回のＡＤ変換
を実行させる。そして、Ａ／Ｄ変換器６２の出力に接続
する信号比較部７０に、それら複数回のＡＤ変換が行わ
れた結果としてそれぞれ得られた４ビットディジタルデ
ータ同士の多数決に基づいて、Ａ／Ｄ変換器６２による
出力としてのディジタルデータを確定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、センサ信号処理装
置およびセンサ信号処理方法に係り、特に、センサ素子
の出力する物理量を検出するうえで好適なセンサ信号処
理装置およびセンサ信号処理方法に関する。

【０００２】

【従来の技術】従来より、例えば特許第３１９１０６０
号公報に開示される如く、センサ素子の出力する物理量
に応じたアナログ入力信号をディジタル信号に変換する
センサ信号処理装置が知られている。この装置は、ΔΣ
変調器を備えており、そのΔΣ変調器を用いてアナログ
入力信号を所定周期でサンプリングしてディジタル信号
に変換する。ΔΣ変調器は、出力と入力との差を積分
し、この積分後の出力が最小となるようにフィードバッ
ク制御する。ΔΣ変調器により変換されたディジタル信
号は、ディジタルフィルタ処理された後に、演算処理さ
れる。従って、上記従来のセンサ信号処理装置によれ
ば、ＡＤ変換が行われる際の外乱ノイズや量子化誤差等
のノイズ成分を除去することができ、ＡＤ変換の高精度
化を図ることができる。

【０００３】

【発明が解決しようとする課題】ところで、上記従来の
装置の如くセンサ素子の出力する物理量に応じたアナロ
グ入力信号がディジタル信号に変換される構成では、入
力データの取りこぼしやノイズ重畳等に起因して真値が
得られない事態が生ずることがある。特に、複数のセン
サ素子によるアナログ入力信号がそれぞれディジタル信
号に変換された後に、それら複数のディジタル信号がア
ナログ多重信号にＤＡ変換され、そのアナログ多重信号
がディジタル信号に変換される構成では、アナログ多重
信号のノイズマージンが小さいため、ディジタル信号と
しての真値が得られない可能性が高くなる。

【０００４】このようにディジタル信号としての真値が
得られない事態が発生すると、そのＡＤ変換後のディジ
タル信号のデータ列が各センサ素子の出力を正確に示し
たものとならなくなり、センサ素子の出力としての信頼
性が低下してしまう。特に、ＡＤ変換が、出力をフィー
ドバックしその前後の出力に影響を与え或いは受けつつ
ＡＤ変換を行うΔΣ変調器を用いて行われる構成では、
ディジタル信号のデータ列はその前後で関連性を有する
ため、上記の事態が生ずると、そのデータ列がセンサ素
子の出力に応じたものと全く異なるものとなってしま
う。

【０００５】また、Ａ／Ｄ変換器は、一般に、複数の入
力ポートを有しており、サンプリング周期の間に各入力
ポートに入力されるアナログ入力信号を順にＡＤ変換す
るが、センサ素子による物理量を正確に検出するために
は、それらの入力ポートのオープン故障を検出する必要
がある。しかしながら、各入力ポートのアナログ入力信
号が順にＡＤ変換される構成では、オープン故障してい
る入力ポートについてのＡＤ変換が行われる際にその前
にＡＤ変換された入力ポートのアナログ値が残存してい
る可能性があり、このため、オープン故障検出を精度よ
く行うことができないおそれがある。そこで、前回にＡ
Ｄ変換されたアナログ値を放電させることで上記した不
都合を解決するために、各入力ポートのアナログ入力信
号をＡＤ変換する前に接地電圧からの信号をＡＤ変換す
ることが考えられる。

【０００６】しかしながら、各入力ポートのアナログ入
力信号をＡＤ変換する前に常に接地端子からの信号をＡ
Ｄ変換する構成では、ＡＤ変換の処理回数が、各入力ポ
ートに入力されるアナログ入力信号の数の倍となり、信
号の処理負担が増大してしまう。

【０００７】本発明は、上述の点に鑑みてなされたもの
であり、ＡＤ変換後の出力の信頼性を確保することが可
能なセンサ信号処理装置およびセンサ信号処理方法を提
供することを第１の目的とし、ＡＤ変換による信号の処
理負担を増大させることなく、入力ポートのオープン故
障検出を精度よく行うことが可能なセンサ信号処理装置
およびセンサ信号処理方法を提供することを第２の目的
とする。

【０００８】

【課題を解決するための手段】上記第１の目的は、請求
項１に記載する如く、センサ素子の出力する物理量に応
じたアナログ信号を、同一レベルが所定時間継続して保
持される変調波信号に変換する変調手段と、前記変調手
段から供給された変調波信号を２値化ディジタル信号に
変換するＡＤ変換手段と、を備えるセンサ信号処理装置
であって、前記ＡＤ変換手段は、前記変調手段から供給
された変調波信号の２値化ディジタル信号への変換を前
記所定時間中に複数回行うと共に、該所定時間中におけ
る複数回の変換結果に基づいて出力すべき２値化ディジ
タル信号を設定するセンサ信号処理装置により達成され
る。

【０００９】また、上記第１の目的は、請求項１５に記
載する如く、センサ素子の出力する物理量に応じたアナ
ログ信号を、同一レベルが所定時間継続して保持される
変調波信号に変換する変調工程と、前記変調工程から供
給された変調波信号を２値化ディジタル信号に変換する
ＡＤ変換工程と、を備えるセンサ信号処理方法であっ
て、前記ＡＤ変換工程は、前記変調工程から供給された
変調波信号の２値化ディジタル信号への変換を前記所定
時間中に複数回行うと共に、該所定時間中における複数
回の変換結果に基づいて出力すべき２値化ディジタル信
号を設定するセンサ信号処理方法により達成される。

【００１０】請求項１及び１５記載の発明において、変
調手段又は工程からＡＤ変換手段又は工程に供給された
変調波信号の２値化ディジタル信号へのＡＤ変換は、そ
の変調波信号が同一レベルに継続して保持される時間中
に複数回行われる。そして、ＡＤ変換手段又は工程から
出力すべき２値化ディジタル信号は、それら複数回のＡ
Ｄ変換結果に基づいて設定される。このように複数回の
ＡＤ変換の結果に基づいて出力すべき２値化ディジタル
信号が確定されれば、唯一回のＡＤ変換の結果に基づい
て２値化ディジタル信号が確定される場合に比して、全
体的にＡＤ変換が精度よく行われることとなり、その出
力の信頼性が確保される。

【００１１】この場合、請求項２に記載する如く、請求
項１記載のセンサ信号処理装置において、前記ＡＤ変換
手段は、前記所定時間中に複数回変換した結果としてそ
れぞれ得られた２値化ディジタル信号同士の多数決に基
づいて、該所定時間における出力すべき２値化ディジタ
ル信号を設定することとすればよい。

【００１２】尚、出力される２値化ディジタル信号の設
定が複数回のＡＤ変換による多数決に基づいてなされる
構成において、所定時間中に行われるべき複数回のＡＤ
変換のうちその過半数のＡＤ変換で互いに一致する２値
化ディジタル信号が得られた場合には、以後のＡＤ変換
の結果にかかわらず、出力される２値化ディジタル信号
が変化することはない。

【００１３】従って、請求項３に記載する如く、請求項
２記載のセンサ信号処理装置において、前記ＡＤ変換手
段は、前記所定時間中に変換した結果として互いに一致
する２値化ディジタル信号の得られた回数が前記複数回
の過半数となった後には、該所定時間中における残り
の、前記変調手段から供給された変調波信号の２値化デ
ィジタル信号への変換を行わないこととすれば、無駄に
ＡＤ変換が行われるのを回避することができ、処理負荷
の軽減を図ることができる。

【００１４】また、請求項４に記載する如く、請求項２
記載のセンサ信号処理装置において、前記ＡＤ変換手段
は、前記所定時間中に変換した結果として互いに一致す
る２値化ディジタル信号の得られた回数が前記複数回の
過半数となった後には、以後に該所定時間中に変換した
結果として得られた２値化ディジタル信号の一致／不一
致の判別を行わないこととすれば、無駄に２値化ディジ
タル信号の一致／不一致の判別が行われるのを回避する
ことができ、処理負荷の軽減を図ることができる。

【００１５】ところで、所定時間中に複数回ＡＤ変換し
た結果としてそれぞれ得られた２値化ディジタル信号が
互いに一致しない場合には、何れの２値化ディジタル信
号も信頼性が低下しているため、データとして取り扱う
ことは適切でない。

【００１６】従って、請求項５に記載する如く、請求項
１記載のセンサ信号処理装置において、前記ＡＤ変換手
段は、前記所定時間中に複数回変換した結果としてそれ
ぞれ得られた２値化ディジタル信号が互いに一致しない
場合には、該所定時間における出力すべき２値化ディジ
タル信号を設定しないこととすれば、ＡＤ変換による出
力の信頼性を確実に確保することができる。

【００１７】但し、請求項６に記載する如く、請求項１
記載のセンサ信号処理装置において、前記ＡＤ変換手段
は、前記所定時間中に複数回変換した結果としてそれぞ
れ得られた２値化ディジタル信号が互いに一致しない場
合には、該複数の２値化ディジタル信号の平均値または
中間値を、該所定時間における出力すべき２値化ディジ
タル信号として設定することとすれば、２値化ディジタ
ル信号の信頼性が低下する事態を最小限に抑制すること
ができる。

【００１８】これらの場合、請求項７に記載する如く、
請求項１乃至６の何れか一項記載のセンサ信号処理装置
において、前記ＡＤ変換手段から供給された２値化ディ
ジタル信号を、前記所定時間よりも長い時間幅当たりで
平均化するフィルタ手段を備えることとしてもよい。

【００１９】また、請求項８に記載する如く、請求項１
乃至７の何れか一項記載のセンサ信号処理装置におい
て、前記変調手段は、前記アナログ信号とハイ／ローの
パルス幅がそれぞれ前記所定時間であるクロックパルス
信号とが重畳された多重信号を前記変調波信号に変換す
ることとすれば、変調手段とＡＤ変換手段とを、ポート
の数を増大させることなく同期させることができる。

【００２０】尚、アナログ信号とクロックパルス信号と
が重畳された多重信号が変調波信号に変換される構成に
おいて、ＡＤ変換した結果として得られた２値化ディジ
タル信号の一致する状態がクロックパルス信号のパルス
幅を超えて継続する場合には、何らかのシステム異常に
起因して変調手段による変換またはＡＤ変換手段による
変換が正常に行われていないと判断できる。

【００２１】従って、請求項９に記載する如く、請求項
８記載のセンサ信号処理装置において、前記ＡＤ変換手
段は、変換した結果として得られた２値化ディジタル信
号の一致する状態が前記所定時間を超えて継続する場合
には、出力すべき２値化ディジタル信号を設定しないこ
ととすれば、ＡＤ変換による出力の信頼性を確実に確保
することができる。

【００２２】また、上記第２の目的は、請求項１０に記
載する如く、センサ素子の出力する物理量に応じたアナ
ログ信号とハイ／ローのパルス幅がそれぞれ所定時間で
あるクロックパルス信号とが重畳された多重信号を、同
一レベルが前記所定時間継続して保持される変調波信号
に変換する変調手段と、前記変調手段に接続する入力ポ
ートを有し、該変調手段から該入力ポートを介して供給
された変調波信号を２値化ディジタル信号に変換するＡ
Ｄ変換手段と、を備えるセンサ信号処理装置であって、
前記入力ポートに前記クロックパルス信号のハイを示す
変調波信号とローを示す変調波信号とが前記所定時間ご
とに交互に現れるか否かに基づいて該入力ポートのオー
プン故障を検出する故障検出手段を備えるセンサ信号処
理装置により達成される。

【００２３】請求項１０記載の発明において、アナログ
信号とハイ／ローのパルス幅がそれぞれ所定時間である
クロックパルス信号とが重畳された多重信号が変調され
た変調波信号は、入力ポートを介してＡＤ変換手段に供
給される。変調波信号は、同一レベルが前記所定時間継
続して保持される信号であるので、正常時には、入力ポ
ートに、クロックパルス信号のハイを示す変調波信号と
ローを示す変調波信号とが所定時間ごとに交互に現れ
る。一方、入力ポートがオープン故障している場合に
は、それらの変調波信号が所定時間ごとに交互に現れな
い。従って、入力ポートに、クロックパルス信号のハイ
を示す変調波信号とローを示す変調波信号とが所定時間
ごとに交互に現れるか否かに基づいて入力ポートのオー
プン故障を検出できる。

【００２４】また、上記第２の目的は、請求項１１に記
載する如く、複数のセンサ素子がそれぞれ出力する物理
量に応じたアナログ信号とハイ／ローが繰り返されるク
ロックパルス信号とが重畳された多重信号をそれぞれ所
定の変調波信号に変換する変調手段と、前記変調手段に
接続する前記各多重信号に対応した複数の入力ポートを
有し、該変調手段から該複数の入力ポートを介して供給
された変調波信号を２値化ディジタル信号に変換するＡ
Ｄ変換手段と、を備えるセンサ信号処理装置であって、
前記ＡＤ変換手段は、一の入力ポートを介して供給され
た変調波信号を２値化ディジタル信号に変換した後、他
の入力ポートを介して供給される変調波信号を２値化デ
ィジタル信号に変換する前に、前記クロックパルス信号
のハイを示す変調波信号およびローを示す変調波信号の
何れか一方と同一のレベルを有する基準信号を２値化デ
ィジタル信号に変換すると共に、前記ＡＤ変換手段によ
り変換される信号の変化に基づいて前記入力ポートのオ
ープン故障を検出する故障検出手段を備えるセンサ信号
処理装置により達成される。

【００２５】請求項１１記載の発明において、変調波信
号は、クロックパルス信号のハイ及びローにそれぞれ対
応した信号であるので、正常時には、入力ポートごと
に、クロックパルス信号のハイを示す変調波信号とロー
を示す変調波信号とが交互に現れる。一方、入力ポート
がオープン故障している場合には、それらの変調波信号
が交互に現れない。仮に、２種類の変調波信号が連続し
てＡＤ変換されるものとすると、オープン故障が生じて
いる入力ポートについてのＡＤ変換が行われる際にその
前にＡＤ変換された入力ポートの信号が残存している可
能性があり、このため、オープン故障検出を精度よく行
うことができないおそれがある。

【００２６】これに対して、本発明においては、一の入
力ポートを介する変調波信号がＡＤ変換された後、他の
入力ポートを介する変調波信号がＡＤ変換される前に、
クロックパルス信号のハイを示す変調波信号およびロー
を示す変調波信号の何れか一方と同一のレベルを有する
基準信号がＡＤ変換される。この場合には、基準信号が
ＡＤ変換されることにより、一の入力ポートの信号が放
電されると共に、その後に他の入力ポートを介する変調
波信号がＡＤ変換される際にその他の入力ポートに基準
信号が残存していても、その基準信号が他の入力ポート
のオープン故障検出に影響を与えることはない。従っ
て、各入力ポートについてのＡＤ変換手段により変換さ
れる信号の変化に基づいて各入力ポートのオープン故障
を検出できる。

【００２７】この場合、請求項１２に記載する如く、請
求項１１記載のセンサ信号処理装置において、前記ＡＤ
変換手段は、また、接地電圧とは異なる所定電圧が供給
される補助ポートを有し、該補助ポートに供給された前
記所定電圧を前記基準信号として２値化ディジタル信号
に変換することとしてもよい。

【００２８】尚、請求項１３に記載する如く、請求項１
２記載のセンサ信号処理装置において、前記補助ポート
が、前記一の入力ポートと前記他の入力ポートとの間に
隣接して配置されていることとすれば、高性能の処理装
置を用いることなく複数の入力ポートについて高精度の
オープン故障検出を実現することができる。

【００２９】これらの場合、請求項１４に記載する如
く、請求項１乃至１３の何れか一項記載のセンサ信号処
理装置において、前記変調手段がΔΣ変調器を有するこ
ととしてもよい。

【００３０】

【発明の実施の形態】図１は、本発明の一実施例である
車両に搭載されるセンサ信号処理装置２０のシステム構
成図を示す。図１に示す如く、本実施例のセンサ信号処
理装置２０は、例えばヨーレートＹＡＷや加速度Ｇ，温
度ＴＨ等のアナログ量に応じた電気的なアナログ信号を
出力する複数（具体的には６個）のセンサ素子２２〜３
２を備えている。センサ素子２２〜２６にはセンサ信号
処理ＩＣ３４が、センサ素子２８〜３２にはセンサ信号
処理ＩＣ３６が、それぞれ接続されている。

【００３１】センサ信号処理ＩＣ３４，３６にはそれぞ
れ、所定周期（例えば１２５μｓ＝８ｋＨｚ）Ｔ０でト
リガを発生するトリガ信号発生器（図示せず）が接続さ
れている。センサ信号処理ＩＣ３４はクロック信号発生
器３８を、センサ信号処理ＩＣ３６はクロック信号発生
器４０を、それぞれ内蔵している。クロック信号発生器
３８，４０は、トリガ信号発生器から供給されるトリガ
に基づいて、ハイ／ローのパルス幅がそれぞれ１２５μ
ｓであるクロックパルス信号、すなわち、周波数が４ｋ
Ｈｚであるクロックパルス信号を発生する。センサ信号
処理ＩＣ３４は、クロック信号発生器３８で発生される
クロックパルス信号を基準にして、センサ素子２２〜２
６の出力するアナログ信号をアナログ多重信号に変換す
る。また、センサ信号処理ＩＣ３６は、クロック信号発
生器４０で発生されるクロックパルス信号を基準にし
て、センサ素子２８〜３２の出力するアナログ信号をア
ナログ多重信号に変換する。

【００３２】すなわち、センサ信号処理ＩＣ３４は、セ
ンサ素子２２〜２６にそれぞれ対応して接続するΔΣ変
調器４２〜４６を備えている。ΔΣ変調器４２〜４６に
はそれぞれ、上記したトリガ信号発生器が接続されてお
り、トリガが供給されている。また、センサ信号処理Ｉ
Ｃ３６は、センサ素子２８〜３２にそれぞれ対応して接
続するΔΣ変調器４８〜５２を備えている。ΔΣ変調器
４８〜５２にもそれぞれ、トリガ信号発生器が接続され
ており、トリガが供給されている。各ΔΣ変調器４２〜
５２はそれぞれ、接続するセンサ素子２２〜３２の出力
するアナログ信号をトリガの周期Ｔ０よりも長い一定時
間間隔ごとにサンプリングして、トリガ周期Ｔ０のディ
ジタル信号に変換する。

【００３３】センサ信号処理ＩＣ３４は、また、各ΔΣ
変調器４２〜４６及びクロック信号発生器３８に接続す
る４ビットＤ／Ａ変換器５４を備えている。また、セン
サ信号処理ＩＣ３６は、各ΔΣ変調器４８〜５２及びク
ロック信号発生器４０に接続する４ビットＤ／Ａ変換器
５６を備えている。４ビットＤ／Ａ変換器５４は、各Δ
Σ変調器４２〜４６によりそれぞれ変換された１ビット
ディジタル信号を重畳し、かつ、クロック信号発生器３
８から供給されるクロックパルス信号をも重畳した４ビ
ットディジタルデータをアナログ信号に変換する。ま
た、４ビットＤ／Ａ変換器５６は、各ΔΣ変調器４８〜
５２によりそれぞれ変換された１ビットディジタル信号
を重畳し、かつ、クロック信号発生器４０から供給され
るクロックパルス信号をも重畳した４ビットディジタル
データをアナログ信号に変換する。

【００３４】図２は、本実施例のセンサ信号処理装置２
０が備えるセンサ信号処理ＩＣ３４，３６の内部構成図
を示す。尚、センサ信号処理ＩＣ３４と３６とは同一の
内部構成を有しているため、図２には、それらの代表と
してセンサ信号処理ＩＣ３４の内部構成のみを示してい
る。上記した４ビットＤ／Ａ変換器５４は、図２に示す
如く、抵抗Ｒ（例えばＲ＝１０ｋΩ）と抵抗２Ｒとによ
り回路網が構成されたラダー型Ｄ／Ａ変換器である。４
ビットＤ／Ａ変換器５４は、クロック信号発生器３８か
ら供給されるクロックパルス信号を最上位ビットとし、
かつ、ヨーレートＹＡＷ、加速度Ｇ、及び温度ＴＨに応
じたアナログ信号をそれぞれ変換するΔΣ変調器４２〜
４６から供給される各ディジタル信号を下位のビットと
する４ビットディジタルデータを、基準電圧（例えば電
源電圧ＶＣＣ＝５Ｖ）と“０”からオフセットされたＶ
ＣＣ／３２との間における１６値のアナログ電圧に変換
し、そのアナログ電圧を１ピンで出力する。

【００３５】図３は、図２に示す４ビットＤ／Ａ変換器
５４の動作を説明するための図を示す。図３（Ａ）には
４ビットＤ／Ａ変換器５４に入力される４ビットディジ
タルデータ列の一例が、また、図３（Ｂ）には図３
（Ａ）に示す状況下で４ビットＤ／Ａ変換器５４から出
力される出力電圧が、それぞれ時間変化を伴って示され
ている。

【００３６】例えばクロックパルス信号が“０”であ
り、かつ、ヨーレートＹＡＷのディジタルデータと加速
度Ｇのディジタルデータと温度ＴＨのディジタルデータ
との組み合わせが（０，０，０）である場合は、４ビッ
トＤ／Ａ変換器５４に（０，０，０，０）のディジタル
信号が入力され、約０．１５６Ｖのアナログ電圧に変換
される。また、クロックパルス信号が“０”であり、か
つ、ヨーレートＹＡＷ、加速度Ｇ、及び温度ＴＨのディ
ジタルデータの組み合わせが（１，１，１）である場合
は、４ビットＤ／Ａ変換器５４に（０，１，１，１）の
ディジタル信号が入力され、約２．３４４Ｖのアナログ
電圧に変換される。一方、クロックパルス信号が“１”
であり、かつ、ヨーレートＹＡＷ、加速度Ｇ、及び温度
ＴＨのディジタルデータの組み合わせが（０，０，１）
である場合は、４ビットＤ／Ａ変換器５４に（１，０，
０，１）のディジタル信号が入力され、約２．９６９Ｖ
のアナログ電圧に変換される。また、クロックパルス信
号が“１”であり、かつ、ヨーレートＹＡＷ、加速度
Ｇ、及び温度ＴＨのディジタルデータの組み合わせが
（１，０，０）である場合は、４ビットＤ／Ａ変換器５
４に（１，１，０，０）のディジタル信号が入力され、
約３．９０６Ｖのアナログ電圧に変換される。

【００３７】すなわち、４ビットＤ／Ａ変換器５４から
出力されるアナログ電圧は、４ビットＤ／Ａ変換器５４
に入力されるディジタルデータの最上位ビットが“０”
である場合には、ＶＣＣ／３２（＝０．１５６Ｖ）とＶ
ＣＣ／２（＝２．５Ｖ）との間の電圧となり、一方、４
ビットＤ／Ａ変換器４３に入力されるディジタルデータ
の最上位ビットが“１”である場合には、ＶＣＣ／２と
約ＶＣＣ（＝５Ｖ）との間の電圧となる。４ビットＤ／
Ａ変換器５４に入力されるディジタルデータの最上位ビ
ットは、ハイのパルス幅およびローのパルス幅がそれぞ
れ１２５μｓであるクロックパルス信号を表している。
従って、本実施例においては、４ビットＤ／Ａ変換器５
４の出力に、クロックパルス信号のハイ／ローに従って
１２５μｓごとに、ＶＣＣ／２未満のアナログ電圧とＶ
ＣＣ／２を超えるアナログ電圧とが交互に現れる。

【００３８】また、各ΔΣ変調器４２〜４６はそれぞ
れ、アナログ信号をクロックパルス信号の基準となるト
リガ周期Ｔ０のディジタル信号に変換するため、それら
の出力はすべてクロックパルス信号に同期している。こ
のため、４ビットＤ／Ａ変換器５４に入力されるディジ
タルデータは、一のトリガから次のトリガまでの期間
（＝トリガ周期Ｔ０；１２５μｓ）中、すなわち、クロ
ックパルス信号がハイになってからローになるまでの期
間およびローになってからハイになるまでの期間中、一
定値に維持される。従って、本実施例において、４ビッ
トＤ／Ａ変換器５４は、図３（Ｂ）に示す如く、ＶＣＣ
／２未満の電圧が一定時間維持される状態と、ＶＣＣ／
２を超える電圧が一定時間維持される状態とが交互に繰
り返されるアナログ電圧を出力する。尚、４ビットＤ／
Ａ変換器５６も同様に、ＶＣＣ／２未満の電圧が一定時
間維持される状態と、ＶＣＣ／２を超える電圧が一定時
間維持される状態とが交互に繰り返されるアナログ電圧
を出力する。

【００３９】図１に示す如く、センサ信号処理ＩＣ３
４，３６は、それぞれマイコン６０に接続している。マ
イコン６０は、Ａ／Ｄ変換器６２を備えている。Ａ／Ｄ
変換器６２は、７つの入力ポートＡＤ０〜ＡＤ６を有し
ている。それらの入力ポートＡＤ０〜ＡＤ６は、その順
序で隣接して配置されている。入力ポートＡＤ０及びＡ
Ｄ４にはセンサ信号処理ＩＣ３４の４ビットＤ／Ａ変換
器５４が、入力ポートＡＤ２及びＡＤ６にはセンサ信号
処理ＩＣ３６の４ビットＤ／Ａ変換器５６が、それぞれ
接続されている。また、入力ポートＡＤ１には接地電圧
ＧＮＤが、入力ポートＡＤ３にはイグニション電圧ＩＧ
（＝１２Ｖ）を２．５Ｖ未満に降圧した電圧が、入力ポ
ートＡＤ５には電源電圧ＶＣＣ（＝５Ｖ）を２．５Ｖ未
満に降圧した電圧が、それぞれ供給されている。

【００４０】図４は、本実施例のセンサ信号処理装置２
０が備えるマイコン６０のＡ／Ｄ変換器６２の要部構成
図を示す。図４に示す如く、Ａ／Ｄ変換器６２は、変換
部６４を備えている。変換部６４は、スイッチ６６を介
して上記した入力ポートＡＤ０〜ＡＤ６に接続されると
共に、コンデンサ６８を介して接地されている。スイッ
チ６６は、上記したトリガ周期Ｔ０よりも短い一定時間
ごとに、変換部６４に接続する入力ポートＡＤ０〜ＡＤ
６をその順序で一つずつ循環的に切り替える機能を有し
ている。また、コンデンサ６８は、スイッチ６６が切り
替わる間、入力されたアナログ電圧を一定に維持する役
割を有している。変換部６４は、上記した４ビットＤ／
Ａ変換器５４，５６と逆の処理を行うことにより、スイ
ッチ６６を介して接続する入力ポートＡＤ０〜ＡＤ６か
ら供給されたアナログ電圧を４ビットのディジタルデー
タに変換する。変換部６４によるＡＤ変換は、後に詳述
するタイミングで行われる。

【００４１】図１に示す如く、Ａ／Ｄ変換器６２には、
信号比較部７０が接続されている。信号比較部７０は、
Ａ／Ｄ変換器６２の変換部６４によりＡＤ変換された結
果得られる４ビットのディジタルデータについて後に詳
述する比較演算を行い、その演算の結果得られるディジ
タル信号をビットごとに分離して出力する。信号比較部
７０には、フィルタ部７２が接続されている。

【００４２】図５は、本実施例のセンサ信号処理装置２
０が備えるマイコン６０内部の接続を説明するための図
を示す。尚、図５には、マイコン６０とセンサ信号処理
ＩＣ３４との関係のみを示している。フィルタ部７２
は、センサ信号処理ＩＣ３４側のセンサ素子２２〜２６
に対応して設けられた３つのディジタルフィルタ７２ａ
〜７２ｃと、センサ信号処理ＩＣ３６側のセンサ素子２
８〜３２に対応して設けられた３つのディジタルフィル
タ（図示せず）と、を有している。

【００４３】センサ信号処理ＩＣ３４に対応する３つの
ディジタルフィルタ７２ａ〜７２ｃは、スイッチ６６に
より変換部６４と入力ポートＡＤ０又はＡＤ４とが接続
されている場合に、図５に示す如く、Ａ／Ｄ変換器６２
（具体的には、信号比較部７０）と接続する。この場
合、ディジタルフィルタ７２ａ〜７２ｃには、そのすべ
てに信号比較部７０の演算の結果として得られるディジ
タル信号の最上位ビットが供給されると共に、そのディ
ジタル信号の各下位ビットが供給される。また、センサ
信号処理ＩＣ３６に対応する３つのディジタルフィルタ
は、スイッチ６６により変換部６４と入力ポートＡＤ２
又はＡＤ６とが接続されている場合に信号比較部７０と
接続する。この場合、それらのディジタルフィルタに
は、そのすべてに信号比較部７０の演算結果として得ら
れるディジタル信号の最上位ビットが供給されると共
に、そのディジタル信号の各下位ビットが供給される。
６つの各ディジタルフィルタ７２ａ〜７２ｃ等は、それ
ぞれ、供給されるビットについて例えばサンプル数３２
個の移動平均を演算する。

【００４４】図１に示す如く、フィルタ部７２には、補
正量演算部７４が接続されている。補正量演算部７２
は、フィルタ部７２の各ディジタルフィルタ７２ａ〜７
２ｃ等から出力されるデータについて、マイコン６０に
内蔵された不揮発性メモリ（図示せず）に書き込まれて
いる補償量データに基づいて、所定のプログラムに従っ
てトリミング演算を行い、その結果を出力としてマイコ
ン６０の周辺機器に供給する。

【００４５】Ａ／Ｄ変換器６２には、また、信号異常検
出部７６が接続されている。信号異常検出部７６は、後
に詳述する如く、Ａ／Ｄ変換器６２の入力ポートＡＤ０
〜ＡＤ６に入力される信号（電圧）の異常、具体的に
は、入力ポートＡＤ０〜ＡＤ６のオープン故障を検出す
る。そして、入力ポートＡＤ０〜ＡＤ６のオープン故障
を検出した場合は、その旨の注意を車両乗員に喚起すべ
く車室内に設けられた所定の警告ランプを点灯させ警報
ブザーを作動させると共に、誤動作を防止すべくそのオ
ープン故障が発生した入力ポートＡＤ０〜ＡＤ６に接続
するセンサ素子２２〜３２の出力を用いるシステムの制
御を禁止させる。

【００４６】以下、本実施例のセンサ信号処理装置２０
の動作について具体的に説明する。

【００４７】上記の構成において、各センサ素子２２〜
３２がそれぞれ出力するアナログ電圧は、センサ信号処
理ＩＣ３４，３６のΔΣ変調器４２〜５２に供給され
る。ΔΣ変調器４２〜５２に供給されたアナログ電圧は
それぞれ、一定時間間隔ごとにサンプリングされ、トリ
ガ信号発生器から出力されるトリガの周期Ｔ０のディジ
タル信号に変換される。この際、すべてのΔΣ変調器４
２〜５２は、それぞれ、一のトリガから次のトリガまで
の期間中において常に、供給されたアナログ電圧に応じ
た一定のディジタル出力を維持する。このため、４ビッ
トＤ／Ａ変換器５４において、ΔΣ変調器４２〜４６か
らそれぞれ供給される１ビットディジタル信号と、クロ
ック信号発生器３８から供給されるクロックパルス信号
とを重畳した４ビットディジタルデータを変換したアナ
ログ電圧は、一のトリガから次のトリガまでの期間中
は、１６値のうち何れか一の値に維持される。

【００４８】Ａ／Ｄ変換器６２は、入力ポートＡＤ０〜
ＡＤ６に現れる電圧を、４ビットＤ／Ａ変換器５４，５
６においてアナログ的に多重化された４つのディジタル
データが現れるようにディジタルデータに変換する。Ａ
／Ｄ変換器６２が例えば４ビットＤ／Ａ変換器５４から
供給されたアナログ電圧をディジタル信号に変換した場
合は、その出力に、最上位ビットからクロックパルス信
号，ヨーレートＹＡＷのディジタルデータ，加速度Ｇの
ディジタルデータ，温度ＴＨのディジタルデータが現れ
る。この際、一のトリガから次のトリガまでの期間中
は、４ビットＤ／Ａ変換器５４，５６から出力されるア
ナログ電圧が一定値に維持されるため、Ａ／Ｄ変換器６
２から出力されるディジタル信号も一定値に維持され
る。

【００４９】Ａ／Ｄ変換器６２から信号比較部７０を介
して出力された信号は、フィルタ部７２に供給され、デ
ィジタルデータの各ビットについて移動平均処理され
る。そして、その移動平均が施された結果得られた信号
は、トリミングされた後、各センサ素子２２〜３２の出
力値としてマイコン６０の周辺機器に供給され、各種演
算に用いられる。

【００５０】このように、本実施例においては、センサ
信号処理ＩＣ３４がセンサ素子２２〜２６による各アナ
ログ信号をΔΣ変調器４２〜４６及び４ビットＤ／Ａ変
換器５４を用いてアナログ多重化して１ピンでマイコン
６０のＡ／Ｄ変換器６２に供給すると共に、センサ信号
処理ＩＣ３６がセンサ素子２８〜３２による各アナログ
信号をΔΣ変調器４８〜５２及び４ビットＤ／Ａ変換器
５６を用いてアナログ多重化して１ピンでマイコン６０
のＡ／Ｄ変換器６２に供給する。このため、各センサ素
子２２〜３２の出力がそれぞれマイコン６０に供給され
る構成に比して、センサ信号処理ＩＣ３４，３６の出力
端子の数が少なくてよく、その削減が図られている。

【００５１】また、４ビットＤ／Ａ変換器５４が、各Δ
Σ変調器４２〜４６により変換された各１ビットディジ
タル信号とクロックパルス信号とを重畳した４ビットデ
ィジタルデータをアナログ多重信号に変換し、１ピンで
マイコン６０のＡ／Ｄ変換器６２に供給すると共に、４
ビットＤ／Ａ変換器５６が、各ΔΣ変調器４８〜５２に
より変換された各１ビットディジタル信号とクロックパ
ルス信号とを重畳した４ビットディジタルデータをアナ
ログ多重信号に変換し、１ピンでマイコン６０のＡ／Ｄ
変換器６２に供給する。このため、センサ信号処理ＩＣ
３４，３６とマイコン６０との同期を出力ポートの数を
増やすことなく実現させることができる。すなわち、本
実施例によれば、クロックパルス信号と各センサ素子２
２〜３２に対応したディジタルデータとが分離してマイ
コン６０に供給される構成と比較して、センサ信号処理
ＩＣ３４，３６とマイコン６０との同期を実現させるう
えで出力ポートの数の減少が図られている。

【００５２】ところで、本実施例の如くＡ／Ｄ変換器６
２においてアナログ多重信号がディジタル信号に変換さ
れる構成においては、アナログ多重信号のノイズマージ
ンは小さいため、入力データの取りこぼしやノイズ重畳
等に起因して、そのアナログ多重信号に応じた適正なデ
ィジタル信号が得られる可能性が低くなる。アナログ多
重信号は、各センサ素子２２〜３２によるアナログ信号
をΔΣ変調器４２〜５２においてトリガ周期Ｔ０のディ
ジタル信号に変換した後に、それら複数のディジタル信
号を重畳してＤＡ変換したものであるので、Ａ／Ｄ変換
器６２において入力データの取りこぼしやノイズの重畳
等に起因して真値が得られない事態が生ずると、Ａ／Ｄ
変換器６２によるＡＤ変換後のディジタル信号のデータ
列が各センサ素子２２〜３２の出力を正確に示したもの
とならなくなる。この点、Ａ／Ｄ変換器６２におけるＡ
Ｄ変換が精度よく行われないと、センサ素子２２〜３２
の出力として信頼性が確保されず、その後のシステム処
理に悪影響が及んでしまう。

【００５３】そこで、本実施例においては、センサ信号
処理ＩＣ３４，３６から供給されるアナログ電圧（アナ
ログ多重信号）についてＡ／Ｄ変換器６２におけるＡＤ
変換を精度よく行うことで、マイコン６０からのセンサ
素子２２〜３２の出力としての信頼性を確保する点に第
１の特徴を有している。以下、図６及び図７を参照し
て、本実施例の第１の特徴点について説明する。

【００５４】本実施例において、ΔΣ変調器４２〜５２
からのディジタル出力はすべてクロックパルスに同期し
ているため、４ビットＤ／Ａ変換器５４，５６に入力さ
れる各ディジタルデータは、一のトリガから次のトリガ
までの期間中、すなわち、クロックパルス信号がハイ状
態に維持される期間中及びロー状態に維持される期間中
のそれぞれで、一定値に維持される。このため、４ビッ
トＤ／Ａ変換器５４，５６から出力され、Ａ／Ｄ変換器
６２に入力される各アナログ電圧も、一のトリガから次
のトリガまでの期間中、通常は一定値に維持される。

【００５５】従って、一のトリガから次のトリガまでの
期間中に、４ビットＤ／Ａ変換器５４に接続するＡ／Ｄ
変換器６２の入力ポートＡＤ０及びＡＤ４に現れるアナ
ログ電圧が複数回ＡＤ変換され、また、４ビットＤ／Ａ
変換器５６に接続する入力ポートＡＤ２及びＡＤ６に現
れるアナログ電圧が複数回ＡＤ変換されたとしても、そ
れぞれ、複数回のすべてにおいて互いに一致したディジ
タルデータが得られる筈である。一方、かかるＡＤ変換
が複数回行われた結果として互いに一致するディジタル
データが得られなかった場合は、何れかのＡＤ変換が精
度よく行われなかったことを示しており、かかる状況下
においては、互いに一致するディジタルデータの得られ
る回数を計数し、その回数に基づいてＡ／Ｄ変換器６２
による出力として出力すべきディジタルデータを確定す
ることとすれば、データとしての信頼性を向上させるこ
とが可能となる。

【００５６】尚、Ａ／Ｄ変換器６２は、一のトリガから
次のトリガまでの期間Ｔ０中に、４ビットＤ／Ａ変換器
５４，５６からの各アナログ電圧についてそれぞれ複数
回のＡＤ変換を行う必要があるが、以下、説明の便宜の
ため、まず、４ビットＤ／Ａ変換器５４からのアナログ
電圧をＡＤ変換する場合について説明する。

【００５７】図６は、本実施例においてＡ／Ｄ変換器６
２が行う４ビットＤ／Ａ変換器５４からのアナログ電圧
についてのＡＤ変換の実行時期を説明するための図を示
す。尚、図６には、４ビットＤ／Ａ変換器５４，５６か
ら出力され、Ａ／Ｄ変換器６２に入力されるアナログ電
圧の正常な時間変化が実線で示されている。本実施例に
おいては、Ａ／Ｄ変換器６２に、一のトリガから次のト
リガまでの期間Ｔ０中に、すなわち、クロックパルス信
号がハイ状態に維持される期間中及びロー状態に維持さ
れる期間中のそれぞれで、４ビットＤ／Ａ変換器５４か
ら供給されるアナログ電圧について複数回（本実施例に
おいて３回）のＡＤ変換を実行させる。

【００５８】ＡＤ変換器６２の変換部６４に接続する入
力ポートＡＤ０〜ＡＤ６はその順序で一つずつ等間隔で
循環的に切り替わるので、具体的には、一のトリガから
次のトリガまでの期間Ｔ０中に入力ポートＡＤ０に現れ
る電圧が３回ＡＤ変換されるように、変換部６４と入力
ポートＡＤ０〜ＡＤ６との接続を切り替えるスイッチ６
６の切替周期を設定し、スイッチ６６により変換部６４
が入力ポートＡＤ０に接続するごとに変換部６４に入力
される電圧をディジタル信号に変換させる。尚、入力ポ
ートＡＤ４には入力ポートＡＤ０と同一の電圧が現れる
ため、スイッチ６６の切替周期を、一のトリガから次の
トリガまでの期間Ｔ０中に入力ポートＡＤ０，ＡＤ４に
現れる電圧が３回ＡＤ変換されるように設定し、変換部
６４が入力ポートＡＤ０，ＡＤ４に接続するごとにＡＤ
変換処理を行うこととしてもよい。

【００５９】ここで、Ａ／Ｄ変換器６２の入力ポートＡ
Ｄ０、ＡＤ２、ＡＤ４、及びＡＤ６には、トリガを基準
にして生成されるハイ／ローのパルス幅がそれぞれ１２
５μｓであるクロックパルス信号の重畳されたアナログ
電圧が入力されるが、そのアナログ電圧が立ち上がる直
前および直後ならびに立ち下がる直前および直後は、そ
の電圧値が不安定であるので、かかる時期にＡ／Ｄ変換
器６２においてＡＤ変換が行われても、精度のよいディ
ジタルデータを得ることができないおそれがある。

【００６０】そこで、本実施例においては、Ａ／Ｄ変換
器６２に、入力ポートＡＤ０、ＡＤ２、ＡＤ４、及びＡ
Ｄ６の何れかに現れたアナログ電圧の立ち上がり及び立
ち下がりを監視させると共に、図６に示す如く、トリガ
周期Ｔ０からそれらの前後の過渡時間ｔ０，ｔ１を除い
た期間Ｔ１（＝Ｔ０−ｔ０−ｔ１）中に４ビットＤ／Ａ
変換器５４からのアナログ電圧について３回のＡＤ変換
が行われるように、アナログ電圧の立ち上がり又は立ち
下がり後、過渡時間ｔ１が経過した時点で１回目のＡＤ
変換を実行させ、その後、時間Ｔ１／２が経過した時点
で２回目のＡＤ変換を実行させ、更に時間Ｔ１／２が経
過した時点で３回目のＡＤ変換を実行させる。尚、これ
らのＡＤ変換は、スイッチ６６により変換部６４が入力
ポートＡＤ０に接続する時期と一致するタイミングで行
われる。

【００６１】そして、Ａ／Ｄ変換器６２において４ビッ
トＤ／Ａ変換器５４からのアナログ電圧について３回の
ＡＤ変換が行われた結果としてそれぞれ得られる４ビッ
トディジタルデータのすべてが供給される信号比較部７
０に、それら複数の４ビットディジタルデータがデータ
として互いに一致するか否かを判別させると共に、その
多数決に基づいてセンサ素子２２〜２６の出力に対する
Ａ／Ｄ変換器６２の出力としてのディジタル信号を確定
させる。

【００６２】また、本実施例においては、Ａ／Ｄ変換器
６２に、一のトリガから次のトリガまでの期間Ｔ０中
に、４ビットＤ／Ａ変換器５４からのアナログ電圧につ
いてのＡＤ変換とは別に、４ビットＤ／Ａ変換器５６か
らのアナログ電圧について複数回（３回）のＡＤ変換を
実行させる。変換部６４に接続する入力ポートＡＤ０〜
ＡＤ６はその順序で一つずつ等間隔で循環的に切り替わ
るので、変換部６４は、４ビットＤ／Ａ変換器５４と接
続する入力ポートＡＤ０に接続した後に必ず、４ビット
Ｄ／Ａ変換器５６と接続する入力ポートＡＤ２に接続す
る。変換部６４と入力ポートＡＤ０〜ＡＤ６との接続を
切り替えるスイッチ６６の切替周期は、上記の如く一の
トリガから次のトリガまでの期間Ｔ０中に入力ポートＡ
Ｄ０に現れる電圧が３回ＡＤ変換されるように設定され
ているため、具体的には、スイッチ６６により変換部６
４が入力ポートＡＤ２に接続するごとに変換部６４に入
力される電圧をディジタル信号に変換させる。

【００６３】ここで、入力ポートＡＤ２に現れる電圧の
ＡＤ変換は、入力ポートＡＤ０に現れる電圧のＡＤ変換
よりもスイッチ６６の切替周期の２周期分だけ遅れるた
め、入力ポートＡＤ０、ＡＤ２、ＡＤ４、及びＡＤ６に
現れたアナログ電圧の立ち上がり前または立ち下がり前
の過渡時間ｔ０が短い時間に設定されていると、入力ポ
ートＡＤ２に現れる電圧がＡＤ変換される際には既にそ
の電圧値が不安定になっているおそれがある。従って、
かかる不都合を回避するうえでは、上記の過渡時間ｔ０
を十分に長くすることが適切である。

【００６４】そして、Ａ／Ｄ変換器６２において４ビッ
トＤ／Ａ変換器５６からのアナログ電圧について３回の
ＡＤ変換が行われた結果としてそれぞれ得られる４ビッ
トディジタルデータのすべてが供給される信号比較部７
０に、それら複数の４ビットディジタルデータがデータ
として互いに一致するか否かを判別させると共に、その
多数決に基づいてセンサ素子２８〜３２の出力に対する
Ａ／Ｄ変換器６２の出力としてのディジタル信号を確定
させる。

【００６５】すなわち、本実施例においては、Ａ／Ｄ変
換器６２が、一のトリガから次のトリガまでの期間Ｔ０
中に４ビットＤ／Ａ変換器５４，５６からの各アナログ
電圧についてそれぞれ複数回のＡＤ変換を実行し、信号
比較部７０が、４ビットＤ／Ａ変換器５４，５６ごと
に、ＡＤ変換された結果として得られた複数の４ビット
ディジタルデータ同士の多数決結果に基づいたディジタ
ル信号を出力する。このように一のトリガから次のトリ
ガまでの期間Ｔ０中に複数回のＡＤ変換が行われ、その
多数決結果に基づいて、出力するディジタル信号が確定
されれば、Ａ／Ｄ変換器６２におけるＡＤ変換が精度よ
く行われることとなるので、センサ素子２２〜３２の出
力としての信頼性を確保することが可能となる。

【００６６】図７は、上記の機能を実現すべく、本実施
例においてマイコン６０の信号比較部７０が実行する制
御ルーチンの一例のフローチャートを示す。図７に示す
ルーチンは、センサ信号処理ＩＣ３４，３６の４ビット
Ｄ／Ａ変換器５４，５６からのアナログ電圧ごとに、各
アナログ電圧にそれぞれ対応した適当なタイミングで、
所定時間ごとに、具体的には、スイッチ６６による入力
ポートＡＤ０〜ＡＤ６の切替が一順するごとに繰り返し
起動されるルーチンである。図７に示すルーチンが起動
されると、まずステップ１００の処理が実行される。

【００６７】ステップ１００では、Ａ／Ｄ変換器６２に
おける入力ポートＡＤ０又はＡＤ２に現れる電圧を４ビ
ットディジタルデータに変換するＡＤ変換を終了させる
処理が実行される。ステップ１０２では、上記ステップ
１００でＡＤ変換された結果として得られた４ビットデ
ィジタルデータを抽出する処理が実行される。

【００６８】ステップ１０４では、上記ステップ１０２
で抽出された４ビットディジタルデータの最上位ビット
（すなわち、クロックパルス信号を表すビット）が、前
回処理時において抽出された４ビットディジタルデータ
の最上位ビットと一致するか否かが判別される。最上位
ビットが一致しない場合は、前回処理時から今回処理時
にかけてクロックパルス信号がハイからローへ切り替わ
り或いはローからハイへ切り替わったと判断でき、Ａ／
Ｄ変換器６２に入力されるアナログ多重信号（電圧）が
変化したと判断できる。かかる否定判定がなされた場合
は、以後、何らの処理も進められることなく今回のルー
チンは終了される。

【００６９】一方、最上位ビットが一致する場合は、ク
ロックパルス信号がハイ又はローに維持される状態が継
続していると判断でき、Ａ／Ｄ変換器６２に入力される
アナログ電圧は一定値に維持され、ＡＤ変換される結果
として得られる４ビットディジタルデータが一定値に維
持されるべき状況にあると判断できる。従って、本ステ
ップ１０４において肯定判定がなされた場合は、次にス
テップ１０６の処理が実行される。

【００７０】ステップ１０６では、上記ステップ１０２
で４ビットディジタルデータが抽出された結果として、
最上位ビットを含む全ビットについて互いに一致する４
ビットディジタルデータの得られた回数が、一のトリガ
から次のトリガまでの期間Ｔ０中に入力ポートＡＤ０又
はＡＤ２に現れる電圧に対して行われるべきＡＤ変換の
回数（３回）の過半数（２回）となるか否か、すなわ
ち、一のトリガから次のトリガまでの期間Ｔ０中にＡＤ
変換が複数回行われることによりそれぞれ得られた４ビ
ットディジタルデータの多数決が成立するか否かが判別
される。その結果、多数決が成立すると判別された場合
は、次にステップ１０８の処理が実行される。一方、多
数決が成立しないと判別された場合は、次にステップ１
１０の処理が実行される。

【００７１】ステップ１０８では、上記ステップ１０６
の処理の結果により互いに一致する４ビットディジタル
データの得られた回数が過半数となったその４ビットデ
ィジタルデータを、センサ素子２２〜２６又は２８〜３
２の出力に対するＡ／Ｄ変換器６２による出力として確
定させる処理が実行される。本ステップ１０８の処理が
実行されると、以後、その４ビットディジタルデータ
は、フィルタ部７２等を介してマイコン６０の周辺機器
に供給される。本ステップ１０８の処理が終了すると、
今回のルーチンは終了される。

【００７２】ステップ１１０では、上記ステップ１０２
で４ビットディジタルデータが抽出された結果として、
最上位ビットを含む全ビットについて互いに一致する４
ビットディジタルデータの得られた回数が、ｎ回（２
回）連続したか否かが判別される。その結果、肯定判定
がなされた場合は、次に上記ステップ１０８の処理が実
行され、Ａ／Ｄ変換器６２による出力としての４ビット
ディジタルデータを確定させる。一方、否定判定がなさ
れた場合は、Ａ／Ｄ変換器６２による出力としての４ビ
ットディジタルデータを確定させることはできないの
で、次にステップ１１２の処理が実行される。

【００７３】尚、本実施例においては、一のトリガから
次のトリガまでの期間Ｔ０中に同一であるべき電圧につ
いて３回のＡＤ変換が行われるため、上記ステップ１０
６において否定判定がなされると共に本ステップ１１０
において肯定判定がなされることは起こり得ないが、上
記の期間中に３回を超える多数（例えば５回）のＡＤ変
換が行われる構成においては、上記ステップ１０６にお
いて否定判定がなされると共に本ステップ１１０におい
て肯定判定がなされる事態は生じ得るため、本ステップ
１１０の処理は有効なものとなる。すなわち、このよう
な構成において、全ビットについて互いに一致する４ビ
ットディジタルデータの得られた回数が過半数ではない
が連続した場合（例えば２回連続した場合）には、その
４ビットディジタルデータは正確なデータとしてなって
いる可能性が高く、その後のＡＤ変換によっても同一の
４ビットディジタルデータが得られる可能性が高いと判
断できるので、そのデータをＡ／Ｄ変換器６２による出
力として確定させることとしても不都合はない。従っ
て、本ステップ１１０の処理によれば、４ビットディジ
タルデータの多数決が成立しなくても、Ａ／Ｄ変換器６
２による出力としてのディジタルデータを早期に確定さ
せることが可能となる。

【００７４】ステップ１１２では、クロックパルス信号
が一致するにもかかわらず全体として一致しない４ビッ
トディジタルデータが得られたとして、そのデータをト
リガ間におけるＡ／Ｄ変換器６２による出力として取り
扱わない無効判定処理が実行される。本ステップ１１２
の処理が実行されると、以後、フィルタ部７２に、その
トリガ間における４ビットディジタルデータが確定しな
い旨を示す信号（以下、不確定信号と称す）が供給さ
れ、そのトリガ間における４ビットディジタルデータを
無効なものとしてフィルタ部７２における演算が行われ
る。本ステップ１１２の処理が終了すると、次にステッ
プ１１４の処理が実行される。尚、本ステップ１１２の
処理が実行された後に、次回のルーチンでステップ１０
６又は１０８で肯定判定がなされた場合は、不確定信号
の供給を中止し、そのトリガ間における４ビットディジ
タルデータを確定することとしてもよい。

【００７５】ステップ１１４では、車両が１トリップす
る間に、上記ステップ１１２の処理の実行が所定回数Ｎ
以上生じたか否かが判別される。尚、所定回数Ｎは、車
両乗員への注意を喚起し或いはセンサ素子２２〜３２の
出力によるシステム制御を禁止するための、車両が１ト
リップする間に上記した不確定信号が供給される状態、
すなわち、トリガ間における４ビットディジタルデータ
が互いに一致しない状態が発生した最小回数である。そ
の結果、否定判定がなされた場合は、今回のルーチンは
終了される。一方、肯定判定がなされた場合は、次にス
テップ１１６の処理が実行される。

【００７６】ステップ１１６では、Ａ／Ｄ変換器６２に
おけるＡＤ変換が精度よく行われていないとして、異常
確定処理が実行される。具体的には、車両乗員にその旨
の注意を喚起すべく車室内に設けられた所定の警告ラン
プを点灯させ警報ブザーを作動させると共に、誤動作を
防止すべく当該センサ素子２２〜３２の出力が用いられ
ているシステムの制御を禁止させる処理が実行される。
本ステップ１１６の処理が終了すると、今回のルーチン
は終了される。

【００７７】上記図７に示すルーチンによれば、一のト
リガから次のトリガまでの期間Ｔ０中に４ビットＤ／Ａ
変換器５４，５６からの各アナログ電圧についてそれぞ
れ複数回のＡＤ変換が行われた結果として、互いに一致
する４ビットディジタルデータの得られた回数が、その
期間Ｔ０に行われるべきＡＤ変換の回数の過半数となっ
た場合又はｎ回連続した場合に、そのディジタルデータ
をその期間Ｔ０におけるＡ／Ｄ変換器６２による出力と
して確定させることができる。一方、かかる条件が成立
しない場合、すなわち、複数回のＡＤ変換が行われた結
果としてそれぞれ得られた４ビットディジタルデータが
互いに一致しない場合及び多数決が成立しない場合に
は、かかる期間Ｔ０における４ビットディジタルデータ
を無効なものとすることができる。

【００７８】Ａ／Ｄ変換器６２における入力アナログ電
圧の取りこぼしや４ビットＤ／Ａ変換器５４，５６とＡ
／Ｄ変換器６２との間における入力アナログ電圧に対す
るノイズの重畳等は、通常、継続して生ずるものではな
い。従って、上記の構成によれば、一のトリガから次の
トリガまでの期間Ｔ０中に各入力ポートに現れる電圧に
ついてＡ／Ｄ変換器６２におけるＡＤ変換が一度しか行
われない構成と異なり、Ａ／Ｄ変換器６２による出力と
して真値が得られない事態の発生を抑制することができ
る。

【００７９】すなわち、本実施例によれば、トリガ間Ｔ
０に唯一回のＡＤ変換が行われ、その一回のＡＤ変換の
結果に基づいてＡ／Ｄ変換器６２による出力が確定され
る構成に比して、センサ信号処理ＩＣ３４，３６から供
給されるアナログ多重信号（電圧）から４ビットのディ
ジタルデータへのＡＤ変換を精度よく行うことができ、
その精度の向上が図られている。このように、本実施例
のセンサ信号処理装置２０においては、センサ素子２２
〜３２のディジタル出力としてのＡ／Ｄ変換器６２にお
けるＡＤ変換後の出力の信頼性を確保することが可能と
なっている。

【００８０】上記の如く、本実施例において、フィルタ
部７２は、信号比較部７０から不確定信号が供給される
と、一のトリガから次のトリガまでの期間Ｔ０における
４ビットディジタルデータを無効なものとして演算を行
う。具体的には、フィルタ部７２の各ディジタルフィル
タ７２ａ〜７２ｃ等は、上述の如く、供給されるビット
についてサンプル数３２個の移動平均を演算するもので
あるが、信号比較部７０から不確定信号が供給された場
合には、そのトリガ間Ｔ０におけるディジタルデータを
無効とし、一減らしたサンプル数の移動平均を演算す
る。

【００８１】かかる処理によれば、センサ素子２２〜３
２の出力として真値を示していない可能性の高いディジ
タルデータがフィルタ部７２における演算に用いられる
ことは回避される。このため、本実施例によれば、かか
るデータがフィルタ演算に用いられることに起因して出
力の信頼性が低下するのを防止することができ、その結
果、センサ素子２２〜３２の出力としての信頼性を確実
に確保することができる。

【００８２】また、本実施例において、４ビットＤ／Ａ
変換器５４，５６から出力され、Ａ／Ｄ変換器６２に入
力されるアナログ電圧は、一のトリガから次のトリガま
での期間Ｔ０中、１６値のうち何れか一の値に維持さ
れ、ＶＣＣ／２未満の電圧がトリガ間Ｔ０だけ維持され
る状態と、ＶＣＣ／２を超える電圧がトリガ間Ｔ０だけ
維持される状態とを交互に繰り返す。従って、正常時に
おいて、Ａ／Ｄ変換器６２におけるＡＤ変換により得ら
れるディジタルデータが互いに一致する状態が、一のト
リガから次のトリガまでの期間Ｔ０を超えて継続するこ
とはない。

【００８３】すなわち、４ビットディジタルデータが互
いに一致する状態が上記の期間Ｔ０を超えて継続した場
合には、センサ素子２２〜３２とＡ／Ｄ変換器６２との
間のシステムにおいて何らかの異常が生じたと判断で
き、Ａ／Ｄ変換器６２における少なくとも直近のＡＤ変
換が正常に行われていなかったと判断できる。この場
合、そのＡＤ変換により得られたディジタルデータがそ
のまま演算に用いられ或いは出力として後段に供給され
るものとすると、Ａ／Ｄ変換器６２におけるＡＤ変換後
の出力の信頼性が低下することとなる。

【００８４】そこで、本実施例においては、Ａ／Ｄ変換
器６２におけるＡＤ変換により得られた４ビットディジ
タルデータが互いに一致する状態が一のトリガから次の
トリガまでの期間Ｔ０を超えて継続した場合、フィルタ
部７２に、その超えた期間において得られた４ビットデ
ィジタルデータを無効なものとして演算を行わせる。か
かる処理によれば、センサ素子２２〜３２の出力として
真値を示していない可能性の高いディジタルデータがフ
ィルタ部７２における演算に用いられないことで、ＡＤ
変換後の出力の信頼性が低下するのを防止することがで
き、その結果、センサ素子２２〜３２の出力としての信
頼性を確実に確保することが可能となる。

【００８５】次に、上記図３を参照して、本実施例のセ
ンサ信号処理装置２０が備えるＡ／Ｄ変換器６２の入力
ポートＡＤ０〜ＡＤ６のオープン故障検出を行う手法に
ついて説明する。本実施例においては、センサ信号処理
ＩＣ３４，３６と接続する入力ポートＡＤ０、ＡＤ２、
ＡＤ４、及びＡＤ６のオープン故障検出の手法に第２の
特徴を有している。

【００８６】本実施例においては、図３（Ｂ）に示す如
く、４ビットＤ／Ａ変換器５４，５６からそれぞれ、ク
ロックパルス信号のハイ／ローに従って１２５μｓごと
に、ＶＣＣ／２未満のアナログ電圧とＶＣＣ／２を超え
るアナログ電圧とが交互に出力される。このため、正常
時においては、かかる出力が入力されるＡ／Ｄ変換器６
２の入力ポートＡＤ０、ＡＤ２、ＡＤ４、及びＡＤ６に
それぞれ、クロックパルス信号のハイ／ローに従って１
２５μｓごとに、ＶＣＣ／２（＝２．５Ｖ）未満のアナ
ログ電圧とＶＣＣ／２を超えるアナログ電圧とが交互に
現れる。

【００８７】一方、上記の入力ポートＡＤ０、ＡＤ２、
ＡＤ４、又はＡＤ６がオープン故障している場合には、
その入力ポートに４ビットＤ／Ａ変換器５４，５６から
の電圧が供給されない。上記図４に示す如き構成を有す
るＡ／Ｄ変換器６２においてＡＤ変換が行われる際に
は、スイッチ６６を介して入力されたアナログ電圧がコ
ンデンサ６８に充電される。このため、オープン故障が
生じた入力ポートＡＤ０、ＡＤ２、ＡＤ４、又はＡＤ６
についてのＡＤ変換が行われる際は、その直前にＡＤ変
換された入力ポートＡＤ１、ＡＤ３、又はＡＤ５の電圧
がコンデンサ６８に残存する。従って、入力ポートＡＤ
０、ＡＤ２、ＡＤ４、又はＡＤ６がオープン故障してい
る状況下においては、その故障している入力ポートのＡ
Ｄ変換時にその入力ポートにコンデンサ６８に蓄えられ
ている電圧が現れる。

【００８８】本実施例においては、Ａ／Ｄ変換器６２
の、その順序で隣接して配置された入力ポートＡＤ０〜
ＡＤ６に、順に４ビットＤ／Ａ変換器５４からのアナロ
グ電圧、接地電圧ＧＮＤ、４ビットＤ／Ａ変換器５６か
らのアナログ電圧、イグニション電圧ＩＧの２．５Ｖ未
満の降圧電圧、４ビットＤ／Ａ変換器５４からのアナロ
グ電圧、電源電圧ＶＣＣの２．５Ｖ未満の降圧電圧、及
び４ビットＤ／Ａ変換器５６からのアナログ電圧が供給
されると共に、Ａ／Ｄ変換器６２の変換部６４がその順
序で一つずつ循環的に各入力ポートＡＤ０〜ＡＤ６に接
続するため、入力ポートＡＤ２、ＡＤ４、又はＡＤ６が
オープン故障している状況下においては、具体的に、そ
のオープン故障している入力ポートのＡＤ変換時にその
入力ポートに接地電圧ＧＮＤ、イグニション電圧ＩＧの
２．５Ｖ未満の降圧電圧、又は電源電圧ＶＣＣの２．５
Ｖ未満の降圧電圧以下の電圧が現れる。すなわち、オー
プン故障している入力ポートＡＤ２、ＡＤ４、又はＡＤ
６についてのＡＤ変換が行われる際にコンデンサ６８に
電圧が残存していても、その電圧が２．５Ｖを超えるこ
とはない。

【００８９】このように、本実施例においては、入力ポ
ートＡＤ２、ＡＤ４、又はＡＤ６がオープン故障した場
合にはその入力ポートに２．５Ｖ未満の電圧しか現れな
い一方、オープン故障していない場合には入力ポートに
所定時間ごとに２．５Ｖ未満の電圧と２．５Ｖを超える
電圧とが交互に現れる。Ａ／Ｄ変換器６２は、入力ポー
トＡＤ０〜ＡＤ６に入力された電圧が２．５Ｖ未満であ
る場合、出力する４ビットディジタルデータの最上位ビ
ットを“０”とし、かかる電圧が２．５Ｖを超える場
合、かかる最上位ビットを“１”とする。従って、入力
ポートＡＤ２、ＡＤ４、又はＡＤ６がオープン故障した
場合にはその入力ポートについてのＡ／Ｄ変換器６２の
ディジタル出力として最上位ビットが“０”を継続する
一方、オープン故障が生じていない場合にはその最上位
ビットが所定時間ごとに“０”と“１”とを交互に繰り
返す。

【００９０】そこで、本実施例においては、入力ポート
ＡＤ２、ＡＤ４、及びＡＤ６の電圧についてそれぞれＡ
／Ｄ変換器６２によりＡＤ変換された結果得られるディ
ジタルデータの最上位ビット（クロックパルス信号）が
監視される。具体的には、信号異常検出部７６が、入力
ポートＡＤ２、ＡＤ４、及びＡＤ６の電圧がＡＤ変換さ
れた結果としてＡ／Ｄ変換器６２から供給されるディジ
タルデータの最上位ビットを監視する。そして、かかる
最上位ビットが所定時間（具体的には、トリガ周期Ｔ
０）ごとに“０”と“１”とを交互に繰り返した場合に
はその入力ポートにオープン故障は生じていないと判別
し、一方、かかる最上位ビットが所定時間が経過しても
“０”を継続する場合にはその入力ポートにオープン故
障が生じていると判別する。かかる処理によれば、入力
ポートＡＤ２、ＡＤ４、及びＡＤ６のそれぞれのオープ
ン故障を検出することが可能となる。

【００９１】尚、電源電圧ＶＣＣ及びイグニション電圧
ＩＧの監視のためには、それらの電圧をマイコン６０の
Ａ／Ｄ変換器６２に入力させＡＤ変換させる必要があ
る。この点、電源電圧ＶＣＣは５Ｖ程度であり、また、
イグニション電圧ＩＧは１２Ｖ程度であるので、そのま
まの電圧がＡ／Ｄ変換器６２に入力されるものとする
と、そのＡＤ変換が行われた後、オープン故障している
４ビットＤ／Ａ変換器５４，５６の接続する入力ポート
についてのＡＤ変換が行われる際に、２．５Ｖを超える
電圧がコンデンサ６８に残存している可能性があり、入
力ポートＡＤ２、ＡＤ４、及びＡＤ６のオープン故障検
出が精度よく行われないおそれがある。

【００９２】かかる点を考慮して、電源電圧ＶＣＣ及び
イグニション電圧ＩＧのＡＤ変換が行われた後に、コン
デンサ６８に残存する電圧を放電させるべく接地電圧Ｇ
ＮＤのＡＤ変換を行うことが考えられる。しかしなが
ら、かかる構成では、Ａ／Ｄ変換器６２がＡＤ変換すべ
き電圧が増大し、その結果、ＡＤ変換による処理負担が
過大となってしまう。

【００９３】これに対して、本実施例において、Ａ／Ｄ
変換器６２が電源電圧ＶＣＣ及びイグニション電圧ＩＧ
の監視のためにＡＤ変換する電圧は、電源電圧ＶＣＣを
２．５Ｖ未満に降圧させた電圧であり、また、イグニシ
ョン電圧ＩＧを２・５Ｖ未満に降圧させた電圧である。
かかる構成においては、電源電圧ＶＣＣ及びイグニショ
ン電圧ＩＧの監視を行うことは可能であると共に、その
降圧された電圧のＡＤ変換が行われた後に、オープン故
障している入力ポートについてのＡＤ変換が行われて
も、２．５Ｖを超える電圧がコンデンサ６８に残存する
ことは回避される。

【００９４】このため、本実施例においては、電源電圧
ＶＣＣ及びイグニション電圧ＩＧの降圧電圧に対するＡ
Ｄ変換が行われた後に、コンデンサ６８に残存する電圧
を放電させるべく接地電圧ＧＮＤのＡＤ変換を行うこと
は不要であると共に、４ビットＤ／Ａ変換器５４，５６
の接続する入力ポートについてのＡＤ変換を行うことが
可能である。従って、本実施例によれば、ＡＤ変換によ
る処理負担を増大させることなく、入力ポートＡＤ２、
ＡＤ４、及びＡＤ６のオープン故障検出を精度よく行う
ことが可能となっている。

【００９５】また、本実施例においては、Ａ／Ｄ変換器
６２が４ビットＤ／変換器５４，５６からの電圧と接地
電圧ＧＮＤ，イグニション電圧ＩＧ，電源電圧ＶＣＣと
を交互にＡＤ変換するように、Ａ／Ｄ変換器６２の入力
ポートＡＤ０〜ＡＤ６が、その順序で隣接して配置され
ると共に、所定時間ごとにその順序で一つずつ循環的に
切り替わって変換部６４に接続される。この際、マイコ
ン６０は、各入力ポートＡＤ０〜ＡＤ６と変換部６４と
の接続を制御するスイッチ６６を所定時間ごとにその順
序で一つずつ切り替えることとすればよい。このため、
各入力ポートＡＤ０〜ＡＤ６と変換部６４との接続を適
正に制御するうえでマイコン６０に過大な処理負荷が加
わることは回避される。従って、本実施例のシステムに
よれば、高性能のマイコンを用いることなく各入力ポー
トＡＤ２、ＡＤ４、及びＡＤ６についての高精度のオー
プン故障検出が実現されている。

【００９６】尚、入力ポートＡＤ０がオープン故障して
いる場合には、そのＡＤ変換時にその入力ポートに入力
ポートＡＤ６に供給されたアナログ電圧以下の電圧が現
れるが、入力ポートＡＤ６に供給されたアナログ電圧が
２．５Ｖを超える電圧であると、２．５Ｖを超える電圧
が現れるおそれがある。入力ポートＡＤ０に現れる電圧
は、入力ポートＡＤ４に現れる電圧と同一である。従っ
て、正常時においては、入力ポートＡＤ０についての電
圧をＡＤ変換した結果得られるディジタルデータと、そ
の直後に入力ポートＡＤ４についての電圧をＡＤ変換し
た結果得られるディジタルデータとは一致する。一方、
入力ポートＡＤ０がオープン故障している場合は、両者
が一致する可能性は極めて小さい。

【００９７】そこで、本実施例においては、入力ポート
ＡＤ０のオープン故障を検出するうえで、入力ポートＡ
Ｄ０の電圧がＡＤ変換された結果得られるディジタルデ
ータと、その直後に入力ポートＡＤ４の電圧がＡＤ変換
された結果得られるディジタルデータとの一致／不一致
が監視される。具体的には、信号異常検出部７６が、両
ディジタルデータの一致／不一致を監視する。そして、
両者が一致する場合には入力ポートＡＤ０にオープン故
障が生じていないと判別し、一方、不一致が生じた場合
あるいは不一致の状態が所定回数継続した場合には入力
ポートＡＤ０にオープン故障が生じていると判別する。
かかる処理によれば、入力ポートＡＤ０についてもオー
プン故障を検出することが可能となる。

【００９８】尚、上記の実施例においては、トリガ周期
Ｔ０が特許請求の範囲に記載した「所定時間」に、ΔΣ
変調器４２〜５２及び４ビットＤ／Ａ変換器５４，５６
が特許請求の範囲に記載した「変調手段」に、Ａ／Ｄ変
換器６２及び信号比較部７０が特許請求の範囲に記載し
た「ＡＤ変換手段」に、フィルタ部７２が特許請求の範
囲に記載した「フィルタ手段」に、それぞれ相当してい
る。

【００９９】また、上記の実施例においては、マイコン
６０の信号異常検出部７６が、Ａ／Ｄ変換器６２の入力
ポートＡＤ２、ＡＤ４、及びＡＤ６の電圧がＡＤ変換さ
れた結果としてＡ／Ｄ変換器６２から供給されるディジ
タルデータの最上位ビットを監視することで入力ポート
ＡＤ２、ＡＤ４、及びＡＤ６のオープン故障を検出する
ことにより、特許請求の範囲に記載した「故障検出手
段」が実現されていると共に、入力ポートＡＤ２、ＡＤ
４、及びＡＤ６が特許請求の範囲に記載した「入力ポー
ト」に、入力ポートＡＤ１、ＡＤ３、及びＡＤ５が特許
請求の範囲に記載した「補助ポート」に、イグニション
電圧ＩＧの２．５Ｖ未満の降圧電圧および電源電圧ＶＣ
Ｃの２．５Ｖ未満の降圧電圧が特許請求の範囲に記載し
た「所定電圧」に、それぞれ相当している。

【０１００】ところで、上記の実施例においては、信号
比較部７０は、一のトリガから次のトリガまでの期間Ｔ
０中に互いに一致する４ビットディジタルデータの得ら
れた回数が、その期間Ｔ０に行われるべきＡＤ変換の過
半数となった場合又はｎ回連続した場合に、そのディジ
タルデータをその期間Ｔ０におけるＡ／Ｄ変換器６２に
よる出力として確定するが、かかる確定がなされた後に
上記の期間Ｔ０において行うべきＡＤ変換が残っている
場合には、Ａ／Ｄ変換器６２にそのＡＤ変換の実行を禁
止させることとしてもよい。かかる構成においては、Ａ
／Ｄ変換器６２に無駄にＡＤ変換を行わせる事態が回避
され、その処理負担の軽減が図れることとなる。

【０１０１】また、上記の確定がなされた後に上記の期
間Ｔ０中に行うべきＡＤ変換が残っている場合には、信
号比較部７０に、その残っているＡＤ変換の結果として
得られたディジタルデータがその前のディジタルデータ
に一致するか否かの判別の実行を禁止させることとして
もよい。かかる構成においては、信号比較部７０に無駄
にディジタルデータの一致／不一致の判別を行わせる事
態が回避され、その処理負担の軽減が図れることとな
る。

【０１０２】また、上記の実施例においては、Ａ／Ｄ変
換器６２における複数回のＡＤ変換が行われた結果とし
てそれぞれ得られた４ビットディジタルデータが互いに
一致しない場合には、信号比較部７０にかかる期間Ｔ０
における４ビットディジタルデータを無効なものとして
不確定信号を出力させ、フィルタ部７２に当該期間Ｔ０
における４ビットディジタルデータを無効なものとして
演算を行わせることとしているが、本発明はこれに限定
されるものではなく、信号比較部７０にそれら互いに一
致しない４ビットディジタルデータの各ビットの平均値
または中間値を演算させると共に出力させ、フィルタ部
７２にその平均値または中間値を一つのサンプルとして
用いて移動平均を演算させることとしてもよい。かかる
構成においては、センサ素子２２〜３２の出力として真
値を示していない可能性の高いディジタルデータがその
ままフィルタ演算に用いられる場合に比して、データと
しての誤差が縮小されるので、出力の信頼性低下の抑制
が図られ、その結果、センサ素子２２〜３２の出力とし
ての信頼性が確保されることとなる。

【０１０３】また、上記の実施例においては、Ａ／Ｄ変
換器６２の入力ポートＡＤ０〜ＡＤ６を、その順序で隣
接して配置すると共に、その順序で一つずつ循環的に切
り替えて変換部６４に接続させることで、４ビットＤ／
変換器５４，５６からの電圧と接地電圧ＧＮＤ，イグニ
ション電圧ＩＧ，電源電圧ＶＣＣとを交互にＡＤ変換す
ることとしているが、Ａ／Ｄ変換器６２に４ビットＤ／
変換器５４，５６からの電圧と接地電圧ＧＮＤ，イグニ
ション電圧ＩＧ，電源電圧ＶＣＣとを交互にＡＤ変換さ
せることとすれば十分であり、上記の如く電圧が供給さ
れる入力ポートＡＤ０〜ＡＤ６をその順序で隣接して配
置する必要もなく、また、入力ポートＡＤ０〜ＡＤ６を
その順序で切り替える必要もない。

【０１０４】また、イグニション電圧ＩＧおよび電源電
圧ＶＣＣの監視は頻繁に行うことは不要である。従っ
て、入力ポートＡＤ０〜ＡＤ６の切り替えをランダムに
行うことが可能な構成においては、Ａ／Ｄ変換器６２の
入力ポートＡＤ０〜ＡＤ６に図１に示す如き電圧が供給
される場合、入力ポートＡＤ０〜ＡＤ２についての電圧
を順にＡＤ変換するのを常態とし、所定時間が経過した
等の所定の条件が成立した場合にのみ他の入力ポートＡ
Ｄ３〜ＡＤ６についての電圧をＡＤ変換することとして
もよい。かかる構成によれば、常態でＡＤ変換を行うべ
き入力ポートが減少することで、ＡＤ変換による処理負
担の軽減が図られることとなる。

【０１０５】また、上記の実施例においては、入力ポー
トＡＤ２、ＡＤ４、及びＡＤ６のオープン故障を検出す
るうえで、Ａ／Ｄ変換器６２によりＡＤ変換された結果
得られたディジタルデータの最上位ビット（クロックパ
ルス信号）を監視することとしているが、本発明はこれ
に限定されるものではなく、各入力ポートＡＤ２、ＡＤ
４、及びＡＤ６の電圧自体をそれぞれ監視することとし
てもよい。すなわち、各入力ポートに所定時間ごとに
２．５Ｖ未満の電圧と２．５Ｖを超える電圧とが交互に
現れるか否かを判別することにより各入力ポートのオー
プン故障を検出することとしてもよい。

【０１０６】また、上記の実施例においては、センサ信
号処理ＩＣ３４の４ビットＤ／Ａ変換器５４からの出
力、及び、センサ信号処理ＩＣ３６の４ビットＤ／Ａ変
換器５６からの出力を、それぞれ、Ａ／Ｄ変換器６２の
２つの入力ポートＡＤ０（ＡＤ２），ＡＤ４（ＡＤ６）
に供給することとしているが、一つの入力ポートのみに
供給することとしてもよい。かかる構成によれば、ＡＤ
変換を行うべき入力ポートが減少することで、ＡＤ変換
による処理負担の軽減が図られることとなる。

【０１０７】また、上記の実施例においては、Ａ／Ｄ変
換器６２に、複数のセンサ素子２２〜３２のアナログ信
号が多重化されたアナログ多重信号が２つ供給される構
成が採用されているが、唯一つのアナログ多重信号が供
給される構成に適用することも可能である。かかる構成
においては、そのアナログ多重信号が入力される入力ポ
ートのオープン故障を上述した手法を用いて検出するう
えでは、そのＡＤ変換の前に接地電圧ＧＮＤのＡＤ変換
を行う必要がないので、簡素な構成を実現することが可
能となる。

【０１０８】更に、上記の実施例においては、Ａ／Ｄ変
換器６２の入力ポートＡＤ０〜ＡＤ６に供給される電圧
を図１に示す如く配列することとしているが、本発明は
これに限定されるものではなく、例えば図８に示す如く
配列することとしてもよいし、或いは、他の配列を実現
することとしてもよい。

【発明の効果】上述の如く、請求項１、２、５、７、
８、１４、及び１５記載の発明によれば、唯一回のＡＤ
変換の結果に基づいて２値化ディジタル信号が確定され
る構成に比して、全体的にＡＤ変換が精度よく行われる
ため、ＡＤ変換後の出力の信頼性を確保することができ
る。

【０１０９】請求項３及び４記載の発明によれば、ＡＤ
変換による出力の信頼性を確保しつつ、ＡＤ変換の処理
負荷の軽減を図ることができる。

【０１１０】請求項６記載の発明によれば、ＡＤ変換に
よる出力の信頼性が低下する事態を最小限に抑制するこ
とができる。

【０１１１】請求項９記載の発明によれば、何らかのシ
ステム異常に起因して変調手段による変換またはＡＤ変
換手段による変換が正常に行われていないと判断できる
ので、ＡＤ変換による出力の信頼性を確実に確保するこ
とができる。

【０１１２】請求項１０乃至１２記載の発明によれば、
入力ポートのオープン故障を検出することができる。

【０１１３】また、請求項１３記載の発明によれば、高
性能の処理装置を用いることなく複数の入力ポートにつ
いて高精度のオープン故障検出を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例であるセンサ信号処理装置の
システム構成図である。

【図２】本実施例のセンサ信号処理装置が備えるセンサ
信号処理ＩＣの内部構成図である。

【図３】図２に示す４ビットＤ／Ａ変換器の動作を説明
するための図である。

【図４】本実施例のセンサ信号処理装置が備えるマイコ
ンのＡ／Ｄ変換器の内部構成図である。

【図５】本実施例のセンサ信号処理装置が備えるマイコ
ン内部の接続を説明するための図である。

【図６】本実施例においてセンサ信号処理装置が備える
Ａ／Ｄ変換器が行うＡＤ変換の実行時期を説明するため
の図である。

【図７】本実施例において、センサ信号処理装置が備え
るＡ／Ｄ変換器の出力を設定すべく実行される制御ルー
チンのフローチャートである。

【図８】本実施例の変形例であるセンサ信号処理装置の
要部構成図である。

【符号の説明】

２０センサ信号処理装置２２〜３２センサ素子３４，３６センサ信号処理ＩＣ３８，４０クロック信号発生器４２〜５２ ΔΣ変調器５４，５６４ビットＤ／Ａ変換器６０マイコン６２Ａ／Ｄ変換器７０信号比較部７６信号異常検出部ＡＤ０〜ＡＤ６入力ポート

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J022 AA01 BA06 BA10 CE01 CG01 5J064 AA05 BA02 BB08 BC06 BC20 BC21 BD04

Claims

【特許請求の範囲】

【請求項１】センサ素子の出力する物理量に応じたア
ナログ信号を、同一レベルが所定時間継続して保持され
る変調波信号に変換する変調手段と、前記変調手段から
供給された変調波信号を２値化ディジタル信号に変換す
るＡＤ変換手段と、を備えるセンサ信号処理装置であっ
て、前記ＡＤ変換手段は、前記変調手段から供給された変調
波信号の２値化ディジタル信号への変換を前記所定時間
中に複数回行うと共に、該所定時間中における複数回の
変換結果に基づいて出力すべき２値化ディジタル信号を
設定することを特徴とするセンサ信号処理装置。
【請求項２】前記ＡＤ変換手段は、前記所定時間中に
複数回変換した結果としてそれぞれ得られた２値化ディ
ジタル信号同士の多数決に基づいて、該所定時間におけ
る出力すべき２値化ディジタル信号を設定することを特
徴とする請求項１記載のセンサ信号処理装置。
【請求項３】前記ＡＤ変換手段は、前記所定時間中に
変換した結果として互いに一致する２値化ディジタル信
号の得られた回数が前記複数回の過半数となった後に
は、該所定時間中における残りの、前記変調手段から供
給された変調波信号の２値化ディジタル信号への変換を
行わないことを特徴とする請求項２記載のセンサ信号処
理装置。
【請求項４】前記ＡＤ変換手段は、前記所定時間中に
変換した結果として互いに一致する２値化ディジタル信
号の得られた回数が前記複数回の過半数となった後に
は、以後に該所定時間中に変換した結果として得られた
２値化ディジタル信号の一致／不一致の判別を行わない
ことを特徴とする請求項２記載のセンサ信号処理装置。
【請求項５】前記ＡＤ変換手段は、前記所定時間中に
複数回変換した結果としてそれぞれ得られた２値化ディ
ジタル信号が互いに一致しない場合には、該所定時間に
おける出力すべき２値化ディジタル信号を設定しないこ
とを特徴とする請求項１記載のセンサ信号処理装置。
【請求項６】前記ＡＤ変換手段は、前記所定時間中に
複数回変換した結果としてそれぞれ得られた２値化ディ
ジタル信号が互いに一致しない場合には、該複数の２値
化ディジタル信号の平均値または中間値を、該所定時間
における出力すべき２値化ディジタル信号として設定す
ることを特徴とする請求項１記載のセンサ信号処理装
置。
【請求項７】前記ＡＤ変換手段から供給された２値化
ディジタル信号を、前記所定時間よりも長い時間幅当た
りで平均化するフィルタ手段を備えることを特徴とする
請求項１乃至６の何れか一項記載のセンサ信号処理装
置。
【請求項８】前記変調手段は、前記アナログ信号とハ
イ／ローのパルス幅がそれぞれ前記所定時間であるクロ
ックパルス信号とが重畳された多重信号を前記変調波信
号に変換することを特徴とする請求項１乃至７の何れか
一項記載のセンサ信号処理装置。
【請求項９】前記ＡＤ変換手段は、変換した結果とし
て得られた２値化ディジタル信号の一致する状態が前記
所定時間を超えて継続する場合には、出力すべき２値化
ディジタル信号を設定しないことを特徴とする請求項８
記載のセンサ信号処理装置。
【請求項１０】センサ素子の出力する物理量に応じた
アナログ信号とハイ／ローのパルス幅がそれぞれ所定時
間であるクロックパルス信号とが重畳された多重信号
を、同一レベルが前記所定時間継続して保持される変調
波信号に変換する変調手段と、前記変調手段に接続する
入力ポートを有し、該変調手段から該入力ポートを介し
て供給された変調波信号を２値化ディジタル信号に変換
するＡＤ変換手段と、を備えるセンサ信号処理装置であ
って、前記入力ポートに前記クロックパルス信号のハイを示す
変調波信号とローを示す変調波信号とが前記所定時間ご
とに交互に現れるか否かに基づいて該入力ポートのオー
プン故障を検出する故障検出手段を備えることを特徴と
するセンサ信号処理装置。
【請求項１１】複数のセンサ素子がそれぞれ出力する
物理量に応じたアナログ信号とハイ／ローが繰り返され
るクロックパルス信号とが重畳された多重信号をそれぞ
れ所定の変調波信号に変換する変調手段と、前記変調手
段に接続する前記各多重信号に対応した複数の入力ポー
トを有し、該変調手段から該複数の入力ポートを介して
供給された変調波信号を２値化ディジタル信号に変換す
るＡＤ変換手段と、を備えるセンサ信号処理装置であっ
て、前記ＡＤ変換手段は、一の入力ポートを介して供給され
た変調波信号を２値化ディジタル信号に変換した後、他
の入力ポートを介して供給される変調波信号を２値化デ
ィジタル信号に変換する前に、前記クロックパルス信号
のハイを示す変調波信号およびローを示す変調波信号の
何れか一方と同一のレベルを有する基準信号を２値化デ
ィジタル信号に変換すると共に、前記ＡＤ変換手段により変換される信号の変化に基づい
て前記入力ポートのオープン故障を検出する故障検出手
段を備えることを特徴とするセンサ信号処理装置。
【請求項１２】前記ＡＤ変換手段は、また、接地電圧
とは異なる所定電圧が供給される補助ポートを有し、該
補助ポートに供給された前記所定電圧を前記基準信号と
して２値化ディジタル信号に変換することを特徴とする
請求項１１記載のセンサ信号処理装置。
【請求項１３】前記補助ポートが、前記一の入力ポー
トと前記他の入力ポートとの間に隣接して配置されてい
ることを特徴とする請求項１２記載のセンサ信号処理装
置。
【請求項１４】前記変調手段がΔΣ変調器を有するこ
とを特徴とする請求項１乃至１３の何れか一項記載のセ
ンサ信号処理装置。
【請求項１５】センサ素子の出力する物理量に応じた
アナログ信号を、同一レベルが所定時間継続して保持さ
れる変調波信号に変換する変調工程と、前記変調工程か
ら供給された変調波信号を２値化ディジタル信号に変換
するＡＤ変換工程と、を備えるセンサ信号処理方法であ
って、前記ＡＤ変換工程は、前記変調工程から供給された変調
波信号の２値化ディジタル信号への変換を前記所定時間
中に複数回行うと共に、該所定時間中における複数回の
変換結果に基づいて出力すべき２値化ディジタル信号を
設定することを特徴とするセンサ信号処理方法。