JP2003173168A

JP2003173168A - 表示駆動回路、電気光学装置及び表示駆動方法

Info

Publication number: JP2003173168A
Application number: JP2001371470A
Authority: JP
Inventors: Yusuke Ota; 祐輔大田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-05
Filing date: 2001-12-05
Publication date: 2003-06-20
Anticipated expiration: 2021-12-05
Also published as: US20030151583A1; JP3622722B2; US6967634B2

Abstract

(57)【要約】【課題】ＭＬＳによる表示駆動を行う場合に、電圧レ
ベル数を削減する簡素な構成で、コントラスト比の劣化
を抑えることができる表示駆動回路、電気光学装置及び
表示駆動方法を提供する。【解決手段】ＲＯＭ３００、３０２、３０４、３０６
には、３ライン分の表示パターンに対応した階調データ
の第１〜第４ビット（１Ｌ１ｂ〜３Ｌ１ｂ、１Ｌ２ｂ〜
３Ｌ２ｂ、１Ｌ３ｂ〜３Ｌ３ｂ、１Ｌ４ｂ〜３Ｌ４ｂ）
が供給される。ＲＯＭ３００、３０２、３０４、３０６
は、走査パターンと仮想電極のダミーの走査パターンと
の組み合わせにより規定される直交関数を用いて、階調
データの第１〜第４ビットにより特定される表示パター
ンとこれに対応したダミーの表示パターンとに対して行
った４ライン同時選択のＭＬＳ演算結果を、フィールド
信号ｆ１〜ｆ４に基づき、デコード出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示駆動回路、電
気光学装置及び表示駆動方法に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】単純マト
リックス型の液晶パネルを有する電気光学装置では、複
数の走査電極を同時選択するマルチライン駆動法（ＭＬ
Ｓ）により応答速度の向上と高コントラスト化が実現さ
れている。ＭＬＳにより階調表示を行う場合、例えばフ
レーム間引き法（Frame Rate Control：以下、ＦＲＣと
略す。）やパルス幅変調法（Pulse Width Modulation：
以下、ＰＷＭと略す。）が行われる。

【０００３】ところが、フレーム周波数が低い場合、Ｆ
ＲＣではフリッカが目立つという問題がある。このた
め、ＦＲＣで階調表示を行う場合、フレーム周波数を高
くする必要がある。また、近年の液晶パネルに対する動
画表示のニーズの高まりにより、高速応答の液晶材を用
いる必要が生じている。高速応答の液晶材を用いると、
液晶のオン・オフの切り替えが高速になって動画表示に
適している反面、その切り替えがより一層目立ち易くな
る。したがって、さらにフレーム周波数を高くしなけれ
ばならず、消費電力の増大を招く。

【０００４】これに対して、ＰＷＭでは、上述のフリッ
カの問題が生じない。ところが、ＰＷＭでは、クロスト
ークの影響が問題となる。すなわち、ＭＬＳによる駆動
を行う場合、実効値が液晶層に印加されることになる
が、信号電極の電圧レベルの変化が走査電極の電圧レベ
ルを変動させ、その結果実効値が低下し、コントラスト
を劣化させる。このクロストークの影響は、信号電極に
印加される電圧の駆動波形を工夫することで低減するこ
とができる。例えば、駆動波形をラインやフレームごと
にシフト（右寄せや左寄せ）させることで、実効値を変
化させることなくクロストークの影響を低減することが
できる。また、例えば駆動波形の変化点を減らすこと
で、信号電極の電圧レベル変化に起因した走査電極の電
圧レベル変動を減少させ、クロストークの影響を低減す
ることができる。

【０００５】しかしながら、４ライン同時選択のＭＬＳ
の場合、信号電極に印加される電圧の駆動波形は、例え
ば図１８に示すように電圧レベル数が「５」（２Ｖｘ、
Ｖｘ、０、−Ｖｘ、−２Ｖｘ）となり、非常に複雑な波
形となる。すなわち、駆動波形をシフト処理する回路が
複雑化し、電圧レベルの変化点（Ｃ１〜Ｃ７）が多くな
ってしまう。電圧レベル数を削減することで、駆動波形
を単純化するとともに電圧変化点を少なくすることがで
きるが、電圧レベル数を削減することは、コントラスト
比を劣化させることになる。例えば、３ライン同時選択
によるＭＬＳの場合、電圧レベル数が「４」となるが、
４ライン同時選択によるＭＬＳに比べてコントラスト比
が悪くなってしまう。

【０００６】このようなコントラスト比の劣化を抑え
て、電圧レベル数の削減を実現する駆動方法として、仮
想電極を用いたものが提案されている（例えば特開平１
０−３０１５４５号公報）。しかしながら、この技術で
は、階調データから仮想データを発生するためのＭＬＳ
演算を行う複雑な演算回路が必要となり、回路規模の増
大を招くという問題がある。

【０００７】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、ＭＬ
Ｓによる表示駆動を行う場合に、電圧レベル数を削減す
る簡素な構成で、コントラスト比の劣化を抑えることが
できる表示駆動回路、電気光学装置及び表示駆動方法を
提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明は、３本の走査電極を同時選択するマルチライ
ン駆動法により、走査電極及び信号電極を有する電気光
学装置を駆動する表示駆動回路であって、同時選択され
る３本の走査電極の走査パターンに対応するｍ（ｍは、
自然数）ビットの第１〜第３の階調データのビット単位
に設けられ、前記第１〜第３の階調データの各ビットと
フィールド信号とに基づいてデコード出力信号を出力す
る第１〜第ｍのデコード回路と、前記第１〜第ｍのデコ
ード回路によって出力されたデコード出力信号に基づい
て信号電極を駆動する信号電極駆動回路とを含み、前記
第１〜第ｍのデコード回路は、同時選択される３本の走
査電極のフィールドごとの走査パターンと該走査パター
ンに対応する仮想走査電極の走査パターンとを規定する
直交関数に基づいて、表示パターンと該表示パターンに
対応するダミーパターンとに対して行った所与の演算の
結果を用いて、前記フィールド信号に対応したデコード
出力信号を出力することを特徴とする。

【０００９】本発明においては、第１〜第ｍのデコード
回路が、ｍビットの階調データのビット単位に設けられ
る。そして、同時選択される３本の走査電極に対応した
第１〜第３の階調データの各ビットがそれぞれ、第１〜
第ｍのデコード回路に入力される。すなわち、第ｋ（１
≦ｋ≦ｍ、ｋは自然数）のデコード回路には、第１〜第
３の階調データの第ｋビット目がそれぞれ入力される。

【００１０】第１〜第ｍのデコード回路は、直交関数
（同時選択される３本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される）に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。

【００１１】本発明によれば、３ライン同時選択のＭＬ
Ｓにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を「２」とすることができ、
信号電極の電圧レベルの変化点を減らして単純な駆動波
形を生成し、非常に簡素な構成でＭＬＳを実現できる。
さらに、第１〜第ｍのデコード回路により、３ライン同
時選択のＭＬＳにおいて、４ライン同時選択のＭＬＳ演
算結果を用いて信号電極を駆動することができるので、
同時選択本数の削減によるコントラスト低下を抑えるこ
とができる。さらにまた、同時選択される走査電極の走
査パターンに対応するダミーの走査パターンと、表示パ
ターンに対応するダミーパターンとを演算により求める
必要がないので、構成の簡素化を図ることができる。

【００１２】第１〜第ｍのデコード回路は、例えばあら
かじめ直交関数を用いてフィールド毎にＭＬＳ演算の結
果を求めておき、ＲＯＭに記憶させたり、組み合わせ回
路で論理回路を組むことにより、フィールドに応じたデ
コード出力信号を出力させるようにしてもよい。

【００１３】また、表示パターンに対応するダミーパタ
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数（０を含む）
個になるように決めることができる。

【００１４】また本発明は、前記第１〜第ｍのデコード
回路によって出力されたｍビットのデコード出力信号を
パルス幅変調するパルス幅変調信号変換回路を含み、前
記信号電極駆動回路は、前記パルス幅変調信号変換回路
によってパルス幅変調された信号に基づき、信号電極を
駆動することができる。

【００１５】本発明によれば、信号電極の電圧レベルの
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、ＭＬＳで階調表示を行う場合に、Ｆ
ＲＣを用いることなく、ＰＷＭにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。

【００１６】また本発明は、３本の走査電極を同時選択
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動回路であっ
て、同時選択される３本の走査電極の走査パターンに対
応するｍ（ｍは自然数）ビットの第１〜第３の階調デー
タを（ｍ＋ｐ）（ｐは自然数）ビットの第１〜第３の変
換階調データに変換する階調データ変換回路と、第１〜
第３の変換階調データのビット単位に設けられ、前記第
１〜第３の変換階調データの各ビットとフィールド信号
とに基づいてデコード出力信号を出力する第１〜第（ｍ
＋ｐ）のデコード回路と、前記第１〜第（ｍ＋ｐ）のデ
コード回路によって出力されたデコード出力信号に基づ
いて信号電極を駆動する信号電極駆動回路とを含み、前
記第１〜第（ｍ＋ｐ）のデコード回路は、同時選択され
る３本の走査電極のフィールドごとの走査パターンと該
走査パターンに対応する仮想走査電極の走査パターンと
を規定する直交関数に基づいて、表示パターンと該表示
パターンに対応するダミーパターンとに対して行った所
与の演算の結果を用いて、前記フィールド信号に対応し
たデコード出力信号を出力する。

【００１７】本発明においては、ｍビットの階調データ
を（ｍ＋ｐ）ビットの階調データに変換する階調データ
変換回路が設けられる。そして、該階調データ変換回路
によってビット数が変換された階調データが、第１〜第
（ｍ＋ｐ）のデコード回路に入力される。第１〜第（ｍ
＋ｐ）のデコード回路は、（ｍ＋ｐ）ビットの階調デー
タのビット単位に設けられる。そして、同時選択される
３本の走査電極に対応した第１〜第３の階調データの各
ビットがそれぞれ、第１〜第（ｍ＋ｐ）のデコード回路
に入力される。すなわち、第ｊ（１≦ｊ≦（ｍ＋ｐ）、
ｊは自然数）のデコード回路には、第１〜第３の階調デ
ータの第ｊビット目がそれぞれ入力される。

【００１８】第１〜第（ｍ＋ｐ）のデコード回路は、直
交関数（同時選択される３本の走査電極のフィールドご
との走査パターンと該走査パターンに対応する仮想走査
電極の走査パターンとにより規定される）に基づいて、
表示パターンと該表示パターンとに対応するダミーパタ
ーンとに対して行った所与の演算の結果を用いて、フィ
ールド信号に対応したデコード出力信号を出力する。

【００１９】本発明によれば、階調データ変換回路によ
ってビット数を変換することができるので、階調表現を
より細かく設定することができる。また、階調データ変
換回路によって、例えば特定の階調データを補正階調デ
ータに切り替えて出力させることで、表示パネルの観者
の眼の特性に応じた階調表現が可能となる。

【００２０】さらに、３ライン同時選択のＭＬＳにおい
て、仮想電極の走査パターンとダミーパターンとを用い
て、電圧レベル数を削減することができ、非常に簡素な
構成でＭＬＳを実現できる。さらにまた、第１〜第（ｍ
＋ｐ）のデコード回路により、３ライン同時選択のＭＬ
Ｓにおいて、これよりコントラストの向上を図ることが
できる同時選択数のＭＬＳ演算結果を用いて信号電極を
駆動することができるので、コントラスト低下を抑える
ことができる。さらにまた、同時選択される走査電極の
走査パターンに対応するダミーの走査パターンと、表示
パターンに対応するダミーパターンとを演算により求め
る必要がないので、構成の簡素化を図ることができる。

【００２１】第１〜第（ｍ＋ｐ）のデコード回路は、例
えばあらかじめ直交関数を用いてフィールド毎にＭＬＳ
演算の結果を求めておき、ＲＯＭに記憶させたり、組み
合わせ回路で論理回路を組むことにより、フィールドに
応じたデコード出力信号を出力させるようにしてもよ
い。

【００２２】また、表示パターンに対応するダミーパタ
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数（０を含む）
個になるように決めることができる。

【００２３】また本発明は、前記第１〜第（ｍ＋ｐ）の
デコード回路によって出力された（ｍ＋ｐ）ビットのデ
コード出力信号をパルス幅変調するパルス幅変調信号変
換回路を含み、前記信号電極駆動回路は、前記パルス幅
変調信号変換回路によってパルス幅変調された信号に基
づき、信号電極を駆動することができる。

【００２４】本発明によれば、信号電極の電圧レベルの
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、ＭＬＳで階調表示を行う場合に、Ｆ
ＲＣを用いることなく、ＰＷＭにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。しかも、階調データのビット数が変換されるた
め、任意に調整可能な階調特性を実現することができ
る。

【００２５】また本発明は、３本の走査電極を同時選択
するマルチライン駆動法により駆動される電気光学装置
であって、互いに交差する複数の走査電極及び複数の信
号電極により特定される画素と、信号電極を駆動する上
記いずれか記載の表示駆動回路と、走査電極を駆動する
走査ドライバとを含むことを特徴としている。

【００２６】本発明によれば、コントラスト比の劣化を
抑え、電圧レベル数の削減による簡素な構成の電気光学
装置を提供することができる。

【００２７】また本発明は、３本の走査電極を同時選択
するマルチライン駆動法により駆動される電気光学装置
であって、互いに交差する複数の走査電極及び複数の信
号電極により特定される画素を有する表示パネルと、信
号電極を駆動する上記いずれか記載の表示駆動回路と、
走査電極を駆動する走査ドライバとを含むことを特徴と
している。

【００２８】本発明によれば、コントラスト比の劣化を
抑え、電圧レベル数の削減による簡素な構成の電気光学
装置を提供することができる。

【００２９】また本発明は、３本の走査電極を同時選択
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動方法であっ
て、同時選択される３本の走査電極の走査パターンに対
応するｍ（ｍは自然数）ビットの第１〜第３の階調デー
タのビット単位に、前記第１〜第３の階調データの各ビ
ットとフィールド信号とに基づいてデコード出力信号を
出力し、前記デコード出力信号に基づいて信号電極を駆
動し、前記デコード出力信号は、同時選択される３本の
走査電極のフィールドごとの走査パターンと該走査パタ
ーンに対応する仮想走査電極の走査パターンとを規定す
る直交関数に基づいて、表示パターンと該表示パターン
に対応するダミーパターンとに対して行った所与の演算
の結果を用いて、前記フィールド信号に対応して出力さ
れることを特徴とする。

【００３０】本発明においては、同時選択される３本の
走査電極に対応した第１〜第３の階調データのビット単
位に、直交関数（同時選択される３本の走査電極のフィ
ールドごとの走査パターンと該走査パターンに対応する
仮想走査電極の走査パターンとにより規定される）に基
づいて、表示パターンと該表示パターンとに対応するダ
ミーパターンとに対して行った所与の演算の結果を用い
て、フィールド信号に対応したデコード出力信号を出力
し、該デコード出力信号に基づいて信号電極を駆動す
る。

【００３１】本発明によれば、３ライン同時選択のＭＬ
Ｓにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を「２」とすることができ、
信号電極の電圧レベルの変化点を減らして単純な駆動波
形を生成し、非常に簡素な構成でＭＬＳを実現できる。
さらに、３ライン同時選択のＭＬＳにおいて、階調デー
タのビット単位に、４ライン同時選択のＭＬＳ演算結果
を用いてデコード出力信号を出力させ、該デコード出力
信号に基づき信号電極を駆動することができるので、同
時選択本数の削減によるコントラスト低下を抑えること
ができる。さらにまた、同時選択される走査電極の走査
パターンに対応するダミーの走査パターンと、表示パタ
ーンに対応するダミーパターンとを演算により求める必
要がないので、構成の簡素化を図ることができる。

【００３２】なお表示パターンに対応するダミーパター
ンは、例えば表示パターンとダミーパターンの各要素の
表示オン若しくは表示オフの数が、偶数（０を含む）個
になるように決めることができる。

【００３３】また本発明は、３本の走査電極を同時選択
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動方法であっ
て、同時選択される３本の走査電極の走査パターンに対
応するｍ（ｍは自然数）ビットの第１〜第３の階調デー
タを、（ｍ＋ｐ）（ｐは自然数）ビットの第１〜第３の
変換階調データに変換し、前記第１〜第３の変換諧調デ
ータのビット単位に、第１〜第３の変換階調データの各
ビットとフィールド信号とに基づいてデコード出力信号
を出力し、前記デコード出力信号に基づいて信号電極を
駆動し、前記デコード出力信号は、同時選択される３本
の走査電極のフィールドごとの走査パターンと該走査パ
ターンに対応する仮想走査電極の走査パターンとを規定
する直交関数に基づいて、表示パターンと該表示パター
ンに対応するダミーパターンとに対して行った所与の演
算の結果を用いて、前記フィールド信号に対応して出力
されることを特徴とする。

【００３４】本発明においては、同時選択される３本の
走査電極の走査パターンに対応したｍビットの階調デー
タを（ｍ＋ｐ）ビットの階調データに変換した後、（ｍ
＋ｐ）ビットの階調データのビット単位に、直交関数
（同時選択される３本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される）に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。

【００３５】こうすることで、階調データのビット数を
変換することができるので、階調表現をより細かく設定
することができる。また、例えば特定の階調データを補
正階調データに切り替えて出力させることで、表示パネ
ルの観者の眼の特性に応じた階調表現が可能となる。

【００３６】さらに、３ライン同時選択のＭＬＳにおい
て、仮想電極の走査パターンとダミーパターンとを用い
て、電圧レベル数を削減することができ、非常に簡素な
構成でＭＬＳを実現できる。さらにまた、３ライン同時
選択のＭＬＳにおいて、これよりコントラストの向上を
図ることができる同時選択数のＭＬＳ演算結果を用いて
信号電極を駆動することができるので、コントラスト低
下を抑えることができる。

【００３７】また、表示パターンに対応するダミーパタ
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数（０を含む）
個になるように決めることができる。

【００３８】また本発明は、前記デコード出力信号をパ
ルス幅変調した信号に基づき、信号電極を駆動すること
ができる。

【００３９】本発明によれば、信号電極の電圧レベルの
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、ＭＬＳで階調表示を行う場合に、Ｆ
ＲＣを用いることなく、ＰＷＭにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。しかも、階調データのビット数が変換されるた
め、任意に調整可能な階調特性を実現することができ
る。

【００４０】なお本発明に係る表示駆動回路は、以下の
ように構成することもできる。

【００４１】すなわち、ｎ（ｎは自然数）本の走査電極
を同時選択するマルチライン駆動法により、走査電極及
び信号電極を有する電気光学装置を駆動する表示駆動回
路であって、同時選択されるｎ本の走査電極の走査パタ
ーンに対応するｍ（ｍは自然数）ビットの第１〜第ｎの
階調データのビット単位に設けられ、前記第１〜第ｎの
階調データの各ビットとフィールド信号とに基づいてデ
コード出力信号を出力する第１〜第ｍのデコード回路
と、前記第１〜第ｍのデコード回路によって出力された
デコード出力信号に基づいて信号電極を駆動する信号電
極駆動回路とを含み、前記第１〜第ｍのデコード回路
は、同時選択されるｎ本の走査電極のフィールドごとの
走査パターンと該走査パターンに対応する仮想走査電極
の走査パターンとを規定する直交関数に基づいて、表示
パターンと該表示パターンに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、前記フィー
ルド信号に対応したデコード出力信号を出力する。

【００４２】この場合、第１〜第ｍのデコード回路が、
ｍビットの階調データのビット単位に設けられる。そし
て、同時選択されるｎ本の走査電極に対応した第１〜第
ｎの階調データの各ビットがそれぞれ、第１〜第ｍのデ
コード回路に入力される。すなわち、第ｋ（１≦ｋ≦
ｍ、ｋは自然数）のデコード回路には、第１〜第ｎの階
調データの第ｋビット目がそれぞれ入力される。

【００４３】第１〜第ｍのデコード回路は、直交関数
（同時選択されるｎ本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される）に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。

【００４４】こうすることで、ｎライン同時選択のＭＬ
Ｓにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を削減することができ、非常
に簡素な構成でＭＬＳを実現できる。さらに、第１〜第
ｍのデコード回路により、ｎライン同時選択のＭＬＳに
おいて、これよりコントラストの向上を図ることができ
る同時選択数のＭＬＳ演算結果を用いて信号電極を駆動
することができるので、コントラスト低下を抑えること
ができる。さらにまた、同時選択される走査電極の走査
パターンに対応するダミーの走査パターンと、表示パタ
ーンに対応するダミーパターンとを演算により求める必
要がないので、構成の簡素化を図ることができる。

【００４５】第１〜第ｍのデコード回路は、例えばあら
かじめ直交関数を用いてフィールド毎にＭＬＳ演算の結
果を求めておき、ＲＯＭに記憶させたり、組み合わせ回
路で論理回路を組むことにより、フィールドに応じたデ
コード出力信号を出力させるようにしてもよい。

【００４６】また、表示パターンに対応するダミーパタ
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数（０を含む）
個になるように決めることができる。

【００４７】さらに本発明に係る表示駆動方法は、以下
のように行うことができる。

【００４８】すなわち、ｎ（ｎは自然数）本の走査電極
を同時選択するマルチライン駆動法により、走査電極及
び信号電極を有する電気光学装置を駆動する表示駆動方
法であって、同時選択されるｎ本の走査電極の走査パタ
ーンに対応するｍ（ｍは自然数）ビットの第１〜第ｎの
階調データのビット単位に、前記第１〜第ｎの階調デー
タの各ビットとフィールド信号とに基づいてデコード出
力信号を出力し、前記デコード出力信号に基づいて信号
電極を駆動し、前記デコード出力信号は、同時選択され
るｎ本の走査電極のフィールドごとの走査パターンと該
走査パターンに対応する仮想走査電極の走査パターンと
を規定する直交関数に基づいて、表示パターンと該表示
パターンに対応するダミーパターンとに対して行った所
与の演算の結果を用いて、前記フィールド信号に対応し
て出力される。

【００４９】この場合、同時選択されるｎ本の走査電極
に対応した第１〜第ｎの階調データのビット単位に、直
交関数（同時選択されるｎ本の走査電極のフィールドご
との走査パターンと該走査パターンに対応する仮想走査
電極の走査パターンとにより規定される）に基づいて、
表示パターンと該表示パターンとに対応するダミーパタ
ーンとに対して行った所与の演算の結果を用いて、フィ
ールド信号に対応したデコード出力信号を出力し、該デ
コード出力信号に基づいて信号電極を駆動する。

【００５０】こうすることで、ｎライン同時選択のＭＬ
Ｓにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を削減することができ、信号
電極の電圧レベルの変化点を減らして単純な駆動波形を
生成し、非常に簡素な構成でＭＬＳを実現できる。さら
に、ｎライン同時選択のＭＬＳにおいて、階調データの
ビット単位に、これよりコントラストが向上する同時選
択数のＭＬＳ演算結果を用いてデコード出力信号を出力
させ、該デコード出力信号に基づき信号電極を駆動する
ことができるので、同時選択本数の削減によるコントラ
スト低下を抑えることができる。さらにまた、同時選択
される走査電極の走査パターンに対応するダミーの走査
パターンと、表示パターンに対応するダミーパターンと
を演算により求める必要がないので、構成の簡素化を図
ることができる。

【００５１】なお表示パターンに対応するダミーパター
ンは、例えば表示パターンとダミーパターンの各要素の
表示オン若しくは表示オフの数が、偶数（０を含む）個
になるように決めることができる。

【００５２】

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を用いて詳細に説明する。

【００５３】なお、以下に説明する本実施形態は、特許
請求の範囲に記載された本発明の内容を不当に限定する
ものではない。また本実施形態で説明される構成の全て
が本発明の必須構成要件であるとは限らない。

【００５４】１．電気光学装置図１に、本実施形態における電気光学装置の構成の一例
を示す。

【００５５】電気光学装置２００は、液晶パネル（広義
には、表示パネル）２０２を含む。

【００５６】電気光学装置２００は、液晶パネル２０２
を駆動する信号ドライバ（セグメントドライバ）２０４
を含むことができる。さらに電気光学装置２００は、液
晶パネル２０２を駆動する走査ドライバ（コモンドライ
バ）２０６を含むことができる。

【００５７】液晶パネル２０２は、複数の画素を有して
おり、画素は複数の走査電極及び複数の信号電極を用い
て特定される。画素に対応した領域には、電気光学素子
が設けられている。液晶パネル２０２は、電圧印加によ
って光学特性が変化する液晶その他の電気光学素子を用
いたものであればよい。液晶パネル２０２としては、例
えば単純マトリクスパネルにより構成することができ
る。この場合、信号（セグメント）電極（第１の電極）
が形成された第１基板と、走査（コモン）電極（第２の
電極）が形成された第２基板との間に、液晶が封入され
る。第１基板では、方向Ｘに複数の信号電極が配列され
る。第２基板では、方向Ｙに複数の走査電極が配列され
る。複数の信号電極は、信号ドライバ２０４により駆動
される。複数の走査電極は、走査ドライバ２０６により
駆動される。

【００５８】なお、液晶パネル２０２を例えばガラス基
板上に実装し、該ガラス基板上に信号ドライバ２０４及
び走査ドライバ２０６を設けるようにしてもよい。

【００５９】電気光学装置２００は、信号ドライバ２０
４及び走査ドライバ２０６に電圧を供給する電源回路２
０８を含むことができる。なお、電源回路２０８は、電
気光学装置２００の外部に設けてもよいし、信号ドライ
バ２０４又は走査ドライバ２０６に内蔵させるようにし
てもよい。

【００６０】液晶パネル２０２は、複数の走査電極を同
時選択するマルチライン駆動法（ＭＬＳ）により表示駆
動される。同時選択数がｍ（ｍは自然数で、例えばｍ＝
４）の場合、走査ドライバは、ｍ本単位に走査電極を走
査し、信号ドライバはｎ（ｎは自然数で、例えばｍ＝４
のときｎ＝４）本単位の表示パターンに基づくセグメン
ト波形（信号電極駆動波形、ＳＥＧ波形）の電圧を信号
電極に出力する。このセグメント波形は、走査電極の走
査パターンに対応した直交関数を用いて、表示パターン
に対して行列演算を行ったＭＬＳ演算結果により特定さ
れる。

【００６１】一般に、ｍライン同時選択のＭＬＳの場
合、走査電極の駆動に必要な電圧レベル数は「３」で、
信号電極の駆動に必要な電圧レベル数は（ｍ＋１）であ
る。この場合、電源回路により、走査電極の駆動に必要
な３値の電圧レベルと、信号電極の駆動に必要な（ｍ＋
１）値の電圧レベルとが生成され、それぞれ走査ドライ
バ及び信号ドライバに供給されることになる。本実施形
態では、信号ドライバにおいて電圧レベル数をできるだ
け少なくするため、仮想電極の概念を用いて、３ライン
同時選択のＭＬＳを２値の電圧レベルで駆動し、かつ４
ライン同時選択のＭＬＳと同等のコントラストを実現す
る。より具体的には、本実施形態における信号ドライバ
では、同時選択する３ラインの走査電極の走査パターン
に対応した仮想電極のダミーの走査パターンと、該走査
パターンに基づく表示パターンに対応したダミーの表示
パターン（ダミーパターン）とにより、４ライン同時選
択のＭＬＳと同様の演算を行った演算結果のうち３ライ
ン分について信号電極に出力する。

【００６２】また本実施形態では、複雑な４ライン同時
選択のＭＬＳ演算をその都度行うことなく、あらかじめ
求めておいたＭＬＳ演算結果からデコード出力させるこ
とで、回路構成を大幅に簡素化させることができること
を特徴とする。より具体的には、同時選択される走査電
極３ライン分の走査パターンと該走査パターンに対応す
るダミーの走査パターンとの組み合わせにより規定され
る直交関数を用いて、３ライン分の表示パターンと該表
示パターンに対応するダミーの表示パターンとに対して
予めＭＬＳ演算を行っておく。そして、このＭＬＳ演算
結果を、フィールド信号に応じてデコード出力させるデ
コード回路を設ける。このようにすれば、デコード回路
を、階調データのビットごとに設けることができ、従来
のような複雑なＭＬＳ演算回路が不要となる。

【００６３】２．表示駆動回路以下では、上述のように同時選択される３ラインの走査
パターンと、該走査パターンに対応した３ライン分の表
示パターンにより４ライン同時選択ＭＬＳのＭＬＳ演算
結果をデコード出力するＭＬＳデコーダ（広義には、デ
コード回路）について説明する。このＭＬＳデコーダ
は、表示駆動回路に含まれる。

【００６４】２．１ＭＬＳデコーダ図２に、ＭＬＳデコーダを含む表示駆動回路の構成の要
部を示す。

【００６５】ここでは、表示駆動回路は、信号電極を駆
動する信号ドライバとして機能するものとし、１信号電
極（セグメント）単位の構成を示している。また階調デ
ータのビット数ｍが「４」（２⁴＝１６階調）であるも
のとする。

【００６６】ＭＬＳデコーダは、階調データのビットご
とに設けられた１又は複数の読み出し専用回路（Read O
nly Memory：以下、ＲＯＭと略す。）により構成するこ
とができ、４ビットの階調データの場合４つのＲＯＭに
より構成することができる。

【００６７】表示駆動回路は、階調データのビット単位
に、ＭＬＳデコーダとしてのＲＯＭ（広義には、第１〜
第４（ｍ）のデコード回路）３００、３０２、３０４、
３０６を含む。ＲＯＭ３００、３０２、３０４、３０６
は、同時選択される３ラインの走査電極の走査パターン
に対応した表示パターンがビット単位で供給されてい
る。したがって、第ｋ（１≦ｋ≦ｍ、ｋは自然数）のデ
コード回路は、同時選択される３ライン分の走査電極の
走査パターンに対応した階調データの第ｋビットが、３
ライン分入力される。より具体的には、４ビットの階調
データが第１〜第４ビットからなるものとすると、ＲＯ
Ｍ３００には、３ライン分の表示パターンに対応した階
調データの第１ビット（１Ｌ１ｂ〜３Ｌ１ｂの計３ビッ
ト）が供給されている。ＲＯＭ３０２には、３ライン分
の表示パターンに対応した階調データの第２ビット（１
Ｌ２ｂ〜３Ｌ２ｂの計３ビット）が供給されている。Ｒ
ＯＭ３０４には、３ライン分の表示パターンに対応した
階調データの第３ビット（１Ｌ３ｂ〜３Ｌ３ｂの計３ビ
ット）が供給されている。ＲＯＭ３０６には、３ライン
分の表示パターンに対応した階調データの第４ビット
（１Ｌ４ｂ〜３Ｌ４ｂの計３ビット）が供給されてい
る。ＲＯＭ３００、３０２、３０４、３０６は、フィー
ルド信号ｆ１〜ｆ４に応じて、フィールド単位で求めら
れたＭＬＳ演算結果を用いて、２値化された信号（デコ
ード出力信号）を出力する。

【００６８】表示駆動回路は、同時選択される走査電極
の走査パターンに対応した各信号電極の階調データを保
持する第１〜第３のラインメモリ３１０、３１２、３１
４を含むことができる。この場合、第１のラインメモリ
３１０は、保持する第１の階調データの各ビットをＲＯ
Ｍ３００、３０２、３０４、３０６に供給する。同様
に、第２及び第３のラインメモリ３１２、３１４は、そ
れぞれ保持する第２及び第３の階調データの各ビットを
ＲＯＭ３００、３０２、３０４、３０６に供給する。な
お、表示駆動回路が、階調データを記憶する表示データ
ＲＡＭを内蔵する場合、該表示データＲＡＭにより第１
〜第３のラインメモリ３１０、３１２、３１４と同様の
機能をもたせることができる。

【００６９】表示駆動回路は、ＲＯＭ３００、３０２、
３０４、３０６からビット単位で出力されたデコード結
果を保持する第４のラインメモリ３１６を含むことがで
きる。

【００７０】ＲＯＭ３００、３０２、３０４、３０６か
らデコード出力されたＭＬＳ演算結果は、パルス幅変調
が行われて信号電極に出力される。図２では、ＲＯＭ３
００、３０２、３０４、３０６からデコード出力された
ＭＬＳ演算結果を、第４のラインメモリ３１６で一旦ラ
ッチした後、一致検出回路（広義には、パルス幅変調
（ＰＷＭ）信号変換回路）３１８によりパルス幅変調を
行う。

【００７１】一致検出回路３１８は、パルス幅刻み用の
クロックによりカウントアップされるカウント値と、デ
コード出力されたＭＬＳ演算結果との一致検出結果に基
づいて一致検出結果の信号レベルを変化させてＰＷＭ信
号として出力する。

【００７２】ＰＷＭ信号は、信号電極ごとに設けられた
信号電極駆動回路（図示せず）により、信号電極に出力
される。

【００７３】なお、階調データのビット単位にデコード
回路としてのＲＯＭを設けるだけでよいので、階調デー
タが３ビットの場合には図３に示す構成となり、本実施
形態により開示される技術的な範囲が階調データのビッ
ト数に限定されるものではない。

【００７４】以下では、このような表示駆動回路に含ま
れるＭＬＳデコーダについて、具体的に説明する。

【００７５】２．１．１３ライン同時選択のＭＬＳ本実施形態では、同時選択される３ラインの走査電極の
走査パターンについて、ダミーの走査電極（仮想電極）
の概念を採用し、４ライン分の走査電極の走査パターン
による４ライン同時選択のＭＬＳ演算結果を用いて信号
電極に出力する。

【００７６】図４に、走査電極に出力される走査パター
ンの一例を示す。

【００７７】同時選択される３ラインの走査電極に出力
される走査パターンを、コモン波形（走査電極駆動波
形、ＣＯＭ波形）として、フィールド毎に示している。
走査ドライバは、フィールドごとに、センター電圧レベ
ルＶＣを基準に同一振幅（＝Ｖｙ）で極性が異なる電圧
レベルＶ３（＝ＶＣ＋Ｖｙ）、ＭＶ３（＝ＶＣ−Ｖｙ）
のいずれかを走査電極に出力する。

【００７８】ここで、電圧レベルＶ３を「１」、電圧レ
ベルＭＶ３を「−１」とする。同時選択される各走査電
極について１ｆ（フィールド）〜３ｆのいずれかで「−
１」となっている場合、ダミーの走査電極（ダミーライ
ン）には４ｆで「−１」となるように走査パターンを規
定する。

【００７９】走査ドライバは、図５に示したように、２
ビットのフィールド設定信号Ｆ１、Ｆ２で表される４状
態に対応したフィールド信号ｆ１〜ｆ４に基づき、各走
査電極に「１」に対応した電圧レベルＶ３又は「−１」
に対応した電圧レベルＭＶ３を供給することで、図４に
示す各走査パターンを走査電極に出力することができ
る。

【００８０】同時選択される３ラインの走査電極に供給
される走査パターンは、各ラインにおける１ｆ〜４ｆの
走査パターンを各行の要素とすることで、図４に示すよ
うに４次の直交関数として表すことができる。この直交
関数は、フィールド毎に、同時選択される３本の走査電
極の走査パターン３７０と、該走査パターン３７０に対
応する仮想走査電極（ダミーライン）の走査パターン３
７２とにより規定される。これにより、第４行には、ダ
ミーの走査電極の走査パターン３７４が表される。な
お、走査電極の同時選択数がｎ本の場合も同様に直交関
数を表すことができる。

【００８１】次に、このような走査パターンによる４ラ
イン同時選択のＭＬＳの場合のセグメント波形を考え
る。

【００８２】図６（Ａ）〜（Ｈ）及び図７（Ａ）〜
（Ｈ）に、４ライン同時選択のＭＬＳを行う場合のセグ
メント波形を模式的に示す。

【００８３】ここでは、上述の走査パターンに対応する
全表示パターンについて、それぞれセグメント波形を示
している。

【００８４】４ライン同時選択のＭＬＳの場合、一般に
信号電極の駆動に必要な電圧レベル数が「５」となる。
各フィールドの電圧レベルを、「−２」、「−１」、
「０」、「１」、「２」で表し、各電圧レベルをＶ２、
Ｖ１、ＶＣ、ＭＶ１、ＭＶ２とする。ここで、走査ドラ
イバと共用可能な共通電圧レベルＶＣを「０」、電圧レ
ベルＶ２を「２」、電圧レベルＶ１を「１」、電圧レベ
ルＭＶ１を「−１」、電圧レベルＭＶ２を「−２」とす
る。また、５値の電圧レベルＶ２、Ｖ１、ＶＣ、ＭＶ
１、ＭＶ２は、以下の関係式が成り立つものとする。

【００８５】Ｖ２＝ＶＣ＋２Ｖｘ・・・（１）Ｖ１＝ＶＣ＋Ｖｘ・・・（２）ＭＶ１＝ＶＣ− Ｖｘ・・・（３）ＭＶ２＝ＶＣ−２Ｖｘ・・・（４）この場合において、各表示パターンについて、各ライン
及び各フィールドごとに、液晶層へ印加される電圧を示
す。液晶層へ印加される電圧は、走査電極の電圧レベル
と信号電極の電圧レベルとの差である。したがって、例
えば図６（Ｄ）に示す表示パターン（０，０，１，１）
の場合、１ライン目の１ｆにおいて、図４に示すように
走査電極は電圧レベルＶ３、当該信号電極は電圧レベル
ＭＶ１であるため、液晶層への印加電圧は（Ｖ３−ＭＶ
１）（＝ＶＣ＋Ｖｙ−（ＶＣ−Ｖｘ）＝Ｖｙ＋Ｖｘ）と
なる。同様に、１ライン目の２ｆにおいて、走査電極は
電圧レベルＶ３、当該信号電極は電圧レベルＶ１である
ため、同様に液晶層への印加電圧はＶｙ−Ｖｘとなる。
また、例えば図７（Ｆ）に示す表示パターン（１，１，
０，１）の場合、１ライン目の１ｆにおいて、液晶層へ
の印加電圧はＶＣとなる。また１ライン目の２ｆにおい
て、液晶層への印加電圧はＶｙ＋２Ｖｘとなる。

【００８６】また各ラインについて、選択期間のみを考
慮した液晶層への印加電圧の実効値に対応した評価値を
示す。この評価値は、各ラインについて、各フィールド
の印加電圧を２乗したものの合計である。結果的に、評
価値はＶｏｆｆ²若しくはＶｏｎ²で表される２値である
ことがわかる。

【００８７】そこで、図６（Ａ）〜（Ｈ）及び図７
（Ａ）〜（Ｈ）に示す各表示パターンに着目すると、表
示パターンの１ライン〜３ラインが同じパターンのもの
が２つずつある。例えば図６（Ａ）に示す表示パターン
と、図６（Ｂ）に示す表示パターンとは、１ライン〜３
ラインが同じである。さらに、図６（Ｃ）と図６
（Ｄ）、図６（Ｅ）と図６（Ｆ）、・・・、図７（Ａ）
と図７（Ｂ）、・・・、図７（Ｇ）と図７（Ｈ）も同様
である。例えば図６（Ａ）と図６（Ｂ）とを比較する
と、その評価値は１ライン〜３ラインが同じで、４ライ
ンのみが異なる。これは、図６（Ｃ）と図６（Ｄ）、図
６（Ｅ）と図６（Ｆ）、・・・、図７（Ａ）と図７
（Ｂ）、・・・、図７（Ｇ）と図７（Ｈ）も同様であ
る。

【００８８】各組み合わせについては、セグメント波形
が電圧レベルＶ１、ＭＶ１の２値のみを用いるものが１
つずつある。したがって、これらを選択すると、表示パ
ターン（０，０，０，０）（図６（Ａ））、（０，０，
１，１）（図６（Ｄ））、（０，１，０，１）（図６
（Ｆ））、（０，１，１，０）（図６（Ｇ））、（１，
０，０，１）（図７（Ｂ））、（１，０，１，０）（図
７（Ｃ））、（１，１，０，０）（図７（Ｅ））、
（１，１，１，１）（図７（Ｈ））の計８パターンとな
る。したがって、これら８パターンにより、１ライン〜
３ラインについて４ライン同時選択のＭＬＳと同等のコ
ントラストを実現し、かつ各表示パターンに対応したセ
グメント波形の電圧レベルを２値で表現することができ
ることになる。

【００８９】２．１．２デコード図８（Ａ）〜（Ｈ）に、本実施形態における３ライン同
時選択のＭＬＳによるセグメント波形を模式的に示す。

【００９０】各表示パターンは、図６（Ａ）〜（Ｈ）及
び図７（Ａ）〜（Ｈ）の中から、上述したように選び出
されたセグメント波形である。

【００９１】３ライン同時選択のＭＬＳによりこのよう
なセグメント波形を出力させる場合、まず１ライン〜３
ラインの表示パターンに対し、これに対応する４ライン
の表示パターンをダミーの表示パターン（ダミーパター
ン）として決める。例えば図８（Ａ）〜（Ｈ）では、各
ラインの表示パターンの「１」の数が偶数個（０個、２
個、４個）のいずれかになるようにダミーパターンを選
択すればよい。

【００９２】そして、計４ライン分の表示パターンに対
して、図４に示す直交関数を用いた４ライン同時選択の
ＭＬＳと同様のＭＬＳ演算を行うことにより、図８
（Ａ）〜（Ｈ）に示すように電圧レベルが２値化された
セグメント波形に対応したＭＬＳ演算結果を得ることが
できる。したがって、得られたＭＬＳ演算結果を用い
て、フィールドごとに電圧レベルＶ１又はＭＶ１を出力
することで、電圧レベル数が「２」で、かつ４ライン同
時選択のＭＬＳと同等のコントラストを実現することが
できる。

【００９３】図９に、本実施形態における表示パターン
とＭＬＳ演算結果との関係を示す。

【００９４】ここで、表示パターンは、オンを「−
１」、オフを「１」に対応付けている。ダミーパターン
は、「１」又は「−１」の個数が偶数（０，２，４）個
になるように、「１」又は「−１」のいずれかを選択し
ている。

【００９５】図９に示すように、図８（Ａ）〜（Ｈ）の
計８パターンのみで、４ライン同時選択のＭＬＳによる
各表示パターンを網羅することができる。したがって、
図９に示す各表示パターンについてＭＬＳ演算を行う
と、４ライン同時選択のＭＬＳ演算結果を得ることがで
きる。例えば、表示パターン４００について、該表示パ
ターン４００に対応するダミーパターン４０２として、
表示パターン４００及びダミーパターン４０２の各要素
の「１」又は「−１」の個数が偶数（０，２，４）個に
なるように、「−１」が選ばれる。そして、表示パター
ン４００及びダミーパターン４０２に対し、図４に示す
直交関数に基づいて行列演算（ＭＬＳ演算、所与の演
算）を行うとＭＬＳ演算結果（所与の演算の結果）４０
４が得られる。ここで、ＭＬＳ演算結果４０４は、４ラ
イン同時選択のＭＬＳ演算結果であり、しかもフィール
ドごとに「２」又は「−２」が得られる。「２」を電圧
レベルＶ１、「−２」を電圧レベルＭＶ１に対応付ける
ことで、図８（Ｂ）に示すセグメント波形を表現するこ
とができる。

【００９６】以上より、フィールドごとにデコード出力
するＭＬＳデコーダについては、以下に示す真理値表を
得ることができる。

【００９７】図１０に、本実施形態におけるＭＬＳデコ
ーダの真理値表の一例を示す。

【００９８】ここで、表示パターンＤ１〜Ｄ３におい
て、「１」はオン、「０」はオフに対応する。デコード
出力ＯＵＴは、「Ｈ」のとき電圧レベルＶ１、「Ｌ」の
とき電圧レベルＭＶ１となる。１ｆは、フィールド信号
ｆ１が論理レベル「Ｈ」となることにより規定される。
２ｆは、フィールド信号ｆ２が論理レベル「Ｈ」となる
ことにより規定される。３ｆは、フィールド信号ｆ３が
論理レベル「Ｈ」となることにより規定される。４ｆ
は、フィールド信号ｆ４が論理レベル「Ｈ」となること
により規定される。

【００９９】Ｄ１は、同時選択される３ラインの走査電
極に対応する１ライン目の表示パターンを示す。Ｄ２
は、同時選択される３ラインの走査電極に対応する２ラ
イン目の表示パターンを示す。Ｄ３は、同時選択される
３ラインの走査電極に対応する３ライン目の表示パター
ンを示す。

【０１００】この真理値表によれば、次のようなデコー
ド機能を実現することができる。例えばフィールド信号
ｆ１が「Ｈ」の場合、表示パターンＤ１〜Ｄ３が（１，
０，０）のとき、図９において表示パターン（オン（−
１）、オフ（１）、オフ（１））に対応する「オン（−
１）」のダミーパターン４１０を用いて、図４に示す直
交関数によるＭＬＳ演算結果４１２を得る。したがっ
て、１ｆにおいては、図９に示す電圧レベル「−２」に
対応する電圧レベルＭＶ１を出力するように、デコード
出力ＯＵＴに論理レベル「Ｌ」を出力する。

【０１０１】なお、階調データのビット単位に同様のデ
コード機能を有するデコード回路を設けることで、階調
表示を実現することができる。本実施形態では、ＲＯＭ
３００、３０２、３０４、３０６は、それぞれ上述の真
理値表にしたがってデコード出力する。

【０１０２】このように、同時選択される３ラインの走
査電極の走査パターンと３ラインの信号電極の表示パタ
ーンとに基づいて、４ライン同時選択のＭＬＳ演算結果
からフィールドに対応したデコード出力信号を出力する
デコード回路を、ビット単位で設けるようにしている。
したがって、仮想電極に対応したダミーの表示パターン
等を生成することなく、３ライン同時選択のＭＬＳが可
能となる。また３ライン同時選択のＭＬＳにおいて、信
号電極の駆動に必要な電圧レベルを２値化することがで
き、かつ４ライン同時選択のＭＬＳと同等のコントラス
トを実現することができる。さらにＭＬＳ演算自体を行
う必要がないので、構成を非常に簡素化することができ
る。

【０１０３】２．２パルス幅変調上述したように本実施形態における表示駆動回路は、Ｒ
ＯＭ３００、３０２、３０４、３０６からデコード出力
されたＭＬＳ演算結果を、第４のラインメモリ３１６で
一旦ラッチした後、パルス幅変調して信号電極に出力す
る。

【０１０４】本実施形態では、デコード出力されたＭＬ
Ｓ演算結果の信号を、一致検出回路３１８を用いてパル
ス幅変調する。一致検出回路３１８は、デコード出力さ
れたＭＬＳ演算結果の信号と、パルス幅刻み用のクロッ
クによりカウントアップされるカウント値との一致検出
結果に基づいて、パルス幅を変化させる。ＭＬＳ演算結
果の信号は、ＰＷＭ変化点設定信号として一致検出回路
３１８に供給される。

【０１０５】図１１に、一致検出回路３１８の構成の一
例を示す。

【０１０６】一致検出回路３１８は、パルス幅刻み用の
クロックＧＣＰによりカウントアップされるカウント値
の各ビットＣＡ０〜ＣＡ３（ＣＡ０がＬＳＢ）と、ＭＬ
Ｓ演算結果の各ビットＧ１〜Ｇ４とが入力され、一致検
出結果に基づいてＰＷＭ信号が変化する。

【０１０７】一致検出回路３１８は、ソース端子に電源
電圧レベルＶＣＣが接続されるｐ型ＭＯＳトランジスタ
（広義には、スイッチ素子）５００を含む。ｐ型ＭＯＳ
トランジスタ５００は、ゲート電極にプリチャージ信号
としてのリセット信号ＧＲＥＳが印加（供給）され、ド
レイン端子に出力ノードＮＤが接続される。なお、リセ
ット信号ＧＲＥＳは、例えば一水平走査期間に対応して
変化するラッチパルスＬＰを用いることができる。

【０１０８】一致検出回路３１８は、ソース端子に接地
電圧レベルＧＮＤが接続されるｎ型ＭＯＳトランジスタ
５０２を含む。ｎ型ＭＯＳトランジスタ５０２は、ゲー
ト電極にリセット信号ＧＲＥＳが印加され、ドレイン端
子にノードＮＤ１が接続される。

【０１０９】出力ノードＮＤとノードＮＤ１との間に、
直列接続された第１〜第４のｎ型ＭＯＳトランジスタ
（Ｔｒｎ１〜Ｔｒｎ４）と、直列接続された第５〜第８
のｎ型ＭＯＳトランジスタ（Ｔｒｎ５〜Ｔｒｎ８）とが
挿入されている。Ｔｒｎ１のドレイン端子及びソース端
子は、Ｔｒｎ５のドレイン端子及びソース端子に接続さ
れる。Ｔｒｎ２のドレイン端子及びソース端子は、Ｔｒ
ｎ６のドレイン端子及びソース端子に接続される。Ｔｒ
ｎ３のドレイン端子及びソース端子は、Ｔｒｎ７のドレ
イン端子及びソース端子に接続される。Ｔｒｎ４のドレ
イン端子及びソース端子は、Ｔｒｎ８のドレイン端子及
びソース端子に接続される。

【０１１０】Ｔｒｎ１〜Ｔｒｎ４のゲート電極には、カ
ウント値の各ビットＣＡ０〜ＣＡ３の信号が印加され
る。Ｔｒｎ５〜Ｔｒｎ８のゲート電極には、ＭＬＳ演算
結果（広義には、デコード出力信号）の各ビットＧ１〜
Ｇ４が反転されて印加される。

【０１１１】出力ノードＮＤには、ラッチ回路５０４が
接続される。ラッチ回路５０４は、出力ノードＮＤの論
理レベルに対応したＰＷＭ信号を出力する。

【０１１２】図１２に、一致検出回路３１８のタイミン
グチャートの一例を示す。

【０１１３】リセット信号ＧＲＥＳは、例えばフィール
ド周期で論理レベル「Ｌ」に変化するパルスである。リ
セット信号ＧＲＥＳの論理レベルが「Ｌ」のとき、ｐ型
ＭＯＳトランジスタ５００を介して、出力ノードＮＤが
電源電圧レベルＶＣＣとなって、ラッチ回路５０４で出
力ノードＮＤの論理レベルが保持される。このとき、Ｐ
ＷＭ信号の論理レベルが「Ｈ」となる。また、ｎ型ＭＯ
Ｓトランジスタ５０２は、オフとなる。なお、図示しな
いカウンタは、リセット信号ＧＲＥＳにより、出力ノー
ドＮＤがプリチャージされる期間に、リセットされてカ
ウント値が「０」になるものとする。このカウンタは、
クロックＧＣＰに同期して、４ビットのカウンタがカウ
ントアップする。そのカウント値は、ＣＡ０〜ＣＡ３の
各信号としてＴｒｎ１〜Ｔｒｎ４のゲート電極に印加さ
れる。

【０１１４】リセット信号ＧＲＥＳの論理レベルが
「Ｈ」となると、ｐ型ＭＯＳトランジスタ５００がオフ
となり、ｎ型ＭＯＳトランジスタ５０２がオンとなる。
したがって、ノードＮＤ１が接地電圧レベルとなる。一
方、出力ノードＮＤは、論理レベル「Ｈ」の状態が保持
されている。

【０１１５】この状態で、Ｔｒｎ１とＴｒｎ５のいずれ
か一方がオン、かつＴｒｎ２とＴｒｎ６のいずれか一方
がオン、かつＴｒｎ３とＴｒｎ７のいずれか一方がオ
ン、かつＴｒｎ４とＴｒｎ８のいずれか一方がオンのと
き、出力ノードＮＤとノードＮＤ１とが電気的に接続さ
れることになる。

【０１１６】ここで、例えば階調データが「８」（（Ｇ
１，Ｇ２，Ｇ３，Ｇ４）＝（０，０，０，１））の場
合、Ｔｒｎ５〜Ｔｒｎ７がオンとなって、Ｔｒｎ８のみ
がオフとなる。カウント値の各ビットＣＡ０〜ＣＡ３に
ついて、ＬＳＢ側がＣＡ０であるとすると、カウント値
が「１」のとき（Ｔ１）、ビットＣＡ１が「１」となる
ため、Ｔｒｎ１のみがオン、Ｔｒｎ２〜Ｔｒｎ４がオフ
となる。カウント値が「２」になると（Ｔ２）、ビット
ＣＡ２のみが「１」となるため、Ｔｒｎ２のみがオン、
Ｔｒｎ１、Ｔｒｎ３、Ｔｒｎ４がオフとなる。このよう
にしてカウントアップされたビットＣＡ３が「１」にな
ったとき（Ｔ３）に初めて、Ｔｒｎ４がオンとなるた
め、出力ノードＮＤとノードＮＤ１とが電気的に接続さ
れる。すなわち、クロックＧＣＰが８個目で、出力ノー
ドＮＤとノードＮＤ１とが電気的に接続される。これに
より、出力ノードＮＤは接地電圧レベルとなり、ＰＷＭ
信号が変化して論理レベル「Ｌ」となる（Ｔ４）。これ
以降、カウントアップが続いても、出力ノードＮＤがプ
リチャージされるまで、ラッチ回路５０４によりその状
態が保持される。

【０１１７】図１３（Ａ）〜（Ｆ）に、本実施形態の表
示駆動回路における１６階調表示をＰＷＭで実現する場
合のセグメント波形例を示す。

【０１１８】ここで、表示パターンは、オンを「１」、
オフを「０」として表す。また、セグメント波形につい
ては、「１」をＶ１、「−１」をＭＶ１として表す。

【０１１９】例えば、図１３（Ｂ）に示す表示パターン
については、１ｆにおいてＭＬＳ演算結果が（１，１，
−１，−１）（＝１２）となったときは、１２区分目で
ＰＷＭ信号の論理レベルが「Ｌ」に変化することを示し
ている。また、図１３（Ｅ）において、４ｆにおいてＭ
ＬＳ演算結果が（−１，−１，１，１）（＝３）のと
き、３区分目でＰＷＭ信号の論理レベルが「Ｌ」に変化
することを示している。

【０１２０】このように一致検出回路３１８は、階調デ
ータの各ビットとカウンタアップされるカウント値の一
致検出を行う。ここで一致検出は、両者の各ビットの一
致を検出するのみならず、両者の各ビットが相補的な状
態であるか否かを検出するようにしてもよく、一致検出
回路３１８の構成は図１１に示したものに限定されるも
のではない。

【０１２１】また上述したようにセグメント波形の電圧
レベルが２値化されるので、セグメント波形の右寄せや
左寄せといったシフトなどを容易に実現でき、液晶にＤ
Ｃ成分が印加されることによる劣化を防ぎ、かつクロス
トークの影響を容易に低減することができるようにな
る。

【０１２２】２．３表示駆動回路の詳細な構成例次に、上述したＭＬＳデコーダ及び一致検出回路を含む
表示駆動回路の詳細な構成例について説明する。

【０１２３】図１４に、本実施形態における表示駆動回
路の詳細な構成例を示す。

【０１２４】表示駆動回路６００は、図１に示す電気光
学装置２００の信号ドライバ２０４として適用すること
ができる。ここでは、説明を簡略化するために、出力１
ビット分に対応するブロック図のみを示す。

【０１２５】表示駆動回路６００は、例えば１フレーム
分の階調データを記憶するＲＡＭ６０２を含む。

【０１２６】表示駆動回路６００は、ラッチ６０４を含
む。ラッチ６０４は、階調データをＲＡＭ６０２に書き
込むためのデータ取り込み回路としての機能とラインラ
ッチとしての機能を有する。ラッチ６０４は、階調デー
タ取り込み用のクロックＣＫ、階調データであるＤＡＴ
Ａ、ラッチパルスＬＰが入力される。

【０１２７】ＲＡＭ６０２は、アドレス制御回路６０６
によってラッチ６０４から出力される階調データの書き
込み制御や、デコード回路への読み出し制御が行われ
る。

【０１２８】ＲＡＭ６０２から読み出された階調データ
は、デコード回路６０８に供給される。デコード回路６
０８は、例えば図２に示した回路を採用することができ
る。この場合、デコード回路６０８は、第１〜第４のラ
インメモリＬＭ１〜ＬＭ４と、階調データのビット単位
に設けられ図１０に示す真理値表にしたがってデコード
出力するＲＯＭ１〜ＲＯＭ４とを含む。デコード回路６
０８は、デコード制御回路６１０によってデコード制御
される。より具体的には、デコード制御回路６１０は、
フィールド表示タイミングに応じて、図２に示すフィー
ルド信号を供給する。

【０１２９】なお、デコード回路６０８において、第１
〜第３のラインメモリＬＭ１〜ＬＭ３の機能を、ＲＡＭ
６０２に行わせることで、第１〜第３のラインメモリＬ
Ｍ１〜ＬＭ３は不要とすることができる。また、第４の
ラインメモリＬＭ４についても、ＰＷＭ変調時の各ビッ
ト遅延が無視できる場合には、不要とすることができ
る。ただし、ＰＷＭ変調時の各ビット遅延が無視できな
い場合には、カウントアップされるカウント値と比較さ
れることで規定されるパルス幅の一致検出が本来のタイ
ミングと合わない場合があるため、第４のラインメモリ
ＬＭ４でデコード出力をラッチして各ビット間の遅延を
揃えるようにすることが望ましい。

【０１３０】アドレス制御回路６０６とデコード制御回
路６１０とは、タイミング発生回路６１２によって制御
される。タイミング発生回路６１２は、クロックＣＫと
リセット信号ＲＥＳにより、階調データの書き込み制御
や読み出し制御に必要なタイミング、表示タイミングに
対応したフィールド信号ｆ１〜ｆ４（又はフィールド設
定信号Ｆ１、Ｆ２）によりＲＡＭ６０２から読み出され
た階調データのデコード制御タイミングを規定する。

【０１３１】デコード回路６０８のデコード出力は、Ｐ
ＷＭ信号変換回路６１４に供給される。ＰＷＭ信号変換
回路６１４は、図１１に示す一致検出回路を採用するこ
とができる。ＰＷＭ信号変換回路６１４は、ＰＷＭ制御
回路６１６により制御される。ＰＷＭ制御回路６１６
は、パルス幅刻み用のクロックＧＣＰを用いて、カウン
タのカウント値ＣＡ０〜ＣＡ３を生成し、例えば水平走
査周期に対応したラッチパルスＬＰをリセット信号ＧＲ
ＥＳとして、上述の一致検出制御を行う。

【０１３２】このような構成により、例えば図１３
（Ａ）〜（Ｆ）に示すセグメント波形のＰＷＭ信号を生
成することができる。

【０１３３】３．変形例上述したＰＷＭ信号変換回路によるＰＷＭ信号は、パル
ス幅刻み用クロックＧＣＰにより均等な幅で刻まれたパ
ルス信号となる。

【０１３４】図１５に、階調表示特性を決定する液晶層
の光透過率と、ＰＷＭのパルス幅との関係の一例を示
す。

【０１３５】縦軸に液晶層の光透過率、横軸にＰＷＭ信
号のパルス幅を示す。パルス幅が大きいほど、該液晶層
への印加電圧（実効値）が大きくなる。

【０１３６】液晶層の光透過率は、パルス幅「０／１
５」に対応する印加電圧から、パルス幅「１５／１５」
に対応する印加電圧にかけて、その範囲の中心値付近に
おいて最も変化率が大きく、両端部において変化率が小
さいという特性を有している。したがって、パルス幅
「１／１５」だけ異なるパルス幅「７／１５」とパルス
幅「８／１５」における光透過率の変化Δｔ０は、同じ
パルス幅「１／１５」だけ異なる例えばパルス幅「０／
１５」とパルス幅「１／１５」における光透過率の変化
Δｔ１より大きい。このことは、液晶パネルの観者の眼
にとって最適な階調表示を行うための調整が困難である
ことを意味する。

【０１３７】そこで、本変形例においては、まずＰＷＭ
の刻み幅をより細かく（例えば３１等分）して、各所に
おける光透過率の変化の差をできるだけ小さくする。ま
た本変形例では、上述のｍビット（例えば４ビット）の
階調データを（ｍ＋ｐ）（ｐは自然数）ビット（例えば
５ビット）の階調データに変換する。その際、特定の階
調データを検出して、観者の眼に最適な光透過率となる
ように補正した階調データに変換する。

【０１３８】例えば、パルス幅「０／１５」に対応する
４ビットの階調データを、パルス幅「０／３１」に対応
する５ビットの階調データに変換したり、パルス幅「１
／１５」に対応する４ビットの階調データをパルス幅
「６／３１」に対応する５ビットの階調データに変換し
たりする。このようにビット数を変えて任意の階調デー
タに変換することができるので、光透過率の変化の差
（Δｔ２、Δｔ３）を小さくして、最適な階調表現を行
うことができるようになる。ＰＷＭの刻み幅を細かくす
ると、パルス幅変調対象の階調データのビット数を増加
させることになるが、本変形例によれば、回路規模の増
加を抑え、観者の眼にとって最適な光透過率が容易に得
られるようになる。

【０１３９】図１６に、本変形例におけるＭＬＳデコー
ダを含む表示駆動回路の構成の要部を示す。

【０１４０】本変形例における表示駆動回路７００は、
デコードされるｍ（図２ではｍ＝４）ビットの階調デー
タを、例えば（ｍ＋ｐ）ビットの階調データに変換する
階調データ変換回路７０２を含む。上述のＭＬＳデコー
ダは、階調データのビット単位にデコード回路を含むよ
うに構成されるため、この階調データ変換回路によって
変換された階調データの増加ビット数分（ｐビット分）
だけ、同様の構成のデコード回路を設けるだけでよい。

【０１４１】以下では、４（ｍ＝４）ビットの階調デー
タを５（ｐ＝１）ビットの階調データに変換する場合に
ついて説明する。

【０１４２】本変形例における表示駆動回路７００は、
図２に示す表示駆動回路とほぼ同様の構成で実現するこ
とができるが、以下の点で異なる。

【０１４３】第１に、第１〜第４のラインメモリ７０
４、７０６、７０８、７１０が５ビット幅になる点であ
る。第１〜第３のラインメモリ７０４、７０６、７０８
には、階調データ変換回路７０２によって５ビット幅に
変換された階調データが保持される。

【０１４４】第２に、追加された１ビット分のＲＯＭ７
１２を含む点である。これにより、５ビットの階調デー
タについてＭＬＳ演算結果をデコード出力させることが
できる。５ビットのＭＬＳ演算結果は、第４のラインメ
モリ７１０にラッチされる。ＲＯＭ７１２は、ＲＯＭ３
００、３０２、３０４、３０６と同様の構成である。

【０１４５】第３に、ＰＷＭ信号変換回路７１４が５ビ
ットの階調データをパルス幅変調する点である。ＰＷＭ
信号変換回路７１４は、図１１に示す一致検出回路を採
用することができる。その場合、出力ノードＮＤとノー
ドＮＤ１との間に直列接続されるｎ型ＭＯＳトランジス
タが５個ずつとなって、それぞれ５ビットのカウント値
と５ビットの階調データが供給される。

【０１４６】なお、表示駆動回路が、階調データを記憶
する表示データＲＡＭを内蔵する場合、該表示データＲ
ＡＭにより第１〜第３のラインメモリ７０４、７０６、
７０８と同様の機能をもたせることができる。

【０１４７】図１７に、階調データ変換回路７０２の構
成の概要を示す。

【０１４８】階調データ変換回路７０２は、階調データ
検出回路７２０、階調データ発生回路７２２を含む。

【０１４９】階調データ検出回路７２０は、階調表現を
最適化するための補正対象の４ビット（ｍビット）の階
調データを検出する。階調データ発生回路７２２は、階
調データ検出回路７２０によって検出された補正対象の
階調データに代えて、あらかじめ表示特性の評価結果を
反映させた５ビット（（ｍ＋ｐ）ビット）の階調データ
を発生する。

【０１５０】例えば４ビットの階調データ（ｇ１，ｇ
２，ｇ３，ｇ４）が入力されたとき、階調データ検出回
路７２０は、ある特定の階調データ（ＧＧ１，ＧＧ２，
ＧＧ３，ＧＧ４）であるか否かを検出する。そして、そ
の検出結果に応じて、複数の５ビットの階調データ（ｎ
ｇ１₁，ｎｇ２₁，ｎｇ３₁，ｎｇ４₁，ｎｇ５₁）〜（ｎ
ｇ１_X，ｎｇ２_X，ｎｇ３_X，ｎｇ４_X，ｎｇ５_X）のいず
れか１つを、５ビットの変換階調データ（ｎｇ１，ｎｇ
２，ｎｇ３，ｎｇ４，ｎｇ５）として出力させる。例え
ばパルス幅が「７／１５」となる特定の階調データが検
出されたときは、階調特性を補正するようにパルス幅が
「１３／３１」となる５ビットの階調データを出力し、
該特定の階調データが検出されなかったときは、パルス
幅が「１４／３１」となる５ビットの階調データを出力
する。

【０１５１】このような機能を有する階調データ変換回
路７０２は、組み合わせ回路で実現することができる。

【０１５２】以上のように、階調データ変換回路を設け
て階調データのビット数を増やすことで、観者の眼にと
って最適な階調表示を非常に簡素な構成で実現すること
ができる。

【０１５３】なお、本変形例を、図１４に示す表示駆動
回路に適用する場合、階調データ変換回路をラッチ６０
４とＲＡＭ６０２の間に設けるようにしてもよいし、図
１６に示した構成をデコード回路６０８の部分に設ける
ようにしてもよい。ＲＡＭ６０２から読み出された階調
データのビット数を階調データ変換回路により増加させ
る場合、ＲＡＭ６０２の容量を増加させずに済む。

【０１５４】また、本変形例を適用した表示駆動回路
は、図１に示す電気光学装置の信号ドライバとして採用
することができる。

【０１５５】なお本発明は、上記実施形態で説明したも
のに限らず、種々の変形実施が可能である。

【０１５６】なお、上述の電気光学装置を適用する電子
機器としては、低消費電力化の要求の強い機器、例えば
上述した携帯電話の他、ページャ、時計、ＰＤＡなどが
好適である。ただし、この他に、液晶テレビ、ビューフ
ァインダ型、モニタ直視型のビデオテープレコーダ、カ
ーナビゲーション装置、電卓、ワードプロセッサ、ワー
クステーション、テレビ電話、ＰＯＳ端末、タッチパネ
ルを供えた機器等にも適用可能である。

【０１５７】また、本実施形態及び本変形例では、３ラ
イン同時選択のＭＬＳについて説明したが、同時選択ラ
イン数に限定されるものではない。

【０１５８】さらに、本実施形態及び本変形例では、主
に４ビットの階調データを例に説明したが、階調ビット
数に限定されるものではない。さらに、本変形例では、
追加ビット数を１ビットとしたが、追加ビット数に限定
されるものではない。

【図面の簡単な説明】

【図１】本実施形態における電気光学装置の構成の一例
を示すブロック図である。

【図２】階調データが４ビットの場合のＭＬＳデコーダ
を含む表示駆動回路の構成の要部を示すブロック図であ
る。

【図３】階調データが３ビットの場合のＭＬＳデコーダ
を含む表示駆動回路の構成の要部を示すブロック図であ
る。

【図４】走査電極に出力される走査パターンの一例を示
す波形図である。

【図５】フィールドとコモン波形との関係を示す説明図
である。

【図６】図６（Ａ）〜（Ｈ）は、４ライン同時選択のＭ
ＬＳを行う場合のセグメント波形、液晶層への印加電圧
及び評価値を示す説明図である。

【図７】図７（Ａ）〜（Ｈ）は、４ライン同時選択のＭ
ＬＳを行う場合のセグメント波形、液晶層への印加電圧
及び評価値を示す説明図である。

【図８】図８（Ａ）〜（Ｈ）は、本実施形態における３
ライン同時選択のＭＬＳを行う場合のセグメント波形、
液晶層への印加電圧及び評価値を示す説明図である。

【図９】本実施形態における表示パターンとＭＬＳ演算
結果との関係を示す説明図である。

【図１０】本実施形態におけるＭＬＳデコーダの真理値
表の一例を示す説明図である。

【図１１】一致検出回路の構成を示す回路図である。

【図１２】一致検出回路の動作タイミングを示すタイミ
ングチャートである。

【図１３】図１３（Ａ）〜（Ｆ）は、本実施形態の表示
駆動回路における１６階調表示をＰＷＭで実現する場合
のセグメント波形例を示す波形図である。

【図１４】本実施形態における表示駆動回路の詳細な構
成例を示すブロック図である。

【図１５】階調表示特性を決定する液晶層の光透過率
と、ＰＷＭのパルス幅との関係の一例を示す説明図であ
る。

【図１６】本変形例におけるＭＬＳデコーダを含む表示
駆動回路の構成の要部を示すブロック図である。

【図１７】本変形例における階調データ変換回路の構成
の概要を示すブロック図である。

【図１８】４ライン同時選択のＭＬＳの場合のセグメン
ト波形の一例を示す波形図である。

【符号の説明】

２００電気光学装置２０２液晶パネル２０４信号ドライバ２０６走査ドライバ２０８電源回路３００、３０２、３０４、３０６ＲＯＭ（デコード回
路）３１０、３５０、７０４第１のラインメモリ３１２、３５２、７０６第２のラインメモリ３１４、３５４、７０８第３のラインメモリ３１６、３５６、７１０第４のラインメモリ３１８、３５８、６１４、７１４一致検出回路（ＰＷ
Ｍ信号変換回路）５００ｐ型ＭＯＳトランジスタ５０２ｎ型ＭＯＳトランジスタ５０４ラッチ回路６００、７００表示駆動回路（信号ドライバ）６０２ＲＡＭ（メモリ）６０４ラッチ６０６アドレス制御回路６０８デコード回路６１０デコード制御回路６１２タイミング発生回路６１６ＰＷＭ制御回路７０２階調データ変換回路７２０階調データ検出回路７２２階調データ発生回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｒ６２３Ｕ６４１６４１Ａ６４２６４２ＥＦターム(参考） 2H093 NA16 NA47 NA53 NA56 NC02 NC11 NC28 NC34 ND04 ND15 5C006 AA15 AC13 AC23 AF06 AF42 AF44 AF59 AF71 BB12 BB27 BC03 BC12 BF02 BF05 BF08 BF14 BF24 BF26 FA41 FA54 5C080 AA10 BB05 DD03 DD22 EE29 FF09 JJ02 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】３本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動回路であって、同時選択される３本の走査電極の走査パターンに対応す
るｍ（ｍは、自然数）ビットの第１〜第３の階調データ
のビット単位に設けられ、前記第１〜第３の階調データ
の各ビットとフィールド信号とに基づいてデコード出力
信号を出力する第１〜第ｍのデコード回路と、前記第１〜第ｍのデコード回路によって出力されたデコ
ード出力信号に基づいて信号電極を駆動する信号電極駆
動回路と、を含み、前記第１〜第ｍのデコード回路は、同時選択される３本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応したデコード出力信号を出力することを特徴
とする表示駆動回路。
【請求項２】請求項１において、前記第１〜第ｍのデコード回路によって出力されたｍビ
ットのデコード出力信号をパルス幅変調するパルス幅変
調信号変換回路を含み、前記信号電極駆動回路は、前記パルス幅変調信号変換回路によってパルス幅変調さ
れた信号に基づき、信号電極を駆動することを特徴とす
る表示駆動回路。
【請求項３】３本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動回路であって、同時選択される３本の走査電極の走査パターンに対応す
るｍ（ｍは自然数）ビットの第１〜第３の階調データを
（ｍ＋ｐ）（ｐは自然数）ビットの第１〜第３の変換階
調データに変換する階調データ変換回路と、第１〜第３の変換階調データのビット単位に設けられ、
前記第１〜第３の変換階調データの各ビットとフィール
ド信号とに基づいてデコード出力信号を出力する第１〜
第（ｍ＋ｐ）のデコード回路と、前記第１〜第（ｍ＋ｐ）のデコード回路によって出力さ
れたデコード出力信号に基づいて信号電極を駆動する信
号電極駆動回路と、を含み、前記第１〜第（ｍ＋ｐ）のデコード回路は、同時選択される３本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応したデコード出力信号を出力することを特徴
とする表示駆動回路。
【請求項４】請求項３において、前記第１〜第（ｍ＋ｐ）のデコード回路によって出力さ
れた（ｍ＋ｐ）ビットのデコード出力信号をパルス幅変
調するパルス幅変調信号変換回路を含み、前記信号電極駆動回路は、前記パルス幅変調信号変換回路によってパルス幅変調さ
れた信号に基づき、信号電極を駆動することを特徴とす
る表示駆動回路。
【請求項５】３本の走査電極を同時選択するマルチラ
イン駆動法により駆動される電気光学装置であって、互いに交差する複数の走査電極及び複数の信号電極によ
り特定される画素と、信号電極を駆動する請求項１乃至４のいずれか記載の表
示駆動回路と、走査電極を駆動する走査ドライバと、を含むことを特徴とする電気光学装置。
【請求項６】３本の走査電極を同時選択するマルチラ
イン駆動法により駆動される電気光学装置であって、互いに交差する複数の走査電極及び複数の信号電極によ
り特定される画素を有する表示パネルと、信号電極を駆動する請求項１乃至４のいずれか記載の表
示駆動回路と、走査電極を駆動する走査ドライバと、を含むことを特徴とする電気光学装置。
【請求項７】３本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動方法であって、同時選択される３本の走査電極の走査パターンに対応す
るｍ（ｍは自然数）ビットの第１〜第３の階調データの
ビット単位に、前記第１〜第３の階調データの各ビット
とフィールド信号とに基づいてデコード出力信号を出力
し、前記デコード出力信号に基づいて信号電極を駆動し、前記デコード出力信号は、同時選択される３本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応して出力されることを特徴とする表示駆動方
法。
【請求項８】３本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動方法であって、同時選択される３本の走査電極の走査パターンに対応す
るｍ（ｍは自然数）ビットの第１〜第３の階調データ
を、（ｍ＋ｐ）（ｐは自然数）ビットの第１〜第３の変
換階調データに変換し、前記第１〜第３の変換諧調データのビット単位に、第１
〜第３の変換階調データの各ビットとフィールド信号と
に基づいてデコード出力信号を出力し、前記デコード出力信号に基づいて信号電極を駆動し、前記デコード出力信号は、同時選択される３本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応して出力されることを特徴とする表示駆動方
法。
【請求項９】請求項７又は８において、前記デコード出力信号をパルス幅変調した信号に基づ
き、信号電極を駆動することを特徴とする表示駆動方
法。