JPH04237090A - フラットディスプレイの階調駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイ、プ
ラズマディスプレイ等のフラットディスプレイにおいて
中間調表示を可能とする階調駆動回路に関するものであ
る。

【０００２】

【従来の技術】従来、フラットディスプレイの一種であ
る液晶ディスプレイの回路としては図４に示されたもの
がよく知られている。図４において、複数のＸ電極線（
Ｘ１　，Ｘ２　，…）とＹ電極線（Ｙ１　，Ｙ２　，…
）がマトリクス状に構成され、各Ｘ電極線とＹ電極線の
交点にＴＦＴ（薄膜トランジスタ）などのアクティブ素
子６及び液晶表示素子７が形成される。

【０００３】Ｙ電極線はデータ信号線ともいわれ、各液
晶表示素子７の表示データ信号を出力する表示信号回路
９に接続される。また、Ｘ電極線は走査信号線ともいわ
れ、順次走査信号を出力する走査信号回路１０に接続さ
れる。アクティブ素子６の駆動は、Ｘ電極線の順次走査
駆動を行う線順次駆動法が用いられ、Ｘ電極線の走査に
同期してＸ電極線上のアクティブ素子６をオン状態（ア
クティブ状態）にし、この時表示信号回路９から表示デ
ータ信号を出力し、前記オン状態のアクティブ素子６を
介して該当する液晶表示素子７にデータ信号の書込みを
行う。なお、液晶表示素子７には必要に応じて蓄積容量
８を設け、液晶表示素子７の電荷保持特性を改善する試
みもなされている。

【０００４】ここで、前記液晶表示素子７に書き込むデ
ータ信号電圧の振幅値を可変とすることで液晶表示素子
７への書込み電圧もしくは電荷量を可変制御し、液晶の
光透過率を可変制御することができる。この方法は電圧
変調駆動法といわれ、液晶ディスプレイにおいて中間調
表示を行う代表的な駆動方式である。この電圧変調駆動
法により階調表示を可能とする液晶駆動回路としては、
例えば、図５に示されている「日立製作所製、液晶駆動
用ドライバ、ＨＤ６６３１０Ｔ」が知られている。

【０００５】図５は８階調の表示を可能とするもので、
液晶画素に対応した３ビットの表示データＤ０ｊ，Ｄ１
ｊ，Ｄ２ｊがクロック信号ＣＬ２に同期して第１のラッ
チ回路１１に入力される。第１のラッチ回路１１に入力
された表示データ信号は、その後クロック信号ＣＬ１に
同期して第２のラッチ回路１２に入力される。そして、
第２のラッチ回路１２の出力は電圧セレクタ回路１３に
入力される。

【０００６】この電圧セレクタ回路１３はデコーダ回路
などで構成されるものであり、例えば３ビットの入力信
号に基づいて２３　＝８本の出力線の内いずれか１本の
出力線上にデータ出力を行うものである。本回路構成で
は前記電圧セレクタ回路１３の出力は次段のアナログス
イッチ１４　１〜１４　８のいずれか一つを選択してオ
ン状態とし、アナログスイッチ１４１　〜１４８　に接
続される８本の電源入力ラインＶ０〜Ｖ７のいずれか一
つをドライバ出力Ｙｎに出力するように動作するもので
ある。

【０００７】なお、前記日立製作所製の液晶ドライバ回
路は図４の駆動回路を１６０　個備えている。また、液
晶ディスプレイ装置は１水平走査線の画素数に応じた数
の液晶ドライバ回路を備えている。そして、前記第１の
ラッチ回路１１から第２のラッチ回路１２への転送は、
１水平走査線分の表示データがラッチ回路１１に入力さ
れた後に行われる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記構
成の液晶ディスプレイの階調駆動回路においては、多階
調化をはかる場合、階調再現相当数の外部電源入力を必
要とする。また、駆動回路のＩＣ化を行うとＩＣ内部に
おいて電源入力ラインの配線系の占める面積が増大し経
済的でなくなる。

【０００９】さらに、Ｐ−ＭＯＳ、Ｎ−ＭＯＳ、ＦＥＴ
等で構成されるアナログスイッチの数も階調再現相当数
必要とし、ＩＣ化を考えた場合には経済的ではない。本
発明は、上記問題点を解決して、多階調な表示が行え、
かつ外部電源入力ライン数及びアナログスイッチ数の削
減が可能で低コストのフラットディスプレイの階調駆動
回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、電圧変調駆動法により各表示画素を２
Ｋ　レベル（ただしＫは２以上の整数）で階調表示する
フラットディスプレイの階調駆動回路において、１表示
画素に対してＫビットの階調表示データを所定表示画素
数分記憶した後同時に出力するメモリ回路と、そのメモ
リ回路からの階調表示データ及び２ｍ　種（ただし２≦
ｍ＜Ｋ）の階調駆動電圧が入力され、前記メモリ回路の
出力を２Ｋ　レベルのアナログ電圧に変換するＤ／Ａ変
換回路とを備えるように構成したものである。

【００１１】

【作用】本発明によれば、以上のようにフラットディス
プレイの階調駆動回路を構成したので、メモリ回路は１
画素に対してＫビットの階調表示データを所定表示画素
数分（例、１ライン分）記憶した後、同時にＤ／Ａ変換
回路に出力する。そして、Ｄ／Ａ変換回路は２ｍ　種の
階調駆動電圧とＫビットの階調表示データとを受けて階
調表示データのＫビットを２Ｋ　レベルのアナログ電圧
に変換する。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例の階調駆
動回路を示すブロック図であって、液晶表示素子１画素
当たり２Ｋ　レベル（ただし、Ｋは２以上の整数）の階
調表示を再現させる例を示すものである。

【００１３】図１において、表示画素に対応したＫビッ
トの階調表示データＤ０〜ＤＫをシフトクロックＣＰの
タイミングでシフトレジスタ回路１に順次格納する。そ
して、１水平走査線分の階調表示データがシフトレジス
タ回路１に格納されると、ＬＯＡＤ信号のタイミングで
同時にラッチ回路２に格納される。ここで、シフトレジ
スタ回路１及びラッチ回路２が本発明におけるメモリ回
路に対応する。

【００１４】ラッチ回路２から読み出された階調表示デ
ータはレベルシフタ回路３により所定の電圧レベルに変
換され、Ｄ／Ａ変換回路４に入力される。　　Ｄ／Ａ変
換回路４は２ｍ　種（２≦ｍ＜Ｋ）の階調駆動用電源（
Ｖ０〜Ｖｍ）を入力し、Ｋビットの階調表示データに対
応した電圧値をバッファアンプ５を介して出力する。な
お、液晶ディスプレイ装置は１水平走査線の画素数に応
じた数の階調駆動回路を備えている。そして、１水平走
査線に対して複数個の階調駆動回路を備えている場合は
、それらの階調駆動回路のシフトレジスタ回路１に順次
階調表示データが格納され、１水平走査線分の格納が終
わるとＬＯＡＤ信号が生成して複数個の階調駆動回路に
おいて同時にラッチ回路２に転送される。

【００１５】図２は本発明の実施例におけるＤ／Ａ変換
回路を示す回路図で、Ｋビットの階調表示データの上位
ｍビットをデコードするデコーダ回路４ａ、下位ｎビッ
トをデコードするデコーダ回路４ｂ、２ｍ　種の階調用
駆動電源（Ｖ０〜Ｖｍ）のうち隣り合う電圧を選択する
電源間電圧選択部４ｃ、選択された電源間電圧を２ｎ　
ステップに（２≦ｎ＜Ｋ）分割するＤ／Ａ変換部４ｄ、
及びＤ／Ａ変換された電圧を出力するバッファアンプ部
４ｅから構成されている。

【００１６】以下、図２の各部を詳細に説明する。電源
間電圧選択部４ｃには２ｍ　種の階調用駆動電源の各電
源ラインに対して２個のアナログスイッチ、例えばＶ１
にはＳＷＧ１−１とＳＷＧ１−２が、ＶＭにはＳＷＧＭ
−１とＳＷＧＭ−２が接続されている。そして、スイッ
チＳＷＧ１−１，ＳＷＧ２−１・・・ＳＷＧＭ−１の他
端はＤ／Ａ変換部４ｄを構成する抵抗Ｒ１の一端に接続
されている。また、スイッチＳＷＧ１−２，ＳＷＧ２−
２・・・ＳＷＧＭ−２の他端はＤ／Ａ変換部４ｄを構成
する抵抗ＲＮの一端に接続されている。

【００１７】そして、電源間電圧選択部４ｃは、デコー
ダ回路４ａにより２ｍ　種の階調用駆動電源（Ｖ０〜Ｖ
ｍ）のうち隣り合う電源ＶａとＶａ＋１を選択する場合
は、スイッチＳＷＧａ−１とＳＷＧ（ａ＋１）−２がオ
ン状態となり、その２点間の電圧をＤ／Ａ変換部４ｄに
印加する。Ｄ／Ａ変換部４ｄは、デコーダ回路４ｂの出
力に基づいてアナログスイッチ群ＳＷ１〜ＳＷＮを選択
し、電源間電圧選択部４ｃの印加電圧を分割抵抗Ｒ１〜
ＲＮを用いてステップ的に分割する。ここで、Ｒ１〜Ｒ
Ｎは同一抵抗値であり、Ｎ＝２ｎ　である。そして、ア
ナログスイッチ群ＳＷ１〜ＳＷＮの他端はバッファアン
プ部４ｅの（＋）入力端子に共通に接続されている。

【００１８】以上のように構成されたＤ／Ａ変換回路の
出力数分（ｊ個）により図１のＤ／Ａ変換回路４が構成
されている。図３は本発明の実施例における階調駆動電
圧（Ｖ）と液晶ディスプレイの透過率（Ｔ）の関係を示
す特性図で、電源間電圧選択部４ｃが２点間、例えばＶ
ａとＶａ＋１間を選択し、その間をＤ／Ａ変換部４ｄが
さらに２ｎ　ステップに分割していることが理解される
。

【００１９】なお、前記実施例では液晶ディスプレイへ
の適用について説明を行っているが、プラズマディスプ
レイやＥＬディスプレイ等他のフラットディスプレイに
適用することも可能である。また、本発明の趣旨に基づ
き種々の変形が可能であり、それらを本発明の範囲から
排除するものではない。

【００２０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、電圧変調駆動法により各表示画素を２Ｋ　レベル
（ただしＫは２以上の整数）で階調表示するフラットデ
ィスプレイの階調駆動回路において、１表示画素に対し
てＫビットの階調表示データを所定表示画素数分記憶し
た後同時に出力するメモリ回路と、そのメモリ回路から
の階調表示データ及び２ｍ　種（ただし２≦ｍ＜Ｋ）の
階調駆動電圧が入力され、前記メモリ回路の出力を２Ｋ
　レベルのアナログ電圧に変換するＤ／Ａ変換回路とを
備えるように構成したので、以下のような効果を奏する
ことができる。 （１）同一階調数に対する外部電源入力数を削減するこ
とができる。 （２）同一階調数に対するアナログスイッチ数を削減す
ることができる。

【００２１】したがって、多階調の表示を行うフラット
ディスプレイの階調駆動回路として好適である。

【図面の簡単な説明】

【図１】本発明の実施例の階調駆動回路を示すブロック
図である。

【図２】本発明の実施例におけるＤ／Ａ変換回路を示す
回路図である。

【図３】本発明の実施例における階調駆動電圧と液晶デ
ィスプレイの透過率の関係を示す特性図である。

【図４】従来の液晶ディスプレイの回路構成を示す回路
図である。

【図５】従来の階調駆動回路を示すブロック図である。

【符号の説明】

１　　シフトレジスタ回路 ２　　ラッチ回路 ３　　レベルシフタ回路 ４　　Ｄ／Ａ変換回路 ５　　バッファアンプ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　電圧変調駆動法により各表示画素を２
   Ｋ　レベル（ただしＫは２以上の整数）で階調表示する
   フラットディスプレイの階調駆動回路において、（ａ）
   １表示画素に対してＫビットの階調表示データを所定表
   示画素数分記憶した後同時に出力するメモリ回路と、 （ｂ）該メモリ回路からの階調表示データ及び２ｍ　種
   （ただし２≦ｍ＜Ｋ）の階調駆動電圧が入力され、該階
   調表示データを２Ｋ　レベルのアナログ電圧に変換する
   Ｄ／Ａ変換回路とを備えることを特徴とするフラットデ
   ィスプレイの階調駆動回路。
2. 【請求項２】　　Ｄ／Ａ変換回路は、隣り合う２種の階
   調駆動電圧を選択する回路と、該選択された電圧間を２
   ｎ　ステップに分割する回路とを備えることを特徴とす
   る請求項１記載のフラットディスプレイの階調駆動回路
   。
3. 【請求項３】　　隣り合う２種の階調駆動電圧を選択す
   る回路は、階調表示データのＫビットのうちｍビットを
   デコードする回路と、入力される２ｍ　種の階調駆動電
   圧を該ｍビットをデコードする回路の出力により選択す
   るアナログスイッチから構成され、選択された電圧間を
   ２ｎ　ステップに分割する回路は、該電圧間を分圧する
   抵抗と、階調表示データのＫビットのうち残りのｎビッ
   トをデコードする回路と、前記抵抗の分圧電圧を該ｎビ
   ットをデコードする回路の出力により選択するアナログ
   スイッチとから構成されていることを特徴とする請求項
   ２記載のフラットディスプレイの階調駆動回路。