JP2003168977A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003168977A JP2003168977A JP2001365875A JP2001365875A JP2003168977A JP 2003168977 A JP2003168977 A JP 2003168977A JP 2001365875 A JP2001365875 A JP 2001365875A JP 2001365875 A JP2001365875 A JP 2001365875A JP 2003168977 A JP2003168977 A JP 2003168977A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- switch
- resistor
- resistance
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 R-2R抵抗を使用した回路を内蔵した半導体装
置では、プロセスによるバラツキやレイアウト形状の違
いによる抵抗値のバラツキで、アナログ変換精度が悪く
なるといった問題がある。 【解決手段】 そこで、本発明はR-2R抵抗を理想の値に
設定する微小抵抗と、制御するレジスタと、コントロー
ルするプログラムを内蔵したEEPROM、マイクロコンピュ
ータの構成にすることにより、プロセスのバラツキや、
レイアウト形状の違いによりバラツキが生じた抵抗を理
想の抵抗値にフレキシブルに設定できるため、常に高精
度なDAコンバータ回路を実現し、前記DAコンバータ回路
を内蔵した半導体装置を提供する。
置では、プロセスによるバラツキやレイアウト形状の違
いによる抵抗値のバラツキで、アナログ変換精度が悪く
なるといった問題がある。 【解決手段】 そこで、本発明はR-2R抵抗を理想の値に
設定する微小抵抗と、制御するレジスタと、コントロー
ルするプログラムを内蔵したEEPROM、マイクロコンピュ
ータの構成にすることにより、プロセスのバラツキや、
レイアウト形状の違いによりバラツキが生じた抵抗を理
想の抵抗値にフレキシブルに設定できるため、常に高精
度なDAコンバータ回路を実現し、前記DAコンバータ回路
を内蔵した半導体装置を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、理想的なR-2Rラダ
―抵抗構成によるDAコンバータを内蔵した半導体装置に
関するものである。
―抵抗構成によるDAコンバータを内蔵した半導体装置に
関するものである。
【０００２】
【従来の技術】近年では、LSI生産におけるプロセスの
微細化によりワンチップ・マイクロコンピュータ及びそ
の周辺回路においても高集積化が進み、高精度化を要求
された、DAコンバータを内蔵した半導体装置が多い。
微細化によりワンチップ・マイクロコンピュータ及びそ
の周辺回路においても高集積化が進み、高精度化を要求
された、DAコンバータを内蔵した半導体装置が多い。
【０００３】図３は、従来使用されているR-2R抵抗を使
用したDAコンバータを内蔵した半導体装置である。
用したDAコンバータを内蔵した半導体装置である。
【０００４】図３において、半導体装置300で、R抵抗30
1とR抵抗301の２倍の抵抗値を持つ2R抵抗302と、デジタ
ル入力を選択するスイッチコントロール回路306、分割
された基準電圧とデジタルを入力するオペアンプ305等
である。
1とR抵抗301の２倍の抵抗値を持つ2R抵抗302と、デジタ
ル入力を選択するスイッチコントロール回路306、分割
された基準電圧とデジタルを入力するオペアンプ305等
である。
【０００５】このワンチップ・マイクロコンピュータ30
0に内蔵されたDAコンバータ回路は、R抵抗301とR抵抗30
1の２倍の抵抗値を持つ2R抵抗302と、デジタル入力を選
択するスイッチコントロール回路306、分割された基準
電圧とデジタルデータを入力するオペアンプ305等によ
り構成される。
0に内蔵されたDAコンバータ回路は、R抵抗301とR抵抗30
1の２倍の抵抗値を持つ2R抵抗302と、デジタル入力を選
択するスイッチコントロール回路306、分割された基準
電圧とデジタルデータを入力するオペアンプ305等によ
り構成される。
【０００６】まず、基準電圧を分割するR抵抗301とR抵
抗301の２倍の抵抗値を持つ2R抵抗302で分割された電圧
と、逐次選択されたデジタルデータが入力されるオペア
ンプ305に印加され、アナログデータを出力する。但
し、ここで変換を行うための基準電圧を作成するR抵抗3
01と2R抵抗302が理想の抵抗値であれば、入力されたデ
ジタルデータを理想に近いアナログデータとして出力で
き、変換精度も高くなる。通常、プロセスのバラツキ
や、レイアウト形状の違いにより、抵抗値もばらつくた
め、変換精度が悪くなる。
抗301の２倍の抵抗値を持つ2R抵抗302で分割された電圧
と、逐次選択されたデジタルデータが入力されるオペア
ンプ305に印加され、アナログデータを出力する。但
し、ここで変換を行うための基準電圧を作成するR抵抗3
01と2R抵抗302が理想の抵抗値であれば、入力されたデ
ジタルデータを理想に近いアナログデータとして出力で
き、変換精度も高くなる。通常、プロセスのバラツキ
や、レイアウト形状の違いにより、抵抗値もばらつくた
め、変換精度が悪くなる。
【０００７】本発明は上記従来の問題を解決するもの
で、R-2R抵抗を理想の値に設定する制御レジスタと、コ
ントロールするプログラムを内蔵したEEPROM、マイクロ
コンピュータの構成にすることにより、プロセスのバラ
ツキや、レイアウト形状の違いによりバラツキが生じた
抵抗を理想の抵抗値にフレキシブルに設定できるため、
常に高精度なDAコンバータの実現を目的とする。
で、R-2R抵抗を理想の値に設定する制御レジスタと、コ
ントロールするプログラムを内蔵したEEPROM、マイクロ
コンピュータの構成にすることにより、プロセスのバラ
ツキや、レイアウト形状の違いによりバラツキが生じた
抵抗を理想の抵抗値にフレキシブルに設定できるため、
常に高精度なDAコンバータの実現を目的とする。
【０００８】
【発明が解決しようとする課題】R-2R抵抗を使用した回
路を内蔵した半導体装置では、プロセスによるバラツキ
やレイアウト形状の違いによる抵抗値のバラツキで、ア
ナログ変換精度が悪くなるといった問題がある。
路を内蔵した半導体装置では、プロセスによるバラツキ
やレイアウト形状の違いによる抵抗値のバラツキで、ア
ナログ変換精度が悪くなるといった問題がある。
【０００９】そこで、本発明はR-2R抵抗を理想の値に設
定する制御レジスタと、コントロールするプログラムを
内蔵したEEPROM、マイクロコンピュータの構成にするこ
とにより、プロセスのバラツキや、レイアウト形状の違
いによりバラツキが生じた抵抗を理想の抵抗値にフレキ
シブルに設定できるため、常に高精度なDAコンバータ回
路を実現し、前記DAコンバータ回路を内蔵した半導体装
置を提供することを目的とする。
定する制御レジスタと、コントロールするプログラムを
内蔵したEEPROM、マイクロコンピュータの構成にするこ
とにより、プロセスのバラツキや、レイアウト形状の違
いによりバラツキが生じた抵抗を理想の抵抗値にフレキ
シブルに設定できるため、常に高精度なDAコンバータ回
路を実現し、前記DAコンバータ回路を内蔵した半導体装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
になされた本発明に係る半導体装置は、R-2R抵抗を理想
の値に設定する制御レジスタと、コントロールするプロ
グラムを内蔵したEEPROM、マイクロコンピュータを備え
た構成としている。
になされた本発明に係る半導体装置は、R-2R抵抗を理想
の値に設定する制御レジスタと、コントロールするプロ
グラムを内蔵したEEPROM、マイクロコンピュータを備え
た構成としている。
【００１１】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１２】図１は本発明の実施の形態におけるR-2R抵
抗使用のDAコンバータ回路を内蔵した半導体装置のブロ
ック図の一例を示すものである。
抗使用のDAコンバータ回路を内蔵した半導体装置のブロ
ック図の一例を示すものである。
【００１３】図１において、R-2R抵抗を構成しているR
抵抗101と、R抵抗101の２倍の抵抗値をもつ２R抵抗102
は、それぞれ直列に微調整用選択抵抗RA180と接続さ
れ、制御レジスタ123とデータバス122と接続されている
EEPROM121と、マイクロコンピュータ120とで構成されて
いる。
抵抗101と、R抵抗101の２倍の抵抗値をもつ２R抵抗102
は、それぞれ直列に微調整用選択抵抗RA180と接続さ
れ、制御レジスタ123とデータバス122と接続されている
EEPROM121と、マイクロコンピュータ120とで構成されて
いる。
【００１４】データバス122と接続されているEEPROM121
は、マイクロコンピュータ120と接続されており、前記
マイクロコンピュータ120のプログラムによりレジスタ1
23は書き込み可能である。
は、マイクロコンピュータ120と接続されており、前記
マイクロコンピュータ120のプログラムによりレジスタ1
23は書き込み可能である。
【００１５】微調整用選択抵抗RA180は、スイッチ回路1
83を介してそれぞれ値の異なる小さいRa抵抗141からRg
抵抗147とスイッチ回路184と接続され、前記スイッチ回
路183内部のスイッチ151とスイッチ回路184内部のスイ
ッチ161は組になってレジスタ出力123とスイッチ制御信
号171とスイッチ制御信号170に接続されている。前記ス
イッチ回路183とスイッチ回路184とスイッチ制御信号17
1とスイッチ170とスイッチ171とレジスタ出力123が複数
個用意されたブロックが微調整用選択抵抗RA180であ
る。
83を介してそれぞれ値の異なる小さいRa抵抗141からRg
抵抗147とスイッチ回路184と接続され、前記スイッチ回
路183内部のスイッチ151とスイッチ回路184内部のスイ
ッチ161は組になってレジスタ出力123とスイッチ制御信
号171とスイッチ制御信号170に接続されている。前記ス
イッチ回路183とスイッチ回路184とスイッチ制御信号17
1とスイッチ170とスイッチ171とレジスタ出力123が複数
個用意されたブロックが微調整用選択抵抗RA180であ
る。
【００１６】以上のように構成された微調整用選択抵抗
を備えたR-2R抵抗使用のDAコンバータ回路について以下
その動作を説明する。
を備えたR-2R抵抗使用のDAコンバータ回路について以下
その動作を説明する。
【００１７】半導体装置130内部のDAコンバータ190にお
いてスイッチ回路182と183内部の組になったスイッチ15
0とスイッチ151をまずオンさせ、DAコンバータ回路から
出力されたアナログデータを観測してEEPROM121のデー
タを書き換え、このデータをもとにマイクロコンピュー
タ120がプログラムによりレジスタ123にデータを送り、
１つのレジスタ出力をアクティブにすることにより、１
組目のスイッチ150とスイッチ160をオンさせる。この
時、理想のアナログデータでなければ再びEEPROM121の
データを書き換え、２つのレジスタ出力をアクティブに
することにより、２組目のスイッチ150とスイッチ160を
オンさせ、理想のアナログデータか再度確認する。この
工程をレジスタ出力123のアクティブの数を増やして、
理想のアナログデータが出力されるまで続ける。これ
は、R-2R抵抗を理想の値に設定できたことを意味する。
いてスイッチ回路182と183内部の組になったスイッチ15
0とスイッチ151をまずオンさせ、DAコンバータ回路から
出力されたアナログデータを観測してEEPROM121のデー
タを書き換え、このデータをもとにマイクロコンピュー
タ120がプログラムによりレジスタ123にデータを送り、
１つのレジスタ出力をアクティブにすることにより、１
組目のスイッチ150とスイッチ160をオンさせる。この
時、理想のアナログデータでなければ再びEEPROM121の
データを書き換え、２つのレジスタ出力をアクティブに
することにより、２組目のスイッチ150とスイッチ160を
オンさせ、理想のアナログデータか再度確認する。この
工程をレジスタ出力123のアクティブの数を増やして、
理想のアナログデータが出力されるまで続ける。これ
は、R-2R抵抗を理想の値に設定できたことを意味する。
【００１８】このように、EEPROM121のデータをもとに
任意の個数のチップ内抵抗をプログラムで設定でき、プ
ロセスのバラツキや、レイアウト形状の違いによりバラ
ツキが生じた抵抗を理想の抵抗値にフレキシブルに設定
できるため、常に高精度なDAコンバータ回路を実現し、
前記DAコンバータ回路を内蔵した半導体装置を実現する
上で効果がある。
任意の個数のチップ内抵抗をプログラムで設定でき、プ
ロセスのバラツキや、レイアウト形状の違いによりバラ
ツキが生じた抵抗を理想の抵抗値にフレキシブルに設定
できるため、常に高精度なDAコンバータ回路を実現し、
前記DAコンバータ回路を内蔵した半導体装置を実現する
上で効果がある。
【００１９】図２は本発明の実施の形態におけるR-2R抵
抗使用のDAコンバータ回路を内蔵した半導体装置のブロ
ック図の一例を示すものである。
抗使用のDAコンバータ回路を内蔵した半導体装置のブロ
ック図の一例を示すものである。
【００２０】図２において、R-2R抵抗を構成しているR
抵抗201と、R抵抗201の２倍の抵抗値をもつ２R抵抗202
は、それぞれ直列に微調整用選択抵抗RA280と接続さ
れ、制御レジスタ223とデータバス222は半導体装置230
の外部に接続されているEEPROM221と、マイクロコンピ
ュータ220とで構成されている。
抵抗201と、R抵抗201の２倍の抵抗値をもつ２R抵抗202
は、それぞれ直列に微調整用選択抵抗RA280と接続さ
れ、制御レジスタ223とデータバス222は半導体装置230
の外部に接続されているEEPROM221と、マイクロコンピ
ュータ220とで構成されている。
【００２１】データバス222と接続されているEEPROM221
は、マイクロコンピュータ220と接続されており、前記
マイクロコンピュータ220のプログラムによりレジスタ2
23は書き込み可能である。
は、マイクロコンピュータ220と接続されており、前記
マイクロコンピュータ220のプログラムによりレジスタ2
23は書き込み可能である。
【００２２】微調整用選択抵抗RA280は、スイッチ回路2
83を介してそれぞれ値の異なる小さいRa抵抗241からRg
抵抗247とスイッチ回路284と接続され、前記スイッチ回
路283内部のスイッチ251とスイッチ回路284内部のスイ
ッチ261は組になってレジスタ出力223とスイッチ制御信
号271とスイッチ制御信号270に接続されている。前記ス
イッチ回路283とスイッチ回路284とスイッチ制御信号27
1とスイッチ270とスイッチ271とレジスタ出力223が複数
個用意されたブロックが微調整用選択抵抗RA280であ
る。
83を介してそれぞれ値の異なる小さいRa抵抗241からRg
抵抗247とスイッチ回路284と接続され、前記スイッチ回
路283内部のスイッチ251とスイッチ回路284内部のスイ
ッチ261は組になってレジスタ出力223とスイッチ制御信
号271とスイッチ制御信号270に接続されている。前記ス
イッチ回路283とスイッチ回路284とスイッチ制御信号27
1とスイッチ270とスイッチ271とレジスタ出力223が複数
個用意されたブロックが微調整用選択抵抗RA280であ
る。
【００２３】以上のように構成された微調整用選択抵抗
を備えたR-2R抵抗使用のDAコンバータ回路について以下
その動作を説明する。
を備えたR-2R抵抗使用のDAコンバータ回路について以下
その動作を説明する。
【００２４】半導体装置230内部のDAコンバータ290にお
いてスイッチ回路283と284内部の組になったスイッチ25
0とスイッチ251をまずオンさせ、DAコンバータ回路から
の出力されたアナログデータを観測して、半導体装置23
0の外部に接続されたEEPROM221のデータを書き換え、こ
のデータをもとに半導体装置230の外部に接続されたマ
イクロコンピュータ220がプログラムにより半導体装置2
30の内部のレジスタ223にデータを送り、１つのレジス
タ出力をアクティブにすることにより、１組目のスイッ
チ250とスイッチ260をオンさせる。この時、理想のアナ
ログデータでなければ再びEEPROM221のデータを書き換
え、２つのレジスタ出力をアクティブにすることによ
り、２組目のスイッチ250とスイッチ260をオンさせ、理
想のアナログデータか再度確認する。この工程をレジス
タ出力223のアクティブの数を増やして、理想のアナロ
グデータが出力されるまで続ける。これは、R-2R抵抗を
理想の値に設定できたことを意味する。
いてスイッチ回路283と284内部の組になったスイッチ25
0とスイッチ251をまずオンさせ、DAコンバータ回路から
の出力されたアナログデータを観測して、半導体装置23
0の外部に接続されたEEPROM221のデータを書き換え、こ
のデータをもとに半導体装置230の外部に接続されたマ
イクロコンピュータ220がプログラムにより半導体装置2
30の内部のレジスタ223にデータを送り、１つのレジス
タ出力をアクティブにすることにより、１組目のスイッ
チ250とスイッチ260をオンさせる。この時、理想のアナ
ログデータでなければ再びEEPROM221のデータを書き換
え、２つのレジスタ出力をアクティブにすることによ
り、２組目のスイッチ250とスイッチ260をオンさせ、理
想のアナログデータか再度確認する。この工程をレジス
タ出力223のアクティブの数を増やして、理想のアナロ
グデータが出力されるまで続ける。これは、R-2R抵抗を
理想の値に設定できたことを意味する。
【００２５】このように、EEPROM221のデータをもとに
任意の個数のチップ内抵抗をプログラムで設定でき、プ
ロセスのバラツキや、レイアウト形状の違いによりバラ
ツキが生じた抵抗を理想の抵抗値にフレキシブルに設定
できるため、常に高精度なDAコンバータ回路を実現し、
前記DAコンバータ回路を内蔵した半導体装置を実現する
上で効果がある。
任意の個数のチップ内抵抗をプログラムで設定でき、プ
ロセスのバラツキや、レイアウト形状の違いによりバラ
ツキが生じた抵抗を理想の抵抗値にフレキシブルに設定
できるため、常に高精度なDAコンバータ回路を実現し、
前記DAコンバータ回路を内蔵した半導体装置を実現する
上で効果がある。
【００２６】
【発明の効果】以上のように本発明によれば、内蔵され
たR-2R抵抗構成を用いたDAコンバータを内蔵する半導体
装置においてそのR-2R抵抗構成により所定の基準電圧を
分割して比較回路へ入力する各種分割電圧を生成する際
に、バラツキや、レイアウト形状の違いによりバラツキ
が生じたR-2R抵抗構成の各抵抗に対して、それぞれ微調
整を可能とすることにより、常に最適な抵抗値にして各
分割電圧を最適化することができる。
たR-2R抵抗構成を用いたDAコンバータを内蔵する半導体
装置においてそのR-2R抵抗構成により所定の基準電圧を
分割して比較回路へ入力する各種分割電圧を生成する際
に、バラツキや、レイアウト形状の違いによりバラツキ
が生じたR-2R抵抗構成の各抵抗に対して、それぞれ微調
整を可能とすることにより、常に最適な抵抗値にして各
分割電圧を最適化することができる。
【００２７】そのため内蔵されたR-2R抵抗構成を用いた
DAコンバータ回路において、そのプロセス形態によって
発生する構成要素の定数バラツキや、レイアウト形状の
違いによる変換精度への影響を最小限に抑えることがで
き、チップ間での変換精度への影響を無くし、安定して
かつ常に高精度なDAコンバータ回路を実現し、前記DAコ
ンバータ回路を内蔵した半導体装置を実現できる。
DAコンバータ回路において、そのプロセス形態によって
発生する構成要素の定数バラツキや、レイアウト形状の
違いによる変換精度への影響を最小限に抑えることがで
き、チップ間での変換精度への影響を無くし、安定して
かつ常に高精度なDAコンバータ回路を実現し、前記DAコ
ンバータ回路を内蔵した半導体装置を実現できる。
【図１】本発明の第１の実施形態によるブロック図
【図２】本発明の第２の実施形態によるブロック図
【図３】従来例のブロック図
101 R抵抗
102 ２R抵抗
103 帰還抵抗Rf
104 帰還抵抗調整用スイッチ
105 オペアンプ
106 スイッチコントロール回路
107 デジタル入力選択スイッチ
120 マイクロコンピュータ
121 EEPROM
122 データバス
123 レジスタ
130 半導体装置
140 配線
141 微小抵抗Ra
142 微小抵抗Rb
143 微小抵抗Rc
144 微小抵抗Rd
145 微小抵抗Re
146 微小抵抗Rf
147 微小抵抗Rg
150〜157 スイッチ
160〜167 スイッチ
170 スイッチ制御信号
171 スイッチ制御信号
180 微調整用選択抵抗RA
181 微調整用選択抵抗端子
182 微調整用選択抵抗端子
190 DAコンバータ
201 R抵抗
202 ２R抵抗
203 帰還抵抗Rf
204 帰還抵抗調整用スイッチ
205 オペアンプ
206 スイッチコントロール回路
207 デジタル入力選択スイッチ
220 マイクロコンピュータ
221 EEPROM
222 データバス
223 レジスタ
230 半導体装置
240 配線
241 微小抵抗Ra
242 微小抵抗Rb
243 微小抵抗Rc
244 微小抵抗Rd
245 微小抵抗Re
246 微小抵抗Rf
247 微小抵抗Rg
250〜257 スイッチ
260〜267 スイッチ
270 スイッチ制御信号
271 スイッチ制御信号
280 微調整用選択抵抗RA
281 微調整用選択抵抗端子
282 微調整用選択抵抗端子
290 DAコンバータ
300 半導体装置
301 R抵抗
302 ２R抵抗
303 帰還抵抗Rf
304 帰還抵抗調整用スイッチ
305 オペアンプ
306 スイッチ・コントロール回路
307 デジタル入力選択スイッチ
311 抵抗接続端子
312 抵抗接続端子
390 DAコンバータ
Claims (2)
- 【請求項１】 R-２Rラダ―抵抗を使用したDAコンバー
タ回路を内蔵する半導体装置において、基準電圧を分割
するR-２Rラダ―抵抗と、デジタル入力を選択するスイ
ッチコントロール回路と、分割された基準電圧とスイッ
チコントロール回路からの出力信号が、オペアンプの端
子にCMOSスイッチを介してそれぞれ抵抗値の異なる微小
抵抗が接続され、前記CMOSスイッチのオン及びオフがチ
ップ内のマイクロコンピュータによって制御されるレジ
スタの出力と接続され、前記半導体装置内部の接続され
たＥＥＰＲＯＭ等の不揮発性メモリーのデータをもとに
マイクロコンピュータの制御を行うレジスタへデータを
転送する機能を有することを特徴とする半導体装置。 - 【請求項２】 前記R-２Rラダ―抵抗を使用した半導体
装置に関する請求項１の半導体装置において、前記CMOS
スイッチのオン及びオフを制御するマイクロコンピュー
タとＥＥＰＲＯＭ等の不揮発性メモリーは、半導体装置
外部にあり、バスを介して制御されるレジスタと接続さ
れ、前記レジスタの出力とCMOSスイッチを介してそれぞ
れ抵抗値の異なる微小抵抗が接続されることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365875A JP2003168977A (ja) | 2001-11-30 | 2001-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365875A JP2003168977A (ja) | 2001-11-30 | 2001-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003168977A true JP2003168977A (ja) | 2003-06-13 |
Family
ID=19175851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001365875A Pending JP2003168977A (ja) | 2001-11-30 | 2001-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003168977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209063B2 (en) | 2005-08-23 | 2007-04-24 | Fujitsu Limited | Semiconductor integrated circuit having switch circuit of digital signal |
| JP2010154358A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | Ｄ／ａ変換器 |
-
2001
- 2001-11-30 JP JP2001365875A patent/JP2003168977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209063B2 (en) | 2005-08-23 | 2007-04-24 | Fujitsu Limited | Semiconductor integrated circuit having switch circuit of digital signal |
| JP2010154358A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | Ｄ／ａ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100541557B1 (ko) | 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 | |
| US20080122484A1 (en) | Integrated circuit device having state-saving and intitalization feature | |
| US20090125687A1 (en) | Method of controlling internal voltage and multi-chip package memory prepared using the same | |
| US7679397B1 (en) | Techniques for precision biasing output driver for a calibrated on-chip termination circuit | |
| JP2003168977A (ja) | 半導体装置 | |
| US9048041B2 (en) | Key press detecting circuit and method for detecting the status of multiple keys through a single pin | |
| US5867715A (en) | Apparatus for programmably converting an operating voltage of a CPU and chipset | |
| JP7137380B2 (ja) | 信号処理装置 | |
| JPH04148562A (ja) | 集積回路 | |
| JP4543582B2 (ja) | 回路装置及び回路装置の調整データ設定方法 | |
| US8504816B2 (en) | Integrated circuit device configuration | |
| US11194488B2 (en) | Memory system executing calibration on channels | |
| US7274318B2 (en) | Control module, related control chip and identifying method thereof | |
| JP4286283B2 (ja) | Ｉｃ装置及びｉｃ装置のプログラミング方法 | |
| JP2002204165A (ja) | ワンチップマイクロコンピュータ | |
| KR20000035370A (ko) | 본딩 패드에 의해 프리세팅된 데이터 입출력-구성 형태를갖는 집적 반도체칩 | |
| JP2004166201A (ja) | 複数の選択可能な機能または状態を有する電子回路構成または電子回路 | |
| JP2004274049A (ja) | 構成変更可能な金属レジスタのための方法および装置 | |
| EP1494105B1 (en) | Signal processing circuit module in which selection of clock signal is switched by simple means | |
| JPH038126B2 (ja) | ||
| KR101071300B1 (ko) | 전자장치 제어신호의 재구성장치 및 그 방법 | |
| JP6796203B2 (ja) | 電子制御装置 | |
| JPH08288460A (ja) | 半導体装置の外部制御可能なボンディング方法 | |
| JPS63308415A (ja) | 信号設定装置 | |
| JP3159308B2 (ja) | クロック信号入力バッファ回路 |